特許 6264597 多層電子支持構造体の層間の位置合わせ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6264597

(24)【登録日】2018年1月5日

(45)【発行日】2018年1月24日

(54)【発明の名称】多層電子支持構造体の層間の位置合わせ

(51)【国際特許分類】

   H01L 23/12 20060101AFI20180115BHJP

   H05K 3/00 20060101ALI20180115BHJP

   H05K 1/02 20060101ALI20180115BHJP

   H05K 3/46 20060101ALI20180115BHJP

   H01L 23/32 20060101ALI20180115BHJP

【ＦＩ】

   H01L23/12 N

   H05K3/00 P

   H05K1/02 R

   H05K3/46 B

   H05K3/46 N

   H01L23/32 D

【請求項の数】16

【全頁数】15

(21)【出願番号】特願2012-213862(P2012-213862)

(22)【出願日】2012年9月27日

(65)【公開番号】特開2014-7367(P2014-7367A)

(43)【公開日】2014年1月16日

【審査請求日】2015年8月26日

(31)【優先権主張番号】13/531,948

(32)【優先日】2012年6月25日

(33)【優先権主張国】US

【前置審査】

(73)【特許権者】

【識別番号】512250968

【氏名又は名称】ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド

(74)【代理人】

【識別番号】100091683

【弁理士】

【氏名又は名称】▲吉▼川 俊雄

(72)【発明者】

【氏名】ドロール フルウィッツ

【審査官】 井上 和俊

(56)【参考文献】

【文献】 国際公開第２００９／０２８５３８（ＷＯ，Ａ１）

【文献】 特開２００２−１７６２３２（ＪＰ，Ａ）

【文献】 特開２００３−０４６２４３（ＪＰ，Ａ）

【文献】 特開２０１２−０３３７７６（ＪＰ，Ａ）

【文献】 特開２００６−１８６１２３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２３／１２

Ｈ０１Ｌ ２３／３２

Ｈ０５Ｋ １／０２

Ｈ０５Ｋ ３／００

Ｈ０５Ｋ ３／４６

(57)【特許請求の範囲】

【請求項1】

誘電材料内に封入されるビア柱を備える下部の層に上部の層を位置合わせするためのプロセスであって、以下のステップ、すなわち、
ａ）誘電材料および前記ビア柱の同一平面上の露出端からなる円滑な表面を作り出すために前記誘電材料を薄くしてかつ平坦化するステップと、
ｃ）前記円滑な表面全体の上にシード層を堆積するステップと、
ｅ）前記シード層を通して前記円滑な表面を撮像するステップと、
ｆ）前記シード層を通して前記ビア柱のうちの少なくとも１個の上端部の位置を識別するステップと、
ｇ）前記下部の層に前記上部の層を位置合わせするために、前記ビア柱のうちの少なくとも１個の上端部の位置を使用するステップと、を含むプロセス。

【請求項2】

前記ビア柱が電気メッキによって製作されることを特徴とする請求項１に記載のプロセス。

【請求項3】

前記撮像するステップが、前記ビア柱の上端部のエッジを決定するために、撮像された画像のコンピュータ化された光学分析を含むことを特徴とする請求項１に記載のプロセス。

【請求項4】

前記シード層を堆積する前に、薄くされた前記誘電材料の層の上に接着／バリア層を堆積するステップｂ）を更に含む、請求項１に記載のプロセス。

【請求項5】

前記シード金属の上にフォトレジスト層を置くステップｄ）を更に含み、かつ、
前記ビア柱のうちの少なくとも１個の上端部の位置を識別するステップｆ）が、前記シード層および前記フォトレジスト層を通して前記ビア柱のうちの少なくとも１個の上端部の位置を識別する、請求項４に記載のプロセス。

【請求項6】

前記シード層が最高３ミクロンの厚さを有することによって特徴づけられる請求項１に記載のプロセス。

【請求項7】

前記シード層が物理蒸着（ＰＶＤ）または無電解メッキプロセスによって堆積されて、かつＮｉ、Ａｕ、ＣｕおよびＰｄを含む群から選択される少なくとも１つの金属を備えることを特徴とする請求項１に記載のプロセス。

【請求項8】

前記接着／バリア層が０．０４から０．２ミクロンの間の厚さによって特徴づけられ、物理蒸着プロセス（ＰＶＤ）によって堆積され、かつＴｉ、Ｔａ、Ｗ、Ｎｉ、Ｃｒ、Ｐｔ、ＡｌおよびＣｕを含む群から選択される少なくとも１つの金属を備えることを特徴とする請求項４に記載のプロセス。

【請求項9】

前記ステップａ）が機械研削、機械研摩および化学機械研摩（ＣＭＰ）を含む群から選択される技法の少なくとも１つを含むことを特徴とする請求項１に記載のプロセス。

【請求項10】

前記ビア柱の複数の上端部が撮像されたのち、前記上部の層にレーザーによって露光されパターン形成される際に、レーザーの位置を補正するための調整に前記ビア柱の複数の上端部のうちのいくつかの上端部の位置が用いられることを特徴とする請求項１に記載のプロセス。

【請求項11】

前記プロセスが、制御コンピュータによって自動化される請求項１０に記載のプロセス。

【請求項12】

前記ビア柱の複数の上端部が撮像され、および前記ビア柱の上端部の位置がフォトマスクを配置するために使用されることを特徴とする請求項１に記載のプロセス。

【請求項13】

＋−１０ミクロンよりよい位置合わせが達成できることを特徴とする請求項１に記載のプロセス。

【請求項14】

＋−３ミクロンよりよい位置合わせが達成できることを特徴とする請求項１に記載のプロセス。

【請求項15】

位置合わせ目的のために使用される前記ビア柱が、少なくとも１つの直線のエッジを含む断面を有することを特徴とする請求項１に記載のプロセス。

【請求項16】

位置合わせ目的のために使用される前記ビア柱が、少なくとも２つの互いに直交する直線のエッジを含む断面を有することを特徴とする請求項１に記載のプロセス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、多層相互接続構造体に関する。

【背景技術】

【0002】

ますます複雑な電子構成部品の小型化に対するますます大きくなる需要によって駆り立てられて、コンピュータおよび遠隔通信装置のような民生用電子機器が、より集積化されるようになっている。これは、誘電材料によって互いに電気的に絶縁される高密度の多数の導電層およびビアを有するＩＣ基板およびＩＣインターポーザのような支持構造体に対する要求を作り出した。

【0003】

この種の支持構造体に対する一般的な要件は、信頼性および適切な電気性能、薄さ、堅さ、平面性、良い熱放散および競争的な単価である。

【0004】

これらの要件を達成するための種々のアプローチのうち、層の間に相互接続ビアを作り出す１つの広く実現された製造技法が、メッキ技法によってその中に堆積される金属、通常銅によるその後の充填のために、その後置かれた誘電体基板中に最後の金属層まで通して穴開けするためにレーザーを使用する。ビアを作り出すこのアプローチは時には『ドリルアンドフィル』と称され、それによって作り出されるビアは、『ドリルアンドフィルビア』と称されることができる。

【0005】

複数の欠点が、ドリルアンドフィルビアアプローチにはある。各ビアが別々に穴開けされる必要があるので、処理率が限定され、精巧な多ビアＩＣ基板およびインターポーザを製作するコストがひどく高くなる。大きな配列では、ドリルアンドフィル方法論によって互いに極めて近傍に異なるサイズおよび形状を有する高密度の高品質ビアを生成することは、困難である。さらに、レーザー穴開けされたビアは誘電材料の厚さを通して内部に粗い側壁およびテーパーを有する。このテーパリングは、ビアの有効径を減少させる。それはまた、特に超小型ビア径で前の導電性金属層に対する電気接触に悪影響を与え、それによって信頼性問題を引き起こすかもしれない。加えて、穴開けされる誘電体がポリマーマトリクスのガラスまたはセラミックファイバを備える複合材料である所で、側壁が特に粗く、この粗さが追加的な迷いインダクタンスを作り出す場合がある。

【0006】

穴開けされたビアホールの充填プロセスは、通常銅の電気メッキによって達成される。この電気メッキ堆積技法は、陥凹形成に結びつく場合があり、そこで小型のクレータがビアの上部に出現する。あるいは、ビアチャネルが、それが保持することができるより多くの銅で充填されるところでオーバフィルが起こる場合があり、および、周囲の材料の上に突き出る半球形の上面が作り出される。高密度基板およびインターポーザを製作する時必要に応じて、その後ビアを順に重ねてスタックする時、陥凹形成およびオーバフィルの両方が困難を作り出す傾向がある。さらに、特にそれらがインターポーザまたはＩＣ基板設計の同じ相互接続層内でより小型のビアに近接している時、大きなビアチャネルは均一に充填するのが困難であることが認識される。

【0007】

受け入れられるサイズおよび信頼性の範囲が時間とともに向上しているとはいえ、上記の欠点はドリルアンドフィル技術に固有であり、可能なビアサイズの範囲を限定すると予測される。レーザー穴開けが丸いビアチャネルを作り出すために最良であることが更に注意される。スロット形状のビアチャネルが理論的にはレーザーミリングによって製作されることができるとはいえ、実際には、製作されることができる幾何学形状の範囲はいくぶん限定され、および所定の支持構造体内のビアは一般的に円筒状であり実質的に同一である。

【0008】

ドリルアンドフィルによるビアの製作は高価であり、および相対的に費用効果的な電気メッキプロセスを使用してそれによって銅によって作り出されるビアチャネルを均一に一貫して充填することは困難である。

【0009】

複合誘電材料内にレーザー穴開けされたビアは、実用的に約６０×１０^−６ｍの直径に限定され、かつそれでも、必要とされる除去プロセスの結果、穴開けされる複合材料の性質に起因する有意なテーパリング形状、同じく粗い側壁に苦しむ。

【0010】

前述のレーザー穴開けの他の限定に加えて、穴開け異なるサイズのビアチャネルが穴開けされて、そして次に、異なるサイズのビアを製作するために金属で充填される時、ビアチャネルが異なる速度で埋まるという理由から、同じ層内に異なる直径のビアを作り出すことが困難であるという点で、ドリルアンドフィル技術の付加的限定事項がある。従って、異なるサイズのビアに対して堆積技法を同時に最適化することは不可能であるので、ドリルアンドフィル技術を特徴づける陥凹形成またはオーバフィルの典型的課題は悪化する。

【0011】

ドリルアンドフィルアプローチの欠点の多くを克服する一代替案は、別名『パターンメッキ』技術を使用して、フォトレジスト内に作り出されるパターンに銅または他の金属を堆積することによってビアを製作することである。

【0012】

パターンメッキでは、シード層が最初に堆積される。次いで、フォトレジストの層がその上に堆積され、その後パターンを作り出すために露光されて、シード層を露出させる溝を作るために選択的に除去される。ビア柱が、フォトレジスト溝内に銅を堆積することによって作り出される。残りのフォトレジストが次いで除去され、シード層がエッチング除去され、一般的にポリマー含浸されたガラスファイバマットである誘電材料が、ビア柱をおおうためにその上におよびその周りに積層される。種々の技法およびプロセスが、次いで誘電材料を平坦化するために使用され、その一部を除去してビア柱の上部を露出し、そこで次の金属層を構築するためにそれによって接地に対する導電接続を可能にすることができる。所望の多層構造体を構築するためにこのプロセスを繰り返すことによって、金属導体およびビア柱の以降の層がその上に堆積されることができる。

【0013】

以下に『パネルメッキ』として知られる、代わりの、しかし密接に関連づけられた技術において、金属または合金の連続層が基板上へ堆積される。フォトレジストの層が連続層の上に堆積されてパターンがその中に現像される。現像されたフォトレジストのパターンが剥離されて、その下に金属を選択的に露出し、それが次いでエッチング除去されることができる。未現像のフォトレジストが下層金属をエッチング除去されることから保護して、直立したフィーチャおよびビアのパターンを残す。

【0014】

未現像のフォトレジストを剥離した後に、ポリマー含浸されたガラスファイバマットのような誘電材料が、直立した銅フィーチャおよび／またはビア柱周辺におよびその上に積層されることができる。平坦化の後、所望の多層構造体を構築するためにこのプロセスを繰り返すことによって、金属導体およびビア柱の以降の層がその上に堆積されることができる。

【0015】

上記したパターンメッキまたはパネルメッキ方法論によって作り出されるビア層は、一般的に銅由来の『ビア柱』およびフィーチャ層として公知である。

【0016】

理解されるであろうことは、マイクロエレクトロニクスの進化の全般的な推進力は高い信頼性を有する、ますます小さい、より薄いおよびより軽い、およびより強力な製品を製作する方へ向けられるということである。厚い、コアを持つ相互接続部の使用は極薄の製品が到達可能であることを妨げる。相互接続ＩＣ基板または『インターポーザ』内にますます高い密度の構造体を作り出すために、ますます小さい接続部のますます多くの層が必要とされる。実際に、時には互いの上に構成要素をスタックすることが、望ましい。

【0017】

メッキした積層構造体が銅または他の適切な犠牲基板上に堆積されるならば、基板がエッチング除去され、自立コアレス層状構造体を残すことができる。更なる層が、犠牲基板に以前に接着された側面上に堆積され、それによって両面ビルドアップを可能にすることができ、それが反りを最小化して平面性を達成するのを補助する。

【0018】

高密度相互接続部を製作するための１つの柔軟な技術が、誘電マトリクス内に金属ビアまたはフィーチャからなるパターンまたはパネルメッキした多層構造体を構築することである。金属は銅であることができ、誘電体はファイバ強化ポリマーであることができ、一般的に、例えばポリイミドのような、高ガラス転移温度（Ｔｇ）を備えたポリマーが使用される。これらの相互接続部は、コアを持つかまたはコアレスであることができ、かつ構成要素をスタックするためのキャビティを含むことができる。それらは、奇数または偶数の層を有することができる。可能にする技術は、Ａｍｉｔｅｃ−Ａｄｖａｎｃｅｄ Ｍｕｌｔｉｌａｙｅｒ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ社に付与された以前の特許内に記載されている。

【0019】

例えば、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）が、上位の電子支持構造体の構成における前駆体としての用途のために、誘電体内にビア配列を含む自立膜を製作する一方法を記載し、犠牲キャリア上の誘電体周囲内に導電性ビアの膜を製作するステップと、自立積層配列を形成するために膜を犠牲キャリアから分離するステップとを含む。この種の自立膜に基づく電子基板は、積層配列を薄くして平坦化することによって形成され、ビアを終端することが続くことができる。この刊行物は、全体として本願明細書に引用したものとする。

【0020】

Ｈｕｒｗｉｔｚ他に付与された（特許文献２）が、第２のＩＣダイと直列に接続される第１のＩＣダイを支持するためのＩＣ支持体を製作するための一方法であって、このＩＣ支持体が絶縁周囲内の銅フィーチャおよびビアの交互層のスタックを備え、第１のＩＣダイがＩＣ支持体上へボンディング可能であり、および第２のＩＣダイがＩＣ支持体内部でキャビティ内にボンディング可能であり、キャビティが、銅ベースをエッチング除去し、かつビルトアップ銅を選択的にエッチング除去することによって形成される方法を記載する。この刊行物は、全体として本願明細書に引用したものとする。

【0021】

Ｈｕｒｗｉｔｚ他に付与された（特許文献３）が、以下のステップ、すなわち、（Ａ）第１のベース層を選択するステップと、（Ｂ）第１のベース層上へ第１の耐エッチング液バリア層を堆積するステップと、（Ｃ）交互の導電層および絶縁層の第１のハーフスタックを構築するステップであって、導電層が絶縁層を通してビアによって相互接続されるステップと、（Ｄ）第１のハーフスタック上へ第２のベース層を塗布するステップと、（Ｅ）第２のベース層にフォトレジストの保護コーティングを塗布するステップと、（Ｆ）第１のベース層をエッチング除去するステップと、（Ｇ）フォトレジストの保護コーティングを除去するステップと、（Ｈ）第１の耐エッチング液バリア層を除去するステップと、（Ｉ）交互の導電層および絶縁層の第２のハーフスタックを構築するステップであって、導電層が絶縁層を通してビアによって相互接続され、第２のハーフスタックが、第１のハーフスタックに実質的に対称のレイアップを有するステップと、（Ｊ）交互の導電層および絶縁層の第２のハーフスタック上へ絶縁層を塗布するステップと、（Ｋ）第２のベース層を除去するステップと、（Ｌ）スタックの外面上にビアの端部を露出することによって基板を終端し、かつそれに終端部を付加するステップと、を含む電子基板を製作する一方法を記載する。この刊行物は、全体として本願明細書に引用したものとする。

【先行技術文献】

【特許文献】

【0022】

【特許文献1】米国特許第７，６８２，９７２号明細書、名称「先端多層コアレス支持構造体およびそれらの製作のための方法」

【特許文献2】米国特許第７，６６９，３２０号明細書、名称「チップパッケージング用のコアレスキャビティ基板およびそれらの製作」

【特許文献3】米国特許第７，６３５，６４１号明細書、名称「集積回路支持構造体およびそれらの製作」

【発明の概要】

【課題を解決するための手段】

【0023】

本発明の一態様が、誘電材料内に封入される金属フィーチャを備える以前の層の上の以降の層の位置合わせのためのプロセスであって、以下のステップ、すなわち、
ａ）誘電材料の円滑な表面および金属フィーチャの同一平面上の露出端を作り出すために誘電材料を薄くしてかつ平坦化するステップと、
ｆ）円滑な表面を画像形成するステップと、
ｇ）少なくとも１個の金属フィーチャの端部の位置を識別するステップと、
ｈ）位置合わせ目的のための位置決めマークとして少なくとも１個の金属フィーチャの端部の位置を使用するステップと、を含むプロセスに関する。

【0024】

いくつかの実施態様において、金属フィーチャが電気メッキによって製作される。

【0025】

いくつかの実施態様において、金属フィーチャがビアである。

【0026】

いくつかの実施態様において、この少なくとも１個の金属フィーチャがビア柱である。

【0027】

いくつかの実施態様において、画像形成するステップが少なくとも１個のフィーチャのエッジを決定するために得られる画像のコンピュータ化された光学分析を含む。

【0028】

いくつかの実施態様において、この方法が、円滑な表面の上にシード層を堆積するステップｃ）を更に含み、および少なくとも１個の金属フィーチャのエッジを識別するステップｇ）が、シード層を画像形成するステップを含む。

【0029】

いくつかの実施態様において、この方法が、薄くされた誘電層の上に接着／バリア層を、かつシード層を堆積する前に堆積するステップｂ）を更に含む。

【0030】

いくつかの実施態様において、この方法が、シード金属の上にフォトレジスト層を置くステップｄ）を更に含む。

【0031】

いくつかの実施態様において、シード層が最高３ミクロンの厚さを有することによって特徴づけられる。

【0032】

いくつかの実施態様において、シード層が物理蒸着（ＰＶＤ）または無電解メッキプロセスによって堆積されてかつＮｉ、Ａｕ、ＣｕおよびＰｄを含む群から選択される少なくとも１つの金属を備える。

【0033】

接着／バリア層を有する実施態様において、接着／バリア層が０．０４から０．２ミクロンの間の厚さによって特徴づけられることができ、物理蒸着プロセス（ＰＶＤ）によって堆積されることができ、かつＴｉ、Ｔａ、Ｗ、Ｎｉ、Ｃｒ、Ｐｔ、ＡｌおよびＣｕを含む群から選択される少なくとも１つの金属を備える。

【0034】

いくつかの実施態様において、ステップ（ａ）が機械研削、機械研摩および化学機械研摩（ＣＭＰ）を含む群から選択される技法の少なくとも１つを含む。

【0035】

いくつかの実施態様において、ビア柱の複数の端部が画像形成され、および、パターンを露光して現像する間にレーザーの位置を補正するように調節をするために、以降の層に対するパターンが、複数のビア柱からのビア柱を使用して、レーザーによって書き込まれる。

【0036】

いくつかの実施態様において、このプロセスが制御コンピュータによって自動化されることができる。

【0037】

いくつかの実施態様において、ビア柱の複数の端部が画像形成され、ビア柱の位置がフォトマスクを配置するために使用される。

【0038】

いくつかの実施態様において、＋−１０ミクロンよりよい位置合わせが、達成できる。

【0039】

いくつかの実施態様において、＋−３ミクロンよりよい位置合わせが、達成できる。

【0040】

いくつかの実施態様において、位置合わせ目的のために使用される少なくとも１個のフィーチャが、少なくとも１つの直線のエッジを含む断面を有する。

【0041】

いくつかの実施態様において、位置合わせ目的のために使用される少なくとも１個のフィーチャが、少なくとも２つの垂直な直線のエッジを含む断面を有する。

【0042】

用語ミクロンまたはμｍは、マイクロメートルまたは１０^−６ｍを指す。

【図面の簡単な説明】

【0043】

本発明のより良い理解のために、かつ、それがどのように実行に移されることができるかを示すために、参照がここで、単に一例として添付の図面になされる。

【0044】

次に詳細に図面に対する特定の参照によって、強調されるのは、示される詳細は、例として、および、本発明の好適な実施態様に関する例証となる議論のためだけにあり、ならびに、本発明の原理および概念上の態様の最も役立って容易に理解される記述であると信じられることを提供するために提示されることである。この点に関しては、本発明の基本理解のために必要であるより、より詳細に本発明の構造細部を示すために何の試みもなされず、本発明のいくつかの形態が実際問題としてどのように具体化されることができるかを当業者に明らかにする図面とともに記述がなされる。添付の図面において：

【0045】

【図1】従来技術の多層複合支持構造体の簡略断面図である。

【図2】本発明の構造体がどのように製作されることができるかについて示す１つの流れ図である。および

【図3】ビア柱層を製作するための一変形プロセスを例示する別の流れ図である。

【図4】位置決め穴がどこに製作されることができるかについて示す基板の配列の概略図である。

【図5】適用される異なる画像解析手順による一連の光学顕微鏡写真である。画像は薄くされて平坦化されたＸＹ平面内の電子支持構造体の層の表面内のビア柱の端部を示し、および、銅の３ミクロンシード層によって覆われるにもかかわらず、銅ビア柱の位置が明らかに決定されることができる。

【図6】更なる層がそれによって位置合わせされることができる１つの方法を示す流れ図である。および

【図7】銅構造体を露出するためにその後円滑に研磨される誘電材料内に埋め込まれ、そして次に、接着金属層、シード層によってコーティングされる、銅構造体の顕微鏡写真である。

【0046】

種々の図面内の同様な参照番号および指示は、同様な要素を示した。

【発明を実施するための形態】

【0047】

以下の記述では、ガラスファイバによって強化された、誘電マトリクス内の金属ビア、特にポリイミド、エポキシまたはＢＴ（ビスマレイミド／トリアジン）またはそれらの混合物のような、ポリマーマトリクス内の銅ビア柱からなる支持構造体が考慮される。

【0048】

ここにて組み込まれる、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）、（特許文献２）および（特許文献３）に記載されるように、フィーチャの面内方向寸法に何の実効上限もないということが、Ａｃｃｅｓｓのフォトレジストおよびパターンまたはパネルメッキおよび積層技術の特徴である。

【0049】

図１は、従来技術の多層電子複合支持構造体の簡略断面図である。従来技術の多層支持構造体１００は、個々の層を絶縁する誘電体１１０、１１２、１１４、１１６の層によって隔てられる構成要素またはフィーチャ１０８の機能層１０２、１０４、１０６を含む。誘電層を通してのビア１１８は、隣接する機能またはフィーチャ層間の電気接続を与える。したがって、フィーチャ層１０２、１０４、１０６はＸＹ平面内の、層内に概ね配置されるフィーチャ１０８および誘電層１１０、１１２、１１４、１１６を横切って電流を導通するビア１１８を含む。ビア１１８は、最小のインダクタンスを有するように設計されていて、かつその間に最小静電容量を有するように十分に隔てられる。

【0050】

ビアがドリルアンドフィル技術によって製作される所で、それらが誘電体内にレーザー穴を最初に穴開けすることによって製作されるので、ビアは一般に実質的に円形断面を有する。誘電体が異質で異方性でかつ無機フィラーおよびガラスファイバ強化材を備えたポリマーマトリクスから成るので、その円形断面は一般的に粗いエッジを持ち、その断面が真円形状からわずかにゆがめられることになる。さらに、ビアはいくぶんテーパーがつく傾向があり、円柱状の代わりに逆円錐台形である。

【0051】

例えば（特許文献１）、（特許文献２）および（特許文献３）に記載されるように、図１の構造体は、あるいは、フォトレジスト内のパターン内にメッキをする（パターンメッキ）か、またはパネルメッキし、次いで選択的にエッチングし、どちらにせよ直立したビア柱を残し、そして次に、その上に誘電プリプレグを積層することによって製作されることができる。

【0052】

『ドリルアンドフィルビア』アプローチを使用して非円形ビアを製作することは、断面制御および形状における困難に起因してひどく高くなる。レーザー穴あけの限界に起因する約５０−６０ミクロン直径の最小ビアサイズもまた、ある。これらの困難は、先に背景節で詳細に記載されたものであり、かつ、なかでも、銅ビアフィル電気メッキプロセスに起因する陥凹形成および／または半球形の成型、レーザー穴あけプロセスに起因するビアテーパリング形状および側壁粗さ、およびポリマー／ガラス誘電体内に溝を生成する『ルーティング』モードでスロットをミリングするための高価なレーザー穴あけ機を使用することに起因するより高いコスト、に関連する。

【0053】

現在の最高水準の技術では、配置限界に起因して、ビアの位置はそれがあるべきところの１０ミクロン以内に制御できるだけであるという点で、更なる欠点がレーザー穴あけされたビアにある。

【0054】

図２を参照して、いくつかの実施態様では、フィーチャまたはパッド層およびその上にビア層を備える各二重層が、次のステップによって製作されることができる：銅を露出するために処理される下位ビア層を含む基板を得る−ステップ（ａ）、および一般的に銅のシード層によって基板を覆う−ステップ（ｂ）。フォトレジストの第１の薄い層が、シード層の上に塗布され−ステップ（ｃ）、およびフォトレジストの第１の薄い層が、フィーチャのネガパターンを形成するために露光されてかつ現像される−ステップ（ｄ）。金属、一般的に銅が、フィーチャのネガパターンに堆積され−ステップ（ｅ）、および、フォトレジストの第１の薄い層が剥離され−ステップ（ｆ）、フィーチャの層を直立したままに残す。第２のより厚いフォトレジスト層が、次に塗布され−ステップ（ｇ）、および、ビア柱の第２のネガパターンがその中に露光されてかつ現像される−ステップ（ｈ）。金属、一般的に銅の層が、第２のパターン内に現像される溝内に堆積され−ステップ（ｉ）、異なる寸法のビア柱を含むビア層を製作する。第２のフォトレジスト層が、剥離され−ステップ（ｊ）、異なる寸法の少なくとも２本のビア柱を含むビア柱の層およびフィーチャ層を直立したままにする。露出されたシード層が、次いで除去される−ステップ（ｋ）。これは、例えば、水酸化アンモニウムまたは塩化銅のウエットエッチングに構造体をさらすことによって達成されることができる。誘電材料が、異なる寸法のビア柱を含むビア層の上に次いで積層される−ステップ（ｌ）。誘電材料は、概ねポリイミド、エポキシ、ビスマレイミド、トリアジンおよびその混合物のような、ポリマーマトリクス、ならびに更に、セラミックおよびガラスを備えることができる複合材料である。一般的に、誘電体はセラミックフィラーを備えたポリマー樹脂プリプレグ内の編ガラスファイバのバンドルからなるプリプレグとして与えられる。

【0055】

追加的な層の更なるビルドアップを可能にするために、誘電材料が、金属を露出するために薄くされることができる−ステップ（ｍ）。薄層化は、機械研削もしくは研磨、化学研摩、または化学機械研磨ＣＭＰを使用して達成されることができる。薄層化はまた、構造体を平坦化する。次いで、銅のような、金属シード層が薄くされた表面の上に堆積されることができ−ステップ（ｎ）、更なる層が構築されることを可能にする。シード層は、一般的に０．５ミクロンから１．５ミクロンである。その接着を補助するために、一般的に厚さ０．０４から０．１ミクロンの、チタン、タンタル、クロム、タングステンまたはその混合物の接着／バリア層が、最初に堆積されることができる。シード層は、例えば、スパッタリングまたは無電解メッキを使用して堆積されることができる。

【0056】

パターンメッキの代わりにパネルメッキのような種々の変形製作ルートが、公知である。例えば、図３に記載の、変形製作ルートでは、少なくとも１つのビア層が次のステップによって製作される：露出された銅を備えた下位フィーチャ層を含む基板を得る−ステップ（ｉ）、およびシード層によって下位フィーチャ層を覆う−ステップ（ｉｉ）、それは、一般的に銅であっておよび一般的にスパッタリングによってまたは無電解メッキによって堆積される。金属層が、シード層の上に堆積される−ステップ（ｉｉｉ）。この金属層は、一般的に銅であってかつ電気メッキによって堆積されることができる。フォトレジスト層が、金属層の上に置かれ−ステップ（ｉｖ）、および、ビア柱のポジパターンがその中に露光されて現像される−ステップ（ｖ）。露出された金属層が、エッチング除去される−ステップ（ｖｉ）。銅のエッチング除去は、例えば水酸化アンモニウムまたは塩化銅のような、銅エッチング液を使用して実行されることができる。フォトレジストが次いで剥離され−ステップ（ｖｉｉ）、ビア柱を直立したままにし、および、誘電材料がビア柱の上に積層される−ステップ（ｖｉｉｉ）。更なるビルドアップを可能にするために、誘電層が薄くされることができ−ステップ（ｉｘ）、例えば、化学もしくは機械研磨または研削または化学機械研摩を用いて金属を露出する。薄層化は、層を平坦化する。次いで、更なる銅シード層が薄くされた表面の上に堆積されることができる−ステップ（ｘ）。

【0057】

誘電材料は、概ねポリイミド、エポキシ、ビスマレイミド、トリアジンおよびその混合物のような、ポリマーマトリクス、ならびに更に、セラミックおよびガラスを備えることができる複合材料である。一般的に、誘電体はセラミックフィラーを備えたポリマー樹脂プリプレグ内の編ガラスファイバのバンドルからなるプリプレグとして与えられる。

【0058】

上記の記述は、説明だけとして提供される。図１のような多層構造が、図２または図３のプロセスおよびその変形によって構築されることができる。理解されるであろうことは、このプロセスが多くの変形が可能であることである。

【0059】

理解されるであろうことは、構成要素が正確に配置されることを確実にするために下の層に対して各層を慎重に位置合わせすることが、概ね重要であるということである。これは、穴が正しい位置で各層を貫通することを必要とされるドリルアンドフィル技術では真であり、かつビア柱の各層とパッド／フィーチャの各層が正確に位置合わせされることを必要とするＡｍｉｔｅｃのメッキされたビア柱技術でもまた真である。

【0060】

図４に示すように、多層電子支持構造体４００が次いで隔てられる類似した多層電子支持構造体４００の配列４０２の一部分として、概ね製作される。多層構造内のビア柱の１つの層と次との間の位置合わせが、配列４０２のエッジ内の１個以上の位置決めマーク４０４を用いて、かつおそらく個々の支持構造体４００の縁辺内の位置決めマーク４０６を用いて概ね達成される。

【0061】

支持構造体４００は柔軟であり、数層だけからなる時およびコアレスならば特にそうである。製造プロセスは、一般的に誘電プリプレグを硬化させるためにホットプレスを含み、ならびに、スパッタリングおよび電気メッキのような、種々の金属堆積プロセスが異なる温度で行われ、ならびに、構造体はしたがって、製作中に熱循環を受け、従って、得られる構造体が平坦な場合でさえ、製造プロセス中に伸縮およびおそらくある程度の曲げ、カーリングおよび反りを受ける。ビア柱の端部を露出するために使用される薄層化プロセスは、摩擦による熱を生成することになってかつ基板に機械応力を加える機械研摩を使用することができる。

【0062】

上記の結果、基板内の個々の構成要素が、それらがあるべきところから例えば１０ミクロン以内にあることを確実にするのが困難であり、および単に配列４０２のエッジに沿った１、または２つの位置決めマーク４０４または縁辺内の位置決めマークさえ使用して、位置合わせされるべき構成要素が必ずしもそれらがあるべきところにないかもしれないので、配列４０２内の各基板４００は不十分であると判明するかもしれない。

【0063】

図２を参照すると、ステップ（ｉ）の後、ビア柱の端部が露出されるが、周囲の誘電材料と同一平面である。類似した構造体が、図３のステップ（ｉｘ）の後で得られる。

【0064】

下位層を１ミクロン未満に薄くしてかつその上にシード層の上の全てが厚さ１．５ミクロンを超えて堆積されるにもかかわらず、かつ３ミクロン未満の高さ変動を光学的に解像することは概ね不可能とみなされているにもかかわらず、大きな精度でビア柱の位置を識別することが、それにもかかわらず可能であることが、驚くべきことに見いだされた。

【0065】

図５を参照すると、銅の厚さ２−３ミクロンシード層によってコーティングされた多層支持構造体の層の薄くされた表面内のビア柱の一連の光学顕微鏡写真が、示される。ビア柱は、直径１ｍｍである。ビア柱が表面と同一平面上であるように薄くされたにもかかわらず、かつ銅のシード層の上の以降の全てにもかかわらず、銅ビア柱の端部が、それにもかかわらず明らかに識別可能である。

【0066】

したがって、驚くべきことに、０．５から３ミクロンのシード層の上に全てを最初に堆積するにもかかわらず、その上に以降の層を正確に位置合わせするための位置決めマークとして以前に堆積された層内のビア柱を使用することが可能であることが見いだされた。

【0067】

理解されるであろうことは、位置決めマークとしてビア柱の端部それ自体を使用することが、ビア柱との以降のプロセスの高いレベルの位置合わせを可能にすることである。＋−３ミクロンの位置合わせが可能である。

【0068】

図４へ戻って参照して、その上に更なる層を位置合わせするための位置決め目的のための多層支持構造体４００の研磨された表面内のビア柱の配列内に１本以上のビア柱４１０を使用することが、提案される。

【0069】

図２のステップ（ｊ）および図３のステップ（ｘ）において円滑な表面と同一平面上の、ビア柱がシード層によってコーティングされる。シード層の上の全ての塗布に起因して、ビア柱の位置に関する位置決めマークを含む表面全体が、不明瞭にされる。配列の縁辺内のまたは各支持構造体の縁辺内の位置決め穴が、位置合わせ目的のために使用されることができるが、この種の穴の寸法はしばしば相対的に大きく、および構造体のレイアップに以降の穴があけられる場合、すでに堆積されたビア柱およびフィーチャとのこの種の穴の位置合わせは達成するのが困難であり、およびそれで付加構成要素の以降の堆積によって更なる層を製作するための位置決めマークとしてこの種の穴を使用することは付加的な位置合わせ誤差に起因してますます不十分である。

【0070】

図６を参照して、以前の層のビア柱と以降の層のフィーチャを光学的に位置合わせする方法が、次に記載される：

【0071】

第１に、以前の層の誘電材料によって積層されるビア柱の上層を備えた基板が、露出されるビア柱の端部を備えた誘電材料の円滑な表面を作り出すために薄くされてかつ平坦化される−ステップ（６ａ）。薄い接着／バリアメタル層が、ＰＶＤプロセスによってその上に堆積されることができ−ステップ（６ｂ）、および、シード層が円滑な表面の上に堆積されることができる−ステップ（６ｃ）。フォトレジスト層が、シード層の上に堆積されることができ−ステップ（６ｄ）、および、フォトレジストの表面が画像形成されることができる−ステップ（６ｅ）。接着金属およびシード層の上の全てにもかかわらず、少なくとも１本のビア柱の端部の位置が決定されることができ−ステップ（６ｆ）、および、少なくとも１本のビア柱の端部の位置が以降の層のフィーチャを位置合わせするための位置決めマークとして使用されることができる−ステップ（６ｇ）。

【0072】

基板の配列の上に置かれるフォトレジスト層を露光して現像するためにマスクが使用されるところで、マスクの位置が位置決めマークとして配列のエッジのまわりの複数のビア柱を用いて位置合わせされることができる。

【0073】

リソグラフ直接書込み技術では、フォトレジストを置いた後に、フォトレジストを露光して現像するためにレーザーが使用され、書込みによってフォトレジストを現像するために使用されるレーザーの位置を制御することによって、以前の層内のビア柱の端部が直接位置決めのために使用されることができる。この技術によって、以前の層内の複数のビア柱が製作プロセスの結果柱位置に対して調節するようにレーザーの位置を高速に調節するために使用されることができる。

【0074】

位置合わせ目的のためにこのようにビア柱を使用して、＋−１０ミクロンよりよいおよび＋−３ミクロンよりよい位置合わせさえ達成できる。

【0075】

フォトマスク技術が相対的に正確であるので、ビア柱がそれ自体下位層に関して慎重に配置されることができる。さらに、単一フォトマスクが全てのビア柱が一度に製作されることを可能にし、および、一旦２本のビア柱（好ましくははるかに離れた）の位置が決定されると、層内の全てのビア柱の位置が正確に位置決めされる。対照的に、ドリルアンドフィルビアは個々に製作され、穴あけレーザーを正確に配置することはずっと困難であるので、各ドリルアンドフィルビアの位置は所望の位置から最高１０ミクロンまで変化するかもしれない。機械穴あけは、さらにより正確でない。したがって、同じ層内の他のドリルアンドフィルビアに対するおよび下位層内のフィーチャに対するドリルアンドフィルビアの位置は、正確に決定されることができず、および、それで、ドリルアンドフィルビアはビア柱の位置が可能と同じ程度の精度で配置するために使用されることができない。

【0076】

図７に示すように、適切な光学画像形成技術（この場合ではＯｒｂｏｔｅｃｈ^{（登録商標）}からのレーザー直接画像形成システムのＣＣＤカメラ）によって、（ａ）平らにするために薄くして、（ｂ）厚さ０．０５から０．１５ミクロンのチタンの接着／バリア層の上に全てを堆積して、（ｃ）厚さ０．５から１．５ミクロンのチタン層の上に銅のシード層を堆積し、そして次に、（ｄ）その上に５から１２５ミクロンであることができるフォトレジスト層を（この場合には２０ミクロン）塗布した後、誘電行列（暗）内に埋め込まれる銅構造体（明）を明らかに識別することが可能である。これは、下位層の銅構造体が、フォトレジストの直接現像のためにまたはフォトマスクの配置のためにレーザー書込器具の位置を制御するための接着材、シードおよび誘電層を通しての位置決め目的のために直接使用されることを可能にする。先に、丸いビア柱を使用することが、位置決め目的のために記載された。図７には、正方形銅構造体内の直径８００ミクロンである円形誘電塗潰し領域が、示される。明るい銅周辺内のこの暗い円形誘電体構造は、ちょうど丸いビア柱と同様に位置決めの役に立つことができる。銅と誘電体との間のコントラストが、薄層化、全面的な接着層、シード層およびフォトレジストにもかかわらず光学的に解像可能である。

【0077】

さらに、理解されるであろうことは、ドリルアンドフィルビアは一定不変に丸くてかつ密接に位置合わせされることができないことである。対照的に、フォトレジストに電気メッキによって作り出されるビア柱は、密接に配置されることができてかつ他の形状を有することができる。位置合わせを改善するために、指向的で直線のエッジを有する位置決めマークを設けることが、しばしば好ましい。好ましくは、一対の垂直な直線のエッジが設けられる。電気メッキによって、この種の位置決めマークは例えば、正方形柱、交差形状または矩形のブロックの配列として製作されることができる。

【0078】

一般に、位置決め目的のためのターゲットフィーチャは、リソグラフィ露光ツールの画像収集システムに従い、５０ミクロンから数ミリメートルのサイズであることができる。

【0079】

したがって当業者は、本発明が上に特に図と共に記載されたものに限定されないということを認識する。むしろ本発明の有効範囲は、添付の請求の範囲によって規定され、かつ上記のさまざまな特徴の組合せおよび副組合せ、同じく、前述の記述を読み込むと即座に当業者に思いつくであろう、その変形例および変更態様の両方を含む。

【0080】

請求項において、語「備える（ｃｏｍｐｒｉｓｅ）」、および「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えた（ｃｏｍｐｒｉｓｉｎｇ）」、等のようなその変形は、記載される構成要素が含まれるが、しかし、一般に他の構成要素の除外ではないことを示唆する。

【符号の説明】

【0081】

１００ 多層支持構造体
１０２、１０４、１０６ 機能層またはフィーチャ層
１０８ フィーチャ
１１０、１１２、１１４、１１６ 誘電体
１１８ ビア
４００ 多層電子支持構造体
４０２ 配列
４０４ 位置決めマーク
４０６ 縁辺内の位置決めマーク
４１０ ビア柱

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】