【国等の委託研究の成果に係る記載事項】(出願人による申告)平成25年度、総務省、マルチバンド・マルチモード対応センサー無線通信基盤技術に関する研究開発の委託事業、産業技術力強化法第19条の適用を受ける特許出願
(58)【調査した分野】(Int.Cl.,DB名)
前記制御部は、前記発振周波数、前記スイッチング回路の温度、および、前記動作周波数に応じて、前記基準電圧発生回路における可変定電流又は可変抵抗の値を設定することにより、前記基準電圧を制御し、
前記基準電圧が高いほど、前記電源電圧はより高い、
請求項1に記載の電源電圧調整装置。
【発明を実施するための形態】
【0009】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。ただし、実施の形態において、同一の構成要素には、同一の符号を付し、重複する説明は省略する。
【0010】
(実施の形態1)
図1は、本実施の形態に係る電源電圧調整装置及びスイッチング回路の構成を示す図である。
図1に示す電源電圧調整装置100は、スイッチング回路1に供給する電源電圧(REGOUT(VDD))を調整する。
【0011】
[スイッチング回路の構成]
スイッチング回路1は、スイッチング動作を行う。スイッチング回路1は、交流信号を扱う回路であって、定電流を有さないスイッチング回路である。
図1に示すように、スイッチング回路1は、LDO102の出力端子(REGOUT(VDD))とGNDとの間に接続される。
【0012】
スイッチング回路1の一例として、インバータ多段接続回路(
図2)、水晶発振器回路(
図3)、電圧制御発振器(VCO:Voltage controlled Oscillator)回路(
図4)、フリップフロップ回路(図示せず)、および、NAND回路(図示せず)などが挙げられる。これらのスイッチング回路は、MOS(Metal Oxide Semiconductor)トランジスタなどの素子によって構成される。
【0013】
以下、インバータ多段接続回路、水晶発振器回路及びVCO回路の構成について説明する。なお、
図2〜
図4に示すREGOUT(VDD)及びVSSは、
図1に示すREGOUT(VDD)及びGND(VSS)にそれぞれ対応する。
【0014】
例えば、
図2は、インバータ多段接続回路の構成例を示す。
図2に示すインバータ多段接続回路において、各インバータは、入出力(IN及びOUT)間において直列に接続される。なお、各インバータは、例えば、PchMOSトランジスタ及びNchMOSトランジスタにより構成される(図示せず)。
【0015】
また、
図3は、水晶発振器回路の構成例を示す。
図3に示す水晶発振器回路では、インバータの入出力間に、インバータの出力を入力側に帰還させる抵抗Rfを接続し、かつ、インバータの入力側と出力側に水晶X1及び負荷容量CLを接続させた構成を採る。
図2と同様、インバータは、例えば、MOSトランジスタにより構成される。なお、一般に、
図3に示す破線で囲まれた構成は集積回路において生成されている。
【0016】
また、
図4に示すVCO回路の一例では、2個のNchMOSトランジスタ、2個のPchMOSトランジスタ、インダクタL、2個のバラクタドダイオード(可変容量ダイオード)Cから構成される。
図4に示すVCO回路では、各PchMOSトランジスタのソース端子がREGOUTに接続され、ドレイン端子が他方のPchMOSトランジスタのゲート端子及びNchMOSトランジスタのドレイン端子に接続される。また、各NchMOSトランジスタのソース端子がGND(VSS)に接続され、ドレイン端子が他方のNchMOSトランジスタのゲート端子及びPchMOSトランジスタのドレイン端子に接続される。また、各MOSトランジスタのドレイン端子に、インダクタ、バラクタドダイオード及び出力端子(OUT、OUTB)が接続される。VCO回路は、1/(2π√(LC))の周波数において発振する。
【0017】
なお、スイッチング回路1の構成は、上述した構成例に限定されるものではない。
【0018】
[電源電圧調整装置の構成]
図1に示す電源電圧調整装置100は、基準電圧発生回路101と、LDO(Low Drop Out。オペアンプ)102と、リングオシレータ103と、第1制御部104と、第2制御部105と、第3制御部106と、出力抵抗107,108(以下、出力抵抗R2、R3と呼ぶこともある)と、を備えている。
【0019】
基準電圧発生回路101は、基準電圧Vrefを生成する。具体的には、基準電圧発生回路101は、可変定電流Irefを可変抵抗R1へ流し込み、電流電圧変換された基準電圧Vrefを、LDO102の一方の入力端子に入力する。なお、基準電圧発生回路101では、後述する、リングオシレータ103の発振周波数に基づく制御を行う第1制御部104、スイッチング回路1の温度特性に基づく制御を行う第2制御部105、および、スイッチング回路の動作周波数に基づく制御を行う第3制御部106によって、可変定電流Irefおよび可変抵抗R1の値が制御される。また、可変定電流Irefには、温度に対して単調増加する定電流回路が備えられているものとする。この可変定電流Irefの単調増加の傾きは、スイッチング回路1の温度特性に応じた傾きを有するものとする。
【0020】
LDO102の一方の入力端子には基準電圧Vrefが入力され、他方の入力端子には出力抵抗R3とR2との中点からの帰還電圧が入力される。よって、LDO102の出力である電源電圧REGOUT(VDD)として(Vref/R3)*(R2+R3)の電圧が出力される。すなわち、基準電圧Vrefが変化すると、電源電圧REGOUTも変化する。このように、LDO102は、基準電圧Vrefを増幅して電源電圧REGOUTを出力する。なお、可変抵抗R1の一部と、出力抵抗R3の一部には、ダイオードを直列接続してもよい。また、出力する電圧値によっては、出力抵抗R2を備えない構成でもよい。
【0021】
リングオシレータ103は、LDO102の出力端子(REGOUT(VDD))とGNDとの間に、スイッチング回路1と並列接続される。リングオシレータ103は、発振信号を生成し、発振信号を第1制御部104へ出力する。また、リングオシレータ103は、スイッチング回路1を構成するMOSトランジスタと略同一形状(サイズ)のMOSトランジスタを用いて構成される。例えば、
図5は、リングオシレータ103の構成例を示す。
図5に示すように、リングオシレータ103は、例えば、複数のインバータと複数の遅延回路とが交互に接続されたリング状の構成を採る。例えば、
図5に示すインバータは、スイッチング回路1を構成すMOSトランジスタと略同一形状のMOSトランジスタを用いて構成される。
【0022】
なお、
図5に示すREGOUT(VDD)、VSS及び出力端子OUTは、
図1に示すREGOUT(VDD)、VSS及び出力端子OUTにそれぞれ対応する。また、リングオシレータ103の構成は、
図5に示す構成例に限定されるものではない。
【0023】
第1制御部104は、リングオシレータ103の発振信号の発振周波数に応じて、基準電圧Vrefを設定することにより、電源電圧REGOUTを調整する。具体的には、第1制御部104は、リングオシレータ103の発信周波数に応じて、基準電圧発生回路101の可変定電流Iref又は可変抵抗R1を制御する。
【0024】
第2制御部105は、スイッチング回路1の温度特性に応じて、基準電圧Vrefを設定することにより、電源電圧REGOUTを調整する。具体的には、第2制御部105は、スイッチング回路1の温度特性に応じて、基準電圧発生回路101の可変定電流Iref又は可変抵抗R1を制御する。
【0025】
第3制御部106は、スイッチング回路1の動作周波数に応じて、基準電圧Vrefを設定することにより、電源電圧REGOUTを調整する。具体的には、第3制御部106は、スイッチング回路1の動作周波数に応じて、基準電圧発生回路101の可変定電流Iref又は可変抵抗R1を制御する。
【0026】
以上のように、電源電圧調整装置100は、リングオシレータ103の発振信号の発信周波数、スイッチング回路1の温度、および、スイッチング回路1の動作周波数に応じて、電源電圧を調整する。具体的には、電源電圧調整装置100は、リングオシレータ103の発振周波数、スイッチング回路1の温度、および、スイッチング回路1の動作周波数に応じて、基準電圧発生回路101における可変定電流Iref又は可変抵抗R1を設定することにより、基準電圧Vrefを生成する。この基準電圧Vrefが高いほど、電源電圧はより高くなる。
【0027】
つまり、電源電圧調整装置100は、基準電圧Vrefを制御することにより、電源電圧を調整する。
【0028】
なお、リングオシレータ103は、第1制御部104において電源電圧の初期値を調整するために用いられるので、オン/オフ制御部(図示せず)によって電源電圧調整後に動作をオフされるように制御されてもよい。こうすることで、電源電圧の調整後にリングオシレータ103の電力消費が生じないので、更なる低消費電力化を図ることができる。
【0029】
また、
図1に示すようにリングオシレータ103の出力周波数(検査周波数)を、外部装置を用いて測定(モニタ)するための端子を設けてもよい。外部装置での測定結果を第1制御部104へ出力することにより、第1制御部104は、上述した動作のうち、基準電圧発生回路101への制御処理のみを行えばよい。また、この際、リングオシレータ103の出力周波数を、外部装置において測定可能な周波数まで下げるための分周器(図示せず)を更に接続してもよい。
【0030】
[電源電圧調整装置の動作]
次に、上述した電源電圧調整装置100における電源電圧の調整方法について詳細に説明する。
【0031】
図6は、電源電圧調整装置100における基準電圧Vrefの制御に関する構成部を示す図である。
【0032】
図1に示す可変定電流Irefの値は、
図6に示す定電流Iref0〜Iref6の組み合わせによって決定される。定電流Iref1〜Iref6は、スイッチSW-I1〜SW-I6によってそれぞれオン/オフを切り替えられる。より詳細には、定電流Iref1、Iref2は、第2制御部105によって制御されるスイッチSW-I1、SW-I2によってオン/オフが切り替えられ、定電流Iref3、Iref4は、第3制御部106によって制御されるスイッチSW-I3、SW-I4によってオン/オフが切り替えられ、定電流Iref5、Iref6は、第1制御部104によって制御されるスイッチSW-I5、SW-I6によってオン/オフが切り替えられる。
【0033】
また、
図1に示す可変抵抗R1の値は、
図6に示す直列接続された抵抗R1-0〜R1-6の組み合わせによって決定される。抵抗R1-1〜R1-6は、スイッチSW-R11〜SW-R16によってそれぞれオン/オフを切り替えられる。より詳細には、抵抗R1-1、R1-2は、第2制御部105によって制御されるスイッチSW-R11、SW-R12によってオン/オフが切り替えられ、抵抗R1-3、R1-4は、第3制御部106によって制御されるスイッチSW-R13、SW-R14によってオン/オフが切り替えられ、抵抗R1-5、R1-6は、第1制御部104によって制御されるスイッチSW-R15、SW-R16によってオン/オフが切り替えられる。
【0034】
なお、抵抗R1-0にはダイオードを直列接続してもよい。また、基準電圧発生回路101において可変定電流Irefを構成する複数の定電流の個数、および、可変抵抗R1を構成する複数の抵抗の個数は、
図6に示す構成例の場合に限定されず、2個以上あればよい。
【0035】
まず、リングオシレータ103の発振周波数に応じた基準電圧Vrefの制御方法について説明する。
【0036】
MOSトランジスタの特性を表す値の一つに、ドレイン電流が急激に流れ出す電圧を示すしきい値(しきい値電圧と呼ぶこともある)がある。このしきい値は、製造ばらつきにより、素子毎にばらつくことが考えられる。このため、上記しきい値のばらつきに起因して、スイッチング回路1を動作させるのに必要な最小電流は、当該スイッチング回路1を構成するMOSトランジスタによって異なってくる。
【0037】
また、MOSトランジスタには、しきい値が低いほど、出力周波数が高くなるという特性がある。ここで、上述したように、リングオシレータ103には、スイッチング回路1を構成するMOSトランジスタと同一サイズ(形状)のMOSトランジスタが使用されているとする。この場合、上述したMOSトランジスタの出力周波数の特性は、リングオシレータ103とスイッチング回路1との間で同程度になることが考えられる。
【0038】
そこで、本実施の形態では、第1制御部104は、リングオシレータ103の出力周波数を測定(モニタ)して、測定された出力周波数に応じて基準電圧Vrefを制御する。すなわち、第1制御部104は、スイッチング回路1の代わりにリングオシレータ103の発振周波数を用いて、スイッチング回路1の素子ばらつきを考慮した基準電圧Vrefの制御を行う。例えば、第1制御部104による基準電圧Vrefの制御動作は、電源電圧調整装置100を備える電子機器の検査工程時又は電源投入時に行われてもよい。また、例えば、第1制御部104は、Eヒューズ(E-fuse)を有し、Eヒューズが基準電圧Vrefの設定を行ってもよい。
【0039】
具体的には、第1制御部104は、リングオシレータ103の発振周波数が高いほど、基準電圧Vrefをより低く設定するように、可変定電流Iref又は可変抵抗R1を制御する。例えば、
図6では、第1制御部104は、周波数の測定結果に応じて、スイッチSW-I5(定電流Iref5)、SW-I6(定電流Iref6)、SW-R15(抵抗R1-5)、SW-R16(抵抗R1-6)を切り替えることにより、基準電圧Vrefを制御する。このように、第1制御部104は、リングオシレータ103の発振周波数が高いほど、基準電圧Vrefをより低く設定することにより、電源電圧をより低く設定する。
【0040】
次いで、スイッチング回路1の温度特性に応じた基準電圧Vrefの制御方法について説明する。
【0041】
上述したように、
図1に示す可変定電流Irefには、温度に対して単調増加する定電流回路が備えられているものとする。この単調増加の傾きは、スイッチング回路1の温度特性に応じた傾きを有する。すなわち、スイッチング回路1の温度が高いほど、可変定電流Irefはより大きくなる。
【0042】
また、第2制御部105は、スイッチング回路1の温度が高いほど、基準電圧Vrefをより高く設定するように、可変定電流Iref又は可変抵抗R1を制御する。例えば、
図6では、
第2制御部105は、スイッチング回路1の温度特性に応じて、スイッチSW-I1(定電流Iref1)、SW-I2(定電流Iref2)、SW-R11(抵抗R1-1)、SW-R12(抵抗R1-2)を切り替えることにより、基準電圧Vrefを制御する。このように、第2制御部105は、スイッチング回路1の温度が高いほど、基準電圧Vrefをより高く設定することにより、電源電圧をより高く設定する。
【0043】
例えば、第2制御部105は、スイッチング回路1の温度特性を測定する温度センサ回路と、基準電圧Vrefを制御する制御回路とを有する。
【0044】
このようにして、基準電圧発生回路101は、温度に対して単調増加する定電流回路を有する定電流Irefに加えて、第2制御部105による温度特性に応じた制御により、スイッチング回路1(MOSトランジスタ)の温度特性に適した基準電圧Vrefを発生させる。
【0045】
これにより、電源電圧調整装置100では、スイッチング回路1の温度が高いほど、電源電圧はより高く設定される。
図7は、電源電圧(REGOUT)の温度特性を示す。
図7に示すように、温度が高いほど電源電圧はより高くなる(単調増加する)ことが分かる。なお、前述した通り、
図7に示すように、リングオシレータ103の出力周波数に応じて電源電圧の大きさは異なっている。
【0046】
MOSトランジスタは、温度が上昇すると周波数特性が劣化する(動作速度が遅くなる)。これに対して、本実施の形態のように、スイッチング回路1の温度が高いほど、電源電圧をより高く設定することにより、温度上昇によるスイッチング回路1での周波数特性の劣化を抑えることが可能となる。
【0047】
なお、第2制御部105は、スイッチング回路1の温度特性に応じて、温度に対する可変定電流Irefの変動(単調増加)の傾きを可変に設定してもよい。例えば、第2制御部105は、
図6に示す可変定電流Iref0〜Iref6に対して、各可変定電流における温度に対する電流の増加度合いを表す傾きをそれぞれ異ならせてもよい。
【0048】
最後に、スイッチング回路1の動作周波数に応じた基準電圧Vrefの制御方法について説明する。
【0049】
第3制御部106は、スイッチング回路1の動作周波数に応じて、
図6に示すスイッチSW-I3(定電流Iref3)、SW-I4(定電流Iref4)、SW-R13(抵抗R1-3)、SW-R14(抵抗R1-4)を切り替えることにより、基準電圧Vrefを制御する。すなわち、第3制御部106は、スイッチング回路1の動作周波数に応じて基準電圧Vrefを設定することにより、電源電圧を設定する。
【0050】
ここで、スイッチング回路1の動作周波数は予め把握されている。このため、第3制御部106は、例えば、ロジック回路の周波数設定レジスタを用いて、スイッチング回路1の動作周波数に応じた制御信号を出力することにより、基準電圧Vrefを設定する。
【0051】
図8は、スイッチング回路1がVCO回路以外の回路である場合の動作周波数に対する電源電圧の特性を示す。
図8に示すように、スイッチング回路1の動作周波数が高くなるほど、電源電圧はより高くなる特性となる。なお、
図7と同様、
図8に示すように、リングオシレータ103の出力周波数に応じて電源電圧の大きさは異なっている。
【0052】
つまり、第3制御部106は、スイッチング回路1がVCO回路以外の回路である場合、スイッチング回路1の動作周波数が高いほど基準電圧Vrefをより高く設定することにより、電源電圧をより高く設定する。
【0053】
一方、
図9は、スイッチング回路1がVCO回路(
図4参照)である場合の動作周波数に対する電源電圧の特性を示す。
図9に示すように、スイッチング回路1の動作周波数が高くなるほど、電源電圧はより低くなる特性となる。なお、
図7と同様、
図9に示すように、リングオシレータ103の出力周波数に応じて電源電圧の大きさは異なっている。
【0054】
つまり、第3制御部106は、スイッチング回路1がVCO回路である場合、スイッチング回路1の動作周波数が高いほど基準電圧Vrefをより低く設定することにより、電源電圧をより低く設定する。
【0055】
VCO回路において動作周波数が高くなるほど電源電圧が低くなる理由は以下の通りである。
図4に示すように、VCO回路では、発振周波数を可変させる手段として可変容量(C)が用いられており、可変容量を小さくすることにより発振周波数を高くしており、この可変容量を駆動するために必要な共振器のgm値となる
図4に示すPchMOSトランジスタとNchMOSトランジスタに流れるドレイン電流が抑えられるためである。
【0056】
以上のように、電源電圧調整装置100は、リングオシレータ103の発振周波数を用いて、スイッチング回路1の素子(例えば、MOSトランジスタ)の製造ばらつき等のばらつき状態に基づいて基準電圧Vrefを制御する。また、電源電圧調整装置100は、スイッチング回路1の温度特性および動作周波数、つまり、スイッチング回路1が動作する環境状態に基づいて基準電圧Vrefを制御する。
【0057】
こうすることで、電源電圧調整装置100は、スイッチング回路1の素子の状態及び動作環境に応じた基準電圧を生成することにより、スイッチング回路1の動作に最適な電源電圧を供給することができる。すなわち、電源電圧調整装置100は、スイッチング回路1の動作に必要最小限の電源電圧を供給することが可能となり、低消費電力化を図ることができる。
【0058】
更に、電源電圧調整装置100は、基準電圧Vrefを制御することにより電源電圧を調整する。また、電源電圧調整装置100は、スイッチング回路1と略同一形状のMOSトランジスタから構成されるリングオシレータ103を用いることにより、スイッチング回路1の素子のばらつき状態を特定し、基準電圧Vrefを制御する。つまり、電源電圧調整装置100では、従来のようにスイッチング回路1に可変抵抗を接続する必要が無い。
【0059】
つまり、本実施の形態では、
図1に示すように、スイッチング回路1は、LDO102の出力端子(REGOUT)とGNDとにそれぞれ直結される。換言すると、スイッチング回路1には、従来のような電流制御用の抵抗が接続されない。
【0060】
これにより、本実施の形態では、スイッチング回路1のスイッチング電流に起因して電源側およびGND側の電圧揺れが発生しないので、スイッチング信号の位相雑音特性の劣化を回避することができる。すなわち、本実施の形態によれば、良好な位相雑音(ジッタ)特性を確保することができる。
【0061】
よって、本実施の形態によれば、位相雑音の発生を抑えつつ、スイッチング回路の低消費電力化を図ることができる。
【0062】
(実施の形態2)
図10は、本実施の形態に係る電源電圧調整装置の構成を示す。
図10おいて、
図1と同様の構成要素については同じ符号を用い、説明を省略する。
【0063】
本実施の形態の電源電圧調整装置200は、
図10に示すように、
図1と同様の構成に加えて、分周器201と、基準周波数発生回路202と、周波数カウンタ回路203とを有する。
【0064】
分周器201は、リングオシレータ103の発振信号出力(高周波数)をN(Nは任意の正の数)分周して、低周波数の信号を得る。
【0065】
基準周波数発生回路202は、例えば、クリスタルオシレータであって、周波数カウンタ回路203での動作の基準となる周波数(基準周波数)を有する基準信号を生成する。なお、基準周波数発生回路202としては、例えば、電源電圧調整装置200以外の他の装置において使用されているクリスタルオシレータを流用してもよい。
【0066】
周波数カウンタ回路203は、基準信号(基準周波数)に基づいて、分周器201の所定期間の出力周波数をカウントする。周波数カウンタ回路203は、ロジック回路である。すなわち、周波数カウンタ回路203は、分周器201の出力信号と基準信号とを比較して周波数をカウントすることにより、リングオシレータ103の発振周波数を特定する。
【0067】
そして、第1制御部104は、周波数カウンタ回路203によって特定されたリングオシレータ103の発振周波数に基づいて基準電圧Vrefを設定する。
【0068】
このようにして、本実施の形態では、電源電圧調整装置200は、分周器201および周波数カウンタ回路203を用いて、リングオシレータ103の出力周波数を測定する。これにより、高周波数の出力をそのまま用いて周波数をモニタする場合と比較して、当該モニタの処理を簡易化することが可能となる。
【0069】
以上、本発明の各実施の形態について説明した。
【0070】
電源電圧を用いる何れの電子機器にも上記実施の形態に係る電源電圧調整装置100を備えることが可能である。
【0071】
上記実施の形態の説明に用いた各ブロックは、典型的には集積回路であるICとして実現される。これらは個別に1チップ化されてもよいし、一部又は全てを含むように1チップ化されてもよい。ここでは、ICとしたが、集積度の違いにより、LSI、システムLSI、スーパーLSI、ウルトラLSIと呼称されることもある。
【0072】
また、集積回路化の手法はICに限るものではなく、専用回路で実現してもよい。LSI製造後に、プログラムすることが可能なFPGA(Field Programmable Gate Array)や、LSI内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
【0073】
さらには、半導体技術の進歩又は派生する別技術によりLSIに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて回路の集積化を行ってもよい。バイオ技術の適用等が可能性としてありえる。