特許 6267918 ノイズ源を含むデバイスの評価方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6267918

(24)【登録日】2018年1月5日

(45)【発行日】2018年1月24日

(54)【発明の名称】ノイズ源を含むデバイスの評価方法

(51)【国際特許分類】

   G01R 31/30 20060101AFI20180115BHJP

【ＦＩ】

   G01R31/30

【請求項の数】13

【全頁数】25

(21)【出願番号】特願2013-211531(P2013-211531)

(22)【出願日】2013年10月9日

(65)【公開番号】特開2015-75390(P2015-75390A)

(43)【公開日】2015年4月20日

【審査請求日】2016年9月21日

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】特許業務法人 佐野特許事務所

(74)【代理人】

【識別番号】100085501

【弁理士】

【氏名又は名称】佐野 静夫

(74)【代理人】

【識別番号】100134555

【弁理士】

【氏名又は名称】林田 英樹

(72)【発明者】

【氏名】平賀 則秋

【審査官】 名取 乾治

(56)【参考文献】

【文献】 特開２００５−２９３５５６（ＪＰ，Ａ）

【文献】 特開平１０−０９３３６４（ＪＰ，Ａ）

【文献】 特開２００４−３０９２８１（ＪＰ，Ａ）

【文献】 特開２０１０−２８２４７３（ＪＰ，Ａ）

【文献】 特開２００３−２１６６８２（ＪＰ，Ａ）

【文献】 特開２００７−２６６８９６（ＪＰ，Ａ）

【文献】 特開２０１１−０２９２９８（ＪＰ，Ａ）

【文献】 特開２００２−３１８２５４（ＪＰ，Ａ）

【文献】 再公表特許第２０１０／０５０１８８（ＪＰ，Ａ１）

【文献】 米国特許第０６１２１７７９（ＵＳ，Ａ）

【文献】 特許第４６６０４７８（ＪＰ，Ｂ２）

【文献】 秋山雪治，出井正彦，八木芳雄，岩崎英治，堀江俊晴，白井淳一，西澤明美，中村篤，島本晴夫，ＤＰＩ法によるＬＳＩ導電性イミュニティ評価技術の開発，エレクトロニクス実装学術講演大会講演論文集，一般社団法人エレクトロニクス実装学会，２００９年

【文献】 市川浩司，櫻井礼彦，稲垣正史，松井武，馬淵雄一，中村篤，林亨，基板解析への応用に向けたＬＳＩイミュニティ評価法の検討，電子情報通信学会技術研究報告．ＥＭＪ，環境電磁工学，一般社団法人電子情報通信学会，２００４年，７７〜８２頁

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｒ ３１／３０

(57)【特許請求の範囲】

【請求項1】

ノイズ源となる第１電気回路とノイズ信号によって誤動作する可能性のある第２電気回路とを含むデバイスの評価方法であって、
前記第２電気回路が誤動作を起こす限界のノイズ信号の大きさを前記第２電気回路に注入される電力で表した誤動作電力周波数特性を求めるステップと；
前記誤動作電力周波数特性から、前記第２電気回路が誤動作を起こす限界のノイズ信号の大きさを前記第２電気回路の所定部分に流れる電流で表した誤動作電流周波数特性、及び、前記第２電気回路が誤動作を起こす限界のノイズ信号の大きさを前記第２電気回路の所定点間に現れる電圧で表した誤動作電圧周波数特性をそれぞれ求めるステップと；
前記第１電気回路から前記第２電気回路に到達する内部ノイズ信号の大きさを表した内部ノイズ到達周波数特性として、前記内部ノイズ信号が前記第２電気回路の前記所定部分に到達して流れる電流を表した内部ノイズ到達電流周波数特性、及び、前記内部ノイズ信号が前記第２電気回路の前記所定点間に到達して現れる電圧を表した内部ノイズ到達電圧周波数特性をそれぞれ求めるステップと；
前記誤動作電流周波数特性及び前記誤動作電圧周波数特性と前記内部ノイズ到達電流周波数特性及び前記内部ノイズ到達電圧周波数特性をそれぞれ比較するステップと；
を有することを特徴とするデバイスの評価方法。

【請求項2】

前記内部ノイズ到達周波数特性は、前記第１電気回路の実測ノイズ特性、前記第１電気回路の等価回路、及び、前記デバイス全体の等価回路に基づいて求められることを特徴とする請求項１に記載のデバイスの評価方法。

【請求項3】

前記第１電気回路の等価回路、及び、前記デバイス全体の等価回路は、それぞれＳパラメータに基づくことを特徴とする請求項２に記載のデバイスの評価方法。

【請求項4】

前記デバイスの外部から前記第２電気回路に到達する外部ノイズ信号の大きさを表した外部ノイズ到達周波数特性として、前記外部ノイズ信号が前記第２電気回路の前記所定部分に到達して流れる電流を表した外部ノイズ到達電流周波数特性、及び、前記外部ノイズ信号が前記第２電気回路の前記所定点間に到達して現れる電圧を表した外部ノイズ到達電圧周波数特性をそれぞれ求めるステップと；
前記誤動作電流周波数特性及び前記誤動作電圧周波数特性と前記外部ノイズ到達電流周波数特性及び前記外部ノイズ到達電圧周波数特性をそれぞれ比較するステップと；
をさらに有することを特徴とする請求項１〜請求項３のいずれか一項に記載のデバイスの評価方法。

【請求項5】

前記誤動作電力周波数特性は、ＤＰＩ［direct RF power injection］試験結果であることを特徴とする請求項１〜請求項４のいずれか一項に記載のデバイスの評価方法。

【請求項6】

ノイズ源となる第１電気回路とノイズ信号によって誤動作する可能性のある第２電気回路とを含むデバイスと；
前記第１電気回路から前記第２電気回路に到達する内部ノイズ信号の大きさと前記第２電気回路の誤動作との関係を示すデータを提供するデータ提供手段と；
を有し、
前記データは、
前記第２電気回路が誤動作を起こす限界のノイズ信号の大きさを前記第２電気回路の所定部分に流れる電流で表した誤動作電流周波数特性と、
前記第２電気回路が誤動作を起こす限界のノイズ信号の大きさを前記第２電気回路の所定点間に現れる電圧で表した誤動作電圧周波数特性と、
前記内部ノイズ信号の大きさを前記内部ノイズ信号が前記第２電気回路の前記所定部分に到達して流れる電流で表した内部ノイズ到達電流周波数特性と、
前記内部ノイズ信号の大きさを前記内部ノイズ信号が前記第２電気回路の前記所定点間に到達して現れる電圧で表した内部ノイズ到達電圧周波数特性と、
を含むことを特徴とするデバイスセット。

【請求項7】

前記データは、前記デバイスの外部から前記第２電気回路に到達する外部ノイズ信号の大きさを表した外部ノイズ到達周波数特性として、前記外部ノイズ信号が前記第２電気回路の前記所定部分に到達して流れる電流を表した外部ノイズ到達電流周波数特性、及び、前記外部ノイズ信号が前記第２電気回路の前記所定点間に到達して現れる電圧を表した外部ノイズ到達電圧周波数特性をさらに含むことを特徴とする請求項６に記載のデバイスセット。

【請求項8】

前記内部ノイズは、前記第１電気回路のグラウンドから前記第２電気回路のグラウンドに伝播することを特徴とする請求項６または請求項７に記載のデバイスセット。

【請求項9】

前記第１電気回路はパワーデバイスであり、前記第２電気回路はコントロールチップであることを特徴とする請求項６〜請求項８のいずれか一項に記載のデバイスセット。

【請求項10】

前記第１電気回路と前記第２電気回路は、モジュール構造を成すことを特徴とする請求項６〜請求項９のいずれか一項に記載のデバイスセット。

【請求項11】

前記第１電気回路と前記第２電気回路は、単一のプリント配線基板に配置されていることを特徴とする請求項６〜請求項９のいずれか一項に記載のデバイスセット。

【請求項12】

前記第１電気回路と前記第２電気回路は、複数のプリント配線基板にそれぞれ配置されており、前記複数のプリント配線基板間がケーブルで結合されていることを特徴とする請求項６〜請求項９のいずれか一項に記載のデバイスセット。

【請求項13】

前記第１電気回路と前記第２電気回路は、積層ＬＳＩ内の異なる層にそれぞれ配置されていることを特徴とする請求項６〜請求項９のいずれか一項に記載のデバイスセット。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ノイズ源を含むデバイスの評価方法に関する。

【背景技術】

【0002】

従来より、電気回路の評価方法として、ＤＰＩ［direct RF power injection］テストが知られている。

【0003】

なお、上記に関連する従来技術の一例としては、特許文献１や特許文献２を挙げることができる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００７−２７８７８１号公報

【特許文献2】特開２００９−２１０３２２号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、デバイス内部のノイズ源に起因する誤動作については、これまで十分に評価されていなかった。

【0006】

本発明は、本願の発明者により見出された上記の問題点に鑑み、デバイス内部のノイズ源に起因する誤動作を的確に把握することが可能なデバイスの評価方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明に係るデバイスの評価方法は、ノイズ源となる第１電気回路とノイズ信号によって誤動作する可能性のある第２電気回路とを含むデバイスの評価方法であって、前記第２電気回路が誤動作を起こす限界のノイズ信号の大きさを表した誤動作周波数特性を求めるステップと、前記第１電気回路から前記第２電気回路に到達する内部ノイズ信号の大きさを表した内部ノイズ到達周波数特性を求めるステップと、前記誤動作周波数特性と前記内部ノイズ到達周波数特性を比較するステップと、を有する。

【0008】

また、本発明に係るデバイスは、ノイズ源となる第１電気回路とノイズ信号によって誤動作する可能性のある第２電気回路とを含むデバイスであって、前記第１電気回路から前記第２電気回路に到達する内部ノイズ信号の大きさと前記第２電気回路の誤動作との関係を示すデータと共に提供される。

【0009】

なお、本発明のその他の特徴、要素、ステップ、利点、及び、特性については、以下に続く実施形態の詳細な説明やこれに関する添付の図面によって、さらに明らかとなる。

【発明の効果】

【0010】

本発明によれば、デバイス内部のノイズ源に起因する誤動作を的確に把握することができるので、デバイスの耐ノイズ設計をより適切に行うことが可能となる。

【図面の簡単な説明】

【0011】

【図1】ＤＰＩテストの第１構成例を示すブロック図

【図2】ＤＰＩテスト結果（誤動作電力周波数特性）の一例を示す図

【図3】Ｓパラメータ測定の一例を示す図

【図4】等価回路化の一例を示す図

【図5】ＡＣ解析の一例を示す図

【図6】誤動作電流／電圧周波数特性の一例を示す図

【図7】到達電流／電圧周波数特性との比較例を示す図

【図8】ＢＣＩテストの一構成例を示すブロック図

【図9】ＤＰＩテストの第２構成例を示すブロック図

【図10】図９の第２構成例と他の構成例とを比較するための模式図

【図11】ＤＰＩテストの第３構成例を示す模式図

【図12】ＤＰＩテストの第４構成例を示す模式図

【図13】高周波ノイズ信号のリターンパスを示す模式図

【図14】アタッチメントの一構成例を示す模式図

【図15】複数の電気回路を含むデバイスの一構成例を示す模式図

【図16】複数の電気回路を含むデバイスのバリエーションを示す模式図

【図17】外部ノイズと内部ノイズの流入経路を示す模式図

【図18】伝導性ノイズと放射性ノイズの流入経路を示す模式図

【図19】静電気放電に伴う副次的なノイズ源の一例を示す模式図

【図20】ノイズ源と電気回路との位置関係を示す模式図

【図21】積層ＬＳＩのバリエーションを示す模式図

【図22】外部ノイズと内部ノイズの到達周波数特性を示す図

【発明を実施するための形態】

【0012】

＜ＤＰＩテスト（第１構成例）＞
図１は、ＤＰＩテストの第１構成例を示すブロック図である。ＤＰＩテストは、国際電気標準会議（ＩＥＣ［international electrotechnical commission］）で標準化された半導体集積回路用ＥＭＳ［electromagnetic susceptibility］検証法の一つ（ＩＥＣ６２１３２−４）であり、被試験デバイス１０（以下、ＤＵＴ［device under test］１０と呼ぶ）のほか、ノイズ源部２０、検知部３０、コントローラ４０、バッテリ５０、及び、電源フィルタ６０などを用いて実施される。

【0013】

ＤＵＴ１０は、対象電気回路１１（以下、ＬＳＩ１１と呼ぶ）とこれを搭載したプリント配線基板（ＰＣＢ［printed circuit board］）を含む。もちろん、ＤＵＴ１０としてＬＳＩ１１単体を用いることも可能である。なお、ＤＵＴ１０は、必ずしも実機デバイスである必要はなく、一般的には試験用の模擬デバイスを用いることが多い。

【0014】

特に、複数ＬＳＩの相互比較（例えば、新モデルＬＳＩと旧モデルＬＳＩとの相互比較や、自社ＬＳＩと他社コンパチブルＬＳＩとの相互比較）を行う場合には、評価対象となるＬＳＩ以外の構成要素（ＰＣＢのサイズや配線パターン、ないしは、ＰＣＢに搭載されるディスクリート部品の種類や特性など）が共通化された試験用の模擬デバイスを用いることが望ましい。

【0015】

ノイズ源部２０は、ＤＵＴ１０の端子（図１では電源端子ＶＣＣを例示）に高周波ノイズ信号（妨害波電力）を注入する主体であり、シグナルジェネレータ２１と、ＲＦアンプ２２と、双方向性結合器２３と、進行波側パワーセンサ２４と、反射波側パワーセンサ２５と、パワーメータ２６と、カップリングコンデンサ２７と、を含む。

【0016】

シグナルジェネレータ（ＳＧ［signal generator］）２１は、正弦波状の高周波ノイズ信号を発生する。高周波ノイズ信号の発振周波数と振幅は、いずれもコントローラ４０によって制御することができる。なお、妨害波がパルスの場合、パルスジェネレータ（ＰＧ[pulse generator]）、妨害波がインパルスの場合、インパルスジェネレータ（ＩＧ[impulse generator]を用いても良い。

【0017】

ＲＦ［radio frequency］アンプ２２は、シグナルジェネレータ２１で生成された高周波ノイズ信号を所定の利得で増幅する。

【0018】

双方向性結合器（ＢＤＣ［bi-directional coupler］）２３は、ＲＦアンプ２２で増幅された高周波ノイズ信号をＤＵＴ１０に向かう進行波成分とＤＵＴ１０から戻ってくる反射波成分に分離する。

【0019】

進行波側パワーセンサ２４は、双方向性結合器２３で分離された進行波成分の電力測定を行う。一方、反射波側パワーセンサ２５は、双方向性結合器２３で分離された反射波成分の電力測定を行う。なお、進行波側パワーセンサ２４及び反射波側パワーセンサ２５への各伝送線路は、いずれも疑似遮断状態（例えば、インピーダンス：５０Ω以上、電力通過特性：−２０ｄＢｍ以下）としておくことが望ましい。

【0020】

パワーメータ２６は、進行波側パワーセンサ２４で測定された進行波電力と反射波側パワーセンサ２５で測定された反射波電力をコントローラ４０に送出する。コントローラ４０により差分演算することにより、ＤＵＴ１０に対して実際に注入された電力を算出し、その算出結果をコントローラ４０に記録する。このように、ＤＵＴ１０への注入電力は、ＤＵＴ１０からかけ離れたパワーメータ２６で測定される。従って、ＤＵＴ１０への注入電力を高精度に測定するためには、高周波ノイズ信号伝送時のケーブルロスを極力小さい値（例えば１ｄＢ以下）に低減することが望ましい。

【0021】

カップリングコンデンサ２７は、双方向結合器２３の出力端とＤＵＴ１０との間に接続されて、直流成分をカットして交流成分（高周波ノイズ信号）のみを通過させる。なお、図１では、カップリングコンデンサ２７をノイズ源部２０の構成要素として描写したが、ＬＳＩ１１を搭載したＰＣＢ上にセラミックコンデンサを配置して代用する場合も多い。

【0022】

検知部３０は、ＤＵＴ１０の出力波形を監視してその監視結果をコントローラ４０に送出する。検知部３０としてはオシロスコープなどを好適に用いることができる。なお、検知部３０の存在がＤＰＩテストに影響を及ぼさないように、高入力インピーダンス（１ＭΩ）の差動プローブを使用して、ＤＵＴ１０から検知部３０への伝送線路を疑似遮断状態とすることが望ましい。

【0023】

コントローラ４０は、ＤＰＩテストを統括制御する主体である。ＤＰＩテストの実施に際して、コントローラ４０は、例えば、ＤＵＴ１０に注入される高周波ノイズ信号の発振周波数を固定したまま、高周波ノイズ信号の振幅（注入電力）を徐々に大きくしていくように、シグナルジェネレータ２１を制御する。また、コントローラ４０は、上記の振幅制御と並行して、検知部３０の監視結果に応じたＬＳＩ１１の誤動作判定（クロック信号のパルス抜けや周波数乱れ、出力電圧の規格外れ、または、通信エラーなどを起こしたか否かの判定）を行う。そして、コントローラ４０は、ＬＳＩ１１の誤動作発生時点におけるパワーメータ２６の測定値の演算結果（ＤＵＴ１０への注入電力）を取得し、これを現在設定中の発振周波数と関連付けて記憶する。以降も、コントローラ４０は、高周波ノイズ信号の発振周波数をスイープしながら上記測定を繰り返すことにより、高周波ノイズ信号の発振周波数と誤動作発生時の注入電力とを関連付けた誤動作電力周波数特性を求める。なお、コントローラ４０としては、上記測定をシーケンシャルに実施し得るパーソナルコンピュータなどを好適に用いることができる。

【0024】

バッテリ５０は、ＤＵＴ１０に電力供給を行う直流電源である。例えば、車載用ＬＳＩをＤＰＩテストの評価対象とする場合には、バッテリ５０として車載バッテリを用いればよい。ただし、ＤＵＴ１０への直流電源としては、バッテリに限らず、商用交流電力から所望の直流電力を生成するＡＣ／ＤＣコンバータなどを用いることも可能である。

【0025】

電源フィルタ６０は、ノイズ源部２０からバッテリ５０への伝送線路を疑似遮断状態とするための回路部であり、電源インピーダンス安定回路網６１及び６２（以下、ＬＩＳＮ［line impedance stabilization network］６１及び６２と呼ぶ）を含む。ＬＩＳＮ６１及び６２は、いずれもバッテリ５０の見かけ上のインピーダンスを安定化させる。なお、ＬＩＳＮ６１は、バッテリ５０の正極端子（＋）とＤＵＴ１０の電源端子（ＶＣＣ）との間を結ぶ電源ラインに挿入されており、ＬＩＳＮ６２は、バッテリ５０の負極端子（−）とＤＵＴ１０のＧＮＤ端子（ＶＥＥ）との間を結ぶＧＮＤラインに挿入されている。

【0026】

＜ＤＰＩテスト結果（誤動作電力周波数特性）＞
図２は、ＤＰＩテスト結果（誤動作電力周波数特性）の一例を示す図である。なお、本図の横軸は高周波ノイズ信号の発振周波数［Ｈｚ］を示しており、縦軸は高周波ノイズ信号の注入電力［ｄＢｍ］を示している。本図では、ＤＰＩテストの結果として高周波ノイズ信号の発振周波数毎にＬＳＩ１１が誤動作を起こす限界の注入電力がプロットされている（図中の実線を参照）。すなわち、図中の実線は誤動作境界となるので、これより上側の領域（Ｉ）は誤動作領域となり、これより下側の領域（ＩＩ）は正常動作領域となる。

【0027】

ただし、所定の最大電力（例えば３８〜４０ｄＢｍ）を注入しても誤動作を生じなかった発振周波数では、暫定的に上記最大電力がプロットされている（図中の破線を参照）。すなわち、図中の破線は正常動作保証境界となるので、これより上側の領域（ＩＩＩ）は保証外領域となり、これより下側の領域（ＩＩ）は正常動作領域となる。

【0028】

このように、ＤＰＩテストでは、ＤＵＴ１０が誤動作を起こす限界の高周波ノイズ信号の大きさをＤＵＴ１０に注入される電力で表した誤動作電力周波数特性が求められる。ただし、背景技術の項でも述べたように、誤動作電力周波数特性は取得しやすい情報ではある反面、実際のＬＳＩ１１で生じる事象を改善するための情報としては扱いにくかった。

【0029】

そこで、以下では、ＤＰＩテストにより上記の誤動作電力周波数特性を求めるステップに加えて、さらに、誤動作電力周波数特性からＬＳＩ１１が誤動作を起こす限界の高周波ノイズ信号の大きさをＬＳＩ１１の所定部分に流れる端子電流Ｉ＿ＬＳＩで表した誤動作電流周波数特性及びＬＳＩ１１が誤動作を起こす限界の高周波ノイズ信号の大きさをＬＳＩ１１の所定点間に現れる端子電圧Ｖ＿ＬＳＩで表した誤動作電圧周波数特性をそれぞれ求めるステップを有する電気回路の評価方法を提案する。

【0030】

なお、当該評価方法の実施に際しては、ＤＵＴ１０とＬＳＩ１１のＳ［scattering］パラメータを測定してＬＳＩ１１の等価回路化とそのＡＣ解析を行い、さらに、その解析結果に基づいて端子電流Ｉ＿ＬＳＩと端子電流Ｖ＿ＬＳＩのＩＢ［immunity behavior］モデル化（誤動作電流周波数特性と誤動作電圧周波数特性の取得）を行う。以下では、これらの要素ステップについて順次詳細に説明する。

【0031】

＜Ｓパラメータ測定＞
図３は、Ｓパラメータ測定の一例を示す図である。Ｓパラメータとは、ＤＵＴ１０やＬＳＩ１１の周波数特性を表すパラメータであり、回路網の電力通過特性や電力反射特性を示すものである。例えば、図３で例示したＳパラメータ｜Ｓ１１｜は、２端子対回路（４端子回路網）において、第１端子から信号を入力したときに同第１端子に反射する信号の割合（反射損失）を示している。２端子対回路では、第１端子の反射損失（｜Ｓ１１｜）以外にも、第１端子から第２端子への挿入損失（｜Ｓ２１｜）、第２端子から第１端子への挿入損失（｜Ｓ１２｜）、及び、第２端子の反射損失（｜Ｓ２２｜）が測定される。なお、ＬＳＩ１１については単体のＳパラメータを測定すればよく、ＤＵＴ１０についてはＬＳＩ実装時のＳパラメータを測定すればよい。

【0032】

＜等価回路化＞
図４は、等価回路化の一例を示す図である。ＤＵＴ１０とＬＳＩ１１のＳパラメータから、ＬＳＩ１１とこれを搭載するＰＣＢの等価回路化を行う。等価回路化に際しては、例えば、本図で示したように、ＬＳＩ１１を抵抗Ｒ、インダクタＬ、コンデンサＣの直列回路とみなしたり、ＰＣＢを配線パターンのインダクタＬと搭載部品（コンデンサＣなど）で表したりすればよい。

【0033】

＜ＡＣ解析＞
図５は、ＡＣ解析の一例を示す図である。ＬＳＩ１１及びこれを搭載するＰＣＢの等価回路に対してＡＣ解析を行う。なお、交流電圧Ｖｓ［Ｖｒｍｓ］を生成するＡＣ信号源としては、５０Ω系の交流電圧源を用いればよい。このとき、ＬＳＩ１１の所定部分に流れる端子電流Ｉ＿ＬＳＩ、及び、ＬＳＩ１１の所定点間に現れる端子電圧Ｖ＿ＬＳＩは、それぞれ、次の（１ａ）式及び（１ｂ）式で示すように、交流電圧Ｖｓの関数として表すことができる。

【0034】

Ｉ＿ＬＳＩ＝ｆＩ（Ｖｓ） …（１ａ）
Ｖ＿ＬＳＩ＝ｆＶ（Ｖｓ） …（１ｂ）

【0035】

また、ＡＣ信号源で生成される交流電圧ＶｓとＬＳＩ１１への注入電力Ｐｉとの間には次の（２）式が成立する。

【0036】

Ｐｉ＝Ｖｓ^２／２００ …（２）

【0037】

従って、（２）式を（１ａ）式及び（１ｂ）式に各々代入すると、端子電流Ｉ＿ＬＳＩ及び端子電圧Ｖ＿ＬＳＩは、それぞれ、次の（３ａ）式及び（３ｂ）式で示すように、注入電力Ｐｉの関数として表すことができる。

【0038】

Ｉ＿ＬＳＩ＝ｆＩ（Ｖｓ）＝ｆＩ（√（Ｐｉ×２００））＝ｇＩ（Ｐｉ） …（３ａ）
Ｖ＿ＬＳＩ＝ｆＶ（Ｖｓ）＝ｆｖ（√（Ｐｉ×２００））＝ｇＶ（Ｐｉ） …（３ｂ）

【0039】

なお、端子電流Ｉ＿ＬＳＩが流れる所定部分としては、ＬＳＩ１１の信号入力端子、信号出力端子、信号入出力端子、電源端子、ＧＮＤ端子、放熱フィン板などを挙げることができる。特に、ＬＳＩ１１の信号入力端子に対して高周波ノイズ信号が入力されると、ＬＳＩ１１に誤動作を生じやすいので、信号入力端子の誤動作電流周波数特性や誤動作電圧周波数特性を求めることは非常に重要である。

【0040】

＜ＩＢモデル化（誤動作電流／電圧周波数特性）＞
図６は、誤動作電流周波数特性と誤動作電圧周波数特性の一例を示す図である。先出の（３ａ）式及び（３ｂ）式にＤＰＩテストの結果（ＬＳＩ１１が誤動作を起こす限界の注入電力Ｐｉ）を代入すると、高周波ノイズ信号の発振周波数毎に、ＬＳＩ１１が誤動作を起こす限界の端子電流Ｉ＿ＬＳＩと端子電圧Ｖ＿ＬＳＩが得られる。

【0041】

このように、本発明に係る電気回路の評価方法において、誤動作電力周波数特性は、ＤＵＴ１０についてのものであるとともに、誤動作電流周波数特性及び誤動作電圧周波数特性は、誤動作電力周波数特性からＬＳＩ１１についての周波数特性を抽出したものとなっている。その際、上記の誤動作電流周波数特性及び誤動作電圧周波数特性は、ＤＵＴ１０の誤動作電力周波数特性、ＤＵＴ１０の等価回路、及び、ＬＳＩ１１の等価回路に基づいて抽出される。

【0042】

なお、上記の誤動作電流周波数特性及び誤動作電圧周波数特性に関するデータは、ＬＳＩ１１と共にユーザへ提供するとよい。このようなデータ提供を行うことにより、ユーザは、ＬＳＩ１１の誤動作を容易に回避することが可能となる。

【0043】

＜到達電流／電圧周波数特性との比較＞
図７は、図６で示した誤動作電流周波数特性及び誤動作電圧周波数特性（実線）と、到達電流周波数特性及び到達電圧周波数特性（破線）との比較例を示す図である。到達電流周波数特性とは、ＬＳＩ１１を含む測定対象回路ユニットまたはその模擬ユニットに対して所定のイミュニティテスト（詳細は後述）を行なったときにＬＳＩ１１の所定部分に到達して流れる到達電流Ｉ＿ａｒｒの周波数特性である。一方、到達電圧周波数特性とは、上記のイミュニティテストを行ったときにＬＳＩ１１の所定点間に到達して現れる到達電圧Ｖ＿ａｒｒの周波数特性である。

【0044】

このように、本発明に係る電気回路の評価方法は、先に求めたＬＳＩ１１の誤動作電流周波数特性及び誤動作電圧周波数特性をＥＭＳ評価に活用すべく、各々をＬＳＩ１１の到達電流周波数特性及び到達電圧周波数特性と比較するステップを有する。このような比較を行うことにより、例えば、図７において破線が実線を上回っている発振周波数では、ＬＳＩ１１が誤動作を生じ得ると判断することができる。また、ＬＳＩ１１の各端子毎に上記と同様の比較を行えば、誤動作を生じ得る端子を特定することができるので、速やかに回路設計を改善することが可能となる。

【0045】

以上により、同一のＬＳＩ１１を使用している条件であれば、ＰＣＢの構造やノイズ注入方法（テスト方法）が変わったとしても、端子電流Ｉ＿ＬＳＩと端子電圧Ｖ＿ＬＳＩを算出することにより、ＬＳＩ１１が誤動作を起こすか否かを推測することが可能となる。

【0046】

なお、ＬＳＩ１１の到達電流周波数特性及び到達電圧周波数特性は、ＬＳＩ１１を搭載する測定対象回路ユニットの等価回路または模擬ユニットの等価回路に基づいてシミュレーションで求められる。このようなシミュレーションを行う際には、測定対象回路ユニットまたはその模擬ユニットに対して、所定のイミュニティテストを行う必要がある。

【0047】

例えば、車載用ＬＳＩを評価対象とする場合には、上記のイミュニティテストとして、ＩＳＯ１１４５２に準拠したテストを行うことが望ましい。なお、ＩＳＯ１１４５２に準拠したテストとしては、ＩＳＯ１１４５２−２に準拠した放射イミュニティテスト、ＩＳＯ１１４５２−３に準拠したＴＥＭＣＥＬＬ［transverse electromagnetic cell］テスト、及び、ＩＳＯ１１４５２−４に準拠したＢＣＩ［bulk current injection］テストなどを挙げることができる。また、イミュニティテストとしては、ＩＳＯ７６３７やＩＥＣ６１０００−４シリーズに代表される製品のイミュニティ試験に準拠したテストを採用してもよい。以下では、ＢＣＩテストを例に挙げて詳細な説明を行う。

【0048】

＜ＢＣＩテスト＞
図８は、ＢＣＩテストの一構成例を示すブロック図である。ＢＣＩテストは、国際標準化機構（ＩＳＯ［international organization for standardization］）で標準化された車載電子機器向けの狭帯域電磁放射エネルギーによる電気的妨害のためのコンポーネント試験方法の一つ（製品用ＥＭＳ規格：ＩＳＯ１１４５２−４）である。

【0049】

ＢＣＩテストは、ＬＳＩ１１を含む測定対象回路ユニット１００（またはその模擬ユニット）に対して実施されるテストであり、先のＤＰＩテスト（図１を参照）と同様、ＤＵＴ１０のほか、ノイズ源部２０、検知部３０、コントローラ４０、バッテリ５０、及び、電源フィルタ６０などを用いて実施される。

【0050】

測定対象回路ユニット１００は、ＬＳＩ１１が搭載される実際の製品（実機）に相当するものであり、先出のＤＵＴ１０やバッテリ５０のほかに、ＤＵＴ１０と電源フィルタ部６０との間を電気的に接続する１．５〜２．０ｍ程度のワイヤーハーネス７０を含む。なお、ワイヤーハーネス７０にはインジェクションプローブ８０が挿入されており、ノイズ源部２０の５０Ω伝送線路２８を介してバルク電流が注入される。

【0051】

なお、測定対象回路ユニット１００に対してＢＣＩテストを行った場合、ＬＳＩ１１の到達電流周波数特性及び到達電圧周波数特性は、測定対象回路ユニット１００の等価回路に基づいてシミュレーションで求められる。

【0052】

一方、測定対象回路ユニット１００を簡略化した模擬ユニットに対してＢＣＩテストを行った場合、ＬＳＩ１１の到達電流周波数特性及び到達電圧周波数特性は、測定対象回路ユニット１００の等価回路と模擬ユニットの等価回路の双方に基づいてシミュレーションで求められる。

【0053】

なお、上記の等価回路は、測定対象回路ユニット１００のＳパラメータとＬＳＩ１１のＳパラメータに基づくものである。

【0054】

このように、本発明に係る電気回路の評価方法は、ＬＳＩ１１を含む測定対象回路ユニット１００に対して所定のイミュニティテスト（例えばＢＣＩテスト）を行なったときにＬＳＩ１１の所定部分に到達して流れる到達電流Ｉ＿ａｒｒを表わす到達電流周波数特性をＬＳＩ１１の等価回路及び測定対象回路ユニット１００の等価回路に基づいてシミュレーションで求めるステップと、同イミュニティテストを行なったときにＬＳＩ１１の所定点間に到達して現れる到達電圧Ｖ＿ａｒｒを表わす到達電圧周波数特性をＬＳＩ１１の等価回路及び測定対象回路ユニット１００の等価回路に基づいてシミュレーションで求めるステップと、を有する。

【0055】

＜ＤＰＩテスト（第２構成例）＞
図９は、ＤＰＩテストの第２構成例を示すブロック図である。第２構成例は、先の第１構成例と基本的に同一であるが、高周波ノイズ信号をＤＵＴ１０の端子にグラウンド基準で入力するのではなく、高周波ノイズ信号をＤＵＴ１０のグラウンド端子ＶＥＥ自体に入力し、ＬＳＩ１１が誤動作を起こす電力の大きさの周波数特性（誤動作電力周波数特性）を求める点に特徴を有する。そこで、第１構成例と同様の構成要素については、図１と同一の符号を付すことで重複した説明を割愛し、以下では、第２構成例の特徴部分について重点的に説明する。

【0056】

ＤＰＩテストの第２構成例における一つ目の特徴は、ＬＳＩ１１が誤動作を起こすかどうかを検知する検知部３０の検知基準グラウンド３０ａがＤＵＴ１０のグラウンド端子ＶＥＥに対して高インピーダンス部品３１で接続されている点である。この高インピーダンス部品３１は、抵抗器（例えば１０ｋΩ）、コイル、フェライトビーズ等で構成する。

【0057】

ＤＵＴ１０のグランド端子ＶＥＥに高周波ノイズ信号を注入する場合、検知部３０の基準電位を得るために検知基準グラウンド３０ａをＤＵＴ１０のグラウンド端子ＶＥＥに低インピーダンスで接続してしまうと、高周波ノイズ信号が検知部３０のグラウンドに分散してしまうので、検知部３０の存在がＤＰＩテスト結果に影響を及ぼしてしまう。一方、検知部３０のグラウンドをＤＵＴ１０のグラウンド端子ＶＥＥから完全に絶縁してしまうと、ＤＵＴ１０と検知部３０のグラウンド電位が不一致となるので、出力波形の検出を正しく行うことができなくなる。

【0058】

そこで、検知部３０の検知基準グラウンドとＤＵＴ１０のグラウンド端子ＶＥＥとの間を高インピーダンス部品３１で接続した状態（疑似遮断状態）とすることにより、検知部３０に向けた高周波ノイズ信号のリークを低減することができるので、上記の問題を解消することが可能となる。

【0059】

ＤＰＩテストの第２構成例における二つ目の特徴は、ＤＵＴ１０に誤動作テスト用の高周波ノイズ信号を入力するノイズ源部２０のグラウンド２０ａがＤＵＴ１０のグラウンドＶＥＥから直流的に遮断されている点である。つまり、グラウンド２０ａは、グラウンドＶＥＥとは別ノードとなっている。このような構成を採用することにより、ノイズ源部２０のグラウンドＶＥＥに向けた高周波ノイズ信号のリークを防止することが可能となる。

【0060】

ＤＰＩテストの第２構成例における三つ目の特徴は、ＤＵＴ１０に誤動作テスト用の高周波ノイズ信号を入力するノイズ源部２０のグラウンド２０ａが、ＤＵＴ１０に電力供給を行うバッテリ５０等の直流電源系のグラウンド５０ａと別ノードとなっていて遮断されている点である。

【0061】

図９に示すように、ノイズ源部２０のグラウンド２０ａは、共通グラウンドとなっていて、コントローラ４０および検知部３０のシステムグラウンドと共通電位に置かれる。

【0062】

なお、上記の誤動作電力周波数特性に関するデータは、ＬＳＩ１１と共にユーザへ提供するとよい。このようなデータ提供を行うことにより、ユーザは、当該データをＬＳＩ１１の誤動作回避に活用することが可能となる。

【0063】

図１０は、図９の第２構成例と他の構成例とを比較するための模式図である。（Ｘ）欄には、第１構成例と同様、グラウンド基準でＬＳＩの出力端子ＯＵＴ１に高周波ノイズ信号を注入する構成が描写されている。（Ｙ）欄には、アンテナからシャーシに向けて妨害電波を放出することでＬＳＩのグラウンド端子ＶＥＥに高周波ノイズ信号を注入する構成が描写されている。（Ｚ）欄には、第２構成例と同様、ＬＳＩのグラウンド端子ＶＥＥ自体に高周波ノイズ信号を注入する構成が描写されている。

【0064】

（Ｘ）欄で示した構成では、ＬＳＩのグラウンド端子ＶＥＥ以外の端子に高周波ノイズ信号を注入した場合の誤動作しか評価することができない。

【0065】

（Ｙ）欄で示した構成であれば、ＬＳＩのグラウンド端子ＶＥＥに高周波ノイズ信号を注入した場合の誤動作を評価することができる。ただし、このような構成では、シャーシの存在がＤＰＩテストの結果に影響を及ぼしてしまう。

【0066】

（Ｚ）欄で示した構成であれば、シャーシの影響を受けることなく、ＬＳＩのグラウンド端子ＶＥＥに高周波ノイズ信号を注入した場合の誤動作を評価することができる。

【0067】

＜ＤＰＩテスト（第３構成例）＞
図１１は、ＤＰＩテストの第３構成例を示すブロック図である。第３構成例も第２構成例と同様にして、高周波ノイズ信号をＤＵＴ１０のグラウンド端子ＶＥＥ自体に入力し、ＬＳＩ１１が誤動作を起こす電力の大きさの周波数特性（誤動作電力周波数特性）を求めるものである。第２構成例と同様の構成要素については、図９と同一の符号を付すことで重複した説明を割愛し、以下では、第３構成例の特徴部分について重点的に説明する。

【0068】

ＤＰＩテストの第３構成例では、検知部３０が高入力インピーダンス（例えば１ＭΩ）の差動入力部３０ｂを有し、その一方の入力である第１差動入力３０ｂ１にＤＵＴ１０の検知対象部が接続される。一方、差動入力部３０ｂの他方の入力である第２差動入力３０ｂ２にはＤＵＴ１０のＧＮＤ端子（ＶＥＥ）が接続される。これによって、ＤＵＴ１０から検知部３０への結合が疑似遮断状態となり、検知部３０の存在がＤＰＩテストに影響を及ぼさないようにすることができる。なお、第３構成例の検知部３０においては、ＤＵＴ１０と検知部３０の検知基準グラウンド電位を一致させる必要がないので、検知部３０のグラウンドをＤＵＴ１０のグラウンド端子ＶＥＥから完全に絶縁してよく、検知基準グラウンド３０ａは適宜の電位に接続される。

【0069】

＜ＤＰＩテスト（第４構成例）＞
図１２は、ＤＰＩテストの第４構成例を示す模式図である。第４構成例は、先の第１構成例〜第３構成例と基本的に同一であるが、ＤＵＴ１０がシールド構造１１０の内部に配置されている点に特徴を有する。そこで、第１構成例〜第３構成例と同様の構成要素については、図１、図９、ないし、図１１と同一の符号を付すことで重複した説明を割愛し、以下では、第４構成例の特徴部分について重点的に説明する。

【0070】

ＤＰＩテストの第４構成例では、ＤＵＴ１０がシールド構造１１０の内部に配置されている。シールド構造１１０は、導体で形成された閉空間であり、例えば、電界シールドとして一般に用いられているシールドルームやシールドボックスがこれに相当する。

【0071】

誤動作テスト用の高周波ノイズ信号は、ノイズ源部２０から同軸ケーブル１２０を介してＤＵＴ１０に入力される。なお、高周波ノイズ信号を入力したときにＤＵＴ１０が誤動作を起こす電力の大きさの周波数特性を求める点については、第１構成例〜第３構成例のＤＰＩテストと同様である。

【0072】

ここで、シールド構造１１０のグラウンド（シールドルーム壁）とノイズ源部２０のグラウンド（ＧＮＤＡ）とは、ＤＣ的ないしＡＣ的（ＲＦ的）に良好な導通度を持って互いにショートされている。一方、ＤＵＴ１０のグラウンド（ＧＮＤ）とシールド構造１１０のグラウンド（ＧＮＤＡ）とは、互いに遮断されている。

【0073】

図１２の例に即して具体的に述べると、ノイズ源部２０からＤＵＴ１０に至る同軸ケーブル１２０は、貫通型Ｎコネクタなどを介してシールド構造１１０を貫通している。同軸ケーブル１２０の外部導体（グラウンド線）１２１は、シールド構造１１０とショートされる一方、ＤＵＴ１０とは遮断されている。従って、ＤＵＴ１０に設けられた任意の端子（特にグラウンド端子）に対して高周波ノイズ信号を注入するための条件が満たされる。

【0074】

一方、同軸ケーブル１２０の内部導体１２２は、高周波ノイズ信号の伝送線路としてＤＵＴ１０に接続されている。このとき、高周波ノイズ信号の注入を受けたＰＣＢの配線パターン（特にＧＮＤパターン）は、放射アンテナの役割を果たす。

【0075】

このように、第４構成例のＤＰＩテストを実施するための評価装置は、ＤＵＴ１０を配置するためのシールド構造１１０と、シールド構造１１０を貫通する同軸ケーブル１２０と、同軸ケーブル１２０により誤動作テスト用の高周波ノイズ信号をＤＵＴ１０に入力するノイズ源部２０とを有する。そして、同軸ケーブル１２０は、シールド構造１１０とショートするとともにＤＵＴ１０とは遮断される外部導体１２１と、ＤＵＴ１０に接続して高周波ノイズ信号を入力するための内部導体１２２とを持つ。

【0076】

＜高周波ノイズ信号のリターンパス＞
図１３は、高周波ノイズ信号のリターンパスを示す模式図である。なお、ＤＵＴ１０の内部における大破線矢印は、高周波ノイズ信号が注入される任意の端子（ここではグラウンド端子とする）から一番通りやすい経路を通じてＤＵＴ１０を通過するノイズ伝搬経路を示している。また、ＤＵＴ１０からシールド構造１１０に向かう小破線矢印は、電波を介したノイズ伝搬経路を示している。また、シールド構造１１０に沿った実線矢印は、シールド構造１１０を経由してノイズ源部２０に戻る伝導性妨害ノイズを示している。

【0077】

ＤＵＴ１０のグラウンドに注入された高周波ノイズ信号は、その発振周波数に応じて一番通りやすい経路を通じてノイズ源部２０に戻る。ＤＵＴ１０のグラウンド（ＧＮＤ）とシールド構造１１０のグラウンド（ＧＮＤＡ）は遮断されているので、相互間は電波によって結合する（図中の小破線を参照）。この電波を介した一番通りやすい経路を通じて形成されるリターンパスが、第３構成例のＤＰＩテストにおける重要な要件となる。

【0078】

ＤＵＴ１０をシールド構造１１０で囲まずに実施するＤＰＩテストの場合、ＤＵＴ１０のグラウンド（ＧＮＤ）から放射された電波がノイズ源部２０のグラウンド（ＧＮＤＡ）に戻る経路は、テスト環境（建造物の構造や電波の伝搬特性など）によって千差万別であり、これがテスト結果に影響を及ぼす。これに対して、ＤＵＴ１０をシールド構造１１０で囲んで実施するＤＰＩテストであれば、上記リターンパスがシールド構造１００を介した経路に固定されるので、テスト環境に依存しないテスト結果を得ることが可能となり、延いては、ＤＵＴ１０の実使用状態を反映した誤動作評価を行うことが可能となる。

【0079】

なお、上記の誤動作電力周波数特性に関するデータは、ＬＳＩ１１と共にユーザへ提供するとよい。このようなデータ提供を行うことにより、ユーザは、当該データをＬＳＩ１１の誤動作回避に活用することが可能となる。

【0080】

＜アタッチメント＞
図１４は、ＤＵＴ１０と同軸ケーブル１２０との間に挿入されるアタッチメントの一構成例を示す模式図である。（Ａ）欄では、同軸ケーブル１２０、アタッチメント１３０、及び、ＤＵＴ１０側に設けられたコネクタ１４０が互いに分離された状態で描写されている。（Ｂ）欄では、アタッチメント１３０を用いて同軸ケーブル１２０とコネクタ１４０とを接続した状態が描写されている。（Ｃ）欄では、アタッチメント１３０を用いることなく同軸ケーブル１２０とコネクタ１４０とを直接接続した状態が描写されている。

【0081】

本構成例のアタッチメント１３０は、外部導体１３１と内部導体１３２を含む。（Ｂ）欄で示したように、アタッチメント１３０を用いて同軸ケーブル１２０とコネクタ１４０とを接続した状態において、アタッチメント１３０の外部導体１３１は、同軸ケーブル１２０の外部導体１２１（ＧＮＤＡ）に導通されることなく、コネクタ１４０の外部導体１４１（ＧＮＤ）に導通される。なお、同軸ケーブル１２０の外部導体１２１とアタッチメント１３０の外部導体１３１とは、フランジ固定用ＳＭＡ［sub miniature type A］コネクタの対向面間（４ｍｍ）で分離すればよい。

【0082】

一方、アタッチメント１３０の内部導体１３２は、一端が外部導体１３１にショートされており、コネクタ１４０の内部導体１４２（信号ライン）に導通されることなく、同軸ケーブル１２０の内部導体１２２（ノイズライン）に導通される。なお、外部導体１３１は、内部導体１３２とのショート点から開放端までが２４ｍｍのオープンスタブとなる。

【0083】

当該構成のアタッチメント１３０を用いることにより、極めて容易に、同軸ケーブル１２０の外部導体１２１をＤＵＴ１０と遮断しながら内部導体１２２をＤＵＴ１０に接続することが可能となる。

【0084】

また、（Ｃ）欄で示したように、アタッチメント１３０を用いることなく同軸ケーブル１２０とコネクタ１４０とを直接接続すれば、当然のことながら、同軸ケーブル１２０の外部導体１２１及び内部導体１２２と、コネクタ１４０の外部導体１４１及び内部導体１４２との間を相互に接続することが可能となる。

【0085】

＜複数の電気回路を含むデバイス全体の評価方法＞
図１５は、複数の電気回路を含むデバイスの一構成例を示す模式図である。本構成例のシステムボード２１０は、複数の半導体集積回路装置２１１〜２１４（以下では、ＬＳＩ２１１〜２１４と呼ぶ）をプリント配線基板２１５（以下では、ＰＣＢ２１５と呼ぶ）上に搭載したデバイスである。ＬＳＩ２１１〜２１４は、それぞれ、ＰＣＢ２１５上のプリント配線２１６に接続されている。

【0086】

ＬＳＩ２１１とＬＳＩ２１２とは同一の機種であり、ＬＳＩ２１１（及び２１２）と、ＬＳＩ２１３と、ＬＳＩ２１４とは、互いに異なる機種である。なお、ＰＣＢ２１５上におけるＬＳＩ２１１〜２１４の搭載位置は、当然のことながら互いに異なっている。

【0087】

システムボード２１０全体の誤動作評価を行う場合、一般的には、システムボード２１０全体を被試験デバイス（ＤＵＴ）として、ＤＰＩテストなどを行うことが考えられる。しかしながら、このような評価方法では、システムボード２１０の配線レイアウトやＬＳＩ２１１〜２１４の搭載位置などを変更する度に、ＤＰＩテストをやり直す必要があるので、必ずしも効率的ではない。

【0088】

そこで、以下では、複数の電気回路を含むデバイスが誤動作を起こす限界のノイズ信号の大きさをシミュレーションで求めることのできる電気回路の評価方法を提案する。

【0089】

まず、第１のステップでは、システムボード２１０に搭載されるＬＳＩ２１１〜２１４毎に、各々が誤動作を起こす限界のノイズ信号の大きさを表した第１誤動作周波数特性をそれぞれ求める。なお、第１誤動作周波数特性は、先に説明したＤＰＩテストの結果として求められる。すなわち、第１のステップでは、ＬＳＩ２１１〜２１４毎に、各ＬＳＩが誤動作を起こす限界のノイズ信号の大きさを各ＬＳＩの所定部分に流れる電流で表した誤動作電流周波数特性、及び、各ＬＳＩが誤動作を起こす限界のノイズ信号の大きさを各ＬＳＩの所定点間に現れる電圧で表した誤動作電圧周波数特性をそれぞれ求めればよい。

【0090】

次に、第２のステップでは、ＬＳＩ２１１〜２１４毎に求められた第１誤動作周波数特性、システムボード２１０全体の等価回路、及び、ＬＳＩ２１１〜２１４毎の等価回路に基づいて、システムボード２１０全体が誤動作を起こす限界のノイズ信号の大きさを表した第２誤動作周波数特性を求める。

【0091】

なお、システムボード２１０全体の等価回路、及び、ＬＳＩ２１１〜２１４毎の等価回路は、それぞれＳパラメータ（先出の図３を参照）に基づくものである。

【0092】

上記の評価方法によれば、ＬＳＩ２１１〜２１４を含むシステムボード２１０の誤動作周波数特性をシミュレーションで求めることができるので、システムボード２１０の配線レイアウトやＬＳＩ２１１〜２１４の搭載位置などを変更する度に、ＤＰＩテストをやり直す必要がなくなる。

【0093】

なお、図１５では、複数の電気回路がＬＳＩ２１１〜２１４であり、これらを含むデバイスがシステムボード２１０である構成を例に挙げたが、上記の評価方法を適用し得る対象は、何らこれに限定されるものではなく、種々のバリエーションを取ることができる。

【0094】

図１６は、複数の電気回路を含むデバイスのバリエーションを示す模式図である。

【0095】

図１６の（１）欄には、先の図１５と同様、ＬＳＩ２１１〜２１４をＰＣＢ２１５上に搭載したシステムボード２１０が描写されている。本構成例において、ＬＳＩ２１１〜２１４は、複数の電気回路に相当し、システムボード２１０は、複数の電気回路を含むデバイスに相当する。なお、本構成例において、システムボード２１０全体の誤動作評価を行う場合、まず、システムボード２１０に搭載されるＬＳＩ２１１〜２１４毎に、各々が誤動作を起こす限界のノイズ信号の大きさを表した第１誤動作周波数特性をそれぞれ求めた上で、当該第１誤動作周波数特性、システムボード２１０全体の等価回路、及び、ＬＳＩ２１１〜２１４毎の等価回路に基づいて、システムボード２１０全体が誤動作を起こす限界のノイズ信号の大きさを表した第２誤動作周波数特性を求めればよい。

【0096】

図１６の（２）欄には、回路ブロック２２１〜２２４をウェハ２２５上に集積化したベアチップ２２０が描写されている。本構成例において、回路ブロック２２１〜２２４は、複数の電気回路に相当し、ベアチップ２２０は、複数の電気回路を含むデバイスに相当する。なお、本構成例において、ベアチップ２２０全体の誤動作評価を行う場合、まず、ベアチップ２２０に集積化される回路ブロック２２１〜２２４毎に、各々が誤動作を起こす限界のノイズ信号の大きさを表した第１誤動作周波数特性をそれぞれ求めた上で、当該第１誤動作周波数特性、ベアチップ２２０全体の等価回路、及び、回路ブロック２２１〜２２４毎の等価回路に基づいて、ベアチップ２２０全体が誤動作を起こす限界のノイズ信号の大きさを表した第２誤動作周波数特性を求めればよい。

【0097】

図１６の（３）欄には、ベアチップ２３１〜２３４をリードフレーム２３５上の互いに絶縁された部分に各々搭載したマルチチップ型の半導体集積回路装置２３０（以下では、ＬＳＩ２３０と呼ぶ）が描写されている。本構成例において、ベアチップ２３１〜２３４は、複数の電気回路に相当し、ＬＳＩ２３０は、複数の電気回路を含むデバイスに相当する。本構成例において、ＬＳＩ２３０全体の誤動作評価を行う場合、まず、ＬＳＩ２３０にパッケージングされるベアチップ２３１〜２３４毎に、各々が誤動作を起こす限界のノイズ信号の大きさを表した第１誤動作周波数特性をそれぞれ求めた上で、当該第１誤動作周波数特性、ＬＳＩ２３０全体の等価回路、及び、ベアチップ２３１〜２３４毎の等価回路に基づいて、ＬＳＩ２３０全体が誤動作を起こす限界のノイズ信号の大きさを表した第２誤動作周波数特性を求めればよい。

【0098】

図１６の（４）欄には、ベアチップ２４１〜２４４をモジュール基板２４５上の互いに絶縁された部分に各々搭載したマルチチップ型のモジュール２４０が描写されている。本構成例において、ベアチップ２４１〜２４４は、複数の電気回路に相当し、モジュール２４０は、複数の電気回路を含むデバイスに相当する。なお、モジュール２４０は、ＬＳＩ２３０の一構成要素として他のベアチップと共にリードフレーム２３５上に搭載される。本構成例において、モジュール２４０全体の誤動作評価を行う場合、まず、モジュール２４０に内蔵されるベアチップ２４１〜２４４毎に、各々が誤動作を起こす限界のノイズ信号の大きさを表した第１誤動作周波数特性をそれぞれ求めた上で、当該第１誤動作周波数特性、モジュール２４０全体の等価回路、及び、ベアチップ２４１〜２４４毎の等価回路に基づいて、モジュール２４０全体が誤動作を起こす限界のノイズ信号の大きさを表した第２誤動作周波数特性を求めればよい。

【0099】

図１６の（５）欄には、（１）欄のシステムボード２１０と、システムボード２１０から分離されたパワー素子２５１及び２５２と、システムボード２１０並びにパワー素子２５１及び２５２を封止するケース２５３とを含むパワーモジュール２５０（電源モジュールなど）が描写されている。なお、パワー素子２５１及び２５２は、互いに絶縁されてケース２５３に搭載されている。本構成例において、ＬＳＩ２１１〜２１４は、複数の電気回路に相当し、パワーモジュール２５０は、複数の電気回路を含むデバイスに相当する。なお、本構成例において、パワーモジュール２５０全体の誤動作評価を行う場合、まず、パワーモジュール２５０に含まれるＬＳＩ２５１〜２５４毎に、各々が誤動作を起こす限界のノイズ信号の大きさを表した第１誤動作周波数特性をそれぞれ求めた上で、当該第１誤動作周波数特性、パワーモジュール２５０全体の等価回路、及び、ＬＳＩ２５１〜２５４毎の等価回路に基づいて、パワーモジュール２５０全体が誤動作を起こす限界のノイズ信号の大きさを表した第２誤動作周波数特性を求めればよい。

【0100】

＜ノイズ源を含むデバイスの評価方法＞
図１７は、外部ノイズと内部ノイズの流入経路を示す模式図である。これまでに説明してきたＥＭＣ［electro-magnetic compatibility］モデルでは、本図（Ａ）欄で示すように、外部ノイズ源３１０から電気回路３２０に外部ノイズ信号を注入することによって、被試験デバイス３００（ないしは電気回路３２０）の評価が行われる。

【0101】

一方、本図（Ｂ）欄で示すように、ノイズ源となる第１電気回路４１０と、ノイズ信号によって誤動作する可能性のある第２電気回路４２０（いわゆるｖｉｃｔｉｍ）とを含む被試験デバイス４００では、外部ノイズ信号の影響を評価するだけでなく、第１電気回路４１０から第２電気回路４２０に到達する内部ノイズ信号の影響についても評価することが重要となる。

【0102】

例えば、ノイズ源からの出力時点で内部ノイズ信号が外部ノイズ信号より小さくても、被試験デバイス４００の構成（配線パターン、各種電子部品の配置レイアウト、及び、第１電気回路４１０と第２電気回路４２０との位置関係など）によっては、第２電気回路４２０への到達時点で外部ノイズ信号と内部ノイズ信号の大小関係が逆転している場合がある。この場合、外部ノイズ信号に起因する誤動作評価だけでは不十分であり、内部ノイズ信号に起因する誤動作についても十分に把握しておく必要がある。

【0103】

図１８は、伝導性ノイズと放射性ノイズの流入経路を示す模式図である。本図（Ａ）欄で示すように、第１電気回路４１０は、その通常動作時における過渡的な消費電流の増減により、被試験デバイス４００内の電源系やＧＮＤ系に伝導性ノイズＮ１をまき散らす。これが電源変動やＧＮＤ変動となり、第２電気回路４２０の誤動作を招く。

【0104】

また、本図（Ｂ）欄で示すように、第１電気回路４１０から第２電気回路４２０には、両者の直接結合を介して放射性ノイズＮ２が伝搬する。例えば、第１電気回路４１０とプリント配線基板との組み合わせ（Ｃ（容量）結合やＭ（相互インダクタンス）結合）により、第１電気回路４１０から電界や磁界の放射が行われ、さらに、第２電気回路４２０とプリント配線基板との組み合わせにより、第２電気回路４２０が電界や磁界の受信に至る場合がある。

【0105】

このように、第１電気回路４１０から第２電気回路４２０への内部ノイズ信号は、伝導性ノイズＮ１と放射性ノイズＮ２を含む。特に、第１電気回路４１０のグラウンドから第２電気回路４２０のグラウンドに伝播する伝導性ノイズＮ１は、第２電気回路４２０の誤動作を招きやすい。従って、これに起因する誤動作評価を行う意義は大きいと言える。

【0106】

図１９は、静電気放電（以下、ＥＳＤ［electro-static discharge］と呼ぶ）に伴う副次的なノイズ源の一例を示す模式図である。被試験デバイス４００に含まれるノイズ源としては、先に述べた第１電気回路４１０の過渡的な消費電力増加のほかにも、負荷の高電圧駆動に伴う電源低下及びＧＮＤ上昇や、ＥＳＤに起因するインパルス性の異常電流などを挙げることができる。特に、被試験デバイス４００の外部から加えられたＥＳＤストレスであっても、被試験デバイス４００の内部で２次的ないし３次的なＥＳＤが生じると、その放電部分が新たなノイズ源（第１電気回路４１０ａ及び４１０ｂに相当）となる。

【0107】

図２０は、ノイズ源と電気回路との位置関係を示す模式図である。本図（Ａ）欄のデバイス５００では、ノイズ源となる第１電気回路５０１ａ及び５０１ｂ（例えばパワーデバイス）と、ノイズ信号によって誤動作する可能性のある第２電気回路５０２ａ〜５０２ｄ（例えばコントロールチップ）がモジュール構造を成している。より具体的に述べると、本構成例のデバイス５００は、プリント配線基板５０３に第２電気回路５０２ａ〜５０２ｄを搭載して成るシステムボード５０４と、システムボード５０４から分離された第１電気回路５０１ａ及び５０１ｂと、システムボード５０４並びに第１電気回路５０１ａ及び５０１ｂを封止するケース５０５と、を含むモジュール（電源モジュールなどのパワーモジュール）として描写されている。

【0108】

本図（Ｂ）欄のデバイス５１０では、ノイズ源となる第１電気回路５１１と、ノイズ信号によって誤動作する可能性のある第２電気回路５１２とが単一のプリント配線基板５１３に配置されている。

【0109】

本図（Ｃ）欄のデバイス５２０では、ノイズ源となる第１電気回路５２１と、ノイズ信号によって誤動作する可能性のある第２電気回路５２２が複数のプリント配線基板５２３ａ及び５２３ｂにそれぞれ配置されており、プリント配線基板５２３ａとプリント配線基板５２３ｂとの間がケーブル５２４で結合されている。

【0110】

本図（Ｄ）欄のデバイス５３０では、ノイズ源となる第１電気回路５３１と、ノイズ信号によって誤動作する可能性のある第２電気回路５２２が積層ＬＳＩ内の異なる層にそれぞれ配置されている。

【0111】

図２１は、積層ＬＳＩのバリエーションを示す模式図である。本図（Ａ）欄のデバイス５４０は、Ｗ／Ｂ［wire bonding］タイプの積層ＬＳＩであり、ノイズ源となる第１電気回路５４１と、ノイズ信号によって誤動作する可能性のある第２電気回路５４２とがプリント配線基板５４３上に積層されている。第１電気回路５４１と第２電気回路５４２は、いずれもボンディングワイヤ５４４を介してプリント配線基板５４３に接続されている。

【0112】

本図（Ｂ）欄のデバイス５５０は、スルービアタイプの積層ＬＳＩであり、ノイズ源となる第１電気回路５５１と、ノイズ信号によって誤動作する可能性のある第２電気回路５５２とがプリント配線基板５５３上に積層されている。なお、第１電気回路５５１と第２電気回路５５２とは、ビア５５４を介して電気的に接続されている。

【0113】

上記したように、第１電気回路（ノイズ源）と第２電気回路（ｖｉｃｔｉｍ）との位置関係は、デバイスによって千差万別である。そのため、各デバイスに組み込まれた第１電気回路と第２電気回路が各々同一のものであったとしても、第１電気回路から第２電気回路に到達する内部ノイズの大きさはデバイス毎に異なる結果となり、延いては、デバイス毎に必要な耐ノイズ設計も異なったものとなる。また、内部ノイズ信号に対する耐ノイズ設計が異なっていれば、第２電気回路に到達する外部ノイズ信号の大きさも必然的に変わってくる。従って、デバイス毎の適切な耐ノイズ設計を行うためには、外部ノイズ信号に対する特性評価だけでなく、内部ノイズ信号に対する特性評価を行うことが重要となる。

【0114】

以下では、内部ノイズ信号に対する特性評価手法について詳述する。先の図１８で示したように、ノイズ源となる第１電気回路４１０と、ノイズ信号によって誤動作する可能性のある第２電気回路４２０とを含む被試験デバイス４００の評価に際して、まず第１のステップでは、第２電気回路４２０が誤動作を起こす限界のノイズ信号の大きさを表した誤動作周波数特性が求められる。この誤動作周波数特性は、先に説明したＤＰＩ試験結果である。すなわち、第１のステップで求められる誤動作周波数特性は、第２電気回路４２０が誤動作を起こす限界のノイズ信号の大きさを第２電気回路４２０の所定部分に流れる電流で表した誤動作電流周波数特性、及び、第２電気回路４２０が誤動作を起こす限界のノイズ信号の大きさを第２電気回路４２０の所定点間に現れる電圧で表した誤動作電圧周波数特性である（図２２の実線、ないしは、図６及び図７の実線を参照）。

【0115】

次に、第２のステップでは、第１電気回路４１０から第２電気回路４２０に到達する内部ノイズ信号の大きさを表した内部ノイズ到達周波数特性が求められる。この内部ノイズ到達周波数特性は、内部ノイズ信号が第２電気回路４２０の所定部分に到達して流れる電流を表した到達電流周波数特性、及び、内部ノイズ信号が第２電気回路４２０の所定点間に到達して現れる電圧を表した到達電圧周波数特性である（図２２の破線を参照）。内部ノイズ到達周波数特性は、第１電気回路４１０の実測ノイズ特性（例えばＩＥＣ６１９６７−４（１Ω／１５０Ω法（ＶＤＥ法））に基づくテスト結果）、第１電気回路４１０の等価回路（実測ノイズ特性と整合が取られたもの）、及び、被試験デバイス４００全体の等価回路に基づいて求めればよい。なお、第１電気回路４１０の等価回路、及び、被試験デバイス４００全体の等価回路は、それぞれＳパラメータによって実測値と照合された結果に基づくものである。

【0116】

次に、第３のステップでは、先述の誤動作周波数特性と内部ノイズ到達周波数特性とが比較される。このような比較を行うことにより、例えば、図２２において破線が実線を上回っている発振周波数では、第２電気回路４２０が第１電気回路４１０からの内部ノイズ信号によって誤動作を生じ得ると判断することができるので、速やかに回路設計（耐ノイズ設計）を改善することが可能となる。

【0117】

なお、耐ノイズ設計の一例としては、（１）第１電気回路４１０のグラウンドに現れる内部ノイズ信号自体を抑制する、（２）第１電気回路４１０から第２電気回路４２０に向けた内部ノイズ信号の伝搬を抑制する、（３）第２電気回路４２０のグラウンドを第１電気回路４１０のグラウンドから分離する、（４）第１電気回路４１０と第２電気回路４２０を別々のプリント配線基板上に配置した上で各基板間をケーブルで接続する、（５）第２電気回路４２０の誤動作耐性を強化する、及び、（６）第１電気回路４１０のグラウンド変動に対して第２電気回路４２０のグラウンドを安定させる抑制手段を設ける、といった手法を挙げることができる。

【0118】

また、被試験デバイス４００の特性評価に際しては、さらに、被試験デバイス４００の外部から第２電気回路４２０に到達する外部ノイズ信号の大きさを表した外部ノイズ到達周波数特性を求めるステップと、先述の誤動作周波数特性と外部ノイズ到達周波数特性を比較するステップを実施することが望ましい。この外部ノイズ到達周波数特性は、外部ノイズ信号が第２電気回路４２０の所定部分に到達して流れる電流を表した到達電流周波数特性、及び、外部ノイズ信号が第２電気回路４２０の所定点間に到達して現れる電圧を表した到達電圧周波数特性である（図２２の一点鎖線、ないしは、図７の破線を参照）。

【0119】

このような比較を行うことにより、例えば、図２２において一点鎖線が実線を上回っている発振周波数では、第２電気回路４２０が外部ノイズ信号によって誤動作を生じ得ると判断することができるので、速やかに回路設計（耐ノイズ設計）を改善することが可能となる。また、先にも述べたように、内部ノイズ信号に対する耐ノイズ設計が異なれば、第２電気回路４２０に到達する外部ノイズ信号の大きさも変わってくる。従って、内部ノイズ到達周波数特性と外部ノイズ到達周波数特性との相関関係を把握することにより、被試験デバイス４００の耐ノイズ設計をより効率的に行うことが可能となる。

【0120】

なお、第２電気回路４２０の誤動作周波数特性（図２２の実線を参照）と内部ノイズ到達周波数特性（図２２の破線を参照）は、第１電気回路４１０から第２電気回路４２０に到達する内部ノイズ信号の大きさと第２電気回路４２０の誤動作との関係を示すデータとして、デバイス４００と共にユーザへ提供するとよい。このようなデータ提供を行うことにより、ユーザに対してデバイス４００の品質保証（第１電気回路４１０の通常動作が第２電気回路４２０の誤動作を招くことのない旨の確認）を行うことが可能となる。

【0121】

さらには、外部ノイズ到達周波数特性（図２２の一点鎖線を参照）をデバイス４００と共にユーザに提供するとよい。このようなデータ提供を行うことにより、ユーザは、当該データをデバイス４００の誤動作回避に活用することが可能となる。特に、上記３データを全て添付することにより、ユーザは、第２電気回路４２０の誤動作周波数特性、内部ノイズ到達周波数特性、及び、外部ノイズ到達周波数特性を相互に関連付けて把握することができるので、デバイス４００の耐ノイズ設計をより効率的に行うことが可能となる。

【0122】

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

【産業上の利用可能性】

【0123】

本発明は、例えば、車載用ＬＳＩのＥＭＳ検証を行う際に利用することが可能である。

【符号の説明】

【0124】

１０ 被試験デバイス（ＤＵＴ）
１１ 対象電気回路（ＬＳＩ）
２０ ノイズ源部
２１ シグナルジェネレータ
２２ ＲＦアンプ
２３ 双方向性結合器
２４ 進行波側パワーセンサ
２５ 反射波側パワーセンサ
２６ パワーメータ
２７ カップリングコンデンサ
２８ ５０Ω伝送線路
３０ 検知部（オシレータなど）
３１ 高インピーダンス部品
４０ コントローラ（パソコンなど）
５０ バッテリ
６０ 電源フィルタ
６１、６２ 電源インピーダンス安定回路網（ＬＩＳＮ）
７０ ワイヤーハーネス
８０ インジェクショントランス
１００ 測定対象回路ユニット
１１０ シールド構造（シールドルーム、シールドボックスなど）
１２０ 同軸ケーブル
１２１ 外部導体
１２２ 内部導体
１３０ アタッチメント
１３１ 外部導体
１３２ 内部導体
１４０ コネクタ
１４１ 外部導体
１４２ 内部導体
２１０ システムボード
２１１〜２１４ 半導体集積回路装置
２１５ プリント配線基板
２１６ プリント配線
２２０ ベアチップ
２２１〜２２４ 回路ブロック
２２５ ウェハ
２３０ 半導体集積回路装置（マルチチップ型）
２３１〜２３４ ベアチップ
２３５ リードフレーム
２４０ モジュール（マルチチップ型）
２４１〜２４４ ベアチップ
２４５ モジュール基板
２５０ パワーモジュール
２５１、２５２ パワー素子
２５３ ケース
３００ 被試験デバイス（プリント配線基板）
３１０ 外部ノイズ源
３２０ 電気回路
４００ 被試験デバイス（プリント配線基板）
４１０ 第１電気回路（ノイズ源）
４２０ 第２電気回路
５００、５１０、５２０、５３０、５４０、５５０ デバイス
５０１ａ、５０１ｂ、５１１、５２１、５３１、５４１、５５１ 第１電気回路
５０２ａ〜５０２ｄ、５１２、５２２、５３２、５４２、５５２ 第２電気回路
５０３、５１３、５２３ａ、５２３ｂ、５４３、５５３ プリント配線基板
５０４ システムボード
５０５ ケース
５２４ ケーブル ５４４ ボンディングワイヤ
５５４ ビア

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】