特許 6269934 振幅検出回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6269934

(24)【登録日】2018年1月12日

(45)【発行日】2018年1月31日

(54)【発明の名称】振幅検出回路

(51)【国際特許分類】

   H03K 5/153 20060101AFI20180122BHJP

【ＦＩ】

   H03K5/153 A

【請求項の数】5

【全頁数】9

(21)【出願番号】特願2013-265547(P2013-265547)

(22)【出願日】2013年12月24日

(65)【公開番号】特開2015-122637(P2015-122637A)

(43)【公開日】2015年7月2日

【審査請求日】2016年10月12日

(73)【特許権者】

【識別番号】000006507

【氏名又は名称】横河電機株式会社

(72)【発明者】

【氏名】野々山 淳

【審査官】 ▲高▼橋 義昭

(56)【参考文献】

【文献】 特開昭５３−０８１１０７（ＪＰ，Ａ）

【文献】 特開昭５３−０８１２２１（ＪＰ，Ａ）

【文献】 実開昭５１−１５４１４５（ＪＰ，Ｕ）

【文献】 特開２００７−２５５９０９（ＪＰ，Ａ）

【文献】 特開２０００−０１３１９３（ＪＰ，Ａ）

【文献】 特開２００６−１４８５１５（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００８／０１４３４３５（ＵＳ，Ａ１）

【文献】 特開昭６０−０２７２２１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｋ ５／１５３

(57)【特許請求の範囲】

【請求項1】

入力信号の振幅に対応した出力信号を出力する振幅検出回路であって、
上昇電圧と下降電圧とを制御信号に基づいて切り替えて前記出力信号として出力する昇降電圧生成回路と、
前記入力信号と前記出力信号とを比較する第１比較器と、
上昇電圧を出力する上昇電圧生成回路と、
前記第１比較器の比較結果に応じて前記上昇電圧生成回路の出力電圧を基準電位に固定するスイッチと、
前記上昇電圧生成回路の出力電圧と参照電圧とを比較し、比較結果を前記制御信号として出力する第２比較器と、
を備えたことを特徴とする振幅検出回路。

【請求項2】

前記昇降電圧生成回路は、定電圧電源と、前記電源からの供給電圧を前記制御信号に応じてオンオフするスイッチと、前記上昇電圧および前記下降電圧の時定数を定める抵抗とコンデンサとを含んでいることを特徴とする請求項１に記載の振幅検出回路。

【請求項3】

前記上昇電圧生成回路は、定電圧電源と、前記上昇電圧の時定数を定める抵抗とコンデンサとを含んでいることを特徴とする請求項１または２に記載の振幅検出回路。

【請求項4】

前記昇降電圧生成回路は、定電流電源と、前記定電流電源からの供給電流を前記制御信号に応じてオンオフするスイッチと、前記上昇電圧および前記下降電圧の時定数を定める抵抗とコンデンサとを含んでいることを特徴とする請求項１に記載の振幅検出回路。

【請求項5】

前記上昇電圧生成回路は、定電流電源とコンデンサとを含んでいることを特徴とする請求項１または４に記載の振幅検出回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、振幅検出回路に関し、特に、低電源電圧で安定に動作する振幅検出回路に関する。

【背景技術】

【0002】

入力信号の振幅の大きさに応じた信号を出力する振幅検出回路として、従来から種々の方式が提案されている。図６（ａ）は、従来の振幅検出回路の第１例を示す図である。本図の回路例では、入力電圧ＶＩＮを、演算増幅器ＡＭＰの非反転入力端子に入力する。そして、コレクタに電圧ＶＣＣを印加したトランジスタＱのベースに演算増幅器ＡＭＰの出力を入力し、トランジスタＱのエミッタを、演算増幅器ＡＭＰの反転入力端子に接続する。さらに、トランジスタＱのエミッタには、並列接続の抵抗ＲとコンデンサＣとを接続し、抵抗Ｒに生じる電圧を出力電圧ＶＯＵＴとする。

【0003】

入力電圧ＶＩＮの電圧がコンデンサＣの電圧よりも高いときは、トランジスタＱが導通状態となって、コンデンサＣは入力電圧ＶＩＮに追従して充電される。入力電圧ＶＩＮの電圧がコンデンサＣの電圧よりも小さくなるとトランジスタＱがオフ状態となり、コンデンサＣの放電により出力電圧ＶＯＵＴは時定数ＣＲで下降する。時定数ＣＲを入力電圧ＶＩＮの周期よりも十分長く設計しておくことで、図６（ｂ）に示すように、出力電圧ＶＯＵＴは入力電圧ＶＩＮの振幅に近い電圧を保持することになる。

【0004】

図７（ａ）は、従来の振幅検出回路の第２例を示す図である。本図の回路例では、演算増幅器ＡＭＰの出力に接続されたダイオードＤ２は、反転入力端子に入力される入力電圧ＶＩＮが負のときだけ導通状態となるため、ＬＰＦの入力電圧ＶＬは、図７（ｂ）に示すように、半波整流波となり、その振幅は入力電圧ＶＩＮの振幅×（−ＲＦ／ＲＳ）となる。この電圧ＶＬをＬＰＦでフィルタリングすると、入力電圧ＶＩＮの振幅に応じた値の直流電圧ＶＯＵＴが得られる。

【0005】

図８（ａ）は、従来の振幅検出回路の第３例を示す図である。本図の回路例はアナログ乗算器を用いた方式である。乗算器の２つの入力端子の両方に入力電圧ＶＩＮを入力するため、図８（ｂ）に示すように、乗算器の出力電圧ＶＬは入力電圧ＶＩＮの２乗に比例する。この電圧ＶＬをＬＰＦでフィルタリングすると、入力電圧ＶＩＮの振幅に応じた値の直流電圧ＶＯＵＴが得られる。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開平１１−１２２０４１号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

図６（ａ）、図７（ａ）に示した回路は、いずれも演算増幅器Ａｍｐを用いたフィードバック方式であり、フィードバックループにおける位相回転より発振するおそれがあり、動作の安定性が十分に高いとはいえない。また、図８（ａ）に示した回路は、アナログ乗算器を用いているため、比較的高い電源電圧を必要とし、低消費電力が要求される装置への適用には向いていない。

【0008】

そこで、本発明は、低電源電圧で安定に動作する振幅検出回路を提供することを目的とする。

【課題を解決するための手段】

【0009】

上記課題を解決するため、本発明の振幅検出回路は、入力信号の振幅に対応した出力信号を出力する振幅検出回路であって、上昇電圧と下降電圧とを制御信号に基づいて切り替えて前記出力信号として出力する昇降電圧生成回路と、前記入力信号と前記出力信号とを比較する第１比較器と、上昇電圧を出力する上昇電圧生成回路と、前記第１比較器の比較結果に応じて前記上昇電圧生成回路の出力電圧を基準電位に固定するスイッチと、前記上昇電圧生成回路の出力電圧と参照電圧とを比較し、比較結果を前記制御信号として出力する第２比較器と、を備えたことを特徴とする。
ここで、前記昇降電圧生成回路は、定電圧電源と、前記電源からの供給電圧を前記制御信号に応じてオンオフするスイッチと、前記上昇電圧および前記下降電圧の時定数を定める抵抗とコンデンサとを含めることができる。
また、前記上昇電圧生成回路は、定電圧電源と、前記上昇電圧の時定数を定める抵抗とコンデンサとを含めることができる。
あるいは、前記昇降電圧生成回路は、定電流電源と、前記定電流電源からの供給電流を前記制御信号に応じてオンオフするスイッチと、前記上昇電圧および前記下降電圧の時定数を定める抵抗とコンデンサとを含めることができる。
また、前記上昇電圧生成回路は、定電流電源とコンデンサとを含めることができる。

【発明の効果】

【0010】

本発明によれば、低電源電圧で安定に動作する振幅検出回路を提供することができる。

【図面の簡単な説明】

【0011】

【図1】本実施形態に係る振幅検出回路の構成を示す図である。

【図2】振幅検出回路の動作を説明するタイミング図である。

【図3】振幅検出回路における昇降電圧生成回路と上昇電圧生成回路と参照電圧Ｖｒｅｆの具体的な回路例を示す図である。

【図4】振幅検出回路における昇降電圧生成回路と上昇電圧生成回路と参照電圧Ｖｒｅｆの具体的な回路の別例を示す図である。

【図5】振幅検出回路の適用例を示す図である。

【図6】従来の振幅検出回路の第１例を説明する図である。

【図7】従来の振幅検出回路の第２例を説明する図である。

【図8】従来の振幅検出回路の第３例を説明する図である。

【発明を実施するための形態】

【0012】

本発明の実施の形態について図面を参照して説明する。図１は、本実施形態に係る振幅検出回路の構成を示す図である。本図に示すように、振幅検出回路１００は、コンパレータＣＭＰ１と、コンパレータＣＭＰ２と、スイッチＳＷ１と、昇降電圧生成回路１１０と、上昇電圧生成回路１２０と、参照電圧Ｖｒｅｆを出力する電源とを備えて構成される。

【0013】

コンパレータＣＭＰ１の正端子には、振幅検出対象である入力電圧ＶＩＮが入力される。コンパレータＣＭＰ１の負端子には昇降電圧生成回路１１０からの出力電圧が印加され、この負端子の電圧を振幅検出結果である出力電圧ＶＯＵＴとする。

【0014】

昇降電圧生成回路１１０は、コンパレータＣＭＰ２の出力信号がＨのとき、時定数τ１で上昇し、コンパレータＣＭＰ２の出力信号がＬのとき、時定数τ２で下降する電圧を生成する回路である。

【0015】

コンパレータＣＭＰ２の負端子には上昇電圧生成回路１２０からの出力電圧が印加される。上昇電圧生成回路１２０は、スイッチＳＷ１がオフ状態のときに、時定数τ３で上昇する電圧を生成する回路である。この電圧は、スイッチＳＷ１がオン状態になると基準電位ＧＮＤに固定される。スイッチＳＷ１は、コンパレータＣＭＰ１の出力がＨのときにオンとなり、コンパレータＣＭＰ１の出力がＬのときにオフとなる。なお、スイッチＳＷ１のオン時に上昇電圧生成回路１２０から過電流が流れないように保護機能を付加するようにしてもよい。

【0016】

コンパレータＣＭＰ２の正端子には参照電圧Ｖｒｅｆが印加され、出力信号は、上述のように昇降電圧生成回路１１０の上昇電圧生成動作を制御する。具体的には、上昇電圧生成回路１２０の電圧が参照電圧Ｖｒｅｆよりも低ければ、昇降電圧生成回路１１０は電圧上昇動作を行ない、上昇電圧生成回路１２０の電圧が参照電圧Ｖｒｅｆよりも高ければ、昇降電圧生成回路１１０は電圧下降動作を行なう。

【0017】

この構成の振幅検出回路１００の動作について図２のタイミング図を参照して説明する。

【0018】

時刻ｔ１で、入力電圧ＶＩＮが出力電圧ＶＯＵＴよりも高くなると、コンパレータＣＭＰ１の出力がＨとなり、ＳＷ１をオン状態にする。このため、コンパレータＣＭＰ２の負端子は基準電位ＧＮＤとなり、コンパレータＣＭＰ２はＨを出力する。これにより、昇降電圧生成回路１１０が電圧上昇動作を行ない、出力電圧ＶＯＵＴが時定数τ１で上昇していく。

【0019】

時刻ｔ２で、出力電圧ＶＯＵＴが入力電圧ＶＩＮよりも高くなると、コンパレータＣＭＰ１の出力がＬとなり、ＳＷ１をオフ状態にする。上昇電圧生成回路１２０の動作により、コンパレータＣＭＰ２の負端子電圧が時定数τ３で上昇していく。しかしながら、基準電圧Ｖｒｅｆには達せず、コンパレータＣＭＰ２はＨを維持し、出力電圧ＶＯＵＴは上昇を続ける。

【0020】

時刻ｔ３で、再度、入力電圧ＶＩＮが出力電圧ＶＯＵＴよりも高くなると、コンパレータＣＭＰ１の出力がＨとなり、ＳＷ１をオン状態にする。このため、上昇していたコンパレータＣＭＰ２負端子は基準電位ＧＮＤに落ちる。コンパレータＣＭＰ２はＨを維持するため、出力電圧ＶＯＵＴは継続して上昇していく。

【0021】

その後、スイッチＳＷ１のオフオンが繰り返されるが、出力電圧ＶＯＵＴの値が高くなるにつれてオンの時間が短くなっていく。そして、時刻ｔ４で出力電圧ＶＯＵＴが入力電圧ＶＩＮの振幅を超えると、スイッチＳＷ１のオフ状態が継続するため、上昇電圧生成回路１２０の動作により、コンパレータＣＭＰ２の負端子電圧が上昇し続ける。

【0022】

時刻ｔ５で、コンパレータＣＭＰ２の負端子電圧が正端子の参照電圧Ｖｒｅｆを超えると、コンパレータＣＭＰ２の出力がＬとなる。これにより、昇降電圧生成回路１１０が電圧下降動作に切り替わり、出力電圧ＶＯＵＴは、時定数τ２で下降していく。

【0023】

時刻ｔ６で出力電圧ＶＯＵＴが入力電圧ＶＩＮの振幅を下回ると、コンパレータＣＭＰ１の出力がＨとなり、ＳＷ１をオン状態にする。このため、コンパレータＣＭＰ２負端子は基準電位ＧＮＤにリセットされ、コンパレータＣＭＰ２はＨを出力する。これにより、昇降電圧生成回路１１０が電圧上昇動作に切り替わる。

【0024】

出力電圧ＶＯＵＴは、入力電圧ＶＩＮの振幅付近から上昇するため、時刻ｔ７ですぐに入力電圧ＶＩＮの振幅を超え、時刻ｔ４以降の動作を繰り返すことになる。

【0025】

この結果、出力電圧ＶＯＵＴは、入力電圧ＶＩＮの振幅付近の電圧で安定的に上昇下降を繰り返すことになる。すなわち、入力電圧ＶＩＮの振幅に応じた値の電圧を得ることができる。出力電圧ＶＯＵＴをＬＰＦでフィルタリングしてリプルの含まれない直流電圧を得るようにしてもよい。

【0026】

このように、本実施形態の振幅検出回路１００は、２つのコンパレータを用いることにより、演算増幅器を含んだフィードバック回路を利用せずに振幅を検出するため、発振のおそれがなく安定的に動作することができる。また、乗算器を用いていないため、低電圧電源で動作することが可能である。

【0027】

さらに、コンパレータの帯域は、入力電圧ＶＩＮの周波数に対応しておれば十分であり、演算増幅器を含んだフィードバック回路のように広い帯域を確保する必要がない。一般に、帯域と消費電流はトレードオフの関係にあるため、本実施形態の振幅検出回路１００では、消費電流を低減することができ、消費電力を一層削減することができる。

【0028】

図３は、振幅検出回路１００における昇降電圧生成回路１１０と上昇電圧生成回路１２０と参照電圧Ｖｒｅｆの具体的な回路例を示す図である。

【0029】

本図の例では、定電圧電源Ｖ１を用い、電圧Ｖ１を抵抗Ｒ４と抵抗Ｒ５で分圧することにより参照電圧Ｖｒｅｆを生成している。

【0030】

昇降電圧生成回路１１０は、定電圧電源Ｖ１、コンパレータＣＭＰ２の出力でオンオフするスイッチＳＷ２、並列接続の抵抗Ｒ１とコンデンサＣ１、抵抗Ｒ２で構成している。この場合、抵抗Ｒ１の電圧が昇降電圧生成回路１１０の出力としてコンパレータＣＭＰ１の負端子に印加されることになる。

【0031】

スイッチＳＷ２がオンのとき、昇降電圧生成回路１１０の出力電圧は、時定数τ１＝Ｃ１・Ｒ１・Ｒ２／（Ｒ１＋Ｒ２）で、電圧Ｖ１×Ｒ１／（Ｒ１＋Ｒ２）に向かって上昇する。このため、電圧Ｖ１×Ｒ１／（Ｒ１＋Ｒ２）が入力電圧ＶＩＮの振幅よりも高くなるように設計する。また、スイッチＳＷ２がオフのとき、昇降電圧生成回路１１０の出力電圧は、時定数τ２＝Ｃ１・Ｒ１で、基準電位ＧＮＤに向かって下降する。

【0032】

上昇電圧生成回路１２０は、電源電圧Ｖ１、抵抗Ｒ３、コンデンサＣ２で構成している。この場合、コンデンサＣ２の電圧が上昇電圧生成回路１２０の出力としてコンパレータＣＭＰ２の負端子に印加されることになる。

【0033】

ＳＷ１がオフのとき、上昇電圧生成回路１２０の出力電圧は、時定数Ｒ３・Ｃ２で電圧Ｖ１に向かって上昇する。また、スイッチＳＷ１がオフになると、コンデンサＣ２は一気に放電し、基準電位ＧＮＤとなる。

【0034】

図４は、振幅検出回路１００における昇降電圧生成回路１１０と上昇電圧生成回路１２０と参照電圧Ｖｒｅｆの具体的な回路の別例を示す図である。本図の例では、定電圧電源Ｖｒｅｆで参照電圧Ｖｒｅｆを生成している。

【0035】

昇降電圧生成回路１１０は、定電流源Ａ１、コンパレータＣＭＰ２の出力でオンオフするスイッチＳＷ３、並列接続の抵抗Ｒ６とコンデンサＣ２で構成している。この場合、抵抗Ｒ６の電圧が昇降電圧生成回路１１０の出力としてコンパレータＣＭＰ１の負端子に印加されることになる。

【0036】

上昇電圧生成回路１２０は、定電流源Ａ２、コンデンサＣ４で構成している。この場合、コンデンサＣ４の電圧が上昇電圧生成回路１２０の出力としてコンパレータＣＭＰ２の負端子に印加されることになる。

【0037】

図５は、本実施形態の振幅検出回路１００の適用例を示す図である。本例は、圧力等の物理量に依存した電流を出力する物理量センサ２１０の出力を増幅して、駆動端子に正帰還をかけることで自励振を起こさせる自励振回路２００に振幅検出回路１００を適用した場合を示している。

【0038】

本例では、振幅検出回路１００の出力と参照電圧Ｖｒｅｆとの差を誤差検出アンプＡＭＰ３で検出し、検出された誤差に応じて可変利得増幅器ＡＭＰ２の出力を制御するようにしている。なお、物理量センサ２１０が電圧出力型の場合は、増幅器ＡＭＰ１を電圧入力型に変更すればよい。

【符号の説明】

【0039】

１００…振幅検出回路、１１０…昇降電圧生成回路、１２０…上昇電圧生成回路、２００…自励振回路、２１０…物理量センサ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】