特許 6276407 表面荷電抑制を有するＰｉＮダイオード構造

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6276407

(24)【登録日】2018年1月19日

(45)【発行日】2018年2月7日

(54)【発明の名称】表面荷電抑制を有するＰｉＮダイオード構造

(51)【国際特許分類】

   H01L 31/10 20060101AFI20180129BHJP

【ＦＩ】

   H01L31/10 A

【請求項の数】2

【全頁数】7

(21)【出願番号】特願2016-530049(P2016-530049)

(86)(22)【出願日】2014年7月24日

(65)【公表番号】特表2016-528732(P2016-528732A)

(43)【公表日】2016年9月15日

(86)【国際出願番号】US2014047957

(87)【国際公開番号】WO2015020805

(87)【国際公開日】20150212

【審査請求日】2016年1月25日

(31)【優先権主張番号】13/959,081

(32)【優先日】2013年8月5日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】503455363

【氏名又は名称】レイセオン カンパニー

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100091214

【弁理士】

【氏名又は名称】大貫 進介

(72)【発明者】

【氏名】ドラブ，ジョン・ジェイ

(72)【発明者】

【氏名】ウェナー，ジャスティン・ゴードン・アダムス

(72)【発明者】

【氏名】ボエムラー，クリスチャン・エム

【審査官】 嵯峨根 多美

(56)【参考文献】

【文献】 特開２００９−２６８０８３（ＪＰ，Ａ）

【文献】 特開２００４−１８６６９９（ＪＰ，Ａ）

【文献】 特開２０１０−０５６３４５（ＪＰ，Ａ）

【文献】 特表２０１２−５００４９１（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１２／０２７３６５３（ＵＳ，Ａ１）

【文献】 特開平０４−２９１９６８（ＪＰ，Ａ）

【文献】 再公表特許第２００７／０９４４９３（ＪＰ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ３１／１０

Ｈ０１Ｌ ２７／１４６

(57)【特許請求の範囲】

【請求項1】

複数の光子検出素子のピクセルを有する半導体構造であって、
真性シリコン層と、
光子を途中で捕捉するように適合される前記真性シリコン層の１つの表面内に配設された、Ｎ＋型またはＰ＋型ドープシリコン層と、
前記真性シリコン層の対向する表面において側方に離間された領域内に配設された第１の複数のドープシリコン領域であり、前記第１の複数のドープシリコン領域の各々１つが前記ドープシリコン層の導電型とは逆の導電型を有しており、前記ドープシリコン層と前記第１の複数のドープシリコン領域は、複数の逆バイアスされたＰｉＮダイオードを形成し、かつ、形成するようにバイアスされており、前記ＰｉＮダイオードの各々１つが前記光子検出素子のピクセルのうちの１つに対応している、第１の複数のドープシリコン領域と、
第２の複数のドープシリコン領域であり、各々１つが前記第１の複数のドープシリコン領域に係る対応する隣接のペアとの間に配設されており、第２の複数のドープシリコン領域は、前記ドープシリコン層の導電型と同一の導電型を有しており、かつ、前記ドープシリコン層のドープ濃度よりも少ないドープ濃度である、第２の複数のドープシリコン領域と、
前記第２の複数のドープシリコン領域の上に配設された部分を有する、前記対向する表面上に配設されたゲート電極構造と、
ドープシリコン層と前記第１の複数のドープシリコン領域との間のリーク電流を低減するための電圧レベルを有している前記ゲート電極構造に対して接続されている電源と、
を備える、半導体構造。

【請求項2】

前記ゲート電極構造の下方に配設された前記第１の複数のドープシリコン領域の前記ドープ濃度よりも少ないドープ濃度を伴う前記第１の複数のドープシリコン領域の導電型を有するチャネルバンドを含み、前記電源は、価電子帯中のバンドキャリアを伝導帯に空間的に結合するための電圧レベルを有している、請求項１に記載の半導体構造。

【発明の詳細な説明】

【技術分野】

【0001】

[0001]本開示は一般にＰｉＮダイオード構造に関し、より具体的には表面荷電抑制を有するＰｉＮダイオード構造に関する。

【背景技術】

【0002】

[0002]当技術分野で知られているように、ＰｉＮダイオードは、たとえばｎドープ領域とｐドープ領域との間に挟まれたシリコン（Ｓｉ）などの、真性半導体材料を含む。ダイオードが逆バイアスされるとき、電場が真性領域を完全に空乏化する。光検出素子として、ＰｉＮダイオードは逆バイアスされる。逆バイアス下では、ダイオードは通常、（わずかな暗電流又はＩ_ｓリーク電流を除いて）電気を通さない。真性領域に入る光子が、キャリアを自由にする。逆バイアスの場がこの領域からキャリアを一掃し、対応する出力電流を作り出す。

【0003】

[0003]同じく当技術分野で知られているように、シリコンＰｉＮダイオード（Ｓｉ：ＰｉＮ）光検出素子のノイズ性能は、表面リーク電流又は暗電流によって限定される。電離放射線又は湿気などの様々な環境条件への曝露が、表面リーク電流の増加により性能をさらに低下させ得る。現在のデバイスは残念ながら、空乏状態の表面をバイアスすることによって、表面で生成される暗電流を最大にするような様式で設計されている。この寄与は、チャネルストップを使用して表面からポテンシャルミニマム（ｐｏｔｅｎｔｉａｌ ｍｉｎｉｍｕｍ）を除去することによって、及びアニーリングして界面状態（ｉｎｔｅｒｆａｃｅ ｓｔａｔｅ）をパッシベートすることによって、部分的に緩和されるが、結果としては依然として、表面暗電流が最終的な性能を限定するデバイスである。

【0004】

[0004]現在の技術では、これらのデバイスは、単結晶シリコンから製作される。結晶の表面は酸化されて、この結果、ＳｉＯ２パッシベーション層を生成する。シリコンとＳｉＯ２との間の界面には、これら２つの材料の間の不適合に起因する固有の欠陥が存在する。これらの欠陥部位に、電気的に活性な、結合されていないＳｉ電子軌道が存在する。通常のシリコン処理は、これらの未結合の（ｄａｎｇｌｉｎｇ）電子軌道を、欠陥部位に結合しその電気的活性を低下させる水素中でのアニーリングによって、パッシベートすることを試みる。そのような水素パッシベーションは、決して完全に有効なわけではなく、したがって前駆体の欠陥部位のうちの幾らかの小さいパーセンテージが電気的に活性なままとなり、この場合これらは、結果として生じる再結合中心において発生するトラップ／デトラップにより、リーク電流に寄与する。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明はこのような課題を解決するものである。

【課題を解決するための手段】

【0006】

[0005]本開示によれば、シリコン構造と、このシリコン構造内に形成された複数の側方に離間されたダイオードと、これらのダイオードを通る逆バイアスのリーク電流を低減するように構成されたシリコン構造の表面と、を備える半導体構造が提供される。

【0007】

[0006]１つの実施形態では、この表面はその上に、ＰｉＮダイオードを通る逆バイアスのリーク電流を低減するようにバイアスされた、ゲート電極構造を有する。
[0007]１つの実施形態では、シリコン構造と、このシリコン構造内に形成された複数の側方に離間されたＰｉＮダイオードと、を有する半導体構造が提供される。シリコン構造の表面は、これらのダイオードを通るリーク電流を低減するように構成される。

【0008】

[0008]１つの実施形態では、この表面はその上に、ダイオードを通るリーク電流を低減するようにバイアスされた、ゲート電極構造を有する。
[0009]１つの実施形態では、ＰｉＮダイオードは空乏状態で動作する。

【0009】

[0010]１つの実施形態では、シリコン構造と、このシリコン構造内に形成された複数の側方に離間されたＰｉＮダイオードであって、これらのダイオードの各々１つが光子検出素子のピクセルのアレイのうちの１つに対応するＰｉＮダイオードと、ダイオードの隣接する対同士の間に配設された部分を有し、ダイオードを通るリーク電流を防止するようにバイアスされる、シリコン構造の表面上に配設されたゲート電極構造と、を有する半導体構造が提供される。

【0010】

[0011]１つの実施形態では、ＰｉＮはＰ＋領域及びＮ＋領域を有し、また、ゲート電極構造は、複数の開口部を有し、これらの開口部の各々１つは、Ｐ＋領域又はＮ＋領域のうちの対応する１つの上に配設される。

【0011】

[0012]そのような構造を用いて、従来のＣＭＯＳ読み出しとの、表面ピニングされた（ｓｕｒｆａｃｅ ｐｉｎｎｅｄ）完全空乏型（ｆｕｌｌｙ−ｄｅｐｌｅｔｅｄ）ＰｉＮダイオードアレイの統合を可能にして、４００〜１０００ｎＭの可視スペクトルにわたって非常に高い量子効率を有する、限定された容積（ｂｕｌｋ）のＳＣＡ（センサチップアセンブリ）を提供する、完全空乏型Ｓｉ：ＰｉＮ検出素子アレイが提供される。この構造は、表面で生成される暗電流を抑制する。より具体的には、この構造は、表面をフェルミバンドピニングすること（Ｆｅｒｍｉ ｂａｎｄ ｐｉｎｎｉｎｇ ｔｈｅ ｓｕｒｆａｃｅ）によって、ＰｉＮダイオードを通る逆バイアスのリーク電流を完全に抑制する。結果として、ＰｉＮダイオードは、バルクリーク電流によって限定され、改善された安定性を有する。ピクセルを分離するチャネルストップを有する埋設されたチャネルインプラントは、表面及びゲート構造から電荷を引き離して閉じ込め、ダイオードとチャネルストップとの間の領域に蓄えて、表面電位を制御する。ゲート構造に適切なバイアスを適用することによって、表面は価電子帯にピニングされ、表面で生成される暗電流が抑制される。

【0012】

[0013]したがって、そのような構造を用いることで：埋設されたチャネルインプラントのＳｉ：ＰｉＮ内への組み込みにより、これが表面と相互作用しない材料のバルクにおける電荷収集が可能になる；ゲート構造の使用により、表面を効果的にピニングするバイアスの適用が可能になり、表面で生成される暗電流を完全に抑制する；この構造は、完全空乏型Ｓｉ：ＰｉＮ検出素子アレイにおける複数の類似の構造のうちの１つとして使用され得る；及び、この構造は、表面をピニングされた完全空乏型ＰｉＮダイオードアレイの、ＣＭＯＳ読み出しとの統合を可能にして、非常に高い量子効率を有する限定された容積のＳＣＡを提供する。

【0013】

[0014]本開示の１つ又は複数の実施形態の詳細は、添付の図面及び以下の説明において説明される。本開示の他の特徴、目的、及び利点は、これらの説明及び図面から、ならびに特許請求の範囲から、明らかとなるであろう。

【図面の簡単な説明】

【0014】

【図1】[0015]本開示による光子ＰｉＮダイオード検出素子のアレイの一部分の、図式的な断面略図である。

【図2】[0016]本開示による図１の光子ＰｉＮダイオード検出素子のアレイの、底部表面の平面図である。

【発明を実施するための形態】

【0015】

[0017]ここで図１を参照すると、焦点面アレイ（ＦＰＡ）を提供する、複数の光子検出素子であるＰｉＮダイオードのピクセル１２又はこれらのアレイを有する半導体構造１０の一部分が示されている。構造１０は、イオン注入された（ｉｏｎ ｉｍｐｌａｎｔｅｄ）Ｎ＋型ドープシリコン層１６が真性シリコン層１４の上側表面内に配設された、真性シリコン層又は真性シリコン体１４を含む。この上側表面は、矢印１８によって示されるような入来する光子を途中で捕捉するように適合される。構造１０は、真性シリコン層１４の対向する底部表面において側方に離間された領域内に分散された、複数のイオン注入されたＰ＋型ドープシリコン領域２０を含む。Ｎ＋型ドープシリコン領域１６及び複数のＰ＋型ドープシリコン領域２０は、複数の逆バイアスされたＰｉＮダイオード１２を形成しかつそれらを形成するようにバイアスされ、これらのＰｉＮダイオード１２の各々１つは、光子検出素子のピクセル１２のうちの１つに対応する。より具体的には、Ｎ＋層１６は、正電位、ここではたとえば＋２０ボルトに接続され、Ｐ＋領域２０は、接地又は負電位に接続され、ＣＭＯＳ読み出し電子機器は、電荷感応増幅器の使用によって又は単純なソースフォロワ増幅器のゲートへの接続によって、負端子に入る電流を感知する。こうして、ピクセル１２の各々１つはしたがって、逆バイアスされたＰｉＮダイオード１２である。

【0016】

[0018]構造１０は、複数のＮ型シリコン低濃度ドープチャネルストップ領域３０も含み、各々１つが、複数のＰ＋型ドープシリコン領域２０の対応する隣接する対の周縁の周りに配設され、このことによりピクセル１２を電気的に分離する。

【0017】

[0019]構造１０は、示されるように、前記底部表面上に配設された、ゲート電極構造３２も含み、このゲート電極構造３２は、複数の開口部３１（図２）を有し、開口部３１の各々１つは、Ｐ＋型ドープシリコン領域２０のうちの対応する１つの上に配設される。ゲート構造３２は、まず、ここではたとえば厚さ５００オングストロームの、連続的な二酸化シリコン絶縁層を、ピクセルのアレイを有する底部表面の上で成長させ、次いで、連続的なｎ型ドープ多結晶シリコン層を、この厚さ５００オングストロームの絶縁層上に形成することによって形成される。ゲート構造３２は次いで、マスクされフォトリソグラフィにより処理され、この結果、ゲート構造３２に、間にＰ＋型ドープ領域２０が形成されることになる複数の領域の上に、開口部を形成する。次に、開口部の中にＰ＋型ドーパントがイオン注入又は拡散され、この結果、図示のようにＰドープ領域３０を作り出す。ゲート電極構造３２は、電圧Ｖ_ｇａｔｅによってバイアスされて、Ｐ＋インプラント同士の間の領域における表面電位を制御して、蓄積又は空乏化するように表面をバイアスして、表面を効果的にピニングし、ＰｉＮダイオード１２を通る逆バイアスのリーク電流（Ｎ＋領域とＰ＋＿領域との間のリーク電流）を低減する。

【0018】

[0020]構造１０が、真性シリコン材料１４の底部表面の中に配設、ここではイオン注入された、埋設されたｐ型チャネル３６を含むことに留意されたい。ゲート電極構造３２上のバイアスＶ_ｇａｔｅは、チャネル３６のその価電子帯中のバンドキャリアを、その伝導帯に空間的に結合するように選択される。

【0019】

[0021]ゲート電極構造に適用されるべきバイアス電圧Ｖ_ｇａｔｅを決定するための方法は、以下の通りである。構造１０の上側表面が入来するいかなる放射からもシールドされ、かつＰｉＮダイオードが逆バイアスされた状態で、ＰｉＮダイオード１２を通る逆バイアスのリーク電流を測定するためにＰ＋領域に連結された電流測定デバイス、たとえば電荷転送インピーダンス増幅器又は電位計などを用いて、ゲート電極構造３２に対して電圧Ｖ_{ｇａｔｅ ｃａｌｉｂｒａｔｅ}が印加される。印加される電圧Ｖ_{ｇａｔｅ ｃａｌｉｂｒａｔｅ}は、電圧のある範囲にわたって、たとえば＋１０ボルトから−１０ボルトまでで段付けされ（ｓｔｅｐ）、電圧の各段において、Ｐ＋領域を通る電流が測定される。ゲート電圧Ｖ_ｇａｔｅは、段付けされた電圧Ｖ_{ｇａｔｅ ｃａｌｉｂｒａｔｅ}のうちの、Ｐ＋領域を通る電流が最小になるような１つとして選択される。この最小値は、ダイオードが蓄積又は反転するようにバイアスされる場合に発生し得る。蓄積は通常、ゲート上の負の電荷が基板から酸化物−半導体界面へと正孔を引き付ける、負の電圧に対して発生する。反転は、しきい電圧を超える電圧において発生する。反転においては、空乏層に加えて、酸化物−半導体界面において、負に荷電された反転層が存在する。この反転層は、正のゲート電圧によって界面に引き付けられる少数キャリアに起因する。この場合、ゲート電圧Ｖ_ｇａｔｅは、反転するように表面がバイアスされるときに選択される。バイアス電圧Ｖ_ｇａｔｅは、全てのゲート電極構造３２に適用される一定の時不変の電圧であり、ダイオード１２を通る逆バイアスのリーク電荷を低減するように選択される。

【0020】

[0022]ここで、本開示による半導体構造が、シリコン構造と、このシリコン構造内に形成された複数の側方に離間されたダイオードと、を含み、シリコン構造の表面が、ダイオードを通るリーク電流を低減するように構成されることを理解されたい。半導体構造は、表面がその上にダイオードを通るリーク電流を低減するようにバイアスされたゲート電極構造を有する場合か又はダイオードが空乏状態で動作する場合を含めて、以下の特徴のうちの１つ又は複数を、独立的に又は別の特徴と組み合わせて備え得る。

【0021】

[0023]ここで、本開示による半導体構造が、シリコン構造と、このシリコン構造内に形成された複数の側方に離間された複数のダイオードであって、これらのダイオードの各々１つが光子検出素子のピクセルのアレイのうちの１つに対応するダイオードと、ダイオードの隣接する対同士の間に配設された部分を有し、ダイオードを通るリーク電流を防止するようにバイアスされる、シリコン構造の表面上に配設されたゲート電極構造と、を含むことをも理解されたい。またさらに、焦点面アレイが、シリコン構造と、このシリコン構造内に形成された複数の側方に離間されたＰｉＮダイオードであって、これらのダイオードの各々１つが光子検出素子のピクセルのアレイのうちの１つに対応し、これらのダイオードの各々１つがシリコン構造の表面で終端するＰ＋ドープ領域を有する、ＰｉＮダイオードと、複数の開口部を有し、これらの開口部の各々１つがＰ＋領域のうちの対応する１つの上に配設されるゲート電極構造と、を含む。さらに、焦点面アレイは、ゲート電極構造に連結されたバイアス電圧源を含み得、この電圧は、ダイオードを通るリーク電流を防止するように選択される。これらの特徴の１つ又は複数は、ダイオードがＰ＋領域及びＮ＋領域を有する場合、及び開口部の各々１つがＰ＋領域又はＮ＋領域のうちの対応する１つの上に配設される場合を含めて、独立的に又は別の特徴と組み合わせて備え得る。

【0022】

[0024]本開示による複数の光子検出素子のピクセルを有する半導体構造が、真性シリコン層と、光子を途中で捕捉するように適合されるこの真性シリコン層の１つの表面内に配設された、Ｎ＋型ドープシリコン層と、真性シリコン層の対向する表面において側方に離間された領域内に配設された複数のＰ＋型ドープシリコン領域と、を含み、Ｎ＋型ドープシリコン領域及び複数のＰ＋型ドープシリコン領域が複数の逆バイアスされたＰｉＮダイオードを形成しかつそれらを形成するようにバイアスされ、これらのＰｉＮダイオードの各々１つが光子検出素子のピクセルのうちの１つに対応し、さらに、各々１つが複数のＰ＋型ドープシリコン領域の対応する隣接する対の間に配設される複数のＮ型シリコンドープ領域と、複数のＮ型シリコンドープ領域の上に配設された部分を有し、Ｎ＋ドープ層とＰ＋型ドープシリコン領域との間のリーク電流を低減するようにバイアスされる、前記対向する表面上に配設されたゲート電極構造と、を含むことをも理解されたい。以下の特徴のうちの１つ又は複数は、ゲート電極構造の下方に配設されたｐ型チャネルであって、ゲート電極構造のバイアスがチャネルのその価電子帯中のバンドキャリアをその伝導帯に空間的に結合するように選択されるｐ型チャネルを含めて、独立的に又は別の特徴と組み合わせて備え得る。

【0023】

[0025]本開示のいくつかの実施形態が開示された。それでもなお、本開示の精神及び範囲から逸脱することなく様々な修正が行われ得ることが、理解されるであろう。たとえば、Ｐ領域及びＮ領域は、これらに印加される電圧極性の対応する反転によって、反転され得る。さらに、Ｐ＋領域とＮ＋領域との間の真性材料は、除去され得る。またさらに、ゲート構造は、各々１つがピクセルのうちの対応する１つの上に配設された複数の個々のゲート構造から、製作され得る。したがって、他の実施形態は、以下の特許請求の範囲の範囲内にある。

【図1】

【図2】