特許 6277375 表示装置の電源断方法および表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6277375

(24)【登録日】2018年1月26日

(45)【発行日】2018年2月14日

(54)【発明の名称】表示装置の電源断方法および表示装置

(51)【国際特許分類】

   G09G 3/3233 20160101AFI20180205BHJP

   G09G 3/20 20060101ALI20180205BHJP

【ＦＩ】

   G09G3/3233

   G09G3/20 612G

   G09G3/20 670K

   G09G3/20 624B

【請求項の数】4

【全頁数】16

(21)【出願番号】特願2015-544766(P2015-544766)

(86)(22)【出願日】2014年7月23日

(86)【国際出願番号】JP2014003887

(87)【国際公開番号】WO2015063981

(87)【国際公開日】20150507

【審査請求日】2016年4月28日

(31)【優先権主張番号】特願2013-226009(P2013-226009)

(32)【優先日】2013年10月30日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】514188173

【氏名又は名称】株式会社ＪＯＬＥＤ

(74)【代理人】

【識別番号】100189430

【弁理士】

【氏名又は名称】吉川 修一

(74)【代理人】

【識別番号】100190805

【弁理士】

【氏名又は名称】傍島 正朗

(72)【発明者】

【氏名】柘植 仁志

【審査官】 小川 浩史

(56)【参考文献】

【文献】 特開２０１３−２１８３１１（ＪＰ，Ａ）

【文献】 国際公開第２００６／０７０８３３（ＷＯ，Ａ１）

【文献】 特開２０１０−２５９６７（ＪＰ，Ａ）

【文献】 国際公開第２００５／０３４０７２（ＷＯ，Ａ１）

【文献】 国際公開第２０１５／０６３９８０（ＷＯ，Ａ１）

【文献】 国際公開第２０１５／０６３９８８（ＷＯ，Ａ１）

【文献】 Mami FUJII et al，“Thermal Analysis of Degradation in Ga2O3-In2O3-ZnO Thin-Film Transistors”，Japanese Journal of Applied Physics，The Japan Society of Applied Physics，２００８年 ８月，Vol.47, No.8，pp.6236-6240

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｇ ３／２０−３／３８

(57)【特許請求の範囲】

【請求項1】

行列状に配置された複数の画素回路を有する表示パネルを備える表示装置の電源断方法であって、
前記複数の画素回路のそれぞれは、供給される電流量に応じて発光する発光素子と、前記発光素子に電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートに接続され輝度を表す電圧を保持する容量素子とを有し、
前記表示装置の電源断方法は、
前記表示装置に対する電源オフ操作を検出するステップと、
前記電源オフ操作が検出されたとき、前記複数の画素回路それぞれにおける前記容量素子の一方の電極と他方の電極とに同じ電位を設定するステップと、
前記同じ電位の設定直後に前記表示パネルへの電力供給を止めるステップと
を含み、
前記複数の画素回路のそれぞれは、さらに
前記容量素子の一方の電極に接続された第１のスイッチトランジスタと、
前記第１のスイッチトランジスタを介して前記容量素子の一方の電極に接続された第１の配線と、
前記容量素子の他方の電極に接続された第２のスイッチトランジスタと、
前記第２のスイッチトランジスタを介して前記容量素子の他方の電極に接続された第２の配線とを有し、
前記同じ電位を設定するステップにおいて、
前記第１および第２の配線に０Ｖを供給し、
前記第１および第２の配線の電位が０Ｖになった後前記第１および第２のスイッチトランジスタをオン状態にする
表示装置の電源断方法。

【請求項2】

前記同じ電位を設定するステップにおいて、前記複数の画素回路において前記同じ電位として接地電位を設定する
請求項１に記載の表示装置の電源断方法。

【請求項3】

前記同じ電位を設定するステップにおいて、前記複数の画素回路において前記同じ電位を同時に設定する
請求項１または２に記載の表示装置の電源断方法。

【請求項4】

行列状に配置された複数の画素回路を有する表示パネルを備える表示装置であって、
前記複数の画素回路のそれぞれは、
供給される電流量に応じて発光する発光素子と、
前記発光素子に電流を供給する駆動トランジスタと、
前記駆動トランジスタのゲートに接続され輝度を示す電圧を保持する容量素子とを有し、
前記表示装置は、
電源オフ操作が検出されたとき、前記複数の画素回路のそれぞれにおける前記容量素子の一方の電極と他方の電極とに同じ電位を設定する制御部と、
前記制御部による前記同じ電位の設定直後に前記表示パネルへの電力供給を止める電源部とを備え、
前記複数の画素回路のそれぞれは、さらに
前記容量素子の一方の電極に接続された第１のスイッチトランジスタと、
前記第１のスイッチトランジスタを介して前記容量素子の一方の電極に接続された第１の配線と、
前記容量素子の他方の電極に接続された第２のスイッチトランジスタと、
前記第２のスイッチトランジスタを介して前記容量素子の他方の電極に接続された第２の配線とを有し、
前記制御部は、
前記電源部に対して、前記第１および第２の配線に０Ｖを供給するように制御し、前記第１および第２の配線の電位が０Ｖになった後前記第１および第２のスイッチトランジスタをオン状態にすることによって前記同じ電位を設定する
表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、表示装置の電源断方法および表示装置に関し、特に電流に応じて発光する発光素子を用いた表示装置の電源断方法および表示装置に関する。

【背景技術】

【0002】

近年、液晶ディスプレイに代わる次世代のフラットパネルディスプレイの一つとして、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）を利用した有機ＥＬディスプレイが注目されている。有機ＥＬディスプレイ等のアクティブマトリクス方式の表示装置には、駆動トランジスタとして薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が用いられている。

【0003】

特許文献１は、薄膜トランジスタに関して経時的な特性シフトが生じることを開示している。

【0004】

特許文献２は、各画素に設けられている駆動トランジスタのゲートとソースを電気的に接続させるか否かを制御するトランジスタを設けることにより、表示装置の表示不良を抑制する技術を開示している。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００９−１０４１０４号公報

【特許文献2】特開２０１３−２１８３１１号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

酸化物薄膜トランジスタでは、通電などの電気的ストレスにより、閾値電圧（オフ・オンの移行時のゲート・ソース間電圧）がシフトする傾向がある。そして、閾値電圧の経時的なシフトは、有機ＥＬ発光素子への供給電流量変動の原因となるため、表示装置の輝度制御に影響し、表示品質を悪化させてしまうという問題が生じる。

【0007】

本開示は、上述の課題に鑑みてなされたものであり、駆動トランジスタの閾値電圧シフトを抑制する表示装置の電源断方法および表示装置を提供する。

【課題を解決するための手段】

【0008】

上記の課題に鑑みて、本開示における表示装置の電源断方法は、行列状に配置された複数の画素回路を有する表示パネルを備える表示装置の電源断方法である。ここで、複数の画素回路のそれぞれは、供給される電流量に応じて発光する発光素子と、前記発光素子に電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートに接続され輝度を表す電圧を保持する容量素子とを有している。表示装置の電源断方法は、表示装置に対する電源オフ操作を検出するステップと、電源オフ操作が検出されたとき、複数の画素回路それぞれにおける容量素子の一方の電極と他方の電極とに同じ電位を設定するステップと、同じ電位の設定直後に表示パネルへの電力供給を止めるステップとを有する。

【0009】

また、本開示における表示装置は、行列状に配置された複数の画素回路を有する表示パネルを備える表示装置であって、複数の画素回路のそれぞれは、供給される電流量に応じて発光する発光素子と、発光素子に電流を供給する駆動トランジスタと、駆動トランジスタのゲートに接続され輝度を示す電圧を保持する容量素子とを有し、表示装置は、電源オフ操作が検出されたとき、複数の画素回路のそれぞれにおける容量素子の一方の電極と他方の電極とに同じ電位を設定する制御部と、特定の処理完了直後に表示パネルへの電力供給を止める電源部とを備える。

【発明の効果】

【0010】

本開示における表示装置の電源断方法および表示装置によれば、表示装置の電源がオフの期間における駆動トランジスタの閾値電圧シフトを抑制することができる。

【図面の簡単な説明】

【0011】

【図1】図１は、実施の形態に係る表示装置の構成例を示すブロック図である。

【図2】図２は、実施の形態に係る図１中の表示パネルに二次元状に配置される画素回路の構成例を示す回路図である。

【図3】図３は、実施の形態に係る表示装置の電源断方法を示すフローチャートである。

【図4】図４は、実施の形態に係る表示装置の通常表示の動作と、電源断の直前に行われるオフシーケンスとを示すタイムチャートである。

【図5】図５は、実施の形態の変形例における表示画素の回路例を示す図である。

【図6】図６は、実施の形態における通常表示動作の詳細なタイミング例を示すタイムチャートである。

【図7】図７は、実施の形態における通常表示動作の他のタイミング例を示すタイムチャートである。

【発明を実施するための形態】

【0012】

（本開示の基礎となる知見）
以下、本開示の詳細を説明する前に、本開示の基礎となる知見について説明する。

【0013】

通常、薄膜トランジスタは、電子の移動度が高く、アクティブマトリクス方式の表示装置の画素内において駆動トランジスタとして用いられている。表示装置の各画素は、輝度を表す電圧を保持する容量素子を備え、この容量素子は移動トランジスタのゲートに接続される。駆動トランジスタのゲートに輝度を表す電圧を印加することにより、駆動トランジスタは、輝度値に対応する電流を有機ＥＬ素子（発光素子）に供給する。供給された電流により発光素子は、電流値に応じた発光量で発光する。

【0014】

このような駆動トランジスタとして用いられる酸化物薄膜トランジスタはオフ時のリーク電流が極めて小さく、リーク電流の大きさがｐＡオーダーであるという長所がある。

【0015】

リーク電流が極めて小さいことに関して本願発明者は以下の課題を見出している。すなわち、リーク電流が極めて小さいがために、表示装置の電源がオフになっても、各画素内部では電源オフ直前での輝度を表す電圧が数日間にわたって保持され、その電圧が駆動トランジスタに印加されることがある。その結果、表示装置の電源がオフであるにもかかわらず、駆動トランジスタに電気的ストレスが数日間かかり、閾値電圧シフトを生じさせる。

【0016】

このように、有機ＥＬ表示装置の電源がオフの期間であっても、駆動トランジスタの閾値電圧がシフトするという問題がある。閾値電圧シフトは酸化物薄膜トランジスタの種類によって異なるが、例えば、ゲート・ソース間にプラスのバイアスストレスが大きいほど閾値電圧シフトがプラス側に大きく現れる。

【0017】

電源オフ直前の表示パターンに応じて異なる閾値電圧シフトが発生してしまうため、異なる画素間の閾値電圧シフト量のばらつきが不均一になりあるいは拡大し、画質を劣化させる。

【0018】

この劣化は、例えば、特許文献２のように各画素に設けられている駆動トランジスタのゲートとソースを電気的に接続させるか否かを制御するトランジスタを設けることにより低減し得るが、かかるトランジスタを設けると、通常表示時において、トランジスタのゲート容量によるブートストラップ効率の低下（駆動トランジスタの閾値電圧補償率の低下）が発生し、表示性能が低下してしまうという問題がある。

【0019】

このような知見に基づいて本開示に係る表示装置の電源断方法は、表示装置に対する電源オフ操作が検出されたとき、駆動トランジスタへの電気的ストレスを抑制する電圧を設定し、この電圧の設定直後に前記表示パネルへの電力供給を止めるようにしている。ここで、電気的ストレスを抑圧する電圧というのは、具体的には０Ｖであり、駆動トランジスタのソースまたはドレインとゲートとを同じ電位にする。上述したように、ゲート・ソース間にプラスのバイアスストレスが大きいほど閾値電圧シフトは顕著に現れることから、駆動トランジスタのゲートに黒レベルを表す電圧が印加された状態にすることにより、駆動トランジスタにかかる電気的ストレスを抑制することができる。加えて、画素間における駆動トランジスタの閾値電圧シフトのばらつきも抑制することができる。

【0020】

これにより、表示装置が電源オフである期間では駆動トランジスタへの電気的ストレスが抑圧されているので、駆動トランジスタの閾値電圧シフトを抑制することができる。

【0021】

以下、実施の形態について、図面を参照しながら具体的に説明する。

【0022】

なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する趣旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

【0023】

（実施の形態）
以下、本開示における表示装置の電源断方法および表示装置について図面を参照しながら説明する。

【0024】

［１−１、表示装置の構成］
本実施の形態において、本開示の一態様に係る表示装置の発光素子として有機ＥＬ素子を用いる場合について、図１および図２を用いて説明する。

【0025】

図１は、実施の形態に係る表示装置の構成例を示すブロック図である。図２は、図１中の表示パネルに二次元状に配置される画素回路の構成例を示す回路図である。

【0026】

図１に示す表示装置１は、制御部２と、走査線駆動回路３と、電源部４と、データ線駆動回路５と、表示パネル６とを備える。

【0027】

表示パネル６は、例えば有機ＥＬパネルである。また、表示パネル６は、少なくとも、互いに平行に配置されたＮ（例えばＮ＝１０８０）本の走査線と、Ｎ本の点灯制御線、直交して配置されたＭ本のソース信号線を有する。さらに、表示パネル６は、ソース信号線と走査線との各交点に、薄膜トランジスタおよびＥＬ素子から構成される画素回路を有する。以下、同一の走査線に対応して配置された画素回路を、適宜、「表示ライン」という。すなわち、表示パネル６は、Ｍ個のＥＬ素子を有する表示ラインをＮ本並べた構成となっている。

【0028】

制御部２は、表示装置の電源がオンであるときの通常表示における１フレーム毎の動作の制御と、電源オフ操作が検出されたときのオフシーケンスの動作の制御とを行う。本開示における特徴的な動作として、表示装置に対する電源オフ操作が検出されたとき、制御部２は、通常表示の動作からオフシーケンス動作に制御を移行する。オフシーケンスでは、制御部２は、各画素回路内の駆動トランジスタへの電気的ストレスを抑制するために、複数の画素回路それぞれにおける前記容量素子の一方の電極と他方の電極とに同じ電位を設定する。この電位は接地レベル（０Ｖ）でよい。この電圧の設定直後に表示パネル６への電力供給を止めるように電源部４を制御する。

【0029】

また、通常表示において、制御部２は、表示データ信号に基づいてデータ線駆動回路５を制御するための第１制御信号を生成し、生成した第１制御信号をデータ線駆動回路５へ出力する。また、制御部２は、入力される同期信号に基づいて走査線駆動回路３を制御するための第２制御信号を生成し、生成した第２制御信号を走査線駆動回路３へ出力する。

【0030】

ここで、表示データ信号は、映像信号、垂直同期信号、および水平同期信号を含む表示データを示す信号である。映像信号は、フレームごとに階調情報である各画素値を指定する信号である。垂直同期信号は、画面に対する垂直方向の処理のタイミングについて同期を取るための信号であり、ここでは、フレームごとの処理タイミングの基準となる信号である。水平同期信号は、画面に対する水平方向の処理のタイミングについて同期を取るための信号であり、ここでは、表示ラインごとの処理タイミングの基準となる信号である。

【0031】

また、第１制御信号は、映像信号および水平同期信号を含む。第２制御信号は、垂直同期信号および水平同期信号を含む。

【0032】

電源部４は、制御部２、走査線駆動回路３、表示パネル６の各部に電力を供給するとともに、表示パネル６に各種電圧を供給する。ここでいう各種電圧は、図２に示す画素回路例では、Ｖ_ＩＮＩ、Ｖ_ＲＥＦ、Ｖ_ＴＦＴ、Ｖ_ＥＬであり、それぞれ初期化電源線７１、基準電圧電源線６８、ＥＬアノード電源線６９、ＥＬカソード電源線７０を介して各画素回路に供給される。

【0033】

データ線駆動回路５は、制御部２で生成された第１制御信号に基づいて、表示パネル６のソース信号線（図２ではＤａｔａ線７６）を駆動する。より具体的には、データ線駆動回路５は、映像信号および水平同期信号に基づいて、各画素回路にソース信号を出力する。

【0034】

走査線駆動回路３は、制御部２で生成された第２制御信号に基づいて、表示パネル６の走査線を駆動する。より具体的には、走査線駆動回路３は、垂直同期信号および水平同期信号に基づいて、各画素回路に走査信号、ＲＥＦ信号、イネーブル信号、ｉｎｉｔ信号を、少なくとも表示ライン単位で出力する。これらの走査信号、ＲＥＦ信号、イネーブル信号、ｉｎｉｔ信号は、図２に示す画素回路例では、Ｓｃａｎ線７２、Ｒｅｆ線７３、Ｅｎａｂｌｅ線７５、Ｉｎｉｔ線７４に出力され、接続先のスイッチのオンおよびオフを制御するために用いられる。

【0035】

以上のように、表示装置１は構成される。

【0036】

なお、表示装置１は、例えば、図示しないが、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、制御プログラムを格納したＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などの記憶媒体、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの作業用メモリ、および通信回路を有するとしてもよい。例えば、表示データ信号Ｓ１は、例えば、ＣＰＵが制御プログラムを実行することにより生成される。

【0037】

続いて図２に示す画素回路例の構成について説明する。

【0038】

図２に示す画素回路６０は、表示パネル６が有する一画素であり、Ｄａｔａ線７６（データ線）を介して供給されたデータ信号（データ信号電圧）に応じた発光量で発光する機能を有する。

【0039】

画素回路６０は、表示画素（発光画素）の一例であり、行列状に配置されている。画素回路６０は、駆動トランジスタ６１と、スイッチ６２と、スイッチ６３と、スイッチ６４と、イネーブルスイッチ６５と、ＥＬ素子６６と、容量素子６７と、を備えている。また、画素回路６０には、Ｄａｔａ線７６（データ線）と、基準電圧電源線６８（Ｖ_ＲＥＦ）と、ＥＬアノード電源線６９（Ｖ_ＴＦＴ）と、ＥＬカソード電源線７０（Ｖ_ＥＬ）と、初期化電源線７１（Ｖ_ＩＮＩ）とを備える。

【0040】

ここで、Ｄａｔａ線７６は、データ信号電圧を供給するための信号線（ソース信号線）の一例である。

【0041】

基準電圧電源線６８（Ｖ_ＲＥＦ）は、容量素子６７の第１電極の電圧値を規定する基準電圧Ｖ_ＲＥＦを供給する電源線である。ＥＬアノード電源線６９（Ｖ_ＴＦＴ）は、駆動トランジスタ６１のドレイン電極の電位を決定するための高電圧側電源線である。ＥＬカソード電源線７０（Ｖ_ＥＬ）は、ＥＬ素子６６の第２電極（カソード）に接続された低電圧側電源線である。初期化電源線７１（Ｖ_ＩＮＩ）は、駆動トランジスタ６１のソース・ゲート間の電圧すなわち容量素子６７の電圧を初期化するための電源線である。

【0042】

ＥＬ素子６６は、発光素子の一例であり、行列状に配置される。ＥＬ素子６６は、駆動電流が流されて発光する発光期間と、駆動電流が流されず発光しない非発光期間とを有する。具体的には、ＥＬ素子６６は、駆動トランジスタ６１から供給される電流量に応じた発光量で発光する。ＥＬ素子６６は、例えば有機ＥＬ素子である。ＥＬ素子６６は、カソード（第２電極）が、ＥＬカソード電源線７０に接続され、アノード（第１電極）が、駆動トランジスタ６１のソース（ソース電極）に接続されている。ここで、ＥＬカソード電源線７０に供給されている電圧はＶ_ＥＬであり、例えば０（Ｖ）である。

【0043】

駆動トランジスタ６１は、ＥＬ素子６６への電流の供給量を制御する電圧駆動の駆動素子であり、ＥＬ素子６６に電流（駆動電流）を流すことでＥＬ素子６６を発光させる。具体的には、駆動トランジスタ６１は、ゲート電極が容量素子６７の第１電極に接続され、ソース電極が容量素子６７の第２電極およびＥＬ素子６６のアノードに接続されている。

【0044】

駆動トランジスタ６１は、スイッチ６３がオフ状態（非導通状態）にされて基準電圧電源線６８と容量素子６７の第１電極とが非導通で、かつ、イネーブルスイッチ６５がオン状態（導通状態）にされてＥＬアノード電源線６９とドレイン電極と導通した場合に、当該データ信号電圧に応じた電流である駆動電流をＥＬ素子６６に流すことにより、ＥＬ素子６６を発光させる。ここで、ＥＬアノード電源線６９に供給されている電圧はＶ_ＴＦＴであり、例えば２０Ｖである。これにより、駆動トランジスタ６１は、ゲート電極に供給されたデータ信号電圧（データ信号）を、そのデータ信号電圧（データ信号）に対応した信号電流に変換し、変換された信号電流をＥＬ素子６６に供給する。

【0045】

また、駆動トランジスタ６１は、スイッチ６３がオフ状態（非導通状態）にされて基準電圧電源線６８と容量素子６７の第１電極とが非導通で、かつ、イネーブルスイッチ６５がオフ状態（非導通状態）にされてＥＬアノード電源線６９とドレイン電極とが非導通である場合に、駆動電流をＥＬ素子６６に流さないことでＥＬ素子６６を発光させない。詳細については後述する。

【0046】

容量素子６７は、電圧を保持するための蓄積容量の一例であり、駆動トランジスタ６１の流す電流量を決める電圧を保持する。具体的には、容量素子６７の第２電極（節点Ｂ側の電極）は、駆動トランジスタ６１のソース（ＥＬカソード電源線７０側）とＥＬ素子６６のアノード（第１電極）との間に接続されている。容量素子６７の第１電極（節点Ａ側の電極）は、駆動トランジスタ６１のゲートに接続されている。また、容量素子６７の第１電極は、基準電圧電源線６８（Ｖ_ＲＥＦ）とスイッチ６３を介して接続されている。

【0047】

スイッチ６２は、データ信号電圧を供給するためのＤａｔａ線７６（信号線）と容量素子６７の第１電極との導通および非導通を切り換える。具体的には、スイッチ６２は、ドレインおよびソースの一方の端子がＤａｔａ線７６に接続され、ドレインおよびソースの他方の端子が容量素子６７の第１電極に接続され、ゲートが走査線であるＳｃａｎ線７２に接続されているスイッチングトランジスタである。換言すると、スイッチ６２は、Ｄａｔａ線７６を介して供給された映像信号電圧（映像信号）に応じたデータ信号電圧（データ信号）を容量素子６７に書き込むための機能を有する。

【0048】

スイッチ６３は、基準電圧Ｖ_ＲＥＦを供給する基準電圧電源線６８と容量素子６７の第１電極との導通および非導通を切り換える。具体的には、スイッチ６３は、ドレインおよびソースの一方の端子が基準電圧電源線６８（Ｖ_ＲＥＦ）に接続され、ドレインおよびソースの他方の端子が容量素子６７の第１電極に接続され、ゲートがＲｅｆ線７３に接続されているスイッチングトランジスタである。換言すると、スイッチ６３は、容量素子６７の第１電極（駆動トランジスタ６１のゲート）に対して基準電圧（Ｖ_ＲＥＦ）を与える機能を有する。

【0049】

スイッチ６４は、容量素子６７の第２電極と初期化電源線７１との導通および非導通を切り換える。具体的には、スイッチ６４は、ドレインおよびソースの一方の端子が初期化電源線７１（Ｖ_ＩＮＩ）に接続され、ドレインおよびソースの他方の端子が容量素子６７の第２電極に接続され、ゲートがＩｎｉｔ線７４に接続されているスイッチングトランジスタである。換言すると、スイッチ６４は、容量素子６７の第２電極（駆動トランジスタ６１のソース）に対して初期化電圧（Ｖ_ＩＮＩ）を与える機能を有する。

【0050】

イネーブルスイッチ６５は、ＥＬアノード電源線６９と駆動トランジスタ６１のドレイン電極との導通および非導通を切り換える。具体的には、イネーブルスイッチ６５は、ドレインおよびソースの一方の端子がＥＬアノード電源線６９（Ｖ_ＴＦＴ）に接続され、ドレインおよびソースの他方の端子が駆動トランジスタ６１のドレイン電極に接続され、ゲートがＥｎａｂｌｅ線７５に接続されているスイッチングトランジスタである。

【0051】

以上のように画素回路６０は構成されている。

【0052】

なお、画素回路６０を構成するスイッチ６２〜スイッチ６４とイネーブルスイッチ６５とはｎ型ＴＦＴとして、以下では説明を行うが、それに限られない。スイッチ６２〜スイッチ６４とイネーブルスイッチ６５とは、ｐ型ＴＦＴであってもよい。また、スイッチ６２〜スイッチ６４とイネーブルスイッチ６５とにおいて、ｎ型ＴＦＴとｐ型ＴＦＴとが混在して用いられてもよい。なお、ｐ型ＴＦＴのゲートに接続された信号線については以下で説明する電圧レベルを逆転させればよい。

【0053】

また、基準電圧電源線６８の電圧Ｖ_ＲＥＦと初期化電源線７１の電圧Ｖ_ＩＮＩとの電位差は駆動トランジスタ６１の最大閾値電圧よりも大きな電圧に設定される。

【0054】

また、基準電圧電源線６８の電圧Ｖ_ＲＥＦ及び初期化電源線７１の電圧Ｖ_ＩＮＩは、ＥＬ素子６６に電流が流れないように、次のように設定されている。

【0055】

電圧Ｖ_ＩＮＩ＜電圧Ｖ_ＥＬ＋（ＥＬ素子６６の順方向電流閾値電圧）、
（基準電圧電源線６８の電圧Ｖ_ＲＥＦ）＜電圧Ｖ_ＥＬ＋（ＥＬ素子６６の順方向電流閾値電圧）＋（駆動トランジスタ６１の閾値電圧）

【0056】

ここで、電圧Ｖ_ＥＬは、上述したように、ＥＬカソード電源線７０の電圧である。

【0057】

［１−２、表示装置の動作］
次に、図１および図２に示した表示装置の構成例における動作について図３および図４を用いて説明する。

【0058】

図３は、実施の形態に係る表示装置の電源断方法を示すフローチャートである。また、図４は、実施の形態に係る表示装置の通常表示の動作と、電源断の直前に行われるオフシーケンスとを示すタイムチャートである。

【0059】

まず、通常表示の動作よりも先にオフシーケンスの動作（電源断方法）について説明する。

【0060】

図３に示すように、制御部２は、表示装置１に対する電源オフ操作を検出する（Ｓ２０）。ここでいう電源オフ操作は、例えば、ユーザによるリモコンの電源ボタンの押下、表示装置１本体の電源ボタンの押下、ユーザによるオフタイマーの設定によるオフ時刻の到来、ユーザの無操作時間を計測するタイマーによる設定時間の経過、停電時のＡＣ電源電圧の低下などを含む。また、図４に示すように、電源オフ操作の検出により、制御部２の動作は、通常表示の制御からオフシーケンスの制御に移行する。

【0061】

電源オフ操作が検出されたとき、制御部２は、特定の処理を行う、すなわち、複数の画素回路６０のそれぞれにおける駆動トランジスタ６１への電気的ストレスを抑制するために、容量素子６７の２つの電極に同じ電位を設定する（Ｓ３０）。駆動トランジスタのソースまたはドレインとゲートとの間の電圧が０Ｖになることにより、電気的なストレスを抑制することができる。

【0062】

さらに、制御部２からの制御によって電源部４は、電圧の設定直後に表示パネル６、走査線駆動回路３、データ線駆動回路５への電力供給を止める（Ｓ４０）。これにより表示装置１は電源オフの状態になる。

【0063】

上記のステップＳ３０における電圧の設定は、例えば、ステップＳ３１〜Ｓ３３のように設定することができる。

【0064】

すなわち、電源オフ操作が検出されたとき、まず、制御部２は、表示パネル６の全行について、画素回路６０へのゲート信号をローレベルする制御をし、スイッチをオフにする。ここでいうゲート信号は、走査信号（Ｓｃａｎ）、ＲＥＦ信号、イネーブル信号（ＥＮＢ）、ｉｎｉｔ信号（ＩＮＩ）の全てでもよいが、少なくともイネーブル信号を含んでいればよい。これにより少なくともイネーブルスイッチ６５がオフになり、ＥＬ素子６６にもはや電流が供給されないようにしている。

【0065】

次に制御部２は、電源部４に対して、基準電圧電源線６８、ＥＬアノード電源線６９、ＥＬカソード電源線７０、初期化電源線７１の電位を０Ｖにするよう制御する。これにより、これらに電源線の電圧は接地レベル（つまり０Ｖ）に変更される（Ｓ３１）。図４のオフシーケンスの区間に示すように、これらの電源線は配線容量（浮遊容量）が大きいため、他の信号線よりもなだらかに０Ｖに変化する。

【0066】

そのため、制御部２は、上記の電源線の電圧レベルが０Ｖに確定するまでの待ち時間を設けている（Ｓ３２）。待ち時間は、電源部４の駆動能力および上記の配線容量に依存して定まるが、例えば数ｍＳである。

【0067】

電源線のレベルが０Ｖに確定した後（待ち時間経過後）、制御部２は、全ての画素回路を対象に、Ｒｅｆ線７３、Ｉｎｉｔ線７４、Ｅｎａｂｌｅ線７５をハイレベルにしてから、一定時間経過後にローレベルにする（Ｓ３３）。これによりスイッチ６３、６４、６５を一定時間オン状態になり、０Ｖの電源線と導通するので、容量素子６７の両電極が０Ｖに設定される。この一定時間は、容量素子６７の容量、ＥＬ素子６６の寄生容量、上記の配線容量および電源部４の駆動能力に依存して定めることができ、上記の待ち時間と同じ程度でよい。これにより、少なくとも容量素子６７の電位が０Ｖに安定してから次のステップＳ４０に進むようにしている。

【0068】

このように、図４のシーケンスによれば、全ての画素回路の容量素子６７に対して同時に一括して０Ｖを設定することができる。これにより、電源オフ後の駆動トランジスタ６１にかかる電気的ストレスを抑制することができる。

【0069】

なお、上記のＳ３３の動作について、全行全画素に対して同時に一括して行う例を説明したが、行走査により行毎に順次行ってもよい。

【0070】

また、図７に示すように、Ｒｅｆ線７３、Ｉｎｉｔ線７４、Ｅｎａｂｌｅ線７５、ＳＣＡＮ線７２の信号レベルを０Ｖに設定してから電源を落とすと、上記の信号線に接続されたスイッチ動作を行うトランジスタ６２〜６５についても、ゲートソース間電圧を０Ｖにすることができ、電気的ストレスを抑制し、閾値電圧のシフトを抑制できる。

【0071】

［１−３、効果等］
以上説明してきたように本開示における表示装置の終了方法の一態様は、行列状に配置された複数の画素回路を有する表示パネルを備える表示装置の電源断方法であって、前記複数の画素回路のそれぞれは、供給される電流量に応じて発光する発光素子と、前記発光素子に電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートに接続され輝度を表す電圧を保持する容量素子とを有し、前記表示装置の電源断方法は、前記表示装置に対する電源オフ操作を検出するステップと、前記電源オフ操作が検出されたとき、前記複数の画素回路それぞれにおける前記容量素子の一方の電極と他方の電極とに同じ電位を設定するステップと、前記同じ電位の設定直後に前記表示パネルへの電力供給を止めるステップとを有する。

【0072】

これによれば、表示装置の電源がオフの期間における駆動トランジスタの閾値電圧シフトを抑制することができる。

【0073】

また、前記同じ電位を設定するステップにおいて、前記複数の画素回路おいて、前記同じ電位として接地電位を設定してもよい。

【0074】

これによれば、電源オフの間に駆動トランジスタのゲート・ソース間の電圧を０Ｖにすることにより電気的ストレスを抑制し、閾値電圧シフトを抑制することができる。

【0075】

また、前記同じ電位を設定するステップにおいて、前記複数の画素回路おいて前記同じ電位を同時に設定してもよい。

【0076】

これによれば、全画素回路の容量素子に一括設定するので電力供給を止めるまでの時間を短縮可能である。

【0077】

また、画素回路は、さらに、前記容量素子の一方の電極に接続された第１のスイッチトランジスタ（スイッチ６３）と、第１のスイッチトランジスタ（スイッチ６３）を介して容量素子６７の一方の電極に接続された第１の配線（基準電圧電源線６８）と、容量素子６７の他方の電極に接続された第２のスイッチトランジスタ（スイッチ６４）と、第２のスイッチトランジスタ（スイッチ６４）を介して容量素子６７の他方の電極に接続された第２の配線（初期化電源線７１）とを有し、同じ電位を設定するステップにおいて、第１および第２の配線（基準電圧電源線６８および初期化電源線７１）に０Ｖを供給し、第１および第２の配線の電位が０Ｖになった後第１および第２のスイッチトランジスタ（スイッチ６３、６４）をオン状態にしてもよい。

【0078】

これによれば、全ての画素回路の容量素子６７に対して同時に一括して０Ｖを設定することができる。

【0079】

また、本開示における表示装置の一態様は、行列状に配置された複数の画素回路を有する表示パネルを備える表示装置であって、前記複数の画素回路のそれぞれは、供給される電流量に応じて発光する発光素子と、前記発光素子に電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートに接続され輝度を示す電圧を保持する容量素子とを有し、前記表示装置は、電源オフ操作が検出されたとき、前記複数の画素回路のそれぞれにおける前記容量素子の一方の電極と他方の電極とに同じ電位を設定する制御部と、特定の処理完了直後に前記表示パネルへの電力供給を止める電源部とを備える。

【0080】

これによれば、表示装置の電源がオフの期間における駆動トランジスタの閾値電圧シフトを抑制することができる。

【0081】

（変形例）
以上のように、本出願において開示する技術の例示として、前述した実施の形態を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、実施の形態で説明した各構成要素を組み合わせて、新たな実施の形態とすることも可能である。

【0082】

図５は、実施の形態の変形例における表示画素の回路例を示す図である。図５の画素回路は、駆動トランジスタ６１と、スイッチ６２と、ＥＬ素子６６と、容量素子６７とを備え、図２に示した画素回路よりも簡素化された構成である。

【0083】

同図の駆動トランジスタ６１はｎ型ＴＦＴではなくｐ型ＴＦＴが用いられ、そのドレインは電圧Ｖ１の電源線に接続されている。

【0084】

容量素子６７の一方の電極は電圧Ｖ２の電源線に接続されている。電圧Ｖ１は電圧Ｖ２と同じでもよい。

【0085】

スイッチ６２のソースおよびドレインの一方はＤａｔａ線７６に接続され、ソースおよびドレインの他方は容量素子６７の他方の電極に接続されている。スイッチ６２のゲートはＳｃａｎ線７２に接続されている。この構成において、オフシーケンスでは、まず電圧Ｖ１の電源線、電圧Ｖ２の電源線およびＤａｔａ線７６の電位を０Ｖに設定し、次にスイッチ６１、６２をオンにする。

【0086】

これにより、容量素子６７の２つの電極の電位は０Ｖになり、ＥＬ素子６６の寄生容量の電位も０Ｖになる。駆動トランジスタ６１のドレイン・ゲート間電圧およびソース・ゲート間電圧が０Ｖになる。この状態で電源部４は表示パネル６への電力供給を停止する。

【0087】

このように、画素回路６０は、図２の回路例に限らず図５の回路例でもよい。例えば、図５の回路例に対して、電圧Ｖ１の電源線と駆動トランジスタ６１の間にスイッチを追加し、そのゲートにＥｎａｂｌｅ線７５を接続した回路構成としてもよい。また、図５の回路例に対して、電圧Ｖ２の電源線と駆動トランジスタ６１の間にスイッチを追加し、そのゲートにＲｅｆ線７３を接続した回路構成としてもよい。また、図５の回路例に対して、ＥＬ素子６６のアノードにスイッチを介して初期化電源線７１を接続し、そのスイッチのゲートにＩｎｉｔ線７４を接続した回路構成としてもよい。また、図２のように、駆動トランジスタ６１はｎ型であってもｐ型であってもよい。

【0088】

（他の実施の形態）
次に、本開示における他の実施の形態について図６を用いて説明する。この実施の形態における表示装置および画素回路の構成は、図１および図２と同じである。また、この実施の形態における電源断方法およびタイムチャートも、図３および図４のレベルでは同じである。ただし、表示装置１は、いわゆる４ｋテレビ対応であり、横３８４０画素×縦２１６０画素以上の有効画素を有するものとする。

【0089】

まず、他の実施の形態における通常表示の駆動タイミング例について説明する。

【0090】

図６は、他の実施の形態における通常表示動作の詳細なタイミング例を示すタイムチャートである。図６では、１フレーム期間（つまり垂直同期信号の期間１Ｖ）が ２２５０水平期間（つまり水平同期信号の期間の２２５０倍）であるものとする。図６では、初期化期間、閾値電圧補償期間、書込期間、発光期間の各動作がこの順に行われる。

【0091】

時刻ｔ０１において、Ｒｅｆ線７３がローレベルからハイレベルに遷移する。この立ち上がりにより、ＥＬ素子６６が非発光になる。

【0092】

期間Ｔ１１の幅を調整することによりＥＬ素子６６の非発光期間を調整することができる。

【0093】

時刻ｔ０２において、Ｉｎｉｔ線７４がローレベルからハイレベルに遷移する。この立ち上がりにより、初期化期間が開始する。

【0094】

期間Ｔ１２は、初期化期間である。初期化期間では、節点Ｂの寄生容量（ＥＬ素子６６の容量）をＩｎｉｔ線７４に十分に放電させるための期間が設けられている。また、初期化期間は、節点Ａの寄生容量を放電して電位を確定させるための期間でもある。この期間は、寄生容量への充電と駆動トランジスタ６１を流れる電流とのトレードオフにより決められる。期間Ｔ１２の終了時には、駆動トランジスタ６１の閾値電圧補償を行うためにドレイン電流を流すのに必要な初期電圧が容量素子６７に保持される。

【0095】

時刻０３において、Ｉｎｉｔ線７４がハイレベルからローレベルに遷移し、閾値電圧補償期間が開始する。

【0096】

期間Ｔ１４は、閾値電圧補償期間である。閾値電圧補償とは、画素回路のそれぞれにおける容量素子６７に、対応する駆動トランジスタ６１の閾値電圧に相当する電圧を設定する動作である。

【0097】

時刻ｔ０４において、Ｒｅｆ線７３の立ち下りによるスイッチ６３がオン状態からオフ状態に変化し、閾値電圧補償期間が終了する。この時点で、節点Ａと節点Ｂとの電位差（駆動トランジスタ６１のゲート・ソース間電圧）は駆動トランジスタ６１の閾値に相当する電位差となっており、この電圧は容量素子６７に保持される。

【0098】

期間Ｔ１５は、時刻ｔ０４でスイッチ６３がオン状態からオフ状態に変化する時に、駆動トランジスタ６１のゲート電位が変動するので、行内のゲート電位が確定するための期間としている。この期間を、ＲＥＦ遷移期間と呼ぶ。

【0099】

時刻ｔ０５において、Ｅｎａｂｌｅ線７５がハイレベルからローレベルに遷移し、イネーブルスイッチ６５がオフ状態になり、駆動トランジスタ６１への電流供給を停止する。

【0100】

期間Ｔ１６は、イネーブルスイッチ６５がオフ状態になってから、行内の全ての画素においてＥＬアノード電源線６９（ＶＴＦＴ）の電位を同じにするための期間である。

【0101】

期間Ｔ１７は、書込期間であり、Ｓｃａｎ線７２のパルスの立ち下りをオーバードライブ駆動している。すなわち、時刻ｔ０７において、パルスの立ち下り時に通常のローレベルよりも低い電位に下げている。これは、Ｓｃａｎ線７２のパルスは実際にはかなりなまった波形であるので、立ち下り時間を短縮し、容量素子６７への書き込みを早期に確定させるためである。

【0102】

期間Ｔ１８は、オーバードライブの期間である。

【0103】

期間Ｔ１９は、時刻ｔ０７でスイッチ６２がオン状態からオフ状態に変化した、駆動トランジスタ６１のゲート電位が変動するので、行内のゲート電位が確定するための期間としている。この期間を、ＳＣＮ遷移期間と呼ぶ。

【0104】

時刻ｔ０９において、Ｅｎａｂｌｅ線７５がローレベルからハイレベルに遷移する。これにより発光期間を開始する。

【0105】

期間Ｔ２０は、発光期間である。この期間は例えば１フレーム期間（２２５０Ｈ）の約９５％である。つまり、１フレーム期間の約９５％の期間は発光させることができる。

【0106】

このように、図６に示した通常表示の駆動タイミング例は、４ｋテレビ等の画素数の多い表示装置に適しており、１フレーム期間のほとんど（約９５％）を発光させることができる。

【0107】

また、各画素に設けられている駆動トランジスタ６１のゲートとソースを電気的に接続させるか否かを制御するトランジスタスイッチを設けないので、通常表示時において、トランジスタのゲート容量によるブートストラップ効率の低下（駆動トランジスタの閾値電圧補償における補償率の低下）の問題を発生させない。

【0108】

以上のように、本出願において開示する技術の例示として、実施の形態を説明した。しかしながら、本開示における技術は、これらに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。

【0109】

例えば、本開示の発光画素において使用される駆動トランジスタ及びスイッチングトランジスタの半導体層の材料は、特に限定されないが、例えば、ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）などの酸化物半導体材料が採用され得る。ＩＧＺＯなどの酸化物半導体からなる半導体層を備えるトランジスタは、リーク電流が少ない。また、スイッチとして、ＩＧＺＯなどの酸化物半導体からなる半導体層を備えるトランジスタを用いる場合、閾値電圧を正とできるため、駆動トランジスタのゲートからのリーク電流を抑制することができる。

【0110】

また、上記各実施の形態においては、発光素子として有機ＥＬ素子を用いたが、電流に応じて発光量が変化する発光素子であれば任意の発光素子を用いることができる。

【0111】

また、上述した有機ＥＬ表示装置などの表示装置については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話など、表示装置を有するあらゆる電子機器に適用することができる。

【産業上の利用可能性】

【0112】

本開示は、表示装置に利用でき、特にテレビジョンセットなどの表示装置に利用することができる。

【符号の説明】

【0113】

１ 表示装置
２ 制御部
３ 走査線駆動回路
４ 電源部
５ データ線駆動回路
６ 表示パネル
６０ 画素回路
６１ 駆動トランジスタ
６２、６３、６４ スイッチ
６５ イネーブルスイッチ
６６ ＥＬ素子
６７ 容量素子
６８ 基準電圧電源線
６９ ＥＬアノード電源線
７０ ＥＬカソード電源線
７１ 初期化電源線
７２ Ｓｃａｎ線
７３ Ｒｅｆ線
７４ Ｉｎｉｔ線
７５ Ｅｎａｂｌｅ線
７６ Ｄａｔａ線

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】