(58)【調査した分野】(Int.Cl.,DB名)
第1導電型のドレイン領域と第1導電型のドリフト領域と第2導電型のボディ領域と第1導電型のソース領域と第2導電型の電界緩和領域を有しており、前記ドレイン領域と前記ドリフト領域と前記ボディ領域と前記ソース領域がこの順で並んでいる半導体基板と、
前記ドリフト領域と前記ボディ領域と前記ソース領域に対向する絶縁ゲート部と、を備えており、
前記絶縁ゲート部は、
前記ドリフト領域と前記ボディ領域と前記ソース領域に接するゲート絶縁膜と、
少なくとも前記ドリフト領域と前記ソース領域の間に位置する前記ボディ領域に前記ゲート絶縁膜を介して対向する第1導電型のゲート電極と、を有しており、
前記電界緩和領域は、前記ゲート絶縁膜よりも前記ドレイン領域側に配置されており、前記ドリフト領域と前記ゲート電極に接しており、前記ドリフト領域と前記ゲート電極を隔てており、
前記ゲート電極は、不純物濃度が相対的に高濃度な高濃度ゲート電極と不純物濃度が相対的に低濃度な低濃度ゲート電極を有しており、
前記高濃度ゲート電極が、前記ドリフト領域と前記ソース領域の間に位置する前記ボディ領域の全範囲に前記ゲート絶縁膜を介して対向しており、
前記低濃度ゲート電極が、前記電界緩和領域と前記高濃度ゲート電極の間に設けられている、半導体装置。
【発明を実施するための形態】
【0008】
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
【0009】
本明細書で開示する半導体装置としては、縦型又は横型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)が例示される。本明細書で開示する半導体装置の一実施形態は、半導体基板及び絶縁ゲート部を備えていてもよい。半導体基板は、第1導電型のドレイン領域と第1導電型のドリフト領域と第2導電型のボディ領域と第1導電型のソース領域と第2導電型の電界緩和領域を有しており、ドレイン領域とドリフト領域とボディ領域とソース領域がこの順で並んでいる。半導体装置が縦型の場合、ドレイン領域とドリフト領域とボディ領域とソース領域が半導体基板の厚み方向に沿ってこの順で並んでいる。半導体基板が横型の場合、ドレイン領域とドリフト領域とボディ領域とソース領域が半導体基板の面方向に沿ってこの順で並んでいる。必要に応じて、これら半導体領域の間に他の半導体領域が介在してもよい。絶縁ゲート部は、ゲート絶縁膜と第1導電型のゲート電極を有する。ゲート絶縁膜は、ドリフト領域とボディ領域とソース領域に接する。ゲート電極は、少なくともドリフト領域とソース領域の間に位置するボディ領域にゲート絶縁膜を介して対向する。電界緩和領域は、ゲート絶縁膜よりもドレイン領域側に配置されており、ゲート電極とドリフト領域に接しており、ゲート電極とドリフト領域を隔てる。
【0010】
上記半導体装置の一実施形態では、ゲート電極が、不純物濃度が相対的に高濃度な高濃度ゲート電極と不純物濃度が相対的に低濃度な低濃度ゲート電極を有していてもよい。この場合、高濃度ゲート電極が、ドリフト領域とソース領域の間に位置するボディ領域の全範囲にゲート絶縁膜を介して対向する。さらに、低濃度ゲート電極が、電界緩和領域と高濃度ゲート電極の間に設けられている。この態様によると、高濃度ゲート電極が、ボディ領域のうちの反転層が形成される領域に対向することができる。このため、半導体装置がオンのときに、ボディ領域に十分な電界を加えることができ、ボディ領域に高密度な反転層が形成され、低いチャネル抵抗が実現される。
【0011】
上記半導体装置の一実施形態は、ドレイン領域とドリフト領域とボディ領域とソース領域が半導体基板の厚み方向に沿ってこの順で並んでおり、縦型であってもよい。この場合、絶縁ゲート部が、半導体基板の表面からソース領域及びボディ領域を貫通してドリフト領域に侵入するトレンチ内に設けられている。ゲート絶縁膜は、トレンチの側面を被覆する。ゲート電極は、トレンチの底面に露出する。電界緩和領域が、トレンチの底面に露出するゲート電極に接する。この態様によると、絶縁ゲート部の底部、即ち、絶縁ゲート部のドレイン側端部にゲート絶縁膜が存在しないことから、ゲート絶縁膜の絶縁破壊が抑制される。
【実施例1】
【0012】
図1に示されるように、半導体装置1は、MOSFETと称されるパワー半導体素子であり、半導体基板10、半導体基板10の裏面を被覆するドレイン電極22、半導体基板10の表面を被覆するソース電極24及び半導体基板10の表層部に設けられているトレンチ型の絶縁ゲート部30を備える。
【0013】
半導体基板10は、炭化珪素(SiC)を材料とする基板であり、n
+型のドレイン領域11、n
-型のドリフト領域12、p型のボディ領域13、p
+型のボディコンタクト領域14、n
+型のソース領域15及びp
+型の電界緩和領域16を有する。ドレイン領域11とドリフト領域12とボディ領域13とソース領域15は、半導体基板10の厚み方向に沿ってこの順で並んでいる。
【0014】
ドレイン領域11は、半導体基板10の裏層部に配置されており、半導体基板10の裏面に露出する。ドレイン領域11は、ドリフト領域12がエピタキシャル成長するための下地基板でもある。ドレイン領域11は、半導体基板10の裏面を被膜するドレイン電極22にオーミック接触する。一例では、ドレイン領域11は、その厚みが約1〜300μmであり、その不純物濃度が約1×10
18〜1×10
23cm
-3であるのが望ましい。
【0015】
ドリフト領域12は、ドレイン領域11上に設けられている。ドリフト領域12は、絶縁ゲート部30の側面に接する。ドリフト領域12は、エピタキシャル成長技術を利用して、ドレイン領域11の表面から結晶成長して形成される。一例では、ドリフト領域12は、その厚みが約5〜200μmであり、その不純物濃度が約1×10
13〜1×10
17cm
-3であるのが望ましい。
【0016】
ボディ領域13は、ドリフト領域12上に設けられており、半導体基板10の表層部に配置されている。ボディ領域13は、絶縁ゲート部30の側面に接する。ボディ領域13は、エピタキシャル成長技術を利用して、ドリフト領域12の表面から結晶成長して形成される。一例では、ボディ領域13は、その厚みが約1〜5μmであり、その不純物濃度が約1×10
16〜1×10
18cm
-3であるのが望ましい。
【0017】
ボディコンタクト領域14は、ボディ領域13上に設けられており、半導体基板10の表層部に配置されており、半導体基板10の表面に露出する。ボディコンタクト領域14は、イオン注入技術を利用して、半導体基板10の表層部にアルミニウム又はボロンを導入して形成される。ボディコンタクト領域14は、半導体基板10の表面を被膜するソース電極24にオーミック接触する。一例では、ボディコンタクト領域14は、そのドーズ量が約1×10
14〜1×10
15cm
-2であり、そのピーク濃度が約1×10
19〜2×10
20cm
-3であるのが望ましい。
【0018】
ソース領域15は、ボディ領域13上に設けられており、半導体基板10の表層部に配置されており、半導体基板10の表面に露出する。ソース領域15は、ボディ領域13によってドリフト領域12から隔てられている。ソース領域15は、絶縁ゲート部30の側面に接する。ソース領域15は、イオン注入技術を利用して、半導体基板10の表層部に窒素又はリンを導入して形成される。ソース領域15は、半導体基板10の表面を被膜するソース電極24にオーミック接触する。一例では、ソース領域15は、そのドーズ量が約1×10
14〜5×10
15cm
-2であり、そのピーク濃度が約1×10
19〜5×10
20cm
-3であるのが望ましい。
【0019】
絶縁ゲート部30は、半導体基板10の表面から深部に向けて伸びており、ゲート絶縁膜32及びゲート電極34を有する。絶縁ゲート部30は、ソース領域15及びボディ領域13を貫通してドリフト領域12の一部に侵入するトレンチ30T内に設けられている。ゲート絶縁膜32は、トレンチ30Tの側面を被覆しており、酸化シリコンで構成されている。ゲート絶縁膜32は、半導体基板10の表層部にトレンチ30Tを形成した後に、蒸着技術を利用して、そのトレンチ30Tの側面に選択的に堆積することで形成される。ゲート電極34は、ゲート絶縁膜32によってソース領域15、ボディ領域13及びドリフト領域12から隔てられており、n
-型のポリシリコンで構成されている。特に、ゲート電極34は、ドリフト領域12とソース領域15の間に位置するボディ領域13に対向しており、この対向部分に反転層を形成するように構成されている。ゲート電極34は、トレンチ30Tの底面に露出しており、電界緩和領域16に接する。一例では、ゲート電極34は、その不純物濃度が約1×10
13〜1×10
17cm
-3であるのが望ましい。
【0020】
電界緩和領域16は、絶縁ゲート部30の底部に対応して配置されており、ゲート絶縁膜32よりもドレイン領域11側に配置されており、ドリフト領域12によってドレイン領域11及びボディ領域13から隔てられている。電界緩和領域16は、ドリフト領域12とゲート電極34の間に配置されており、ドリフト領域12とゲート電極34に接しており、ドリフト領域12とゲート電極34を隔てる。このように、n
-型のドリフト領域12とp
+型の電界緩和領域16とn
-型のゲート電極34が連続して配置されている。これにより、ドリフト領域12と電界緩和領域16が1つのダイオードを構成しており、電界緩和領域16とゲート電極34が1つのダイオードを構成しており、これらダイオードが逆向きに配置されている。電界緩和領域16は、半導体基板10の表層部にトレンチ30Tを形成した後に、エピ成長技術を利用して、トレンチ30Tの底面に選択的に堆積することで形成される。一例では、電界緩和領域16は、その厚みが約0.1〜2μmであり、その不純物濃度が約1×10
18〜1×10
23cm
-3であるのが望ましい。
【0021】
次に、半導体装置1の動作を説明する。ドレイン電極22に正電圧が印加され、ソース電極24が接地され、絶縁ゲート部30のゲート電極34が接地されていると、半導体装置1はオフである。このとき、半導体装置1では、ドリフト領域12と電界緩和領域16で構成されるダイオードに逆バイアスが印加されるので、ドリフト領域12と電界緩和領域16の間のpn接合から空乏層が伸びる。このため、ドレイン電極22とゲート電極34の間は絶縁され、ドレイン電極22とゲート電極34の間にリーク電流が流れることは抑制されている。したがって、半導体装置1は、安定したオフ動作を実行することができる。また、ドリフト領域12と電界緩和領域16の間のpn接合から伸びる空乏層により、絶縁ゲート部30の底部の電界が緩和される。特に、半導体装置1では、絶縁ゲート部30の底部にゲート絶縁膜32が設けられていない。絶縁ゲート部30の底部、即ち、絶縁ゲート部30のドレイン側端部は電界集中が起きやすい箇所である。半導体装置1では、電界集中が起きやすい箇所にそもそもゲート絶縁膜32が存在しないことから、ゲート絶縁膜32の絶縁破壊が抑制される。このように、半導体装置1は、絶縁ゲート部30のゲート絶縁膜32の絶縁破壊が抑制され、高い信頼性を有することができる。
【0022】
ドレイン電極22に正電圧が印加され、ソース電極24が接地され、絶縁ゲート部30のゲート電極34にソース電極24よりも正となる電圧が印加されていると、半導体装置1はオンである。このとき、半導体装置1では、電界緩和領域16とゲート電極34で構成されるダイオードに逆バイアスが印加されるので、電界緩和領域16とゲート電極34の間のpn接合から空乏層が伸びる。このため、ドレイン電極22とゲート電極34の間は絶縁され、ドレイン電極22とゲート電極34の間にリーク電流が流れることは抑制されている。したがって、半導体装置1は、安定したオン動作を実行することができる。
【0023】
上記したように、半導体装置1は、安定したオン動作及びオフ動作を実行することが可能であるとともに、ゲート絶縁膜32の絶縁破壊が抑制され、高い信頼性を有することができる。さらに、半導体装置1では、絶縁ゲート部30の底部にゲート絶縁膜32が存在しないので、帰還容量が極めて小さく、スイッチング速度が向上する。
【0024】
図2に、変形例の半導体装置2を示す。半導体装置2のゲート電極34は、不純物濃度が相対的に高濃度な高濃度ゲート電極34aと不純物濃度が相対的に低濃度な低濃度ゲート電極34bを有する。高濃度ゲート電極34aはトレンチ30T内の上側部分に配置されており、低濃度ゲート電極34bはトレンチ30T内の下側部分に配置されている。高濃度ゲート電極34aと低濃度ゲート電極34bの境界が、ドリフト領域12とボディ領域13の境界深さと同一又はその境界深さよりも深い位置にあるのが望ましい。換言すると、高濃度ゲート電極34aがドリフト領域12とソース領域15の間に位置するボディ領域13の全範囲にゲート絶縁膜32を介して対向しており、低濃度ゲート電極34bが電界緩和領域16と高濃度ゲート電極34aの間に配置されている。一例では、高濃度ゲート電極34aの不純物濃度が約1×10
18〜1×10
23cm
-3であるのが望ましく、低濃度ゲート電極34bの不純物濃度が約1×10
13〜1×10
17cm
-3であるのが望ましい。
【0025】
半導体装置2では、オンしているときに、電界緩和領域16と低濃度ゲート電極34bの間のpn接合から伸びる空乏層が、高濃度ゲート電極34a内に深く伸びることが抑制される。このため、半導体装置2では、高濃度ゲート電極34aの全体に亘って一定のゲート電圧が印加されるので、ボディ領域13に対して十分な電界を加えることができる。このため、ドリフト領域12とソース領域15の間に位置するボディ領域13の全範囲に亘って高密度な反転層が形成され、低いチャネル抵抗が実現される。なお、このような効果を得るためには、トレンチ30T内の上側部分に低抵抗な導電体が設けられていればよく、例えば、高濃度ゲート電極34aに代えて金属が用いられてもよい。
【0026】
図3に、変形例の半導体装置3を示す。半導体装置3の電界緩和領域16は、拡散領域として構成されている。この電界緩和領域16は、半導体基板10の表層部にトレンチ30Tを形成した後に、イオン注入技術を利用して、トレンチ30Tの底面にアルミニウム又はボロンを導入して形成される。拡散領域として構成される電界緩和領域16は、トレンチ30Tの側面を被覆するゲート絶縁膜32のドレイン側端部を被覆する。このため、この部分のゲート絶縁膜32の電界集中を緩和することができ、この部分のゲート絶縁膜32の絶縁破壊を抑制することができる。半導体装置3は、より高い信頼性を有することができる。
【実施例2】
【0027】
図4に示されるように、半導体装置4は、MOSFETと称されるパワー半導体素子であり、半導体基板100、半導体基板100の表面の一部を被覆するドレイン電極122、半導体基板100の表面の一部を被覆するソース電極124及び半導体基板100の表面の一部であってドレイン電極122とソース電極124の間に配置されているプレーナ型の絶縁ゲート部130を備える。
【0028】
半導体基板100は、炭化珪素(SiC)を材料とする基板であり、n
+型のドレイン領域111、n
-型のドリフト領域112、p型のボディ領域113、p
+型のボディコンタクト領域114、n
+型のソース領域115及びp
+型の電界緩和領域116を有する。ドレイン領域111とドリフト領域112とボディ領域113とソース領域115は、半導体基板10の面方向に沿ってこの順で並んでいる。
【0029】
ドレイン領域111は、半導体基板100の表層部に配置されており、半導体基板100の表面に露出する。ドレイン領域111は、イオン注入技術を利用して、半導体基板100の表層部に窒素又はリンを導入して形成される。ドレイン領域111は、半導体基板100の表面を被膜するドレイン電極122にオーミック接触する。
【0030】
ドリフト領域112は、ドレイン領域111とボディ領域113の間に設けられており、半導体基板100の表面に露出する。ドリフト領域112は、絶縁ゲート部130の下面に接する。ドリフト領域112は、半導体基板100の他の半導体領域を形成した残部として構成されている。
【0031】
ボディ領域113は、半導体基板10の表層部に配置されており、ドリフト領域112とソース領域115の間に設けられており、半導体基板100の表面に露出する。ボディ領域113は、絶縁ゲート部130の下面に接する。ボディ領域113は、イオン注入技術を利用して、半導体基板100の表層部にアルミニウム又はボロンを導入して形成される。
【0032】
ボディコンタクト領域114は、ボディ領域113上に設けられており、半導体基板100の表層部に配置されており、半導体基板100の表面に露出する。ボディコンタクト領域114は、イオン注入技術を利用して、半導体基板100の表層部にアルミニウム又はボロンを導入して形成される。ボディコンタクト領域114は、半導体基板100の表面を被膜するソース電極124にオーミック接触する。
【0033】
ソース領域115は、ボディ領域113上に設けられており、半導体基板100の表層部に配置されており、半導体基板100の表面に露出する。ソース領域115は、ボディ領域113によってドリフト領域112から隔てられている。ソース領域115は、絶縁ゲート部130の下面に接する。ソース領域115は、イオン注入技術を利用して、半導体基板100の表層部に窒素又はリンを導入して形成される。ソース領域115は、半導体基板100の表面を被膜するソース電極124にオーミック接触する。
【0034】
絶縁ゲート部130は、半導体基板100の表面上に設けられており、ゲート絶縁膜132及びゲート電極134を有する。ゲート絶縁膜132は、半導体基板100の表面を被覆しており、酸化シリコンで構成されている。ゲート電極134は、ゲート絶縁膜132によってソース領域115、ボディ領域113及びドリフト領域112から隔てられており、ポリシリコンで構成されている。ゲート電極134は、不純物濃度が相対的に高濃度な高濃度ゲート電極134aと不純物濃度が相対的に低濃度な低濃度ゲート電極134bを有する。高濃度ゲート電極134aと低濃度ゲート電極134bの境界が、ドリフト領域112とボディ領域113の境界と同一又はその境界よりもドレイン領域111側に位置するのが望ましい。換言すると、高濃度ゲート電極134aがドリフト領域112とソース領域115の間に位置するボディ領域113の全範囲にゲート絶縁膜132を介して対向しており、低濃度ゲート電極134bが電界緩和領域116と高濃度ゲート電極134aの間に配置されている。
【0035】
電界緩和領域116は、ドリフト領域112上に設けられており、半導体基板100の表層部に配置されており、半導体基板100の表面に露出する。電界緩和領域116は、絶縁ゲート部130のドレイン側端部に対応して配置されており、ゲート絶縁膜132よりもドレイン領域111側に配置されており、ドリフト領域112によってドレイン領域111及びボディ領域113から隔てられている。電界緩和領域116は、ドリフト領域112とゲート電極134の間に配置されており、ドリフト領域112とゲート電極134に接しており、ドリフト領域112とゲート電極134を隔てる。このように、n
-型のドリフト領域112とp
+型の電界緩和領域116とn
-型のゲート電極134が連続して配置されている。これにより、ドリフト領域112と電界緩和領域116が1つのダイオードを構成しており、電界緩和領域116とゲート電極134が1つのダイオードを構成しており、これらダイオードが逆向きに配置されている。電界緩和領域116は、結晶成長技術又はイオン注入技術を利用して半導体基板100の表層部に面的に広がるアルミニウム又はボロンを含む半導体層として形成された後に、エッチング技術を利用してドリフト領域112の表面上の一部に残存するように形成される。
【0036】
次に、半導体装置4の動作を説明する。ドレイン電極122に正電圧が印加され、ソース電極124が接地され、絶縁ゲート部130のゲート電極134が接地されていると、半導体装置4はオフである。このとき、半導体装置4では、ドリフト領域112と電界緩和領域116で構成されるダイオードに逆バイアスが印加されるので、ドリフト領域112と電界緩和領域116の間のpn接合から空乏層が伸びる。このため、ドレイン電極122とゲート電極134の間は絶縁され、ドレイン電極122とゲート電極134の間にリーク電流が流れることは抑制されている。したがって、半導体装置4は、安定したオフ動作を実行することができる。また、ドリフト領域112と電界緩和領域116の間のpn接合から伸びる空乏層により、絶縁ゲート部130のドレイン側端部の電界が緩和される。特に、半導体装置4では、絶縁ゲート部130のドレイン側端部にゲート絶縁膜132が設けられていない。絶縁ゲート部130のドレイン側端部は電界集中が起きやすい箇所である。半導体装置4では、電界集中が起きやすい箇所にそもそもゲート絶縁膜132が存在しないことから、ゲート絶縁膜132の絶縁破壊が抑制される。このように、半導体装置4は、絶縁ゲート部130のゲート絶縁膜132の絶縁破壊が抑制され、高い信頼性を有することができる。
【0037】
ドレイン電極122に正電圧が印加され、ソース電極124が接地され、絶縁ゲート部130のゲート電極134にソース電極124よりも正となる電圧が印加されていると、半導体装置4はオンである。このとき、半導体装置4では、電界緩和領域116とゲート電極134で構成されるダイオードに逆バイアスが印加されるので、電界緩和領域116とゲート電極134の間のpn接合から空乏層が伸びる。このため、ドレイン電極122とゲート電極134の間は絶縁され、ドレイン電極122とゲート電極134の間にリーク電流が流れることは抑制されている。したがって、半導体装置4は、安定したオン動作を実行することができる。
【0038】
上記したように、半導体装置4は、安定したオン及びオフの動作を実行することが可能であるとともに、ゲート絶縁膜132の絶縁破壊が抑制され、高い信頼性を有することができる。また、
図2に示す半導体装置2と同様に、ゲート電極134が高濃度ゲート電極134aと低濃度ゲート電極134bを有しているので、ドリフト領域112とソース領域115の間に位置するボディ領域113の全範囲に亘って高密度な反転層が形成され、低いチャネル抵抗が実現される。
【0039】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。