知財求人 - 知財ポータルサイト「IP Force」
▶ ユニサンティス エレクトロニクス シンガポール プライベート リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6284585
(24)【登録日】2018年2月9日
(45)【発行日】2018年2月28日
(54)【発明の名称】半導体装置の製造方法及び半導体装置
(51)【国際特許分類】
H01L 21/336 20060101AFI20180215BHJP
H01L 29/78 20060101ALI20180215BHJP
【ＦＩ】
H01L29/78 301Y
H01L29/78 301X
【請求項の数】1
【全頁数】22
(21)【出願番号】特願2016-140428(P2016-140428)
(22)【出願日】2016年7月15日
(62)【分割の表示】特願2015-21913(P2015-21913)の分割
【原出願日】2011年11月9日
(65)【公開番号】特開2016-181729(P2016-181729A)
(43)【公開日】2016年10月13日
【審査請求日】2016年7月15日
(73)【特許権者】
【識別番号】311014428
【氏名又は名称】ユニサンティス エレクトロニクス シンガポール プライベート リミテッド
【氏名又は名称原語表記】Ｕｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ．
(74)【代理人】
【識別番号】100086771
【弁理士】
【氏名又は名称】西島 孝喜
(74)【代理人】
【識別番号】100094569
【弁理士】
【氏名又は名称】田中 伸一郎
(74)【代理人】
【識別番号】100067013
【弁理士】
【氏名又は名称】大塚 文昭
(74)【代理人】
【識別番号】100109070
【弁理士】
【氏名又は名称】須田 洋之
(74)【代理人】
【識別番号】100109335
【弁理士】
【氏名又は名称】上杉 浩
(72)【発明者】
【氏名】舛岡 富士雄
(72)【発明者】
【氏名】中村 広記
【審査官】
市川 武宜
(56)【参考文献】
【文献】
特開２００８−１４０９９６（ＪＰ，Ａ）
【文献】
特開２００９−０８１３７７（ＪＰ，Ａ）
【文献】
特開２０１０−２５１６７８（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０１Ｌ ２１／３３６
Ｈ０１Ｌ ２９／７８
(57)【特許請求の範囲】
【請求項1】
シリコン基板をエッチングし、フィン状シリコン層を形成し、前記フィン状シリコン層形成後、前記フィン状シリコン層の周囲に第１の絶縁膜を堆積し、前記第１の絶縁膜をエッチバックし、前記フィン状シリコン層の上部を露出し、前記フィン状シリコン層に直交するように第２のレジストを形成し、前記フィン状シリコン層をエッチングすることにより、前記フィン状シリコン層と前記第２のレジストとが直交する部分が柱状シリコン層となるよう前記柱状シリコン層を形成し、前記柱状シリコン層を形成後前記フィン状シリコン層の上部側壁は前記第１の絶縁膜に覆われることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は半導体装置の製造方法及び半導体装置に関するものである。
【背景技術】
【0002】
半導体集積回路、なかでもＭＯＳトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているＭＯＳトランジスタはナノ領域まで微細化が進んでいる。ＭＯＳトランジスタの微細化が進むと、リーク電流の抑制が困難であり、必要な電流量確保の要請から回路の占有面積をなかなか小さくできない、といった問題があった。この様な問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲートが柱状半導体層を取り囲む構造のＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）が提案された（例えば、特許文献１、特許文献２、特許文献３）。
【0003】
ゲート電極にポリシリコンではなくメタルを用いることにより、空乏化を抑制できかつ、ゲート電極を低抵抗化できる。しかし、メタルゲートを形成した後工程は常にメタルゲートによるメタル汚染を考慮した製造工程にする必要がある。
【0004】
また、従来のＭＯＳトランジスタにおいて、メタルゲートプロセスと高温プロセスを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスが実際の製品で用いられている(非特許文献１)。ポリシリコンでゲートを作成し、その後、層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲートを露出し、ポリシリコンゲートをエッチング後、メタルを堆積している。そのためＳＧＴにおいてもメタルゲートプロセスと高温プロセスを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスを用いる必要がある。ＳＧＴでは、柱状シリコン層の上部がゲートより高い位置にあるため、メタルゲートラストプロセスを用いるための工夫が必要である。
【0005】
また、ゲート配線と基板間の寄生容量を低減するために、従来のＭＯＳトランジスタでは、第１の絶縁膜を用いている。例えばＦＩＮＦＥＴ（非特許文献２）では、１つのフィン状半導体層の周囲に第１の絶縁膜を形成し、第１の絶縁膜をエッチバックし、フィン状半導体層を露出し、ゲート配線と基板間の寄生容量を低減している。そのためＳＧＴにおいてもゲート配線と基板間の寄生容量を低減するために第１の絶縁膜を用いる必要がある。ＳＧＴではフィン状半導体層に加えて、柱状半導体層があるため、柱状半導体層を形成するための工夫が必要である。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開平２−７１５５６号公報
【特許文献2】特開平２−１８８９６６号公報
【特許文献3】特開平３−１４５７６１号公報
【非特許文献】
【0007】
【非特許文献1】IEDM2007 K.Mistry et.al, pp 247-250
【非特許文献2】IEDM2010 CC.Wu, et. al, 27.1.1-27.1.4.
【発明の概要】
【発明が解決しようとする課題】
【0008】
そこで、ゲート配線と基板間の寄生容量を低減し、ゲートラストプロセスであるＳＧＴの製造方法とその結果であるＳＧＴの構造を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明の半導体装置の製造方法は、シリコン基板上にフィン状シリコン層を形成し、前記フィン状シリコン層の周囲に第一の絶縁膜を形成し、
前記フィン状シリコン層の上部に柱状シリコン層を形成する第１工程と、
前記柱状シリコン層の直径は前記フィン状シリコン層の幅と同じであって、
前記第１工程の後、
前記柱状シリコン層上部と前記フィン状シリコン層上部と前記柱状シリコン層下部に不純物を注入し拡散層を形成する第２工程と、
前記第２工程の後、
ゲート絶縁膜とポリシリコンゲート電極とポリシリコンゲート配線を作成する第３工程と、
前記ゲート絶縁膜は前記柱状シリコン層の周囲と上部を覆い、ポリシリコンゲート電極はゲート絶縁膜を覆い、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線形成後のポリシリコンの上面は、前記柱状シリコン層上部の前記拡散層の上の前記ゲート絶縁膜より高い位置であって、
前記第３工程の後、
前記フィン状シリコン層上部の前記拡散層上部にシリサイドを形成する第４工程と、
前記第４工程の後、
層間絶縁膜を堆積し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線を露出し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線をエッチング後、金属を堆積し、金属ゲート電極と金属ゲート配線とを形成する第５工程と、
前記金属ゲート電極に接続された前記フィン状シリコン層に直交する方向に延在する金属ゲート配線であって、
前記第５工程の後、
コンタクトを形成する第６工程と、
前記柱状シリコン層上部の前記拡散層と前記コンタクトとは直接接続するのであって、
を有することを特徴とする。
【0010】
また、シリコン基板上にフィン状シリコン層を形成するための第１のレジストを形成し、シリコン基板をエッチングし、前記フィン状シリコン層を形成し、前記第１のレジストを除去し、
前記フィン状シリコン層の周囲に第１の絶縁膜を堆積し、前記第１の絶縁膜をエッチバックし、前記フィン状シリコン層の上部を露出し、前記フィン状シリコン層に直交するように第２のレジストを形成し、前記フィン状シリコン層をエッチングし、前記第２のレジストを除去することにより、前記フィン状シリコン層と前記第２のレジストとが直交する部分が前記柱状シリコン層となるよう前記柱状シリコン層を形成することを特徴とする。
【0011】
また、シリコン基板上に形成されたフィン状シリコン層と、前記フィン状シリコン層の周囲に形成された第１の絶縁膜と、前記フィン状シリコン層の上部に形成された柱状シリコン層とを有する構造に、第２の酸化膜を堆積し、第１の窒化膜を前記第２の酸化膜上に形成し、前記第１の窒化膜をエッチングし、サイドウォール状に残存し、不純物を注入し、前記柱状シリコン層上部と前記フィン状シリコン層上部に拡散層を形成し、前記第１の窒化膜と前記第２の酸化膜を除去し、熱処理行うことを特徴とする。
【0012】
また、シリコン基板上に形成されたフィン状シリコン層と、前記フィン状シリコン層の周囲に形成された第１の絶縁膜と、前記フィン状シリコン層の上部に形成された柱状シリコン層と、前記フィン状シリコン層の上部と前記柱状シリコン層の下部に形成された拡散層と、
前記柱状シリコン層の上部に形成された拡散層と、
を有する構造に、
ゲート絶縁膜を形成し、ポリシリコンを堆積し、前記ポリシリコンを平坦化後のポリシリコンの上面が前記柱状シリコン層上部の拡散層の上の前記ゲート絶縁膜より高い位置になるように平坦化し、第２の窒化膜を堆積し、ポリシリコンゲート電極及びポリシリコンゲート配線を形成するための第３のレジストを形成し、前記第２の窒化膜をエッチングし、前記ポリシリコンをエッチングし、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線を形成し、前記ゲート絶縁膜をエッチングし、第３のレジストを除去することを特徴とする。
【0013】
また、第３の窒化膜を堆積し、前記第３の窒化膜をエッチングし、サイドウォール状に残存し、金属を堆積し、シリサイドをフィン状シリコン層の上部の拡散層の上部に形成することを特徴とする。
【0014】
また、第４の窒化膜を堆積し、層間絶縁膜を堆積し平坦化し、ポリシリコンゲート電極及びポリシリコンゲート配線を露出し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線を除去し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線があった部分に金属を埋めこみ、前記金属をエッチングし、柱状シリコン層上部の拡散層上のゲート絶縁膜を露出し、金属ゲート電極、金属ゲート配線を形成することを特徴とする。
【0015】
また、本発明の半導体装置は、シリコン基板上に形成されたフィン状シリコン層と、
前記フィン状シリコン層の周囲に形成された第１の絶縁膜と、
前記フィン状シリコン層上に形成された柱状シリコン層と、
前記柱状シリコン層の直径は前記フィン状シリコン層の幅と同じであって、
前記フィン状シリコン層の上部と前記柱状シリコン層の下部に形成された拡散層と、
前記柱状シリコン層の上部に形成された拡散層と、
前記フィン状シリコン層の上部の拡散層の上部に形成されたシリサイドと、
前記柱状シリコン層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された金属ゲート電極と、
前記金属ゲート電極に接続された前記フィン状シリコン層に直交する方向に延在する金属ゲート配線と、
前記柱状シリコン層上部に形成された拡散層上に形成されたコンタクトとを有し、
前記柱状シリコン層上部に形成された拡散層と前記コンタクトとは直接接続することを特徴とする。
【発明の効果】
【0016】
本発明によれば、ゲート配線と基板間の寄生容量を低減し、ゲートラストプロセスであるＳＧＴの製造方法とその結果であるＳＧＴの構造を提供することができる。フィン状シリコン層、第１の絶縁膜、柱状シリコン層形成を、従来のＦＩＮＦＥＴの製造方法を元にしたため、容易に形成できる。
加えて、従来は柱状シリコン層上部にシリサイドを形成していたが、ポリシリコンの堆積温度がシリサイドを形成するための温度より高いので、シリサイドはポリシリコンゲート形成後に形成しなければならないため、
シリコン柱上部にシリサイドを形成しようとすると、ポリシリコンゲート形成後に、ポリシリコンゲート電極の上部に穴を開け、穴の側壁に絶縁膜のサイドウォールを形成した後、シリサイドを形成し、開けた穴に絶縁膜を埋めるという製造工程数の増加という欠点があったので、ポリシリコンゲート電極とポリシリコンゲート配線形成前に拡散層を形成し、柱状シリコン層をポリシリコンゲート電極で覆い、シリサイドをフィン状シリコン層上部にのみ形成することにより、ポリシリコンでゲートを作成し、その後、層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲートを露出し、ポリシリコンゲートをエッチング後、金属を堆積する従来のメタルゲートラストの製造方法を用いることができるため、メタルゲートＳＧＴを容易に形成できる。
【図面の簡単な説明】
【0017】
【図1】（ａ）は本発明に係る半導体装置の平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図2】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図3】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図4】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図5】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図6】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図7】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図8】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図9】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図10】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図11】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図12】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図13】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図14】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図15】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図16】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図17】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図18】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図19】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図20】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図21】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図22】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図23】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図24】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図25】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図26】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図27】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図28】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図29】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図30】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図31】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図32】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図33】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図34】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図35】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図36】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図37】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図38】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図39】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図40】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図41】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【図42】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
【発明を実施するための形態】
【0019】
まずシリコン基板上にフィン状シリコン層を形成し、フィン状シリコン層の周囲に第１の絶縁膜を形成し、フィン状シリコン層の上部に柱状シリコン層を形成する製造方法を示す。図２に示すように、シリコン基板１０１上にフィン状シリコン層を形成するための第１のレジスト１０２を形成する。
【0020】
図３に示すように、シリコン基板１０１をエッチングし、フィン状シリコン層１０３を形成する。今回はレジストをマスクとしてフィン状シリコン層を形成したが、酸化膜や窒化膜といったハードマスクを用いてもよい。
【0021】
図４に示すように、第１のレジスト１０２を除去する。
【0022】
図５に示すように、フィン状シリコン層１０３の周囲に第１の絶縁膜１０４を堆積する。第１の絶縁膜として高密度プラズマによる酸化膜や低圧化学気相堆積による酸化膜を用いてもよい。
【0023】
図６に示すように、第１の絶縁膜１０４をエッチバックし、フィン状シリコン層１０３の上部を露出する。ここまでは、特許文献２のフィン状シリコン層の製法と同じである。
【0024】
図７に示すように、フィン状シリコン層１０３に直交するように第２のレジスト１０５を形成する。フィン状シリコン層１０３とレジスト１０５とが直交する部分が柱状シリコン層となる部分である。ライン状のレジストを用いることができるため、パターン後にレジストが倒れる可能性が低く、安定したプロセスとなる。
【0025】
図８に示すように、フィン状シリコン層１０３をエッチングする。フィン状シリコン層１０３と第２のレジスト１０５とが直交する部分が柱状シリコン層１０６となる。従って、柱状シリコン層１０６の直径は、フィン状シリコン層の幅と同じとなる。フィン状シリコン層１０３の上部に柱状シリコン層１０６が形成され、フィン状シリコン層１０３の周囲には第１の絶縁膜１０４が形成された構造となる。
【0026】
図９に示すように、第２のレジスト１０５を除去する。
【0027】
次に、ゲートラストとするために、柱状シリコン層上部とフィン状シリコン層上部と柱状シリコン層下部に不純物を注入し拡散層を形成するための製造方法を示す。図１０に示すように、第２の酸化膜１０７を堆積し、第１の窒化膜１０８を形成する。後に、柱状シリコン層上部は、ゲート絶縁膜及びポリシリコンゲート電極に覆われることとなるので、覆われる前に、柱状シリコン層上部に拡散層を形成する。
【0028】
図１１に示すように第１の窒化膜１０８をエッチングし、サイドウォール状に残存させる。
【0029】
図１２に示すように砒素やリンやボロンといった不純物を注入し、柱状シリコン層上部に拡散層１１０、フィン状シリコン層１０３上部に拡散層１０９、１１１を形成する。
【0030】
図１３に示すように第１の窒化膜１０８と第２の酸化膜１０７を除去する。
【0031】
図１４に示すように熱処理を行う。フィン状シリコン層１０３上部の拡散層１０９、１１１は接触し拡散層１１２となる。以上よりゲートラストとするために、柱状シリコン層上部とフィン状シリコン層上部と柱状シリコン層下部に不純物が注入され拡散層１１０、１１２が形成された。
【0032】
次に、ゲートラストとするために、ポリシリコンでポリシリコンゲート電極及びポリシリコンゲート配線を作成する製造方法を示す。ゲートラストとするために層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲート電極及びポリシリコンゲート配線を露出するのであるから、化学機械研磨により柱状シリコン層上部が露出しないようにする必要がある。
【0033】
図１５に示すように、ゲート絶縁膜１１３を形成し、ポリシリコン１１４を堆積し、平坦化する。平坦化後のポリシリコンの上面は、柱状シリコン層１０６上部の拡散層１１０の上のゲート絶縁膜１１３より高い位置とする。これにより、ゲートラストとするために層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲート電極及びポリシリコンゲート配線を露出したとき、化学機械研磨により柱状シリコン層上部が露出しないようになる。また、第２の窒化膜１１５を堆積する。この第２の窒化膜１１５は、シリサイドをフィン状シリコン層上部に形成するとき、ポリシリコンゲート電極及びポリシリコンゲート配線上部にシリサイドが形成されることを阻害する膜である。
【0034】
図１６に示すように、ポリシリコンゲート電極及びポリシリコンゲート配線を形成するための第３のレジスト１１６を形成する。フィン状シリコン層１０３に対してゲート配線となる部分が直交することが望ましい。ゲート配線と基板間の寄生容量が低減するためである。
【0035】
図１７に示すように、第２の窒化膜１１５をエッチングする。
【0036】
図１８に示すように、ポリシリコン１１４をエッチングし、ポリシリコンゲート電極１１４ａ及びポリシリコンゲート配線１１４ｂを形成する。
【0037】
図１９に示すように、ゲート絶縁膜１１３をエッチングする。
【0038】
図２０に示すように、第３のレジスト１１６を除去する。以上によりゲートラストとするために、ポリシリコンでポリシリコンゲート電極及びポリシリコンゲート配線を形成する製造方法が示された。ポリシリコンゲート電極１１４ａ及びポリシリコンゲート配線１１４ｂ形成後のポリシリコンの上面は、柱状シリコン層１０６上部の拡散層１１０の上のゲート絶縁膜１１３より高い位置となっている。
【0039】
次に、フィン状シリコン層上部に、シリサイドを形成する製造方法を示す。ポリシリコンゲート電極１１４ａ及びポリシリコンゲート配線１１４ｂ上部と柱状シリコン層１０６上部の拡散層１１０には、シリサイドを形成しないことが特徴である。柱状シリコン層１０６上部の拡散層１１０にシリサイドを形成しようとすると、製造工程が増大する。図２１に示すように、第３の窒化膜１１７を堆積する。
【0040】
図２２に示すように、第３の窒化膜１１７をエッチングし、サイドウォール状に残存させる。
【0041】
図２３に示すように、ニッケル、コバルトといった金属を堆積し、シリサイド１１８をフィン状シリコン層１０３の上部の拡散層１１２の上部に形成する。このとき、ポリシリコンゲート電極１１４ａ及びポリシリコンゲート配線１１４ｂは、第３の窒化膜１１７、第２の窒化膜１１５に覆われ、柱状シリコン層１０６上の拡散層１１０は、ゲート絶縁膜１１３とポリシリコンゲート電極１１４ａ及びポリシリコンゲート配線１１４ｂに覆われているので、シリサイドが形成されない。以上によりフィン状シリコン層上部に、シリサイドを形成する製造方法が示された。
【0042】
次に、層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲート電極及びポリシリコンゲート配線を露出し、ポリシリコンゲート電極及びポリシリコンゲート配線をエッチング後、メタルを堆積するゲートラストの製造方法を示す。図２４に示すように、シリサイド１１８を保護するために、第４の窒化膜１４０を堆積する。
【0043】
図２５に示すように、層間絶縁膜１１９を堆積し、化学機械研磨により平坦化する。
【0044】
図２６に示すように、化学機械研磨によりポリシリコンゲート電極１１４ａ及びポリシリコンゲート配線１１４ｂを露出する。
【0045】
図２７に示すように、ポリシリコンゲート電極１１４ａ及びポリシリコンゲート配線１１４ｂをエッチングする。ウエットエッチングが望ましい。
【0046】
図２８に示すように金属１２０を堆積し、平坦化し、ポリシリコンゲート電極１１４ａ及びポリシリコンゲート配線１１４ｂがあった部分に金属１２０を埋めこむ。原子層堆積を用いることが好ましい。
【0047】
図２９に示すように、金属１２０をエッチングし、柱状シリコン層１０６上部の拡散層１０６上のゲート絶縁膜１１３を露出する。金属ゲート電極１２０ａ、金属ゲート配線１２０ｂが形成される。層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲートを露出し、ポリシリコンゲートをエッチング後、メタルを堆積するゲートラストの製造方法が示された。
【0048】
次に、コンタクトを形成するための製造方法を示す。柱状シリコン層１０６上部の拡散層１１０にシリサイドを形成しないため、コンタクトと柱状シリコン層１０６上部の拡散層１１０とが直接接続されることとなる。図３０に示すように、層間絶縁膜１２１を堆積し、平坦化する。
【0049】
図３１に示すように、柱状シリコン層１０６上部にコンタクト孔を形成するための第４のレジスト１２２を形成する。
【0050】
図３２に示すように、層間絶縁膜１２１をエッチングし、コンタクト孔１２３を形成する。
【0051】
図３３に示すように、第４のレジスト１２２を除去する。
【0052】
図３４に示すように、金属ゲート配線１２０ｂ上、フィン状シリコン層１０３上にコンタクト孔を形成するための第５のレジスト１２４を形成する。
【0053】
図３５に示すように、層間絶縁膜１２１、１１９をエッチングし、コンタクト孔１２５、１２６を形成する。
【0054】
図３６に示すように、第５のレジスト１２４を除去する。
【0055】
図３７に示すように、窒化膜１４０とゲート絶縁膜１１３をエッチングし、シリサイド１１８と拡散層１１０とを露出する。
【0056】
図３８に示すように、金属を堆積し、コンタクト１４３、１２７、１２８を形成する。 以上によりコンタクトを形成するための製造方法が示された。柱状シリコン層１０６上部の拡散層１１０にシリサイドを形成しないため、コンタクト１２７と柱状シリコン層１０６上部の拡散層１１０とが直接接続されることとなる。
【0058】
図４０に示すように、金属配線を形成するための第６のレジスト１３０、１３１、１３２を形成する。
【0059】
図４１に示すように、金属１２９をエッチングし、金属配線１３３、１３４、１３５を形成する。
【0061】
上記製造方法の結果を図１に示す。基板１０１上に形成されたフィン状シリコン層１０３と、
フィン状シリコン層１０３の周囲に形成された第１の絶縁膜１０４と、
フィン状シリコン層１０３上に形成された柱状シリコン層１０６と、
柱状シリコン層１０６の直径はフィン状シリコン層１０３の幅と同じであって、
フィン状シリコン層１０３の上部と柱状シリコン層１０６の下部に形成された拡散層１１２と、
柱状シリコン層１０６の上部に形成された拡散層１１０と、
フィン状シリコン層１０３の上部の拡散層１１２の上部に形成されたシリサイド１１８と、
柱状シリコン層１０６の周囲に形成されたゲート絶縁膜１１３と、
ゲート絶縁膜の周囲に形成された金属ゲート電極１２０ａと、
金属ゲート電極１２０ａに接続されたフィン状シリコン層１０３に直交する方向に延在する金属ゲート配線１２０ｂと、
拡散層１１０上に形成されたコンタクト１２７とを有し、
拡散層１１０とコンタクト１２７とは直接接続する構造となる。
【0062】
以上から、ゲート配線と基板間の寄生容量を低減し、ゲートラストプロセスであるＳＧＴの製造方法とその結果であるＳＧＴの構造が提供されうる。
【符号の説明】
【0063】
１０１ シリコン基板１０２ レジスト
１０３ フィン状シリコン層
１０４ 第１の絶縁膜
１０５ レジスト
１０６ 柱状シリコン層
１０７ 酸化膜
１０８ 不純物注入を阻害する膜
１０９ 拡散層
１１０ 拡散層
１１１ 拡散層
１１２ 拡散層
１１３ ゲート絶縁膜
１１４ ポリシリコン
１１４ａ ポリシリコンゲート電極
１１４ｂ ポリシリコンゲート配線
１１５ 窒化膜
１１６ レジスト
１１７ 窒化膜
１１８ シリサイド
１１９ 層間絶縁膜
１２０ 金属
１２１ 層間絶縁膜
１２２ レジスト
１２３ コンタクト孔
１２４ レジスト
１２５ コンタクト孔
１２６ コンタクト孔
１２７ コンタクト
１２８ コンタクト
１２９ 金属
１３０ レジスト
１３１ レジスト
１３２ レジスト
１３３ 金属配線
１３４ 金属配線
１３５ 金属配線
１４０ 窒化膜
１４３ コンタクト