特許 6284799 データ処理装置及びデータ処理方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6284799

(24)【登録日】2018年2月9日

(45)【発行日】2018年2月28日

(54)【発明の名称】データ処理装置及びデータ処理方法

(51)【国際特許分類】

   H04N 5/367 20110101AFI20180215BHJP

   H04N 5/378 20110101ALI20180215BHJP

   H04N 5/232 20060101ALI20180215BHJP

【ＦＩ】

   H04N5/367

   H04N5/378

   H04N5/232 290

【請求項の数】8

【全頁数】53

(21)【出願番号】特願2014-61618(P2014-61618)

(22)【出願日】2014年3月25日

(65)【公開番号】特開2015-186083(P2015-186083A)

(43)【公開日】2015年10月22日

【審査請求日】2017年2月22日

(73)【特許権者】

【識別番号】591128453

【氏名又は名称】株式会社メガチップス

(74)【代理人】

【識別番号】100088672

【弁理士】

【氏名又は名称】吉竹 英俊

(74)【代理人】

【識別番号】100088845

【弁理士】

【氏名又は名称】有田 貴弘

(72)【発明者】

【氏名】小谷 学

【審査官】 鈴木 明

(56)【参考文献】

【文献】 特開２０１３−１１８４６５（ＪＰ，Ａ）

【文献】 特表２００２−５２６９９３（ＪＰ，Ａ）

【文献】 特開平０１−１０３３７４（ＪＰ，Ａ）

【文献】 特開平１０−３２７３５５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｎ ５／３０−５／３７８

Ｈ０４Ｎ ５／２２２−５／２５７

(57)【特許請求の範囲】

【請求項1】

データを記憶する記憶部と、
入力されるデータが前記記憶部内のデータと一致するか否かを判定する第１判定部と
を備え、
前記第１判定部には、画素に関連する複数の第１入力データが第１規則に基づく順序で入力され、
前記記憶部は、前記複数の第１入力データの少なくとも一部と一致する複数の第１データをそれぞれ記憶する複数の第１記憶領域を有し、
前記第１判定部は、前記第１規則と同じ第２規則に基づく順序で前記記憶部から第１データを読み出し、
前記複数の第１記憶領域のアドレスを昇順に見ていった際に、当該複数の第１記憶領域にそれぞれ記憶されている前記複数の第１データが、前記第１判定部によって読み出される順に並んでおり、
前記複数の第１記憶領域のうち読み出し対象の第１記憶領域のアドレスを示す第１リードポインタをさらに備え、
前記第１判定部は、
前記第１リードポインタに基づいて前記記憶部から読み出した第１データと、入力される第１入力データとを比較し、
両者が一致しないときには、当該第１データと、次に入力される第１入力データとを比較し、
両者が一致するときには、前記第１リードポインタを次の値に増加させて、増加後の前記第１リードポインタに基づいて前記記憶部から読み出した次の第１データと、次に入力される第１入力データとを比較する、データ処理装置。

【請求項2】

請求項１に記載のデータ処理装置であって、
前記記憶部は、前記複数の第１データにそれぞれ関連する複数の第２データを記憶し、
前記第１判定部が前記記憶部から読み出した第１データと第１入力データとが一致すると判定したときに、当該第１データに関連する第２データを出力する出力部をさらに備える、データ処理装置。

【請求項3】

請求項２に記載のデータ処理装置であって、
前記第１及び第２規則は昇順あるいは降順であって、
前記複数の第１入力データを昇順あるいは降順で出力するカウンタをさらに備える、データ処理装置。

【請求項4】

請求項２及び請求項３のいずれか一つに記載のデータ処理装置であって、
前記出力部から出力される第２データを使用して所定の処理を行う処理部と、
前記処理部の動作を制御する制御部と
をさらに備え、
前記制御部は、前記第１判定部が前記記憶部から読み出した第１データと第１入力データとが一致する場合に前記記憶部から次の第１データを読み出したときに、当該次の第１データに基づいて、前記処理部の動作を停止するか否かを決定する、データ処理装置。

【請求項5】

請求項１に記載のデータ処理装置であって、
前記記憶部は、複数の第２データをそれぞれ記憶する複数の第２記憶領域を有し、
入力されるデータが前記記憶部内の第２データと一致するか否かを判定する第２判定部をさらに備え、
前記第２判定部には、画素に関連する複数の第２入力データが第３規則に基づく順序で入力され、
前記複数の第２データは、前記複数の第２入力データの少なくとも一部と一致し、
前記第２判定部は、前記第３規則と同じ第４規則に基づく順序で前記記憶部から第２データを読み出し、
前記複数の第２記憶領域のアドレスを昇順に見ていった際に、当該複数の第２記憶領域にそれぞれ記憶されている前記複数の第２データが、前記第２判定部によって読み出される順に並んでおり、
前記複数の第２記憶領域のうち読み出し対象の第２記憶領域のアドレスを示す第２リードポインタをさらに備え、 前記第２判定部は、
前記第２リードポインタに基づいて前記記憶部から読み出した第２データと、入力される第２入力データとを比較し、
両者が一致しないときには、当該第２データと、次に入力される第２入力データとを比較し、
両者が一致するときには、前記第２リードポインタを増加し、増加後の前記第２リードポインタに基づいて前記記憶部から読み出した次の第２データと、次に入力される第２入力データとを比較し、
前記第１判定部と前記第２判定部には、前記複数の第１入力データと前記複数の第２入力データが並列的に入力される、データ処理装置。

【請求項6】

請求項５に記載のデータ処理装置であって、
前記記憶部は、前記複数の第１データにそれぞれ関連する複数の第３データと、前記複数の第２データにそれぞれ関連する複数の第４データとを記憶し、
前記第１判定部が前記記憶部から読み出した第１データと第１入力データとが一致すると判定したときに、当該第１データに関連する第３データを出力する第１出力部と、
前記第２判定部が前記記憶部から読み出した第２データと第２入力データとが一致すると判定したときに、当該第２データに関連する第４データを出力する第２出力部と
をさらに備え、
前記第１出力部と前記第２出力部は並列的に動作する、データ処理装置。

【請求項7】

請求項１乃至請求項６のいずれか一つに記載のデータ処理装置であって、
前記第１判定部には、前記複数の第１入力データがグループ単位で入力され、
前記グループを構成する複数のデータは、前記第１判定部に並列的に入力され、
前記第１判定部は、
前記第１リードポインタに基づいて前記記憶部から読み出した第１データと、入力される前記グループとを比較し、
前記記憶部から読み出した第１データが、入力される前記グループを構成する複数のデータのそれぞれと一致しないときには、当該第１データと、次に入力される前記グループと比較し、
前記記憶部から読み出した第１データが、入力される前記グループを構成する複数のデータの一つと一致するときには、前記第１リードポインタを増加し、増加後の前記第１リードポインタに基づいて前記記憶部から読み出した次の第１データと、次に入力される前記グループとを比較する、データ処理装置。

【請求項8】

（ａ）画素に関連する複数の第１入力データが第１規則に基づく順序で入力する工程と、
（ｂ）前記複数の第１入力データの少なくとも一部と一致する複数の第１データをそれぞれ記憶する複数の記憶領域を有する記憶部から、前記第１規則と同じ第２規則に基づく順序で第１データを読み出す工程と
を備え、
前記複数の記憶領域のアドレスを昇順に見ていった際に、当該複数の記憶領域にそれぞれ記憶されている前記複数の第１データが、前記工程（ｂ）において読み出される順に並んでおり、
前記工程（ｂ）では、
前記複数の記憶領域のうち読み出し対象の記憶領域のアドレスを示すリードポインタに基づいて前記記憶部から読み出した第１データと、入力される第１入力データとを比較し、
両者が一致しないときには、当該第１データと、次に入力される第１入力データとを比較し、
両者が一致するときには、前記リードポインタを次の値に増加させて、増加後の前記リードポインタに基づいて前記記憶部から読み出した次の第１データと、次に入力される第１入力データとを比較する、データ処理方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、データ処理に関する。

【背景技術】

【0002】

データ処理に関して従来から様々な技術が提案されている。例えば特許文献１には、画素データを処理する技術が記載されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１２−１１４７２１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

データ処理が行われる際には、簡単にそのデータ処理が行われることが望ましい。

【0005】

そこで、本発明は上述の点に鑑みて成されたものであり、データ処理を簡単に行うことを可能にする技術を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明に係るデータ処理装置の一態様は、データを記憶する記憶部と、入力されるデータが前記記憶部内のデータと一致するか否かを判定する第１判定部とを備え、前記第１判定部には、画素に関連する複数の第１入力データが第１規則に基づく順序で入力され、前記記憶部は、前記複数の第１入力データの少なくとも一部と一致する複数の第１データをそれぞれ記憶する複数の第１記憶領域を有し、前記第１判定部は、前記第１規則と同じ第２規則に基づく順序で前記記憶部から第１データを読み出し、前記複数の第１記憶領域のアドレスを昇順に見ていった際に、当該複数の第１記憶領域にそれぞれ記憶されている前記複数の第１データが、前記第１判定部によって読み出される順に並んでおり、前記複数の第１記憶領域のうち読み出し対象の第１記憶領域のアドレスを示す第１リードポインタをさらに備え、前記第１判定部は、前記第１リードポインタに基づいて前記記憶部から読み出した第１データと、入力される第１入力データとを比較し、両者が一致しないときには、当該第１データと、次に入力される第１入力データとを比較し、両者が一致するときには、前記第１リードポインタを次の値に増加させて、増加後の前記第１リードポインタに基づいて前記記憶部から読み出した次の第１データと、次に入力される第１入力データとを比較する。

【0007】

また、本発明に係るデータ処理装置の一態様では、前記記憶部は、前記複数の第１データにそれぞれ関連する複数の第２データを記憶し、前記第１判定部が前記記憶部から読み出した第１データと第１入力データとが一致すると判定したときに、当該第１データに関連する第２データを出力する出力部がさらに設けられている。

【0008】

また、本発明に係るデータ処理装置の一態様では、前記第１及び第２規則は昇順あるいは降順であって、前記複数の第１入力データを昇順あるいは降順で出力するカウンタがさらに設けられている。

【0009】

また、本発明に係るデータ処理装置の一態様では、前記出力部から出力される第２データを使用して所定の処理を行う処理部と、前記処理部の動作を制御する制御部とがさらに設けられ、前記制御部は、前記第１判定部が前記記憶部から読み出した第１データと第１入力データとが一致する場合に前記記憶部から次の第１データを読み出したときに、当該次の第１データに基づいて、前記処理部の動作を停止するか否かを決定する。

【0010】

また、本発明に係るデータ処理装置の一態様では、前記記憶部は、複数の第２データをそれぞれ記憶する複数の第２記憶領域を有し、入力されるデータが前記記憶部内の第２データと一致するか否かを判定する第２判定部をさらに備え、前記第２判定部には、画素に関連する複数の第２入力データが第３規則に基づく順序で入力され、前記複数の第２データは、前記複数の第２入力データの少なくとも一部と一致し、前記第２判定部は、前記第３規則と同じ第４規則に基づく順序で前記記憶部から第２データを読み出し、前記複数の第２記憶領域のアドレスを昇順に見ていった際に、当該複数の第２記憶領域にそれぞれ記憶されている前記複数の第２データが、前記第２判定部によって読み出される順に並んでおり、前記複数の第２記憶領域のうち読み出し対象の第２記憶領域のアドレスを示す第２リードポインタをさらに備え、 前記第２判定部は、前記第２リードポインタに基づいて前記記憶部から読み出した第２データと、入力される第２入力データとを比較し、両者が一致しないときには、当該第２データと、次に入力される第２入力データとを比較し、両者が一致するときには、前記第２リードポインタを増加し、増加後の前記第２リードポインタに基づいて前記記憶部から読み出した次の第２データと、次に入力される第２入力データとを比較し、前記第１判定部と前記第２判定部には、前記複数の第１入力データと前記複数の第２入力データが並列的に入力される。

【0011】

また、本発明に係るデータ処理装置の一態様では、前記記憶部は、前記複数の第１データにそれぞれ関連する複数の第３データと、前記複数の第２データにそれぞれ関連する複数の第４データとを記憶し、前記第１判定部が前記記憶部から読み出した第１データと第１入力データとが一致すると判定したときに、当該第１データに関連する第３データを出力する第１出力部と、前記第２判定部が前記記憶部から読み出した第２データと第２入力データとが一致すると判定したときに、当該第２データに関連する第４データを出力する第２出力部とがさらに設けられ、前記第１出力部と前記第２出力部は並列的に動作する。

【0012】

また、本発明に係るデータ処理装置の一態様では、前記第１判定部には、前記複数の第１入力データがグループ単位で入力され、前記グループを構成する複数のデータは、前記第１判定部に並列的に入力され、前記第１判定部は、前記第１リードポインタに基づいて前記記憶部から読み出した第１データと、入力される前記グループとを比較し、前記記憶部から読み出した第１データが、入力される前記グループを構成する複数のデータのそれぞれと一致しないときには、当該第１データと、次に入力される前記グループと比較し、前記記憶部から読み出した第１データが、入力される前記グループを構成する複数のデータの一つと一致するときには、前記第１リードポインタを増加し、増加後の前記第１リードポインタに基づいて前記記憶部から読み出した次の第１データと、次に入力される前記グループとを比較する。

【0013】

また、本発明に係るデータ処理方法の一態様は、（ａ）画素に関連する複数の第１入力データが第１規則に基づく順序で入力する工程と、（ｂ）前記複数の第１入力データの少なくとも一部と一致する複数の第１データをそれぞれ記憶する複数の記憶領域を有する記憶部から、前記第１規則と同じ第２規則に基づく順序で第１データを読み出す工程とを備え、前記複数の記憶領域のアドレスを昇順に見ていった際に、当該複数の記憶領域にそれぞれ記憶されている前記複数の第１データが、前記工程（ｂ）において読み出される順に並んでおり、前記工程（ｂ）では、前記複数の記憶領域のうち読み出し対象の記憶領域のアドレスを示すリードポインタに基づいて前記記憶部から読み出した第１データと、入力される第１入力データとを比較し、両者が一致しないときには、当該第１データと、次に入力される第１入力データとを比較し、両者が一致するときには、前記リードポインタを次の値に増加させて、増加後の前記リードポインタに基づいて前記記憶部から読み出した次の第１データと、次に入力される第１入力データとを比較する。

【発明の効果】

【0014】

本発明によれば、データ処理を簡単に行うことができる。

【図面の簡単な説明】

【0015】

【図1】データ処理装置の構成を示す図である。

【図2】ラインが２つの部分領域に分割されている様子を示す図である。

【図3】画素欠陥補正部の構成を示す図である。

【図4】判定回路と記憶部の構成を示す図である。

【図5】出力回路の構成を示す図である。

【図6】書き込み部の動作を示すタイミングチャートである。

【図7】判定回路の動作を示すタイミングチャートである。

【図8】バッファに記憶されているｘ座標データの一例を示す図である。

【図9】変形例に係るデータ処理装置の一部の構成を示す図である。

【図10】ラインが３つの部分領域に分割されている様子を示す図である。

【図11】変形例に係る画素欠陥補正部の構成を示す図である。

【図12】変形例に係る判定回路の構成を示す図である。

【図13】変形例に係る出力回路の構成を示す図である。

【図14】変形例に係る書き込み部の動作を示すタイミングチャートである。

【図15】変形例に係る判定回路の動作を示すタイミングチャートである。

【図16】変形例に係る判定回路の構成を示す図である。

【図17】複数のバッファが書き込みバッファとなる順番を示す図である。

【図18】ラインの部分領域が偶数グループと奇数グループとに分割されている様子を示す図である。

【図19】変形例に係る偶数奇数カウンタ及び補正ライン用判定部の構成を示す図である。

【図20】変形例に係る出力回路の一部の構成を示す図である。

【図21】変形例に係る出力回路の一部の構成を示す図である。

【図22】変形例に係る補正ライン用出力部の構成を示す図である。

【図23】変形例に係る判定回路の動作を示すタイミングチャートである。

【発明を実施するための形態】

【0016】

図１は実施の形態に係るデータ処理装置１の構成を示す図である。データ処理装置１は、例えば、画像データに対して処理を行う画像処理装置である。本実施の形態に係るデータ処理装置１は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサーあるいはＣＣＤ (Charge Coupled Device)センサー等の撮像素子に含まれる欠陥画素から得られる画素データを補正する画素欠陥補正を行う。

【0017】

図１に示されるように、データ処理装置１は、画素欠陥補正部２と、記憶部３と、書き込み部４と、判定回路５と、出力回路６と、バッファ選択部７とを備えている。データ処理装置１を構成する各構成要素は、図示しない動作クロック信号に同期して動作する。データ処理装置１には、撮像素子が有する複数の画素からそれぞれ得られた複数の画素データ（画像データ）が入力される。

【0018】

画素欠陥補正部２は、データ処理装置１の外部から入力される画素データが欠陥画素から得られた画素データである場合には、当該画素データを補正して適切な画素データを生成して出力する。画素欠陥補正部２は、欠陥画素から得られた画素データを、当該欠陥画素の周辺に位置する、欠陥が生じていない少なくとも一つの画素の画素データを用いて生成した画素データに置き換えることによって、当該欠陥画素の画素データを補正する。一方で、画素欠陥補正部２は、データ処理装置１に入力される画素データが、欠陥が生じていない画素から得られた画素データである場合には、当該画素データを補正せずに出力する。

【0019】

以後、欠陥画素から得られる画素データを「欠陥画素データ」と呼ぶことがある。また、補正後の欠陥画素データを「補正画素データ」と呼ぶことがある。また欠陥が生じていない画素から得られる画素データを「正常画素データ」と呼ぶことがある。

【0020】

本実施の形態では、画素欠陥補正部２は、複数種類の補正方法を用いて欠陥画素データを補正することができる。この複数種類の補正方法の間では、補正画素データを生成する際に使用される画素データの数、当該画素データに対応する画素の位置、当該画素データを使用した補正画素データの算出式などが互いに異なっている。画素欠陥補正部２は、欠陥画素についての欠陥画素データが入力されると、当該欠陥画素に対応する補正方法を用いて、当該欠陥画素データを補正する。欠陥画素データを補正する際にどの種類の補正方法を使用するかを特定する情報については、後述するように出力回路６から画素欠陥補正部２に入力される。

【0021】

記憶部３は、データ処理装置１の外部から入力される画素欠陥データ（画素欠陥情報）を記憶する。画素欠陥データには、欠陥画素の位置を示すアドレスデータと、当該欠陥画素の画素データを補正する際に使用する補正方法を特定するための補正方法特定データとが含まれている。本実施の形態では、撮像素子の各画素の位置が、水平方向（行方向）及び垂直方向（列方向）をそれぞれｘ軸方向及びｙ軸方向とし、ある隅に位置する画素の位置を原点（ｘ座標値＝０、ｙ座標値＝０）とするｘｙ座標系で表される。画素欠陥データには、欠陥画素のｘ座標値がアドレスデータとして含まれている。以後、画素欠陥データに含まれるアドレスデータ（ｘ座標値）を「ｘ座標データ」と呼ぶことがある。また、画素欠陥データを「欠陥データ」と呼ぶことがある。

【0022】

データ処理装置１には、撮像素子に含まれる各欠陥画素についての欠陥データが入力される。欠陥データについてのデータ処理装置１への入力方法として様々な方法が考えられる。例えば、欠陥データがＤＲＡＭ（Dynamic Random Access Memory）等の記憶装置に記憶されている場合には、当該記憶装置からＤＭＡ転送によってデータ処理装置１に入力される。欠陥データについてのデータ処理装置１への入力方法についてはこの限りではない。

【0023】

書き込み部４は、データ処理装置１の外部から入力される欠陥データを記憶部３に書き込む。バッファ選択部７は、記憶部３が備える後述の複数のバッファから、データの書き込み対象のバッファを決定したり、データの読み出し対象のバッファを決定したりする。

【0024】

判定回路５は、記憶部３から、欠陥データに含まれるアドレスデータ（ｘ座標データ）を読み出して、当該アドレスデータを用いた所定の判定処理を行う。出力回路６は、判定回路５での判定処理の結果に基づいて、記憶部３内の補正方法特定データを画素欠陥補正部２に出力する。判定回路５及び出力回路６の働きにより、画素欠陥補正部２に欠陥画素データが入力されるタイミングに応じて、当該欠陥画素データの補正方法を示す補正方法特定データが画素欠陥補正部２に入力される。したがって、画素欠陥補正部２は、入力される欠陥画素データを、それに応じた補正方法で補正することが可能となる。

【0025】

＜画素データの入力態様＞
本実施の形態では、データ処理装置１に対して１ライン単位で画素データが入力される。さらに、撮像素子の各ラインが複数の部分領域に分割されて、当該複数の部分領域の画素データが並列的にデータ処理装置１に入力される。本実施の形態では、各ラインは２つの部分領域１１Ａ，１１Ｂに分割される。図２はその様子を示す図である。

【0026】

図２に示されるように、１つのライン１０は、先頭の画素を含む部分領域１１Ａと、最後の画素を含む部分領域１１Ｂとに分割されている。部分領域１１Ａと部分領域１１Ｂとは部分的に重複している。部分領域１１Ａの先頭及び末尾のｘ座標値をそれぞれｘＡｓｔ及びｘＡｅｎｄとし、部分領域１１Ｂの先頭及び末尾のｘ座標値をそれぞれｘＢｓｔ及びｘＢｅｎｄとすると、以下の式（１）〜（３）が成立する。なお、ｘＡｓｔ＝０である。

【0027】

ｘＡｓｔ＜ｘＢｓｔ ・・・（１）
ｘＡｅｎｄ＞ｘＢｓｔ ・・・（２）
ｘＡｅｎｄ＜ｘＢｅｎｄ ・・・（３）
ここで、１ライン１０の基準点のｘ座標値をｘｒｅｆ（ｘＢｓｔ＜ｘｒｅｆ＜ｘＡｅｎｄ）とすると、ｘＢｓｔ−ｘｒｅｆ＝ｘｒｅｆ−ｘＡｅｎｄ＝Ｌ（Ｌは１以上の整数）となっている。つまり、部分領域１１Ａの末尾のｘ座標値は、ライン１０の基準点のｘ座標値よりもＬだけ後方に位置し、部分領域１１Ｂの先頭のｘ座標値は、ライン１０の基準点のｘ座標値よりもＬだけ前方に位置している。以後、部分領域１１Ａにおける、ｘｒｅｆからｘＡｅｎｄまでの部分を「拡張部分１１０Ａ」と呼ぶ。また、部分領域１１Ｂにおける、ｘＢｓｔからｘｒｅｆまでの部分を「拡張部分１１０Ｂ」と呼ぶ。

【0028】

このように、本実施の形態では、部分領域１１Ａは拡張部分１１０Ａを有していることから、部分領域１１Ａにおいて基準点よりも少し前方に存在する欠陥画素の画素データを、基準点よりも後方の画素の画素データ（拡張部分１１０Ａの画素の画素データ）を用いて補正することができる。また、部分領域１１Ｂにおいて基準点よりも少し後方に存在する欠陥画素の画素データを、基準点よりも前方の画素の画素データ（拡張部分１１０Ｂの画素の画素データ）を用いて補正することができる。

【0029】

拡張部分１１０Ａ，１１０Ｂの長さを示すＬは、画素欠陥補正部２が画素欠陥補正を行う際に、ｘ軸方向において欠陥画素からどの程度離れた画素の画素データを使用するかによって決定される。例えば、画素欠陥補正部２がｘ軸方向において欠陥画素から３画素離れた画素の画素データを使用する場合には、Ｌ＝３に設定される。

【0030】

データ処理装置１には、部分領域１１Ａを構成する複数の画素の画素データが、動作クロック信号に同期して、ｘ座標値の小さいものから順に１つずつ入力される。また、データ処理装置１には、部分領域１１Ｂを構成する複数の画素の画素データが、動作クロック信号に同期して、ｘ座標値の小さいものから順に１つずつ入力される。そして、データ処理装置１には、部分領域１１Ａに属する１つの画素の画素データと、部分領域１１Ｂに属する１つの画素の画素データとが並列的に入力される。

【0031】

具体的には、データ処理装置１には、動作クロック信号のある立ち上がりにおいて、部分領域１１Ａのある画素の画素データと、部分領域１１Ｂのある画素の画素データとが並列的に入力され、動作クロック信号の次の立ち上がりにおいて、部分領域１１Ａの次の画素の画素データと、部分領域１１Ｂの次の画素の画素データとが並列的に入力され、動作クロック信号のさらに次の立ち上がりにおいて、部分領域１１Ａのさらに次の画素の画素データと、部分領域１１Ｂのさらに次の画素の画素データとが並列的に入力される。以後、同様にして、データ処理装置１には、部分領域１１Ａに属する１つの画素の画素データと、部分領域１１Ｂに属する１つの画素の画素データとが並列的に入力される。

【0032】

このように、本実施の形態では、データ処理装置１には、部分領域１１Ａから得られる画素データと、部分領域１１Ｂから得られる画素データとが並列的に入力される。画素欠陥補正部２は、部分領域１１Ａから得られる欠陥画素データに対する補正と、部分領域１１Ｂから得られる欠陥画素データに対する補正とを並列的に行う。これにより、処理時間が短縮する。以後、部分領域１１Ａ，１１Ｂを特に区別する必要がない場合には、それぞれを「部分領域１１」と呼ぶ。

【0033】

＜画素欠陥補正部の構成＞
図３は画素欠陥補正部２の構成を示す図である。画素欠陥補正部２は、補正部２０Ａ，２０Ｂと、調整部２１Ａ，２１Ｂと、選択回路２２Ａ，２２Ｂと、削除部２３Ａ，２３Ｂとを備えている。補正部２０Ａ、調整部２１Ａ、選択回路２２Ａ及び削除部２３Ａは、部分領域１１Ａから得られる画素データを処理する回路である。補正部２０Ｂ、調整部２１Ｂ、選択回路２２Ｂ、削除部２３Ｂは、部分領域１１Ｂから得られる画素データを処理する回路である。

【0034】

補正部２０Ａは、出力回路６から出力される後述の補正方法特定データ１００Ａが示す補正方法を用いて、部分領域１１Ａから得られる欠陥画素データの補正を行う。補正部２０Ｂは、出力回路６から出力される後述の補正方法特定データ１００Ｂが示す補正方法を用いて、部分領域１１Ｂから得られる欠陥画素データの補正を行う。調整部２１Ａは、部分領域１１Ａから得られる画素データを所定時間だけ遅延させて出力する。調整部２１Ｂは、部分領域１１Ｂから得られる画素データを所定時間だけ遅延させて出力する。

【0035】

選択回路２２Ａは、調整部２１Ａの出力データと補正部２０Ａの出力データのどちらか一方を選択して出力する。具体的には、選択回路２２Ａは、データ処理装置１に部分領域１１Ａから得られた欠陥画素データが入力されるときには、補正部２０Ａから出力される、補正後の当該欠陥画素データを出力する。一方で、データ処理装置１に部分領域１１Ａから得られた正常画素データが入力されるときには、調整部２１Ａから出力される当該正常画素データを出力する。

【0036】

同様に、選択回路２２Ｂは、データ処理装置１に部分領域１１Ｂから得られた欠陥画素データが入力されるときには、補正部２０Ｂから出力される、補正後の当該欠陥画素データを出力する。一方で、データ処理装置１に部分領域１１Ｂから得られた正常画素データが入力されるときには、調整部２１Ｂから出力される当該正常画素データを出力する。

【0037】

削除部２３Ａは、選択回路２２Ａから出力される、部分領域１１Ａを構成する複数の画素にそれぞれ対応する複数の画素データ（補正後の欠陥画素データも含む）のうち、拡張部分１１０Ａに含まれる複数の画素の画素データを削除し、残りの複数の画素データを出力する。これにより、画素欠陥補正部２からは、１ラインの前半部分の画素データが出力される。

【0038】

削除部２３Ｂは、選択回路２２Ｂから出力される、部分領域１１Ｂを構成する複数の画素にそれぞれ対応する複数の画素データ（補正後の欠陥画素データも含む）のうち、拡張部分１１０Ｂに含まれる複数の画素の画素データを削除し、残りの複数の画素データを出力する。これにより、画素欠陥補正部２からは、１ラインの後半部分の画素データが出力される。

【0039】

削除部２３Ａから、あるラインの前半部分の画素データが出力される際には、削除部２３Ｂから、当該あるラインの後半部分の画素データが出力される。これにより、データ処理装置１からは、１ライン分の画素データが出力される。

【0040】

なお、画素欠陥補正部２には削除部２３Ａ，２３Ｂが設けられなくても良い。この場合には、画素欠陥補正部２よりも後段において、拡張部分１１０Ａに含まれる複数の画素の画素データと拡張部分１１０Ｂに含まれる複数の画素の画素データが削除される。以後、補正部２０Ａ，２０Ｂを特に区別する必要がないときには、それぞれを「補正部２０」と呼ぶ。

【0041】

＜記憶部及び判定回路の構成＞
＜記憶部について＞
図４は記憶部３及び判定回路５の構成を示す図である。図４に示されるように、記憶部３は、複数のバッファ３０α，３０βで構成されている。バッファ３０α，３０βのそれぞれは例えば複数のフリップフロップで構成されている。なお、バッファ３０α，３０βはフリップフロック以外で構成されても良い。バッファ３０α，３０βのそれぞれには、データ処理装置１に入力される欠陥データが書き込み部４によって書き込まれる。またバッファ３０α，３０β内の欠陥データは判定回路５によって読み出される。バッファ３０αに対して欠陥データが書き込まれる際には、バッファ３０βから欠陥データが読み出される。また、バッファ３０βに対して欠陥データが書き込まれる際には、バッファ３０αから欠陥データが読み出される。以後、バッファ３０α，３０βを特に区別する必要がない場合には、それぞれを「バッファ３０」と呼ぶ。

【0042】

各バッファ３０は、例えばＮ個（Ｎは正の整数）の記憶領域を有している。例えばＮ＝１２８である。バッファ３０が有するＮ個の記憶領域には、０から（Ｎ−１）までのアドレスがそれぞれ付与されている。各バッファ３０では、一つの記憶領域には、一つの欠陥画素に対応する欠陥データが記憶される。また各バッファ３０に対して、１ライン分の欠陥データが書き込まれる。以後、バッファ３０の各記憶領域のアドレスを「バッファアドレス」と呼ぶ。また単に「記憶領域」と言えば、バッファ３０の記憶領域を意味する。

【0043】

＜判定回路について＞
判定回路５は、複数のカウンタ５０Ａ，５０Ｂと、複数の判定部５１Ａ，５１Ｂとを備えている。カウンタ５０Ａ及び判定部５１Ａは部分領域１１Ａに対応する回路であって、カウンタ５０Ｂ及び判定部５１Ｂは部分領域１１Ｂに対応する回路である。

【0044】

カウンタ５０Ａ，５０Ｂのそれぞれはアップカウンタである。カウンタ５０Ａ，５０Ｂのそれぞれは、動作クロック信号に同期して、初期値から１つずつカウントアップを行い、カウント値（カウントデータ）を出力する。

【0045】

部分領域１１Ａに対応するカウンタ５０Ａは、部分領域１１Ａの先頭のｘ座標値ｘＡｓｔ（＝０）から、部分領域１１Ａの末尾のｘ座標値ｘＡｅｎｄまで１つずつカウントアップを行う。そして、カウンタ５０Ａは、部分領域１１Ａの末尾のｘ座標値ｘＡｅｎｄまでカウントすると、カウント値ｃｎｔＡがリセットされて、再度、部分領域１１Ａの先頭のｘ座標値ｘＡｓｔから末尾のｘ座標値ｘＡｅｎｄまで１つずつカウントアップを行う。

【0046】

同様に、部分領域１１Ｂに対応するカウンタ５０Ｂは、部分領域１１Ｂの先頭のｘ座標値ｘＢｓｔから、部分領域１１Ｂの末尾のｘ座標値ｘＢｅｎｄまで１つずつカウントアップを行う。そして、カウンタ５０Ｂは、部分領域１１Ｂの末尾のｘ座標値ｘＢｅｎｄまでカウントすると、カウント値ｃｎｔＢがリセットされて、再度、部分領域１１Ｂの先頭のｘ座標値ｘＢｓｔから末尾のｘ座標値ｘＢｅｎｄまで１つずつカウントアップを行う。

【0047】

このように、カウンタ５０Ａからは、部分領域１１Ａを構成する複数の画素のｘ座標値が先頭から順に一つずつ出力される。したがって、カウンタ５０Ａのカウント値ｃｎｔＡは、部分領域１１Ａに属する画素のｘ座標値を示していると言える。カウンタ５０Ａは、部分領域１１Ａに属する画素の画素データがデータ処理装置１（画素欠陥補正部２）に対して入力されるタイミングに応じて、当該画素のｘ座標値を出力する。

【0048】

同様に、カウンタ５０Ｂからは、部分領域１１Ｂを構成する複数の画素のｘ座標値が先頭から順に一つずつ出力される。したがって、カウンタ５０Ｂのカウント値ｃｎｔＢは、部分領域１１Ｂに属する画素のｘ座標値を示していると言える。カウンタ５０Ｂは、部分領域１１Ｂに属する画素の画素データがデータ処理装置１に対して入力されるタイミングに応じて、当該画素のｘ座標値を出力する。

【0049】

本実施の形態では、カウンタ５０Ａが部分領域１１Ａの先頭のｘ座標値ｘＡｓｔをカウントするときには、カウンタ５０Ｂが部分領域１１Ｂの先頭のｘ座標値ｘＢｓｔをカウントする場合を例に挙げて説明するが、カウンタ５０Ａがｘ座標値ｘＡｓｔをカウントするときに、カウンタ５０Ｂがｘ座標値ｘＢｓｔ以外の値をカウントしても良い。以後、カウンタ５０Ａ，５０Ｂを特に区別する必要がないときには、それぞれを「カウンタ５０」と呼ぶ。

【0050】

判定部５１Ａは、カウンタ５０Ａから出力されるカウント値ｃｎｔＡと一致するｘ座標データがバッファ３０内に存在するか否かを判定する。つまり、判定部５１Ａは、現在のカウント値ｃｎｔＡがバッファ３０内の欠陥画素のｘ座標データと一致するか否かを判定する。判定部５１Ａは、カウント値ｃｎｔＡがバッファ３０内の欠陥画素のｘ座標データと一致する場合にはヒット信号ｈｉｔＡを出力する。カウント値ｃｎｔＡは、データ処理装置１に入力される、部分領域１１Ａでの画素データに係る画素のｘ座標値を示していることから、判定部５１Ａは、データ処理装置１に入力される部分領域１１Ａでの画素データが欠陥画素データである場合にヒット信号ｈｉｔＡを出力すると言える。

【0051】

同様に、判定部５１Ｂは現在のカウント値ｃｎｔＢがバッファ３０内の欠陥画素のｘ座標データと一致するか否かを判定する。判定部５１Ｂは、カウント値ｃｎｔＢがバッファ３０内の欠陥画素のｘ座標データと一致する場合にはヒット信号ｈｉｔＢを出力する。つまり、判定部５１Ｂは、データ処理装置１に入力される部分領域１１Ｂでの画素データが欠陥画素データである場合にヒット信号ｈｉｔＢを出力する。

【0052】

判定部５１Ａは、比較部５１０Ａと、読み出し部５１１Ａと、選択回路５１２Ａとを備えている。選択回路５１２Ａは、バッファ選択部７から出力されるリード選択信号ＲＳに基づいて、バッファ３０α，３０βのどちらか一方を選択する。リード選択信号ＲＳは、バッファ３０α，３０βのどちらが現在読み出し対象となっているかを示す信号である。選択回路５１２Ａは、バッファ３０α，３０βのうち、リード選択信号ＲＳが示すバッファ３０、つまり読み出し対象となっているバッファ３０（以後、「読み出しバッファ３０」と呼ぶ）を選択する。リード選択信号ＲＳは、例えば“０”あるいは“１”を示す。リード選択信号ＲＳが“０”を示すときには、読み出しバッファ３０がバッファ３０αであることを意味し、リード選択信号ＲＳが“１”を示すときには、読み出しバッファ３０がバッファ３０βであることを意味する。

【0053】

読み出し部５１１Ａは、バッファアドレスを示すリードポインタｒｐＡを有している。読み出し部５１１Ａは、選択回路５１２Ａが選択する読み出しバッファ３０における、リードポインタｒｐＡが示すバッファアドレスを有する記憶領域に格納されている欠陥データに含まれるｘ座標データを当該記憶領域から読み出す。比較部５１０Ａは、カウンタ５０Ａから出力されるカウント値と、読み出し部５１１Ａから読み出されたｘ座標データとを比較し、両者が一致するとヒット信号ｈｉｔＡを出力する。ヒット信号ｈｉｔＡは、例えば、所定時間だけＨｉｇｈレベルとなる２値信号である。ヒット信号ｈｉｔＡは、現在のカウント値ｃｎｔＡが読み出しバッファ３０内のｘ座標データと一致していることを示している。

【0054】

同様に、判定部５１Ｂは、比較部５１０Ｂと、読み出し部５１１Ｂと、選択回路５１２Ｂとを備えている。選択回路５１２Ｂは、バッファ３０α，３０βのうち、リード選択信号が示すバッファ３０、つまり読み出しバッファ３０を選択する。読み出し部５１１Ｂは、バッファアドレスを示すリードポインタｒｐＢを有している。読み出し部５１１Ｂは、選択回路５１２Ｂが選択する読み出しバッファ３０における、リードポインタｒｐＢが示すバッファアドレスを有する記憶領域に格納されている欠陥データに含まれるｘ座標データを当該記憶領域から読み出す。比較部５１０Ｂは、カウンタ５０Ｂから出力されるカウント値と、読み出し部５１１Ｂから読み出されたｘ座標データとを比較し、両者が一致するとヒット信号ｈｉｔＢを出力する。ヒット信号ｈｉｔＢは、例えば、所定時間だけＨｉｇｈレベルとなる２値信号である。ヒット信号ｈｉｔＢは、現在のカウント値ｃｎｔＢが読み出しバッファ３０内のｘ座標データと一致していることを示している。

【0055】

以後、判定部５１Ａ，５１Ｂを特に区別する必要がないときには、それぞれを「判定部５１」と呼ぶ。判定回路５の動作については後で詳細に説明する。

【0056】

＜出力回路の構成＞
図５は出力回路６の構成を示す図である。図５に示されるように、出力回路６は、複数の出力部６０Ａα，６０Ｂα，６０Ａβ，６０Ｂβと、複数の選択回路６２Ａ，６２Ｂとを備えている。出力部６０Ａα，６０Ｂαはバッファ３０αに対応し、出力部６０Ａβ，６０Ｂβはバッファ３０βに対応している。また、出力部６０Ａα，６０Ａβと選択回路６２Ａは部分領域１１Ａに対応し、出力部６０Ｂα，６０Ｂβと選択回路６２Ｂは部分領域１１Ｂに対応している。

【0057】

出力部６０Ａαは、選択回路６００Ａαと保持回路６０１Ａαとを備えている。選択回路６００Ａαは、バッファ３０αに含まれる複数の記憶領域から、判定部５１ＡでのリードポインタｒｐＡが示すバッファアドレスを有する記憶領域を選択する。そして、選択回路６００Ａαは、選択した記憶領域に格納されている欠陥データ（部分領域１１Ａの欠陥画素についての欠陥データ）に含まれる補正方法特定データを出力する。保持回路６０１Ａαは、ヒット信号ｈｉｔＡが入力されると、選択回路６００Ａαから出力される補正方法特定データを保持して出力する。

【0058】

出力部６０Ｂαは、選択回路６００Ｂαと保持回路６０１Ｂαとを備えている。選択回路６００Ｂαは、バッファ３０αに含まれる複数の記憶領域から、判定部５１ＢでのリードポインタｒｐＢが示すバッファアドレスを有する記憶領域を選択する。そして、選択回路６００Ｂαは、選択した記憶領域に格納されている欠陥データ（部分領域１１Ｂの欠陥画素についての欠陥データ）に含まれる補正方法特定データを出力する。保持回路６０１Ｂαは、ヒット信号ｈｉｔＢが入力されると、選択回路６００Ｂαから出力される補正方法特定データを保持して出力する。

【0059】

出力部６０Ａβは、選択回路６００Ａβと保持回路６０１Ａβとを備えている。選択回路６００Ａβは、バッファ３０βに含まれる複数の記憶領域から、リードポインタｒｐＡが示すバッファアドレスを有する記憶領域を選択する。そして、選択回路６００Ａβは、選択した記憶領域に格納されている欠陥データに含まれる補正方法特定データを出力する。保持回路６０１Ａβは、ヒット信号ｈｉｔＡが入力されると、選択回路６００Ａβから出力される補正方法特定データを保持して出力する。

【0060】

出力部６０Ｂβは、選択回路６００Ｂβと保持回路６０１Ｂβとを備えている。選択回路６００Ｂβは、バッファ３０βに含まれる複数の記憶領域から、リードポインタｒｐＢが示すバッファアドレスを有する記憶領域を選択する。そして、選択回路６００Ｂβは、選択した記憶領域に格納されている欠陥データに含まれる補正方法特定データを出力する。保持回路６０１Ｂβは、ヒット信号ｈｉｔＢが入力されると、選択回路６００Ｂβから出力される補正方法特定データを保持して出力する。

【0061】

以後、出力部６０Ａα，６０Ａβを特に区別する必要がないときには、それぞれを「出力部６０Ａ」と呼ぶ。また、出力部６０Ｂα，６０Ｂβを特に区別する必要がないときには、それぞれを「出力部６０Ｂ」と呼ぶ。

【0062】

選択回路６２Ａは、部分領域１１Ａに対応する出力部６０Ａα，６０Ａβのうち、リード選択信号ＲＳが示す読み出しバッファ３０に対応する出力部６０Ａを選択し、当該出力部６０Ａから出力される補正方法特定データを出力する。つまり、選択回路６２Ａは、リード選択信号ＲＳが“０”を示すときには、バッファ３０αに対応する出力部６０Ａαからの補正方法特定データを出力し、リード選択信号ＲＳが“１”を示すときには、バッファ３０βに対応する出力部６０Ａβからの補正方法特定データを出力する。部分領域１１Ａに対応する選択回路６２Ａからは、当該部分領域１１Ａから得られる欠陥画素データを補正する方法を示す補正方法特定データが出力される。選択回路６２Ａから出力される補正方法特定データを「補正方法特定データ１００Ａ」と呼ぶ。

【0063】

選択回路６２Ｂは、部分領域１１Ｂに対応する出力部６０Ｂα，６０Ｂβのうち、リード選択信号ＲＳが示す読み出しバッファ３０に対応する出力部６０Ｂを選択し、当該出力部６０Ｂから出力される補正方法特定データを出力する。つまり、選択回路６２Ｂは、リード選択信号ＲＳが“０”を示すときには、バッファ３０αに対応する出力部６０Ｂαからの補正方法特定データを出力し、リード選択信号ＲＳが“１”を示すときには、バッファ３０βに対応する出力部６０Ｂβからの補正方法特定データを出力する。部分領域１１Ｂに対応する選択回路６２Ｂからは、当該部分領域１１Ｂから得られる欠陥画素データを補正する方法を示す補正方法特定データが出力される。選択回路６２Ｂから出力される補正方法特定データを「補正方法特定データ１００Ｂ」と呼ぶ。

【0064】

なお、上記の例では、判定回路５が、リードポインタｒｐＡが示すバッファアドレスを有する記憶領域からｘ座標データを取得し、出力回路６が、当該記憶領域から補正方法特定データを取得していたが、当該記憶領域から欠陥データが取得され、その欠陥データに含まれるｘ座標データ及び補正方法特定データが判定回路５及び出力回路６のそれぞれで使用されても良い。

【0065】

＜書き込み部の動作＞
図６は書き込み部４の動作を示すタイミングチャートである。図６は、記憶部３が有するバッファ３０α，３０βのうち、現在書き込み対象となっているバッファ３０（以後、「書き込みバッファ３０」と呼ぶ）に対して書き込み部４が欠陥データを書き込む際の当該書き込み部４の動作が示されている。

【0066】

本実施の形態では、書き込み部４に対しては、欠陥データがラインごとに入力される。また書き込み部４に対しては、ラインごとの欠陥データが、それに対応するラインのｙ座標値が小さいものから順に入力される。さらに書き込み部４に対しては、ラインに含まれる複数の欠陥画素の欠陥データ（当該ラインに対応する複数の欠陥データ）が、それに含まれるｘ座標データ（欠陥画素のｘ座標値）が小さいものから順に動作クロック信号に同期して入力される。

【0067】

例えば、あるラインについて複数の欠陥データが、それに含まれるｘ座標データが小さいもの順から書き込み部４に入力されると、当該あるラインのｙ座標値よりも一つ大きいｙ座標値のラインについての複数の欠陥データが、それに含まれるｘ座標データが小さいもの順から書き込み部４に入力される。以後、説明の対象のラインを「対象ライン」と呼ぶ。

【0068】

図６には、対象ラインについての欠陥データが書き込みバッファ３０に書き込まれる場合の書き込み部４の動作が示されている。図６に示される「入力タイミング」は、対象ラインの欠陥データが書き込み部４に入力されるタイミングを示している。また図６に示される「書き込みタイミング」は、書き込み部４が入力された欠陥データを書き込みバッファ３０に書き込むタイミングを示している。

【0069】

また本実施の形態では、書き込みバッファ３０に対しては、バッファアドレスが小さい記憶領域から順に（バッファアドレス０の記憶領域から順に）、対象ラインの複数の欠陥データが書き込み部４に入力される順で動作クロック信号に同期して書き込まれる。したがって、対象ラインの欠陥データのうち、Ｋ（Ｋは０以上の整数）番目に書き込み部４に入力される欠陥データが、書き込みバッファ３０のバッファアドレスＫの記憶領域に書き込まれる。図６に示される［Ｋ］は、書き込みバッファ３０のバッファアドレスＫの記憶領域に書き込まれる欠陥データを示している。

【0070】

図６に示されるように、書き込み部４は、Ｋ番目の欠陥データが入力されると、その次の（Ｋ＋１）番目の欠陥データが入力されるタイミングで（動作クロック信号の次の立ち上がりで）、Ｋ番目の欠陥データを、書き込みバッファ３０のバッファアドレスＫの記憶領域に書き込む。

【0071】

書き込み部４は、部分領域１１Ａに対応するライトポインタｗｐＡと、部分領域１１Ｂに対応するライトポインタｗｐＢとを有している。書き込み部４は、対象ラインの最初の欠陥データが入力されるタイミングでライトポインタｗｐＡ，ｗｐＢの値を“０”に初期化する。

【0072】

また、書き込み部４は、対象ラインについての欠陥データが入力されると、当該欠陥データに含まれるｘ座標データと、部分領域１１Ｂの先頭のｘ座標値ｘＢｓｔ（図２参照）とを比較し、ｘ座標データがｘ座標値ｘＢｓｔよりも小さければ、当該欠陥データを書き込みバッファ３０に書き込むタイミングで、言い換えれば次の欠陥データが入力されるタイミングで、ライトポインタｗｐＢの値を１つ増加する。一方で、書き込み部４は、ｘ座標データがｘ座標値ｘＢｓｔ以上であると、ライトポインタｗｐＢの現在の値を維持する。本実施の形態では、対象ラインの複数の欠陥データが、それに含まれるｘ座標データが小さいものから順に書き込み部４に入力されることから、欠陥データのｘ座標データがｘ座標値ｘＢｓｔ以上になると、それ以降に入力される欠陥データのｘ座標データは必ずｘ座標値ｘＢｓｔ以上となる。図６の例では、ｐ番目の欠陥データに含まれるｘ座標データがｘ座標値ｘＢｓｔ以上となっており、ライトポインタｗｐＢの値は“ｐ”に維持されている。なお、ライトポインタｗｐＡの値は常に“０”を維持する。

【0073】

書き込み部４が、対象ラインの最後の欠陥データを書き込みバッファ３０に書き込み、対象ラインのすべての欠陥データの書き込みバッファ３０への書き込みが完了すると、判定回路５は、その時点でのライトポインタｗｐＡ，ｗｐＢの値をそれぞれリードポインタｒｐＡ，ｒｐＢの初期値とする。図６の例では、[ｚ]で示される、ｚ番目の欠陥データが、対象ラインの最後の欠陥データとなっており、リードポインタｒｐＡ，ｒｐＢの初期値はそれぞれ“０”及び“ｐ”となる。

【0074】

書き込み部４は、あるライン（「第１のライン」と呼ぶ）の各欠陥データを一方のバッファ３０に対して書き込むと、第１のラインの次のライン（「第２のライン」と呼ぶ）の欠陥データを他方のバッファ３０に書き込む。書き込み部４が、他方のバッファ３０に対して第２のラインの欠陥データを書き込んでいる際には、判定回路５が、一方のバッファ３０から第１のラインの欠陥データを読み出す。書き込み部４が、第２のラインの各欠陥データを他方のバッファ３０に対して書き込むと、第２のラインの次のライン（「第３のライン」と呼ぶ）の欠陥データを一方のバッファ３０に書き込む。書き込み部４が、一方のバッファ３０に対して第３のラインの欠陥データを書き込んでいる際には、判定回路５が、他方のバッファ３０から第２のラインの欠陥データを読み出す。以後、書き込み部４及び判定回路５は同様に動作する。

【0075】

このように、本実施の形態では、一方のバッファ３０に対して書き込まれた、あるラインの欠陥データが、その次のラインの欠陥データが他方のバッファ３０に書き込まれている間に、当該一方のバッファ３０から読み出される。そして、各バッファ３０は、読み出し対象になることと書き込み対象になることとを交互に繰り返す。

【0076】

書き込み部４が以上のように動作することによって、リードポインタｒｐＡの初期値は、部分領域１１Ａに含まれる欠陥画素のうちｘ座標値が最小の欠陥画素、つまり部分領域１１Ａでの先頭の欠陥画素の欠陥データが書き込まれた記憶領域のバッファアドレスを示すことになる。本実施の形態では、書き込み部４に対しては、ラインに含まれる複数の欠陥画素の欠陥データが、それに含まれるｘ座標データが小さいものから順に入力され、さらに書き込みバッファ３０に対しては、バッファアドレスが小さい記憶領域から順に、ラインの複数の欠陥データが書き込み部４に入力される順で書き込まれる。つまり、書き込みバッファ３０に対しては、バッファアドレスが小さい記憶領域から順に、ラインの複数の欠陥データがそれに含まれるｘ座標データが小さいもの順で書き込まれる。したがって、部分領域１１Ａの先頭の欠陥画素の欠陥データは、バッファアドレス０の記憶領域に書き込まれる。図６の例では、リードポインタｒｐＡの初期値は、“０”となっており、部分領域１１Ａの先頭の欠陥画素の欠陥データが書き込まれた記憶領域のバッファアドレスを示している。

【0077】

また、書き込み部４が以上のように動作することによって、リードポインタｒｐＢの初期値は、部分領域１１Ｂに含まれる欠陥画素のうちｘ座標値が最小の欠陥画素、つまり部分領域１１Ｂでの先頭の欠陥画素の欠陥データが書き込まれた記憶領域のバッファアドレスを示すことになる。本実施の形態では、上述のように、書き込みバッファ３０に対しては、バッファアドレスが小さい記憶領域から順に、ラインの複数の欠陥データがそれに含まれるｘ座標データが小さいもの順で書き込まれる。そして、書き込み部４は、部分領域１１Ｂの先頭のｘ座標値ｘＢｓｔ以上のｘ座標データを含む欠陥データが入力されるまで、つまり、部分領域１１Ｂでの先頭の欠陥画素の欠陥データが入力されるまで、ライトポインタｗｐＢを欠陥データが入力されるたびに１つ増加させ、部分領域１１Ｂでの先頭の欠陥画素の欠陥データが入力された以降は、ライトポインタｗｐＢの値を維持している。したがって、１ライン分の欠陥データのバッファ３０への書き込みが完了した時点でのライトポインタｗｐＢの値、つまりリードポインタｒｐＢの初期値は、部分領域１１Ｂの先頭の欠陥画素の欠陥データが書き込まれた記憶領域のバッファアドレスを示すようになる。図６の例では、部分領域１１Ｂでの先頭の欠陥画素の欠陥データは、ｐ番目に入力される欠陥データであって、バッファアドレスｐの記憶領域に書き込まれる。リードポインタｒｐＢの初期値“ｐ”は、部分領域１１Ｂでの先頭の欠陥画素の欠陥データが書き込まれた記憶領域のバッファアドレスを示している。

【0078】

＜判定回路及び出力回路の動作＞
図７は判定回路５の動作を示すタイミングチャートである。図７には、上述の図６の例のように対象ラインの欠陥データが書き込まれたバッファ３０が、読み出し対象となり、当該バッファ３０から欠陥データが読み出される際の判定回路５の動作が示されている。図７での「読み出しデータ（５１Ａ）」は、判定部５１Ａの読み出し部５１１Ａによって読み出しバッファ３０から読み出されるデータを示している。また図７での「読み出しデータ（５１Ｂ）」は、判定部５１Ｂの読み出し部５１１Ｂによって読み出しバッファ３０から読み出されるデータを示している。

【0079】

本実施の形態では、データ処理装置１に対して、ラインの先頭の画素の画素データが入力されるタイミングに応じて、ラインごとに水平同期信号が入力される。水平同期信号は所定期間だけＬｏｗレベルを示す２値信号である。データ処理装置１に対しては、各ラインについて、当該ラインを構成する複数の画素の画素データは水平同期信号に続いて入力される。判定回路５は、データ処理装置１への画素データの入力に同期して（動作クロック信号に同期して）、読み出しバッファ３０から欠陥データを読み出す。

【0080】

図７に示されるように、データ処理装置１に水平同期信号が入力されると、当該水平同期信号の立ち上がりでカウンタ５０Ａ，５０Ｂのカウント値が初期化される。具体的には、カウント値ｃｎｔＡは“０”に初期化され、カウント値ｃｎｔＢは“ｘＢｓｔ”に初期化される。

【0081】

カウンタ５０Ａ，５０Ｂは、カウント値ｃｎｔＡ，ｃｎｔＢを初期化すると、所定タイミングごとに（動作クロック信号の立ち上がりごとに）カウント値ｃｎｔＡ，ｃｎｔＢを１つずつカウントアップする。このとき、カウンタ５０Ａは、部分領域１１Ａに属する画素の画素データがデータ処理装置１に対して入力されるタイミングに応じてカウント値ｃｎｔＡをカウントアップする。これにより、カウンタ５０Ａは、部分領域１１Ａに属する画素の画素データがデータ処理装置１に対して入力されるタイミングに応じて、当該画素のｘ座標値を出力する。一方で、カウンタ５０Ｂは、部分領域１１Ｂに属する画素の画素データがデータ処理装置１に対して入力されるタイミングに応じてカウント値ｃｎｔＢをカウントアップする。これにより、カウンタ５０Ｂは、部分領域１１Ｂに属する画素の画素データがデータ処理装置１に対して入力されるタイミングに応じて、当該画素のｘ座標値を出力する。

【0082】

データ処理装置１に水平同期信号が入力されると、判定部５１Ａでは、読み出し部５１１Ａが、リードポインタｒｐＡの初期値が示すバッファアドレス（０）を有する、読み出しバッファ３０の記憶領域に格納されている欠陥データに含まれるｘ座標データを当該記憶領域から読み出す。つまり、読み出し部５１１Ａは、部分領域１１Ａでの先頭の欠陥画素のｘ座標値を記憶領域から読み出す。図７でのｒｄ[Ｋ]は、バッファアドレスＫの記憶領域から読み出されたｘ座標データを示している。比較部５１０Ａは、カウンタ５０Ａのカウント値ｃｎｔＡの初期値“０”と、読み出し部５１１Ａが読み出したｘ座標データとを比較する。比較部５１０Ａは、両者が一致する場合にはヒット信号ｈｉｔＡを出力する。比較部５１０Ａからヒット信号ｈｉｔＡが出力されると、読み出し部５１１Ａは、当該ヒット信号ｈｉｔＡの立ち下がりでリードポインタｒｐＡの値を１つ増加させる。

【0083】

その後、カウンタ５０Ａのカウント値ｃｎｔＡが１つ増加すると、判定部５１Ａでは、読み出し部５１１Ａが、リードポインタｒｐＡの現在の値が示すバッファアドレスを有する記憶領域に格納されている欠陥データに含まれるｘ座標データを当該記憶領域から読み出す。比較部５１０Ａは、カウント値ｃｎｔＡと、読み出し部５１１Ａが読み出したｘ座標データとを比較する。比較部５１０Ａは、両者が一致する場合にはヒット信号ｈｉｔＡを出力する。比較部５１０Ａからヒット信号ｈｉｔＡが出力されると、読み出し部５１１Ａは、当該ヒット信号ｈｉｔＡの立ち下がりでリードポインタｒｐＡの値を１つ増加させる。以後、判定部５１Ａは、カウント値ｃｎｔＡが１つ増加するたびに同様に動作する。

【0084】

図７の例では、カウント値ｃｎｔＡが“ｘ０”のときに、バッファアドレスｋの記憶領域から読み出されたｘ座標データ（ｒｄ[ｋ]）とカウント値ｃｎｔＡとが一致してヒット信号ｈｉｔＡが出力されている。そして、当該ヒット信号ｈｉｔＡの立ち上がりでリードポインタｒｐＡの値が１つ増加して“ｋ＋１”となっている。判定部５１Ａは、カウント値ｃｎｔＡが“ｘ０＋１”となると、バッファアドレス（ｋ＋１）の記憶領域から読み出されたｘ座標データ（ｒｄ[ｋ＋１]）と“ｘ０＋１”とを比較する。

【0085】

判定部５１Ｂは判定部５１Ａと同様に動作する。データ処理装置１に水平同期信号が入力されると、判定部５１Ｂでは、読み出し部５１１Ｂが、リードポインタｒｐＢの初期値（ｐ）が示すバッファアドレスを有する記憶領域からｘ座標データを読み出す。つまり、読み出し部５１１Ｂは、部分領域１１Ｂでの先頭の欠陥画素のｘ座標値を記憶領域から読み出す。比較部５１０Ｂは、カウント値ｃｎｔＢの初期値“ｘＢｓｔ”と、読み出し部５１１Ｂが読み出したｘ座標データとを比較する。比較部５１０Ｂは、両者が一致する場合にはヒット信号ｈｉｔＢを出力する。比較部５１０Ｂからヒット信号ｈｉｔＢが出力されると、読み出し部５１１Ｂは、当該ヒット信号ｈｉｔＢの立ち下がりでリードポインタｒｐＢの値を１つ増加させる。

【0086】

その後、カウンタ５０Ｂのカウント値ｃｎｔＢが１つ増加すると、判定部５１Ｂでは、読み出し部５１１Ｂが、リードポインタｒｐＢの現在の値が示すバッファアドレスを有する記憶領域からｘ座標データを読み出す。比較部５１０Ｂは、カウント値ｃｎｔＢと、読み出し部５１１Ｂが読み出したｘ座標データとを比較する。比較部５１０Ａは、両者が一致する場合にはヒット信号ｈｉｔＢを出力する。比較部５１０Ｂからヒット信号ｈｉｔＢが出力されると、読み出し部５１１Ｂは、当該ヒット信号ｈｉｔＢの立ち下がりでリードポインタｒｐＢの値を１つ増加させる。以後、判定部５１Ｂは、カウント値ｃｎｔＢが１つ増加するたびに同様に動作する。

【0087】

図７の例では、カウント値ｃｎｔＢが“ｘ１”のときに、バッファアドレスｐの記憶領域から読み出されたｘ座標データ（ｒｄ[ｐ]）とカウント値ｃｎｔＢとが一致してヒット信号ｈｉｔＢが出力されている。そして、当該ヒット信号ｈｉｔＢの立ち上がりでリードポインタｒｐＢの値が１つ増加して“ｐ＋１”となっている。判定部５１Ｂは、カウント値ｃｎｔＢが“ｘ１＋１”となると、バッファアドレス（ｐ＋１）の記憶領域から読み出されたｘ座標データ（ｒｄ[ｐ＋１]）と“ｘ１＋１”とを比較する。

【0088】

比較部５１０Ａからヒット信号ｈｉｔＡが出力されると、出力回路６では、読み出しバッファ３０に接続された出力部６０Ａが、リードポインタｒｐＡが示すバッファアドレスの記憶領域が記憶する欠陥データに含まれる補正方法特定データを出力する。つまり、出力部６０Ａは、カウント値ｃｎｔＡと一致すると判定されたｘ座標データと同じ記憶領域に記憶されている補正方法特定データ、言い換えれば、当該ｘ座標データに関連する補正方法特定データを出力する。この補正方法特定データは選択回路６２Ａから補正方法特定データ１００Ａとして補正部２０Ａに入力される。

【0089】

ここで、ヒット信号ｈｉｔＡは、カウント値ｃｎｔＡと、リードポインタｒｐＡが示すバッファアドレスを有する記憶領域内のｘ座標データとが一致する場合、つまり、カウント値ｃｎｔＡが、部分領域１１Ａの欠陥画素のｘ座標値を示す場合に出力される。そして、カウント値ｃｎｔＡは、画素データがデータ処理装置１に入力されるタイミングに応じて、当該画素データに対応する画素のｘ座標値を示す。したがって、ヒット信号ｈｉｔＡは、部分領域１１Ａの欠陥画素の画素データがデータ処理装置１に入力されるタイミングに応じて出力されることになる。そして、ヒット信号ｈｉｔＡが出力されると、リードポインタｒｐＡが示すバッファアドレスの記憶領域内の補正方法特定データ、つまりカウント値ｃｎｔＡと一致するｘ座標値を有する欠陥画素の画素データの補正方法を示す補正方法特定データが出力されることから、部分領域１１Ａの欠陥画素の画素データが補正部２０Ａに入力されるタイミングに応じて、当該画素データの補正方法を示す補正方法特定データ１００Ａが補正部２０Ａに入力される。したがって、補正部２０Ａには、部分領域１１Ａの欠陥画素データが入力されるとともに、当該欠陥画素データの補正方法を示す補正方法特定データ１００Ａが入力される。よって、補正部２０Ａは、入力される部分領域１１Ａの欠陥画素データを、それに対応する補正方法で適切に補正することができる。

【0090】

同様にして、比較部５１０Ｂからヒット信号ｈｉｔＢが出力されると、出力回路６では、読み出しバッファ３０に接続された出力部６０Ｂが、リードポインタｒｐＢが示すバッファアドレスの記憶領域が記憶する欠陥データに含まれる補正方法特定データを出力する。この補正方法特定データは選択回路６２Ｂから画素欠陥補正部２に入力される。出力回路６からは、部分領域１１Ｂの欠陥画素の画素データがデータ処理装置１に入力されるタイミングに応じて、当該画素データの補正方法を示す補正方法特定データが出力される。したがって、画素欠陥補正部２には、部分領域１１Ｂの欠陥画素データが入力されるとともに、当該欠陥画素データの補正方法を示す補正方法特定データが入力される。よって、画素欠陥補正部２は、入力される部分領域１１Ｂの欠陥画素データを、それに対応する補正方法で適切に補正することができる。図７の例では、カウント値ｃｎｔＢが“ｘ１”を示すときにヒット信号ｈｉｔＢが出力されていることから、画素欠陥補正部２には、部分領域１１Ｂに属する、ｘ座標値が“ｘ１”である欠陥画素の画素データが入力されるとともに、当該画素データの補正方法を示す補正方法特定データ１００Ｂ（リードポインタｒｐＢが示すバッファアドレスｐの記憶領域内の補正方法特定データ）が入力される。

【0091】

このように、本実施の形態では、入力されるデータがバッファ３０内のデータと一致するか否かを判定する判定部５１に対して、ラインの部分領域１１を構成する複数の画素についてのｘ座標値（カウント値）が昇順でカウンタ５０から入力される。つまり、判定部５１に対して、画素に関連する複数の入力データ（ｘ座標値）が所定の規則（昇順）に基づく順序で入力される。また、バッファ３０は、部分領域１１を構成する複数の画素についてのｘ座標値のうち、当該複数の画素に含まれる少なくとも一つの欠陥画素のｘ座標値（ｘ座標データ）を記憶している。つまり、バッファ３０は、判定部５１に入力される複数の入力データの少なくとも一部と一致する複数のデータを記憶している。そして、判定部５１は、バッファ３０からｘ座標値を昇順で読み出している。つまり、判定部５１は、入力データが入力される際の規則と同じ規則に基づく順序でバッファ３０からデータを読み出している。判定部５１は、バッファ３０から読み出したｘ座標データ（ｘ座標値）と、カウンタ５０から入力されるカウント値（ｘ座標値）とを比較し、両者が一致しないときには、当該ｘ座標データと、カウンタ５０から次に入力されるカウント値（ｘ座標値）とを比較する。一方で、判定部５１は、両者が一致するときには、バッファ３０から読み出した次のｘ座標データ（図７の例では、バッファアドレス（ｋ＋１）あるいはバッファアドレス（ｐ＋１）の記憶領域内のｘ座標データ）と、カウンタ５０から次に入力されるカウント値（図７の例では、“ｘ０＋１”あるいは“ｘ１＋１”）とを比較する。

【0092】

ここで、判定部５１は、本実施の形態とは異なり、カウンタ５０から入力されるカウント値と、バッファ３０内のすべてのｘ座標データとを比較することによって、当該カウント値がバッファ３０内のｘ座標データと一致するか否かを判定することができる。しかしながら、この場合には、判定部５１は、カウンタ５０からカウント値が入力されるたびに（カウンタ５０のカウント値が変化するたびに）、当該カウント値とバッファ３０内のすべてのｘ座標データとを比較する必要があり、処理時間の増大あるいは回路構成の複雑化を招くことになる。特に、１ライン分の画素数が多い場合には、この問題は顕著になる。

【0093】

これに対して、本実施の形態では、判定部５１にカウンタ５０からデータが順に入力される際の規則（上記の例では昇順）と同じ規則に基づく順序でバッファ３０からｘ座標データが読み出されることから、判定部５１は、カウンタ５０からのカウント値と、バッファ３０から読み出された一つのｘ座標データとを比較するだけで、当該カウント値がバッファ３０内のｘ座標データと一致するか否か、つまり、当該カウント値と一致するｘ座標データがバッファ３０内に存在するか否かを判定することができる。本実施の形態では、カウント値が、バッファ３０から読み出された一つのｘ座標データと一致しないときには、当該カウント値がバッファ３０内のｘ座標データと一致しないことになり、カウント値が、バッファ３０から読み出された一つのｘ座標データと一致するときには、当該カウント値がバッファ３０内のｘ座標データと一致することになる。つまり、カウント値が、バッファ３０から読み出された一つのｘ座標データと一致しないときには、当該カウント値と一致するｘ座標データがバッファ３０内に存在しないことになり、カウント値が、バッファ３０から読み出された一つのｘ座標データと一致するときには、当該カウント値と一致するｘ座標データがバッファ３０内に存在することになる。よって、判定部５１は、カウント値とバッファ３０内のすべてのｘ座標データとを比較することなく、当該カウント値がバッファ３０内のｘ座標データと一致するか否かを簡単に判定することができる。よって、処理時間の減少あるいは回路構成の簡素化が可能となる。

【0094】

また本実施の形態では、上述のように、書き込みバッファ３０に対しては、バッファアドレスが小さい記憶領域から順に、ラインの複数の欠陥データがそれに含まれるｘ座標データが小さいもの順で書き込まれる。そして、判定部５１Ａは、バッファ３０に記憶されている、部分領域１１Ａに含まれる複数の欠陥画素のｘ座標データを昇順で読み出している。したがって、バッファ３０における、部分領域１１Ａに含まれる複数の欠陥画素のｘ座標データをそれぞれ記憶する複数の記憶領域のバッファアドレスを昇順に見ていった際には、当該複数の欠陥画素のｘ座標データは、判定部５１Ａによって読み出される順に並んでいる。

【0095】

図８は、バッファ３０に記憶されている、部分領域１１Ａに含まれる複数の欠画素のｘ座標データの一例を示す図である。図８の例では、バッファ３０における、バッファアドレス０からバッファドレスｓの複数の記憶領域３００Ｍに、部分領域１１Ａに含まれる複数の欠陥画素のｘ座標データがそれぞれ記憶されている。当該複数の記憶領域３００Ｍのバッファアドレスを昇順に見ていった際には、当該複数の記憶領域３００Ｍがそれぞれ記憶する複数のｘ座標データは昇順、つまり判定部５１Ａによって読み出される順に並んでいる。

【0096】

このように、本実施の形態では、バッファ３０における、部分領域１１Ａに含まれる複数の欠陥画素のｘ座標データをそれぞれ記憶する複数の記憶領域のバッファアドレスを昇順に見ていった際には、当該複数の欠陥画素のｘ座標データは、判定部５１Ａによって読み出される順に並んでいるため、判定部５１Ａは、読み出し対象の記憶領域のバッファアドレスを示すリードポインタｒｐＡを次の値に増加させるだけで（上記の例では＋１するだけで）バッファ３０から次のｘ座標データを読み出すことができる。よって、リードポインタｒｐＡの制御が簡単となる。

【0097】

同様に、バッファ３０における、部分領域１１Ｂに含まれる複数の欠陥画素のｘ座標データをそれぞれ記憶する複数の記憶領域のバッファアドレスを昇順に見ていった際には、当該複数の欠陥画素のｘ座標データは、判定部５１Ｂによって読み出される順に並んでいる。よって、判定部５１Ｂは、リードポインタｒｐＢを次の値に増加させるだけでバッファ３０から次のｘ座標データを読み出すことができる。よって、リードポインタｒｐＢの制御が簡単となる。

【0098】

また本実施の形態では、判定部５１Ａと判定部５１Ｂには、カウンタ５０Ａのカウント値ｃｎｔＡとカウンタ５０Ｂのカウント値ｃｎｔＢとが並列的に入力されることから、判定部５１Ａと判定部５１Ｂは並列的に動作することができる。よって、処理時間を短くすることができる。

【0099】

また本実施の形態では、出力部６０Ａと出力部６０Ｂが並列的に動作することから、処理時間を短くすることができる。

【0100】

また本実施の形態では、判定部５１に入力される入力データがカウンタ５０によって生成されているため、カウンタ５０の初期値を調整することによって、あるいはカウンタ５０のカウント開始タイミングを調整することによって、出力回路６から補正方法特定データを補正部２０に入力するタイミングを簡単に調整することができる。

【0101】

ここで、補正部２０においては、そこで使用される補正方法によっては、欠陥画素データが入力されてから数クロック経過した後に、当該欠陥画素データの方法を示す補正方法特定データが必要となることがある。このような場合に、補正部２０に対して、欠陥画素データが入力されるタイミングと同じタイミングで、当該欠陥画素データの補正方法を示す補正方法特定データが出力回路６から出力される場合には、補正部２０において、当該補正方法特定データをしばらく保持する回路を設ける必要がある。

【0102】

本実施の形態では、カウンタ５０の初期値を調整することによって、あるいはカウンタ５０のカウント開始タイミングを調整することによって、出力回路６から補正方法特定データを補正部２０に入力するタイミングを簡単に調整することができることから、補正部２０において、補正方法特定データをしばらく保持する回路を設ける場合と比較して、回路構成を簡素化することができる。上述の図７の例において、例えばカウンタ５０Ａのカウント値ｃｎｔＡの初期値を“−２”に設定すると、カウンタ５０Ａが２つカウントする時間（２クロック分）だけ、補正方法特定データ１００Ａを補正部２０Ａに入力するタイミングを遅らせることができる。また、カウンタ５０Ａを、水平同期信号の代わりに、当該水平同期信号よりも後に発生する信号でリセットすることによって、補正方法特定データ１００Ａを補正部２０Ａに入力するタイミングを遅らせることができる。

【0103】

なお、上記の例では、水平同期信号の立ち上がりで各カウンタ５０のカウント値が初期化されていたが、各カウンタ５０のカウント値は他のタイミングで初期化されても良い。また、カウンタ５０Ａ，５０Ｂのカウント値ｃｎｔＡ，ｃｎｔＢは互いに異なるタイミングで初期化されても良い。

【0104】

また、バッファ３０のレイテンシが大きく、バッファ３０の記憶領域からすぐにデータを読み出すことができない場合には、リードポイントｒｐＡ，ｒｐＢが現在示すバッファアドレスを有する記憶領域からデータを読み出すだけではなく、リードポインタｒｐＡ，ｒｐＢがそれよりも後に示すバッファアドレスを有する少なくとも一つの記憶域からもデータを事前に読み出しておくことが望ましい。これにより、リードポインタｒｐＡ，ｒｐＢが現在示すバッファアドレスを有する記憶領域からのｘ座標データとカウンタ５０のカウント値とが一致した場合に、次のカウント値と、リードポインタｒｐＡ，ｒｐＢが次に示すバッファアドレスを有する記憶領域からのｘ座標データとをすぐに比較することが可能となる。

【0105】

＜各種変形例＞
＜第１変形例＞
上述のように、判定部５１は、バッファ３０から読み出したｘ座標データとカウンタ５０のカウント値とが一致するときには、バッファ３０から読み出した次のｘ座標データとカウンタ５０からの次のカウント値とを比較する。バッファ３０から読み出した次のｘ座標データを参照すれば、カウンタ５０があとどの程度カウントすれば、カウンタ５０のカウント値と、当該次のｘ座標データとが一致するかを特定することができる。

【0106】

例えば、バッファ３０から読み出されたｘ座標データ及びカウンタ５０Ａのカウント値ｃｎｔＡがともに“１００”であって、両者が一致するとき、バッファ３０から読み出された次のｘ座標データが“２００”であるとする。この場合には、カウンタ５０Ａがあと“１００”カウントすると、カウンタ５０Ａのカウント値ｃｎｔＡと、当該次のｘ座標データである“２００”とが一致する。つまり、この場合には、バッファ３０から読み出したｘ座標データとカウンタ５０Ａのカウント値ｃｎｔＡとが一致してから、カウンタ５０Ａがあと“１００”カウントするまでは、補正部２０Ａには、部分領域１１Ａの欠陥画素データの補正で使用される新たな補正方法特定データが入力されず、補正部２０Ａでは画素欠陥補正が行われない。補正部２０Ａにおいて、画素欠陥補正が行われないときには、消費電力を低減するために、補正部２０Ａの動作を停止することができる。

【0107】

そこで、本変形例では、判定部５１がバッファ３０から読み出したｘ座標値データとカウンタ５０のカウント値とが一致する場合に当該バッファ３０から次のｘ座標値データを読み出したときに、当該次のｘ座標値データに基づいて、当該カウンタ５０が対応する部分領域１１の欠陥画素データを補正する補正部２０の動作を停止するか否かを決定する。図９は本変形例に係るデータ処理装置１の一部の構成を示す図である。本変形例に係るデータ処理装置１は、図１及び３に示される実施の形態に係るデータ処理装置１において、画素欠陥補正部２の動作を制御する動作制御部８がさらに設けられたものである。動作制御部８は、補正部２０Ａ，２０Ｂの動作をそれぞれ制御する制御部８０Ａ，８０Ｂを備えている。制御部８０Ａ，８０Ｂを特に区別する必要がないときには、それぞれを「制御部８０」と呼ぶ。

【0108】

制御部８０Ａは、判定部５１Ａが読み出しバッファ３０から読み出したｘ座標データとカウンタ５０Ａのカウント値ｃｎｔＡとが一致する場合に読み出しバッファ３０から次のｘ座標データを読み出したときに、当該次のｘ座標データに基づいて補正部２０Ａの動作を停止するか否かを決定する。

【0109】

具体的には、制御部８０Ａは、判定部５１Ａが、読み出しバッファ３０から読み出したｘ座標データとカウンタ５０Ａの現在のカウント値ｃｎｔＡとが一致する場合に読み出しバッファ３０から次のｘ座標データを読み出すと、当該次のｘ座標データから現在のカウント値ｃｎｔＡを差し引いて、それらの間の差分値を求める。そして、制御部８０Ａは、求めた差分値がしきい値よりも大きい場合には、つまり、当該次のｘ座標データとカウント値ｃｎｔＡとが一致するまである程度時間があるときには、補正部２０Ａの動作を停止することを決定して、補正部２０Ａの動作を停止する。このとき、制御部８０Ａは、補正部２０Ａの動作を再開する再開タイミングを、当該次のｘ座標データに基づいて決定する。制御部８０Ａは、例えば、カウント値ｃｎｔＡが当該次のｘ座標データと一致するタイミングよりも数クロック前を再開タイミングとする。制御部８０Ａは、再開タイミングになると、補正部２０Ａの動作を再開する。

【0110】

一方で、制御部８０Ａは、求めた差分値がしきい値以下の場合には、つまり、当該次のｘ座標データとカウント値ｃｎｔＡとが一致するまであまり時間がないときには、補正部２０Ａの動作の停止を行わない。

【0111】

同様に、制御部８０Ｂは、判定部５１Ｂが読み出しバッファ３０から読み出したｘ座標データとカウンタ５０Ｂのカウント値ｃｎｔＢとが一致する場合に読み出しバッファ３０から次のｘ座標データを読み出したときに、当該次のｘ座標データに基づいて補正部２０Ｂの動作を停止するか否かを決定する。

【0112】

補正部２０の動作の停止は、例えば、補正部２０への動作クロック信号の供給を停止することによって行われる。補正部２０の動作の停止は、補正部２０への動作クロック信号の供給を停止する方法以外の方法で行っても良い。

【0113】

このように、本変形例では、制御部８０は、判定部５１がバッファ３０から読み出したｘ座標データとカウンタ５０のカウント値とが一致する場合に当該バッファ３０から次のｘ座標データを読み出したときに、当該次のｘ座標データに基づいて、当該カウンタ５０が対応する部分領域１１の欠陥画素データを補正する補正部２０の動作を停止するか否かを決定するため、当該補正部２０での処理に影響を与えることなく消費電力を低減することができる。

【0114】

＜第２変形例＞
上記の例では、図２に示されるように、各ライン１０を２つの部分領域１１Ａ，１１Ｂに分割していたが、各ライン１０を３つ以上の部分領域に分割しても良い。この場合には、当該３つ以上の部分領域についての欠陥画素データに対する補正処理が並列的に実行される。以下に、一例として、各ライン１０が３つの部分領域に分割される場合のデータ処理装置１の構成及び動作について説明する。

【0115】

図１０は各ライン１０が３つの部分領域１１Ａ，１１Ｂ，１１Ｃに分割されている様子を示す図である。本変形例に係る部分領域１１Ａ，１１Ｂの大きさは、図２に示される部分領域１１Ａ，１１Ｂの大きさとは異なっている。

【0116】

図１０に示されるように、１つのライン１０は、先頭の画素を含む部分領域１１Ａと、先頭の画素と最後の画素との間の画素を含む部分領域１１Ｂと、最後の画素を含む部分領域１１Ｃとに分割されている。部分領域１１Ａと部分領域１１Ｂとは部分的に重複している。また部分領域１１Ｂと部分領域１１Ｃとは部分的に重複している。部分領域１１Ａの先頭及び末尾のｘ座標値をそれぞれｘＡｓｔ及びｘＡｅｎｄとし、部分領域１１Ｂの先頭及び末尾のｘ座標値をそれぞれｘＢｓｔ及びｘＢｅｎｄとし、部分領域１１Ｃの先頭及び末尾のｘ座標値をそれぞれｘＣｓｔ及びｘＣｅｎｄとすると、以下の式（４）〜（９）が成立する。なお、ｘＡｓｔ＝０である。

【0117】

ｘＡｓｔ＜ｘＢｓｔ ・・・（４）
ｘＡｅｎｄ＞ｘＢｓｔ ・・・（５）
ｘＡｅｎｄ＜ｘＢｅｎｄ ・・・（６）
ｘＢｓｔ＜ｘＣｓｔ ・・・（７）
ｘＢｅｎｄ＞ｘＣｓｔ ・・・（８）
ｘＢｅｎｄ＜ｘＣｅｎｄ ・・・（９）
ここで、１ライン１０における第１基準点のｘ座標値をｘｒｅｆ１（ｘＢｓｔ＜ｘｒｅｆ１＜ｘＡｅｎｄ）とし、１ライン１０における第２基準点のｘ座標値をｘｒｅｆ２（ｘＣｓｔ＜ｘｒｅｆ２＜ｘＢｅｎｄ）とすると、ｘＢｓｔ−ｘｒｅｆ１＝ｘｒｅｆ１−ｘＡｅｎｄ、ｘＣｓｔ−ｘｒｅｆ２＝ｘｒｅｆ２−ｘＢｅｎｄとなっている。以後、部分領域１１Ａにおける、ｘｒｅｆ１からｘＡｅｎｄまでの部分を「拡張部分１１０Ａ」と呼ぶ。部分領域１１Ｂにおける、ｘＢｓｔからｘｒｅｆ１までの部分を「前方拡張部分１１０Ｂ１」と呼ぶ。部分領域１１Ｂにおける、ｘｒｅｆ２からｘＢｅｎｄまでの部分を「後方拡張部分１１０Ｂ２」と呼ぶ。部分領域１１Ｃにおける、ｘＣｓｔからｘｒｅｆ２までの部分を「拡張部分１１０Ｃ」と呼ぶ。

【0118】

このように、本変形例は、部分領域１１Ａは拡張部分１１０Ａを有していることから、部分領域１１Ａにおいて第１基準点よりも少し前方に存在する欠陥画素の画素データを、拡張部分１１０Ａの画素の画素データを用いて補正することができる。また、部分領域１１Ｂにおいて第１基準点よりも少し後方に存在する欠陥画素の画素データを、前方拡張部分１１０Ｂ１の画素の画素データを用いて補正することができる。また、部分領域１１Ｂにおいて第２基準点よりも少し前方に存在する欠陥画素の画素データを、後方拡張部分１１０Ｂ２の画素の画素データを用いて補正することができる。そして、部分領域１１Ｃにおいて第２基準点よりも少し後方に存在する欠陥画素の画素データを、拡張部分１１０Ｃの画素の画素データを用いて補正することができる。

【0119】

本変形例に係るデータ処理装置１には、部分領域１１Ａを構成する複数の画素の画素データが、ｘ座標値の小さいものから順に１つずつ入力される。また、データ処理装置１には、部分領域１１Ｂを構成する複数の画素の画素データが、ｘ座標値の小さいものから順に１つずつ入力される。また、データ処理装置１には、部分領域１１Ｃを構成する複数の画素の画素データが、ｘ座標値の小さいものから順に１つずつ入力される。そして、データ処理装置１には、部分領域１１Ａに属する１つの画素の画素データと、部分領域１１Ｂに属する１つの画素の画素データと、部分領域１１Ｃに属する１つの画素の画素データとが並列的に入力される。

【0120】

具体的には、データ処理装置１には、動作クロック信号のある立ち上がりにおいて、部分領域１１Ａのある画素の画素データと、部分領域１１Ｂのある画素の画素データと、部分領域１１Ｃのある画素の画素データとが並列的に入力され、動作クロック信号の次の立ち上がりにおいて、部分領域１１Ａの次の画素の画素データと、部分領域１１Ｂの次の画素の画素データと、部分領域１１Ｃの次の画素の画素データとが並列的に入力される。以後、同様にして、データ処理装置１には、部分領域１１Ａに属する１つの画素の画素データと、部分領域１１Ｂに属する１つの画素の画素データと、部分領域１１Ｃに属する１つの画素の画素データとが並列的に入力される。

【0121】

このように、本変形例では、データ処理装置１には、部分領域１１Ａから得られる画素データと、部分領域１１Ｂから得られる画素データと、部分領域１１Ｃから得られる画素データとが並列的に入力される。本変形例では、画素欠陥補正部２は、部分領域１１Ａから得られる欠陥画素データに対する補正と、部分領域１１Ｂから得られる欠陥画素データに対する補正と、部分領域１１Ｃから得られる欠陥画素データに対する補正とを並列的に行う。これにより、処理時間がさらに短縮する。以後、部分領域１１Ａ，１１Ｂ，１１Ｃを特に区別する必要がない場合には、それぞれを「部分領域１１」と呼ぶ。

【0122】

＜本変形例に係る画素欠陥補正部の構成＞
図１１は本変形例に係る画素欠陥補正部２の構成を示す図である。本変形例に係る画素欠陥補正部２は、図３に示される画素欠陥補正部２において、部分領域１１Ｃの画素データを処理する回路をさらに設けたものである。具体的には、画素欠陥補正部２には、補正部２０Ｃ、調整部２１Ｃ、選択回路２２Ｃ及び削除部２３Ｃがさらに設けられている。

【0123】

補正部２０Ｃは、出力回路６から出力される後述の補正方法特定データ１００Ｃが示す補正方法を用いて、部分領域１１Ｃから得られる欠陥画素データの補正を行う。調整部２１Ｃは、部分領域１１Ｃから得られる画素データを所定時間だけ遅延させて出力する。選択回路２２Ｃは、データ処理装置１に部分領域１１Ｃから得られた欠陥画素データが入力されるときには、補正部２０Ｃから出力される、補正後の当該欠陥画素データを出力する。一方で、選択回路２２Ｃは、データ処理装置１に部分領域１１Ｃから得られた正常画素データが入力されるときには、調整部２１Ｃから出力される当該正常画素データを出力する。

【0124】

削除部２３Ｃは、選択回路２２Ｃから出力される、部分領域１１Ｃを構成する複数の画素にそれぞれ対応する複数の画素データ（補正後の欠陥画素データも含む）のうち、拡張部分１１０Ｃに含まれる複数の画素の画素データを削除し、残りの複数の画素データを出力する。これにより、削除部２３Ｃからは、１ラインの第２基準点ｘｒｅｆ２よりも後方の画素データが出力される。また本変形例に係る削除部２３Ｂは、上記の削除部２３Ｂとは異なり、選択回路２２Ｂから出力される、部分領域１１Ｂを構成する複数の画素にそれぞれ対応する複数の画素データ（補正後の欠陥画素データも含む）のうち、前方拡張部分１１０Ｂ１と後方拡張部分１１０Ｂ２に含まれる複数の画素の画素データを削除し、残りの複数の画素データを出力する。これにより、削除部２３Ｂからは、１ラインの第１基準点ｘｒｅｆ１から第２基準点ｘｒｅｆ２までの画素データが出力される。なお、削除部２３Ａからは、１ラインの第１基準点ｘｒｅｆ１よりも前方の画素データが出力される。

【0125】

削除部２３Ａから、あるラインの第１基準点ｘｒｅｆ１よりも前方の画素データが出力される際には、削除部２３Ｂから、当該あるラインの第１基準点ｘｒｅｆ１から第２基準点ｘｒｅｆ２までの画素データが出力され、削除部２３Ｃから、当該あるラインの第２基準点ｘｒｅｆ２よりも後方の画素データが出力される。これにより、データ処理装置１からは、１ライン分の画素データが出力される。

【0126】

なお、画素欠陥補正部２には削除部２３Ａ，２３Ｂ，２３Ｃが設けられなくても良い。この場合には、画素欠陥補正部２よりも後段において、拡張部分１１０Ａに含まれる複数の画素の画素データと、前方拡張部分１１０Ｂ１に含まれる複数の画素の画素データと、後方拡張部分１１０Ｂ２に含まれる複数の画素の画素データと、拡張部分１１０Ｃに含まれる複数の画素の画素データとが削除される。以後、補正部２０Ａ，２０Ｂ，２０Ｃを特に区別する必要がないときには、それぞれを「補正部２０」と呼ぶ。

【0127】

＜本変形例に係る判定回路の構成＞
図１２は本変形例に係る判定回路５の構成を示す図である。本変形例に係る判定回路５は、図４に示される判定回路５において、部分領域１１Ｃに対応するカウンタ５０Ｃ及び判定部５１Ｃをさらに設けたものである。

【0128】

カウンタ５０Ｃは、アップカウンタであって、動作クロック信号に同期して、初期値から１つずつカウントアップを行い、カウント値ｃｎｔＣを出力する。カウンタ５０Ｃは、部分領域１１Ｃの先頭のｘ座標値ｘＣｓｔから、部分領域１１Ｃの末尾のｘ座標値ｘＣｅｎｄまで１つずつカウントアップを行う。そして、カウンタ５０Ｃは、部分領域１１Ｃの末尾のｘ座標値ｘＣｅｎｄまでカウントすると、カウント値ｃｎｔＣがリセットされて、再度、部分領域１１Ｃの先頭のｘ座標値ｘＣｓｔから末尾のｘ座標値ｘＣｅｎｄまで１つずつカウントアップを行う。カウンタ５０Ｃは、部分領域１１Ｃに属する画素の画素データがデータ処理装置１に対して入力されるタイミングに応じて、当該画素のｘ座標値を出力する。以後、カウンタ５０Ａ，５０Ｂ，５０Ｃを特に区別する必要がないときには、それぞれを「カウンタ５０」と呼ぶ。

【0129】

判定部５１Ａは、現在のカウント値ｃｎｔＣがバッファ３０内のｘ座標データと一致するか否かを判定する。判定部５１Ｃは、カウント値ｃｎｔＣがバッファ３０内のｘ座標データと一致する場合にはヒット信号ｈｉｔＣを出力する。カウント値ｃｎｔＣは、データ処理装置１に入力される、部分領域１１Ｃでの画素データに係る画素のｘ座標値を示していることから、判定部５１Ｃは、データ処理装置１に入力される部分領域１１Ｃでの画素データが欠陥画素データである場合にヒット信号ｈｉｔＣを出力すると言える。

【0130】

判定部５１Ｃは、上記の判定部５１Ｂ，５１Ｃと同様の構成を有している。判定部５１Ｃは、バッファ選択部７から出力されるリード選択信号ＲＳに基づいて、バッファ３０α，３０βのうちの読み出しバッファ３０を選択する。

【0131】

判定部５１Ｃは、バッファアドレスを示すリードポインタｒｐＣを有している。判定部５１Ｃは、選択した読み出しバッファ３０における、リードポインタｒｐＣが示すバッファアドレスを有する記憶領域に格納されている欠陥データに含まれるｘ座標データを当該記憶領域から読み出す。そして、判定部５１Ｃは、カウンタ５０Ｃから出力されるカウント値ｃｎｔＣと、読み出しバッファ３０から読み出したｘ座標データとを比較し、両者が一致するとヒット信号ｈｉｔＣを出力する。ヒット信号ｈｉｔＣは、例えば、所定時間だけＨｉｇｈレベルとなる２値信号である。ヒット信号ｈｉｔＣは、現在のカウント値ｃｎｔＣが読み出しバッファ３０内のｘ座標データと一致していることを示している。以後、判定部５１Ａ，５１Ｂ，５１Ｃを特に区別する必要がないときには、それぞれを「判定部５１」と呼ぶ。

【0132】

＜本変形例に係る出力回路の構成について＞
図１３は本変形例に係る出力回路６の構成を示す図である。図１３に示されるように、本変形例に係る出力回路６は、図５に示される出力回路６において、部分領域１１Ｃに対応する出力部６０Ｃα，６０Ｃβ及び選択回路６２Ｃをさらに設けたものである。

【0133】

出力部６０Ｃα，６０Ｃβは、上記の出力部６０Ａα等と同様の構成を有している。出力部６０Ｃαは、バッファ３０αに含まれる複数の記憶領域から、判定部５１ＣでのリードポインタｒｐＣが示すバッファアドレスを有する記憶領域を選択する。そして、出力部６０Ｃαは、ヒット信号ｈｉｔＣが入力されると、選択した記憶領域に格納されている欠陥データ（部分領域１１Ｃの欠陥画素についての欠陥データ）に含まれる補正方法特定データを出力する。出力部６０Ｃβは、バッファ３０βに含まれる複数の記憶領域から、リードポインタｒｐＣが示すバッファアドレスを有する記憶領域を選択する。そして、出力部６０Ｃβは、ヒット信号ｈｉｔＣが入力されると、選択した記憶領域に格納されている欠陥データに含まれる補正方法特定データを出力する。以後、出力部６０Ｃα，６０Ｃβを特に区別する必要がないときには、それぞれを「出力部６０Ｃ」と呼ぶ。

【0134】

選択回路６２Ｃは、部分領域１１Ｃに対応する出力部６０Ｃα，６０Ｃβのうち、リード選択信号ＲＳが示す読み出しバッファ３０に対応する出力部６０Ｃを選択し、当該出力部６０Ｃから出力される補正方法特定データを出力する。つまり、選択回路６２Ｃは、リード選択信号ＲＳが“０”を示すときには、バッファ３０αに対応する出力部６０Ｃαからの補正方法特定データを出力し、リード選択信号ＲＳが“１”を示すときには、バッファ３０βに対応する出力部６０Ｃβからの補正方法特定データを出力する。部分領域１１Ｃに対応する選択回路６２Ｃからは、当該部分領域１１Ｃから得られる欠陥画素データを補正する方法を示す補正方法特定データが出力される。選択回路６２Ｃから出力される補正方法特定データを「補正方法特定データ１００Ｃ」と呼ぶ。

【0135】

＜本変形例に係る書き込み部の動作＞
図１４は本変形例に係る書き込み部４の動作を示すタイミングチャートである。図１４には、対象ラインについての欠陥データが書き込みバッファ３０に書き込まれる場合の書き込み部４の動作が示されている。以下では、図１４に示される動作について上述の図６と相違する点だけを説明する。

【0136】

書き込み部４は、ライトポインタｗｐＡ，ｗｐＢだけではなく、部分領域１１Ｃに対応するライトポインタｗｐＣを有している。書き込み部４は、対象ラインの最初の欠陥データが入力されるタイミングでライトポインタｗｐＣの値を“０”に初期化する。

【0137】

書き込み部４は、対象ラインについての欠陥データが入力されると、当該欠陥データに含まれるｘ座標データと、部分領域１１Ｃの先頭のｘ座標値ｘＣｓｔとを比較し、ｘ座標データがｘ座標値ｘＣｓｔよりも小さければ、当該欠陥データを書き込みバッファ３０に書き込むタイミングで、ライトポインタｗｐＣの値を１つ増加する。一方で、書き込み部４は、ｘ座標データがｘ座標値ｘＣｓｔ以上であると、ライトポインタｗｐＣの現在の値を維持する。対象ラインの複数の欠陥データが、それに含まれるｘ座標データが小さいものから順に書き込み部４に入力されることから、欠陥データのｘ座標データがｘ座標値ｘＣｓｔ以上になると、それ以降に入力される欠陥データのｘ座標データは必ずｘ座標値ｘＣｓｔ以上となる。図１４の例では、ｑ番目の欠陥データに含まれるｘ座標データがｘ座標値ｘＣｓｔ以上となっており、ライトポインタｗｐＣの値は“ｑ”に維持されている。

【0138】

書き込み部４が、対象ラインの最後の欠陥データを書き込みバッファ３０に書き込み、対象ラインのすべての欠陥データの書き込みバッファ３０への書き込みが完了すると、判定回路５は、その時点でのライトポインタｗｐＣの値をリードポインタｒｐＣの初期値とする。図１４の例では、[ｚ]で示される、ｚ番目の欠陥データが、対象ラインの最後の欠陥データとなっており、リードポインタｒｐＣの初期値は“ｑ”となる。リードポインタｒｐＣの初期値は、部分領域１１Ｃに含まれる欠陥画素のうちｘ座標値が最小の欠陥画素、つまり部分領域１１Ｃでの先頭の欠陥画素の欠陥データが書き込まれた記憶領域のバッファアドレスを示す。

【0139】

＜本変形例に係る判定回路及び出力回路の動作について＞
図１５は本変形例に係る判定回路５の動作を示すタイミングチャートである。図１５には、上述の図１４の例のように対象ラインの欠陥データが書き込まれたバッファ３０が読み出し対象となり、当該バッファ３０から欠陥データが読み出される際の判定回路５の動作が示されている。図１５での「読み出しデータ（５１Ｃ）」は、判定部５１Ｃによって読み出しバッファ３０から読み出されるデータを示している。以下では、図１５に示される動作について図７との相違点だけを説明する。

【0140】

データ処理装置１に水平同期信号が入力されると、当該水平同期信号の立ち上がりで、カウンタ５０Ｃは、カウント値ｃｎｔＣを“ｘＣｓｔ”に初期化する。カウンタ５０Ｃは、カウント値ｃｎｔＣを初期化すると、所定タイミングごとに（動作クロック信号の立ち上がりごとに）カウント値ｃｎｔＣを１つずつカウントアップする。このとき、カウンタ５０Ｃは、部分領域１１Ｃに属する画素の画素データがデータ処理装置１に対して入力されるタイミングに応じてカウント値ｃｎｔＣをカウントアップする。これにより、カウンタ５０Ｃは、部分領域１１Ｃに属する画素の画素データがデータ処理装置１に対して入力されるタイミングに応じて、当該画素のｘ座標値を出力する。

【0141】

データ処理装置１に水平同期信号が入力されると、判定部５１Ｃは、リードポインタｒｐＣの初期値が示すバッファアドレス（ｑ）を有する、読み出しバッファ３０の記憶領域からｘ座標データを読み出す。つまり、判定部５１Ｃは、部分領域１１Ｃでの先頭の欠陥画素のｘ座標値を記憶領域から読み出す。そして、判定部５１Ｃは、カウンタ５０Ｃのカウント値ｃｎｔＡの初期値“ｘＣｓｔ”と、読み出したｘ座標データとを比較する。判定部５１Ｃは、両者が一致する場合にはヒット信号ｈｉｔＣを出力する。判定部５１Ｃは、ヒット信号ｈｉｔＣを出力すると、当該ヒット信号ｈｉｔＣの立ち下がりでリードポインタｒｐＣの値を１つ増加させる。

【0142】

その後、カウンタ５０Ｃのカウント値ｃｎｔＣが１つ増加すると、判定部５１Ｃは、リードポインタｒｐＣの現在の値が示すバッファアドレスを有する記憶領域からｘ座標データを読み出す。そして、判定部５１Ｃは、カウンタ５０Ｃのカウント値ｃｎｔＣと、読み出し部５１１Ａが読み出したｘ座標データとを比較する。判定部５１Ｃは、両者が一致する場合にはヒット信号ｈｉｔＣを出力する。判定部５１Ｃは、ヒット信号ｈｉｔＣを出力すると、当該ヒット信号ｈｉｔＣの立ち下がりでリードポインタｒｐＣの値を１つ増加させる。以後、判定部５１Ｃは、カウンタ５０Ｃのカウント値ｃｎｔＣが１つ増加するたびに同様に動作する。

【0143】

図１５の例では、カウント値ｃｎｔＣが“ｘ２”のときに、バッファアドレスｖの記憶領域から読み出されたｘ座標データ（ｒｄ[ｖ]）とカウント値ｃｎｔＣとが一致してヒット信号ｈｉｔＣが出力されている。そして、当該ヒット信号ｈｉｔＣの立ち上がりでリードポインタｒｐＣの値が１つ増加して“ｖ＋１”となっている。判定部５１Ｃは、カウント値ｃｎｔＣが“ｘ２＋１”となると、バッファアドレス（ｖ＋１）の記憶領域から読み出したｘ座標データ（ｒｄ[ｖ＋１]）と“ｘ２＋１”とを比較する。

【0144】

判定部５１Ｃからヒット信号ｈｉｔＣが出力されると、出力回路６では、読み出しバッファ３０に接続された出力部６０Ｃが、リードポインタｒｐＣが示すバッファアドレスの記憶領域が記憶する欠陥データに含まれる補正方法特定データを出力する。つまり、出力部６０Ｃは、カウント値ｃｎｔＣと一致すると判定されたｘ座標データと同じ記憶領域に記憶されている補正方法特定データを出力する。この補正方法特定データは選択回路６２Ｃから補正方法特定データ１００Ｃとして補正部２０Ｃに入力される。

【0145】

補正部２０Ｃには、部分領域１１Ｃの欠陥画素データが入力されるとともに、当該欠陥画素データの補正方法を示す補正方法特定データ１００Ｃが入力される。したがって、補正部２０Ｃは、入力される部分領域１１Ｃの欠陥画素データを、それに対応する補正方法で適切に補正することができる。

【0146】

このように、本変形例に係るデータ処理装置１では、１ラインが３つの部分領域１１Ａ〜１１Ｃに分割され、部分領域１１Ａから得られる欠陥画素データに対する補正と、部分領域１１Ｂから得られる欠陥画素データに対する補正と、部分領域１１Ｃから得られる欠陥画素データに対する補正とが並列的に行われるため、実施の形態に係るデータ処理装置１と比較して処理時間がさらに短縮する。

【0147】

なお、本変形例では、図７の例と同様に、水平同期信号の立ち上がりで各カウンタ５０のカウント値が初期化されていたが、各カウンタ５０のカウント値は他のタイミングで初期化されても良い。また、カウンタ５０Ａ，５０Ｂ，５０Ｃのカウント値ｃｎｔＡ，ｃｎｔＢ，ｃｎｔＣは互いに異なるタイミングで初期化されても良い。

【0148】

＜第３変形例＞
図１６は本変形例に係るデータ処理装置１の一部の構成を示す図である。図１６には、本変形例に係るデータ処理装置１が備える判定回路５及び記憶部３が示されている。以下では、本変形例に係るデータ処理装置１について、上記の実施の形態に係るデータ処理装置１と相違する点を中心に説明する。

【0149】

＜本変形例に係る記憶部の構成＞
図１６に示されるように、本変形例では、記憶部３は、バッファ３０α，３０βに加えてバッファ３０γを備えている。バッファ３０α，３０βと同様に、バッファ３０βには欠陥データが書き込み部４によって書き込まれ、バッファ３０βに書き込まれた欠陥データは判定回路５によって読み出される。バッファ３０βは、例えばＮ個の記憶領域を有している。このＮ個の記憶領域には、０から（Ｎ−１）までのバッファアドレスがそれぞれ付与されている。バッファ３０γでは、一つの記憶領域には、一つの欠陥画素に対応する欠陥データが記憶される。またバッファ３０γに対して、１ライン分の欠陥データが書き込まれる。以後、バッファ３０α，３０β，３０γを特に区別する必要がない場合には、それぞれを「バッファ３０」と呼ぶ。

【0150】

本変形例では、バッファ選択部７は、３つのバッファ３０のうち、１つのバッファ３０を書き込みバッファとし、２つのバッファ３０を読み出しバッファとする。バッファ選択部７は、バッファ３０αを書き込みバッファとする場合には、バッファ３０β，３０γを読み出しバッファとし、バッファ３０βを書き込みバッファとする場合にはバッファ３０α，３０γを読み出しバッファとし、バッファ３０γを書き込みバッファとする場合にはバッファ３０α，３０βが読み出しバッファとする。

【0151】

また、バッファ３０α，３０β，３０γに含まれる２つの読み出しバッファ３０については、一方の読み出しバッファ３０には、あるラインについての欠陥データが記憶され、他方の読み出しバッファ３０には、当該あるラインの次のラインについての欠陥データが記憶されている。

【0152】

図１７は撮像素子の各ラインについての欠陥データが各バッファ３０に対してどのように書き込まれるかを説明するための図である。図中の「α」、「β」及び「γ」は、バッファ３０α、バッファ３０β及びバッファ３０γをそれぞれ意味している。図中の「ライン位置（補正対象画素データ）」は、データ処理装置１に入力される、画素欠陥補正の対象のラインのｙ座標値を示している。図中の「ライン位置（欠陥データ）」は、データ処理装置１に入力される欠陥データに対応するラインのｙ座標値を示している。

【0153】

本変形例では、ｙ座標値“０”のライン、つまり先頭のラインについての欠陥データは、当該先頭のラインの画素データがデータ処理装置１に入力されるタイミングよりも２ライン分前のタイミングで、データ処理装置１に入力される。つまり、先頭のラインについての欠陥データは、当該先頭のラインに対応する水平同期信号よりも２ライン分前の水平同期信号の後にデータ処理装置１に入力される。

【0154】

図１７に示されるように、ｙ座標値“０”のライン（先頭のライン）の欠陥データがデータ処理装置１に入力されると、書き込み部４は、当該欠陥データをバッファαに書き込む。次に、ｙ座標値“１”のラインの欠陥データがデータ処理装置１に入力されると、書き込み部４は、当該欠陥データをバッファβに書き込む。次に、ｙ座標値“２”のラインの欠陥データがデータ処理装置１に入力されると、書き込み部４は、当該欠陥データをバッファγに書き込む。以後、書き込み部４は同様に動作して、欠陥データを書き込む対象を、ライン単位で、バッファ３０α、バッファ３０β、バッファ３０γと順番に変えていく。

【0155】

ｙ座標値“２”のラインの欠陥データがデータ処理装置１に入力される際には、ｙ座標値“０”のライン（先頭のライン）の画素データがデータ処理装置１に入力され、ｙ座標値“０”のラインの画素データが画素欠陥補正部２において画素欠陥補正の対象とされる。このとき、バッファ３０αには、ｙ座標値“０”のライン、つまり画素欠陥補正の対象のライン（以後、単に「補正ライン」と呼ぶことがある）の欠陥データが記憶されている。書き込み部４が、ｙ座標値“２”のラインの欠陥データをバッファ３０γに書き込んでいる際には、判定回路５は、バッファ３０αから、補正ラインであるｙ座標値“０”のラインの欠陥データを読み出す。さらに判定回路５は、バッファ３０βから、補正ラインの次のライン（以後、単に「次ライン」と呼ぶことがある）であるｙ座標値“１”のラインの欠陥データを読み出す。

【0156】

書き込み部４が、ｙ座標値“３”のラインの欠陥データをバッファ３０αに書き込んでいる際には、判定回路５は、バッファ３０βから、補正ラインであるｙ座標値“１”のラインの欠陥データを読み出し、バッファ３０γから、次ラインであるｙ座標値“２”のラインの欠陥データを読み出す。

【0157】

また、書き込み部４が、ｙ座標値“４”のラインの欠陥データをバッファ３０βに書き込んでいる際には、判定回路５は、バッファ３０γから、補正ラインであるｙ座標値“２”のラインの欠陥データを読み出し、バッファ３０αから、次ラインであるｙ座標値“３”のラインの欠陥データを読み出す。

【0158】

このように、本変形例に係るデータ処理装置１では、対象ラインについての画素欠陥補正が行われる際には、２つの読み出しバッファ３０のうち、一方の読み出しバッファ３０からは、対象ラインの欠陥データが読み出され、他方の読み出しバッファ３０からは、対象ラインの次のラインの欠陥データが読み出される。

【0159】

＜本変形例での画素データの入力態様＞
本変形例では、図１８に示されるように、部分領域１１Ａが、０、２等の偶数のｘ座標値を有する複数の画素から成る偶数グループ１１Ａｅｖと、１、３等の奇数のｘ座標値を有する複数の画素から成る奇数グループ１１Ａｏｄとの２つに分けられる。同様に、部分領域１１Ｂが、偶数のｘ座標値を有する複数の画素から成る偶数グループ１１Ｂｅｖと、１、３等の奇数のｘ座標値を有する複数の画素から成る奇数グループ１１Ｂｏｄとの２つに分けられる。図１８では、説明の便宜上、部分領域１１Ａを示す四角形に、当該部分領域１１Ａの画素のｘ座標値を示している。また、部分領域１１Ｂを示す四角形に、当該部分領域１１Ｂの画素のｘ座標値を示している。図１８の例では、部分領域１１Ｂの先頭のｘ座標値ｘＢｓｔが偶数となっているが、奇数であっても良い。

【0160】

データ処理装置１には、偶数グループ１１Ａｅｖを構成する複数の画素の画素データが、動作クロック信号に同期して、ｘ座標値の小さいものから順に１つずつ入力され、奇数グループ１１Ａｏｄを構成する複数の画素の画素データが、動作クロック信号に同期して、ｘ座標値の小さいものから順に１つずつ入力される。データ処理装置１には、偶数グループ１１Ａｅｖにおける、あるｘ座標値を有する画素の画素データと、奇数グループ１１Ａｏｄにおける、当該あるｘ座標値の次のｘ座標値を有する画素の画素データとが対を成して入力される。

【0161】

また、データ処理装置１には、偶数グループ１１Ｂｅｖを構成する複数の画素の画素データが、動作クロック信号に同期して、ｘ座標値の小さいものから順に１つずつ入力され、奇数グループ１１Ｂｏｄを構成する複数の画素の画素データが、動作クロック信号に同期して、ｘ座標値の小さいものから順に１つずつ入力される。データ処理装置１には、偶数グループ１１Ｂｅｖにおける、あるｘ座標値を有する画素の画素データと、奇数グループ１１Ｂｏｄにおける、当該あるｘ座標値の次のｘ座標値を有する画素の画素データとが対を成して入力される。

【0162】

そして、データ処理装置１には、偶数グループ１１Ａｅｖに属する１つの画素の画素データと、奇数グループ１１Ａｏｄに属する１つの画素の画素データと、偶数グループ１１Ｂｅｖに属する１つの画素の画素データと、奇数グループ１１Ｂｏｄに属する１つの画素の画素データとが並列的に入力される。

【0163】

具体的には、データ処理装置１には、動作クロック信号のある立ち上がりにおいて、偶数グループ１１Ａｅｖのある画素の画素データと、当該画素データと対を成す、奇数グループ１１Ａｏｄから得られる画素データと、偶数グループ１１Ｂｅｖのある画素の画素データと、当該画素データと対を成す、奇数グループ１１Ｂｏｄから得られる画素データとが並列的に入力される。そして、動作クロック信号の次の立ち上がりにおいて、偶数グループ１１Ａｅｖの次の画素の画素データと、当該画素データと対を成す、奇数グループ１１Ａｏｄから得られる画素データと、偶数グループ１１Ｂｅｖの次の画素の画素データと、当該画素データと対を成す、奇数グループ１１Ｂｏｄから得られる画素データとが並列的に入力される。

【0164】

このように、本変形例では、データ処理装置１に対して、部分領域１１Ａの偶数グループ１１Ａｅｖ及び奇数グループ１１Ａｏｄから得られる画素データと、部分領域１１Ｂの偶数グループ１１Ｂｅｖ及び奇数グループ１１Ｂｏｄから得られる画素データとが並列的に入力される。そして、画素欠陥補正部２は、偶数グループ１１Ａｅｖから得られる欠陥画素データに対する補正と、奇数グループ１１Ａｏｄから得られる欠陥画素データに対する補正と、偶数グループ１１Ｂｅｖから得られる欠陥画素データに対する補正と、奇数グループ１１Ｂｏｄから得られる欠陥画素データに対する補正とを並列的に行う。これにより、処理時間がさらに短縮する。

【0165】

また本変形例では、データ処理装置１に対して、補正ラインの画素データと、次ラインの画素データとが並列的に入力される。したがって、データ処理装置１には、補正ラインの部分領域１１Ａの偶数グループ１１Ａｅｖ及び奇数グループ１１Ａｏｄから得られる画素データと、補正ラインの部分領域１１Ｂの偶数グループ１１Ｂｅｖ及び奇数グループ１１Ｂｏｄから得られる画素データと、次ラインの部分領域１１Ａの偶数グループ１１Ａｅｖ及び奇数グループ１１Ａｏｄから得られる画素データと、次ラインの部分領域１１Ｂの偶数グループ１１Ｂｅｖ及び奇数グループ１１Ｂｏｄから得られる画素データとが並列的に入力される。

【0166】

＜本変形例に係る判定回路の構成＞
図１６に示されるように、本変形例に係る判定回路５は、偶数奇数カウンタ１５０Ａ，１５０Ｂと、補正ライン用判定回路１６１と、次ライン用判定回路１６２とを備えている。補正ライン用判定回路１６１は、補正ライン用判定部１６１Ａ，１６１Ｂを備えている。次ライン用判定回路１６２は、次ライン用判定部１６２Ａ，１６２Ｂを備えている。偶数奇数カウンタ１５０Ａ、補正ライン用判定部１６１Ａ及び次ライン用判定部１６２Ａは、部分領域１１Ａの欠陥データを処理する回路であって、偶数奇数カウンタ１５０Ｂ、補正ライン用判定部１６１Ｂ及び次ライン用判定部１６２Ｂは、部分領域１１Ｂの欠陥データを処理する回路である。

【0167】

偶数奇数カウンタ１５０Ａは、偶数を示すカウント値ｃｎｔＡｅｖ（偶数カウント値ｃｎｔＡｅｖ）と奇数を示すカウント値ｃｎｔＡｏｄ（奇数カウント値ｃｎｔＡｏｄ）とを並列的に出力する。補正ライン用判定部１６１Ａは、バッファ３０α，３０β，３０γのうち、現在の補正ラインの欠陥データを記憶するバッファ３０から、補正ラインの部分領域１１Ａのｘ座標データを読み出して、当該ｘ座標データと、偶数奇数カウンタ１５０Ａから出力される偶数カウント値ｃｎｔＡｅｖ及び奇数カウント値ｃｎｔＡｏｄとを比較する。次ライン用判定部１６２Ａは、バッファ３０α，３０β，３０γのうち、現在の補正ラインの次のラインである次ラインの欠陥データを記憶するバッファ３０から、次ラインの部分領域１１Ａのｘ座標データを読み出して、当該ｘ座標データと偶数カウント値ｃｎｔＡｅｖ及び奇数カウント値ｃｎｔＡｏｄとを比較する。

【0168】

偶数奇数カウンタ１５０Ｂは、偶数奇数カウンタ１５０Ａと同様に、偶数カウント値ｃｎｔＢｅｖと奇数カウント値ｃｎｔＢｏｄとを並列的に出力する。補正ライン用判定部１６１Ｂは、バッファ３０α，３０β，３０γのうち、現在の補正ラインの部分領域１１Ｂの欠陥データを記憶するバッファ３０から、補正ラインの部分領域１１Ｂのｘ座標データを読み出して、当該ｘ座標データと、偶数奇数カウンタ１５０Ｂから出力される偶数カウント値ｃｎｔＢｅｖ及び奇数カウント値ｃｎｔＢｏｄとを比較する。次ライン用判定部１６２Ｂは、バッファ３０α，３０β，３０γのうち、現在の補正ラインの次のラインである次ラインの欠陥データを記憶するバッファ３０から、次ラインの部分領域１１Ｂのｘ座標データを読み出して、当該ｘ座標データと偶数カウント値ｃｎｔＢｅｖ及び奇数カウント値ｃｎｔＢｏｄとを比較する。

【0169】

図１９は偶数奇数カウンタ１５０Ａと補正ライン用判定部１６１Ａの構成を示す図である。偶数奇数カウンタ１５０Ａ，１５０Ｂは同じ構成を有しているため、代表的に偶数奇数カウンタ１５０Ａの構成を詳細に説明する。また、補正ライン用判定部１６１Ａ，１６１Ｂ及び次ライン用判定部１６２Ａ，１６２Ｂは同じ構成を有しているため、代表的に補正ライン用判定部１６１Ａの構成を詳細に説明する。

【0170】

図１９に示されるように、偶数奇数カウンタ１５０Ａは、カウンタ１５１と、偶数生成部１５２と、奇数生成部１５３とを備えている。カウンタ１５１と偶数生成部１５２とで、偶数カウント値ｃｎｔＡｅｖを生成する偶数カウンタが構成され、カウンタ１５１と奇数生成部１５３とで、奇数カウント値ｃｎｔＡｏｄを生成する奇数カウンタが構成される。

【0171】

カウンタ１５１は、上記のカウンタ５０と同様に、アップカウンタであって、動作クロック信号に同期して、初期値から１つずつカウントアップを行い、カウント値ｃｎｔＡを出力する。部分領域１１Ａに対応するカウンタ１５１は“０”から１つずつカウントアップを行う。

【0172】

偶数生成部１５２は、カウンタ１５１からのカウント値ｃｎｔＡを２倍し、２倍のカウント値ｃｎｔＡを偶数カウント値ｃｎｔＡｅｖとして出力する。偶数生成部１５２が出力する偶数カウント値ｃｎｔＡｅｖは“０”から順に偶数の値を示す。奇数生成部１５３は、カウンタ１５１からのカウント値ｃｎｔＡを２倍して得られる値に“１”を加算し、それによって得られた値を奇数カウント値ｃｎｔＡｏｄとして出力する。奇数生成部１５３が出力する奇数カウント値ｃｎｔＡｏｄは“１”から順に奇数の値を示す。偶数生成部１５２から偶数カウント値ｃｎｔＡｅｖ“０”が出力されるときには、奇数生成部１５３から奇数カウント値ｃｎｔＡｏｄ“１”が出力される。また、偶数生成部１５２から偶数カウント値ｃｎｔＡｅｖ“２”が出力されるときには、奇数生成部１５３から奇数カウント値ｃｎｔＡｏｄ“３”が出力される。

【0173】

上記の説明から理解できるように、偶数奇数カウンタ１５０Ａからは、補正ラインあるいは次ラインの部分領域１１Ａの偶数グループ１１Ａｅｖを構成する複数の画素のｘ座標値が先頭から順に一つずつ出力される。したがって、カウンタ１５０Ａの偶数カウント値ｃｎｔＡｅｖは、補正ラインあるいは次ラインの部分領域１１Ａの偶数グループ１１Ａｅｖに属する画素のｘ座標値を示していると言える。同様に、カウンタ１５０Ａの奇数カウント値ｃｎｔＡｏｄは、補正ラインあるいは次ラインの部分領域１１Ａの奇数グループ１１Ａｏｄに属する画素のｘ座標値を示していると言える。

【0174】

偶数奇数カウンタ１５０Ａは、補正ライン及び次ラインの部分領域１１Ａの偶数グループ１１Ａｅｖに属する画素の画素データが並列的にデータ処理装置１に入力されるタイミングに応じて、当該画素のｘ座標値を出力する。また、偶数奇数カウンタ１５０Ａは、補正ライン及び次ラインの部分領域１１Ａの奇数グループ１１Ａｏｄに属する画素の画素データが並列的にデータ処理装置１に入力されるタイミングに応じて、当該画素のｘ座標値を出力する。

【0175】

補正ライン用判定部１６１Ａは、偶数奇数カウンタ１５０Ａから出力される偶数カウント値ｃｎｔＡｅｖが、補正ラインの欠陥データを記憶するバッファ３０内のｘ座標データと一致するか否かを判定する。また補正ライン用判定部１６１Ａは、偶数奇数カウンタ１５０Ａから出力される奇数カウント値ｃｎｔＡｏｄが、補正ラインの欠陥データを記憶するバッファ３０内のｘ座標データと一致するか否かを判定する。

【0176】

補正ライン用判定部１６１Ａは、偶数カウント値ｃｎｔＡｅｖがバッファ３０内のｘ座標データと一致する場合には偶数ヒット信号ｈｉｔＡｅｖ１を出力する。また、補正ライン用判定部１６１Ａは、奇数カウント値ｃｎｔＡｏｄがバッファ３０内のｘ座標データと一致する場合には奇数ヒット信号ｈｉｔＡｏｄ１を出力する。偶数カウント値ｃｎｔＡｅｖは、データ処理装置１に入力される、補正ラインの部分領域１１Ａの偶数グループ１１Ａｅｖでの画素データに係る画素のｘ座標値を示していることから、補正ライン用判定部１６１Ａは、データ処理装置１に入力される、補正ラインの部分領域１１Ａの偶数グループ１１Ａｅｖでの画素データが欠陥画素データである場合に偶数ヒット信号ｈｉｔＡｅｖ１を出力すると言える。同様に、補正ライン用判定部１６１Ａは、データ処理装置１に入力される、補正ラインの部分領域１１Ａの奇数グループ１１Ａｏｄでの画素データが欠陥画素データである場合に奇数ヒット信号ｈｉｔＡｏｄ１を出力する。

【0177】

また、補正ライン用判定部１６１Ａは、偶数奇数カウンタ１５０Ａが同じタイミングで出力する偶数カウント値ｃｎｔＡｅｖ及び奇数カウント値ｃｎｔＡｏｄの両方が、補正ラインの欠陥データを記憶するバッファ３０内の２つのｘ座標データとそれぞれ一致する場合には、偶数奇数ヒット信号ｈｉｔＡｅｏ１を出力する。つまり、補正ライン用判定部１６１Ａは、データ処理装置１に対して同じタイミングで入力される、補正ラインの部分領域１１Ａの偶数グループ１１Ａｅｖ及び奇数グループ１１Ａｏｄでの画素データが、ともに欠陥画素データである場合には、偶数奇数ヒット信号ｈｉｔＡｅｏ１を出力する。

【0178】

図１９に示されるように、補正ライン用判定部１６１Ａは、読み出し部１７１と、選択回路１７２と、偶数比較部１７３と、第１奇数比較部１７４と、第２奇数比較部１７５と、信号生成部１７６とを備えている。

【0179】

選択回路１７２は、バッファ選択部７から出力される補正ライン用リード選択信号ＲＳ１に基づいて、バッファ３０α，３０β，３０γのいずれか一つを選択する。補正ライン用リード選択信号ＲＳ１は、バッファ３０α，３０β，３０γのうち、どのバッファ３０が補正ラインの欠陥データを記憶しているかを示す信号である。選択回路１７２は、バッファ３０α，３０β，３０γのうち、補正ライン用リード選択信号ＲＳ１が示すバッファ３０、つまり、補正ラインの欠陥データを記憶するバッファ３０（以後、「補正ライン用読み出しバッファ３０」と呼ぶ）を選択する。補正ライン用リード選択信号ＲＳ１は、例えば、“０”、“１”及び“２”のいずれか一つを示す。補正ライン用リード選択信号ＲＳ１が“０”を示すときには、補正ライン用読み出しバッファ３０がバッファ３０αであることを意味し、“１”を示すときにはバッファ３０βであることを意味し、“２”を示すときにはバッファ３０γであることを意味する。

【0180】

読み出し部１７１は、バッファアドレスを示すリードポインタｒｐＡ１を有している。読み出し部１７１は、選択回路１７２が選択する補正ライン用読み出しバッファ３０における、リードポインタｒｐＡ１が示すバッファアドレスを有する記憶領域に格納されている補正ラインの欠陥データに含まれるｘ座標データを当該記憶領域から読み出す。さらに、読み出し部１７１は、リードポインタｒｐＡ１が示すバッファアドレスよりも１つ大きいバッファアドレスを有する記憶領域に格納されている補正ラインの欠陥データに含まれるｘ座標データを当該記憶領域から読み出す。以後、リードポインタｒｐＡ１を「補正ライン用リードポインタｒｐＡ１」と呼ぶことがある。

【0181】

偶数比較部１７３は、偶数奇数カウンタ１５０Ａから出力される偶数カウント値ｃｎｔＡｅｖと、リードポインタｒｐＡ１が示すバッファアドレスを有する記憶領域から読み出されたｘ座標データとを比較し、両者が一致すると偶数ヒット信号ｈｉｔＡｅｖ１を出力する。偶数ヒット信号Ａｅｖ１は、現在の偶数カウント値ｃｎｔＡｅｖが補正ライン用読み出しバッファ３０内のｘ座標データと一致していることを示している。

【0182】

第１奇数比較部１７４は、偶数奇数カウンタ１５０Ａから出力される奇数カウント値ｃｎｔＡｏｄと、リードポインタｒｐＡ１が示すバッファアドレスを有する記憶領域から読み出し部１７１によって読み出されたｘ座標データとを比較し、両者が一致すると奇数ヒット信号ｈｉｔＡｏｄ１を出力する。奇数ヒット信号Ａｏｄ１は、現在の奇数カウント値ｃｎｔＡｏｄが補正ライン用読み出しバッファ３０内のｘ座標データと一致していることを示している。

【0183】

第２奇数比較部１７５は、偶数奇数カウンタ１５０Ａから出力される奇数カウント値ｃｎｔＡｏｄと、リードポインタｒｐＡ１が示すバッファアドレスよりも１つ大きいバッファアドレスを有する記憶領域から読み出し部１７１によって読み出されたｘ座標データとを比較し、両者が一致すると奇数ヒット信号ｈｉｔ０を出力する。信号生成部１７６は、偶数比較部１７３から偶数ヒット信号ｈｉｔＡｅｖ１が出力され、かつ第２奇数比較部１７５から奇数ヒット信号ｈｉｔ０が出力されると、偶数奇数ヒット信号ｈｉｔＡｅｏ１を出力する。偶数奇数ヒット信号ｈｉｔＡｅｏ１は、現在の偶数カウント値ｃｎｔＡｅｖ及び奇数カウント値ｃｎｔＡｏｄの両方が補正ライン用読み出しバッファ３０内のｘ座標データと一致していることを示している。

【0184】

偶数ヒット信号ｈｉｔＡｅｖ１、奇数ヒット信号ｈｉｔＡｏｄ１、奇数ヒット信号ｈｉｔ０及び偶数奇数ヒット信号ｈｉｔＡｅｏ１のそれぞれは、例えば、所定時間だけＨｉｇｈレベルとなる２値信号である。

【0185】

なお、偶数奇数ヒット信号ｈｉｔＡｅｏ１が生成されるときには、偶数ヒット信号ｈｉｔＡｅｖ１は生成されるものの、奇数ヒット信号ｈｉｔＡｏｄ１は生成されない。つまり、現在の偶数カウント値ｃｎｔＡｅｖ及び奇数カウント値ｃｎｔＡｏｄの両方が、補正ライン用読み出しバッファ３０内のｘ座標データと一致する場合には、偶数ヒット信号ｈｉｔＡｅｖ１及び偶数奇数ヒット信号ｈｉｔＡｅｏ１が生成され、奇数ヒット信号ｈｉｔＡｏｄ１は生成されない。

【0186】

このように、補正ライン用判定部１６１Ａは、補正ラインの部分領域１１Ａについての欠陥データを記憶するバッファ３０における、リードポインタｒｐＡ１が示すバッファアドレスの記憶領域からｘ座標データを読み出す。つまり、補正ライン用判定部１６１Ａは、補正ライン用リードポインタｒｐＡ１が示すバッファアドレスの記憶領域から、補正ラインの部分領域１１Ａでの欠陥画素のｘ座標データ（ｘ座標値）を読み出す。さらに、補正ライン用判定部１６１Ａは、補正ラインの部分領域１１Ａについての欠陥データを記憶するバッファ３０における、リードポインタｒｐＡ１が示す値よりも１つ大きいバッファアドレスの記憶領域からｘ座標データを読み出す。そして、補正ライン用判定部１６１Ａは、リードポインタｒｐＡ１が示すバッファアドレスの記憶領域から読み出したｘ座標データと、補正ラインの部分領域１１Ａの偶数グループ１１Ａｅｖのｘ座標値を示す偶数カウント値ｃｎｔＡｅｖとが一致する場合には、偶数ヒット信号ｈｉｔＡｅｖ１を出力する。また、補正ライン用判定部１６１Ａは、リードポインタｒｐＡ１が示すバッファアドレスの記憶領域から読み出したｘ座標データと、補正ラインの部分領域１１Ａの奇数グループ１１Ａｏｄのｘ座標値を示す奇数カウント値ｃｎｔＡｏｄとが一致する場合には、奇数ヒット信号ｈｉｔＡｏｄ１を出力する。そして、補正ライン用判定部１６１Ａは、リードポインタｒｐＡ１が示すバッファアドレスの記憶領域から読み出したｘ座標データと偶数カウント値ｃｎｔＡｅｖとが一致、かつリードポインタｒｐＡ１が示す値よりも１つ大きいバッファアドレスの記憶領域から読み出したｘ座標データと奇数カウント値ｃｎｔＡｏｄとが一致する場合には、偶数奇数ヒット信号ｈｉｔＡｅｏ１を出力する。

【0187】

部分領域１１Ｂに対応する偶数奇数カウンタ１５０Ｂは、偶数奇数カウンタ１５０Ａと同様の構成を有している。偶数奇数カウンタ１５０Ｂから出力される偶数カウント値ｃｎｔＢｅｖは、補正ラインあるいは次ラインの部分領域１１Ｂの偶数グループ１１Ｂｅｖに属する画素のｘ座標値を示している。偶数カウント値ｃｎｔＢｅｖが、偶数グループ１１Ｂｅｖの先頭の画素のｘ座標値から２つずつカウントアップすることによって、偶数奇数カウンタ１５０Ｂからは、偶数グループ１１Ｂｅｖを構成する複数の画素のｘ座標値が先頭から順に一つずつ出力される。

【0188】

偶数奇数カウンタ１５０Ｂから出力される奇数カウント値ｃｎｔＢｏｄは、補正ラインあるいは次ラインの部分領域１１Ｂの奇数グループ１１Ｂｏｄに属する画素のｘ座標値を示している。奇数カウント値ｃｎｔＢｏｄが、奇数グループ１１Ｂｏｄの先頭の画素のｘ座標値から２つずつカウントアップすることによって、偶数奇数カウンタ１５０Ｂからは、奇数グループ１１Ｂｏｄを構成する複数の画素のｘ座標値が先頭から順に一つずつ出力される。

【0189】

偶数奇数カウンタ１５０Ｂは、補正ライン及び次ラインの部分領域１１Ｂの偶数グループ１１Ｂｅｖに属する画素の画素データが並列的にデータ処理装置１に入力されるタイミングに応じて、当該画素のｘ座標値を出力する。また、偶数奇数カウンタ１５０Ｂは、補正ライン及び次ラインの部分領域１１Ｂの奇数グループ１１Ｂｏｄに属する画素の画素データが並列的にデータ処理装置１に入力されるタイミングに応じて、当該画素のｘ座標値を出力する。

【0190】

部分領域１１Ｂに対応する補正ライン用判定部１６１Ｂは、補正ライン用判定部１６１Ａと同様の構成を有している。補正ライン用判定部１６１Ｂは、部分領域１１Ｂに対応する、補正ライン用のリードポインタｒｐＢ１を有している。補正ライン用判定部１６１Ｂは、補正ラインの部分領域１１Ｂについての欠陥データを記憶するバッファ３０における、リードポインタｒｐＢ１が示すバッファアドレスの記憶領域からｘ座標データを読み出す。さらに、補正ライン用判定部１６１Ｂは、補正ラインの部分領域１１Ｂについての欠陥データを記憶するバッファ３０における、リードポインタｒｐＢ１が示す値よりも１つ大きいバッファアドレスの記憶領域からｘ座標データを読み出す。そして、補正ライン用判定部１６１Ｂは、リードポインタｒｐＢ１が示すバッファアドレスの記憶領域から読み出したｘ座標データと、補正ラインの部分領域１１Ｂの偶数グループ１１Ｂｅｖのｘ座標値を示す偶数カウント値ｃｎｔＢｅｖとが一致する場合には、偶数ヒット信号ｈｉｔＢｅｖ１を出力する。また、補正ライン用判定部１６１Ｂは、リードポインタｒｐＢ１が示すバッファアドレスの記憶領域から読み出したｘ座標データと、補正ラインの部分領域１１Ｂの奇数グループ１１Ｂｏｄのｘ座標値を示す奇数カウント値ｃｎｔＢｏｄとが一致する場合には、奇数ヒット信号ｈｉｔＢｏｄ１を出力する。そして、補正ライン用判定部１６１Ｂは、リードポインタｒｐＢ１が示すバッファアドレスの記憶領域から読み出したｘ座標データと偶数カウント値ｃｎｔＢｅｖとが一致し、かつリードポインタｒｐＢ１が示す値よりも１つ大きいバッファアドレスの記憶領域から読み出したｘ座標データと奇数カウント値ｃｎｔＢｏｄとが一致する場合には、偶数奇数ヒット信号ｈｉｔＢｅｏ１を出力する。

【0191】

部分領域１１Ａに対応する次ライン用判定部１６２Ａは、補正ライン用判定部１６１Ａ，１６１Ｂと同様の構成を有している。次ライン用判定部１６２Ａは、部分領域１１Ａに対応する、次ライン用のリードポインタｒｐＡ２を有している。次ライン用判定部１６２Ａは、次ラインの部分領域１１Ａについての欠陥データを記憶するバッファ３０における、リードポインタｒｐＡ２が示すバッファアドレスの記憶領域からｘ座標データを読み出す。さらに、次ライン用判定部１６２Ａは、次ラインの部分領域１１Ａについての欠陥データを記憶するバッファ３０における、リードポインタｒｐＡ２が示す値よりも１つ大きいバッファアドレスの記憶領域からｘ座標データを読み出す。そして、次ライン用判定部１６２Ａは、リードポインタｒｐＡ２が示すバッファアドレスの記憶領域から読み出したｘ座標データと、次ラインの部分領域１１Ａの偶数グループ１１Ａｅｖのｘ座標値を示す偶数カウント値ｃｎｔＡｅｖとが一致する場合には、偶数ヒット信号ｈｉｔＡｅｖ２を出力する。また、次ライン用判定部１６２Ａは、リードポインタｒｐＡ２が示すバッファアドレスの記憶領域から読み出したｘ座標データと、次ラインの部分領域１１Ａの奇数グループ１１Ａｏｄのｘ座標値を示す奇数カウント値ｃｎｔＡｏｄとが一致する場合には、奇数ヒット信号ｈｉｔＡｏｄ２を出力する。そして、次ライン用判定部１６２Ａは、リードポインタｒｐＡ２が示すバッファアドレスの記憶領域から読み出したｘ座標データと偶数カウント値ｃｎｔＡｅｖとが一致し、かつリードポインタｒｐＡ２が示す値よりも１つ大きいバッファアドレスの記憶領域から読み出したｘ座標データと奇数カウント値ｃｎｔＡｏｄとが一致する場合には、偶数奇数ヒット信号ｈｉｔＡｅｏ２を出力する。

【0192】

部分領域１１Ｂに対応する次ライン用判定部１６２Ｂは、補正ライン用判定部１６１Ａ，１６１Ｂ及び次ライン用判定部１６２Ａと同様の構成を有している。次ライン用判定部１６２Ｂは、部分領域１１Ｂに対応する、次ライン用のリードポインタｒｐＢ２を有している。次ライン用判定部１６２Ｂは、次ラインの部分領域１１Ｂについての欠陥データを記憶するバッファ３０における、リードポインタｒｐＢ２が示すバッファアドレスの記憶領域からｘ座標データを読み出す。さらに、次ライン用判定部１６２Ｂは、次ラインの部分領域１１Ｂについての欠陥データを記憶するバッファ３０における、リードポインタｒｐＢ２が示す値よりも１つ大きいバッファアドレスの記憶領域からｘ座標データを読み出す。そして、次ライン用判定部１６２Ｂは、リードポインタｒｐＢ２が示すバッファアドレスの記憶領域から読み出したｘ座標データと、次ラインの部分領域１１Ｂの偶数グループ１１Ｂｅｖのｘ座標値を示す偶数カウント値ｃｎｔＢｅｖとが一致する場合には、偶数ヒット信号ｈｉｔＢｅｖ２を出力する。また、次ライン用判定部１６２Ｂは、リードポインタｒｐＢ２が示すバッファアドレスの記憶領域から読み出したｘ座標データと、次ラインの部分領域１１Ｂの奇数グループ１１Ｂｏｄのｘ座標値を示す奇数カウント値ｃｎｔＢｏｄとが一致する場合には、奇数ヒット信号ｈｉｔＢｏｄ２を出力する。そして、次ライン用判定部１６２Ｂは、リードポインタｒｐＢ２が示すバッファアドレスの記憶領域から読み出したｘ座標データと偶数カウント値ｃｎｔＢｅｖとが一致し、かつリードポインタｒｐＢ２が示す値よりも１つ大きいバッファアドレスの記憶領域から読み出したｘ座標データと奇数カウント値ｃｎｔＢｏｄとが一致する場合には、偶数奇数ヒット信号ｈｉｔＢｅｏ２を出力する。

【0193】

以後、リードポインタｒｐＡ１，ｒｐＡ２，ｒｐＢ１，ｒｐＢ２が示す値よりも１つ大きい値を示す信号をそれぞれ次リードポインタｒｐＡ１ｎ，ｒｐＡ２ｎ，ｒｐＢ１ｎ，ｒｐＢ２ｎと呼ぶ。

【0194】

＜本変形例に係る出力回路の構成＞
図２０，２１は出力回路６の構成を示す図である。図２０，２１に示されるように、出力回路６は、補正ライン用出力部２６１α，２６１β，２６１γ（図２０）と、次ライン用出力部２６２α，２６２β，２６２γ（図２０）と、補正ライン用選択回路２７１Ａｅｖ，２７１Ａｏｄ，２７１Ｂｅｖ，２７１Ｂｏｄ（図２１）と、次ライン用選択回路２７２Ａｅｖ，２７２Ａｏｄ，２７２Ｂｅｖ，２７２Ｂｏｄ（図２１）とを備えている。

【0195】

補正ライン用出力部２６１α及び次ライン用出力部２６２αはバッファ３０α内の補正方法特定データを処理する回路であって、補正ライン用出力部２６１β及び次ライン用出力部２６２βはバッファ３０β内の補正内容特定データ処理する回路であって、補正ライン用出力部２６１γ及び次ライン用出力部２６２γはバッファ３０γ内の補正方法特定データを処理する回路である。

【0196】

図２２は、補正ライン用出力部２６１αの構成を示す図である。補正ライン用出力部２６１α，２６１β，２６１γ及び次ライン用出力部２６２α，２６２β，２６２γは同じ構成を有しているため、代表的に、補正ライン用出力部２６１αの構成を詳細に説明する。

【0197】

補正ライン用出力部２６１αは、出力部３００Ａｅｖ，３００Ａｏｄ，３００Ｂｅｖ，３００Ｂｏｄを備えている。出力部３００Ａｅｖは、選択回路３０１Ａｅｖと保持回路３０２Ａｅｖとを備えている。選択回路３０１Ａｅｖは、バッファ３０αに含まれる複数の記憶領域から、補正ライン用判定部１６１ＡでのリードポインタｒｐＡ１が示すバッファアドレスを有する記憶領域を選択する。そして、選択回路３０１Ａｅｖは、選択した記憶領域に格納されている欠陥データ（補正ラインの部分領域１１Ａの欠陥画素についての欠陥データ）に含まれる補正方法特定データを出力する。保持回路３０２Ａｅｖは、補正ライン用判定部１６１Ａから偶数ヒット信号ｈｉｔＡｅｖ１が入力されると、選択回路３０１Ａｅｖから出力される補正方法特定データを保持して出力する。保持回路３０２Ａｅｖから出力される補正方法特定データを「補正方法特定データｃｄＡｅｖ１α」と呼ぶ。補正方法特定データｃｄＡｅｖ１αは、バッファ３０α内に補正ラインの欠陥データが記憶されているときには、補正ラインの部分領域１１Ａの偶数グループ１１Ａｅｖでの欠陥画素の補正方法を示すデータである。

【0198】

出力部３００Ａｏｄは、選択回路３０１Ａｏｄ及び保持回路３０２Ａｏｄを備えている。選択回路３０１Ａｏｄは、補正ライン用判定部１６１Ａから奇数ヒット信号ｈｉｔＡｏｄ１が入力されると、バッファ３０αに含まれる複数の記憶領域から、補正ライン用判定部１６１ＡでのリードポインタｒｐＡ１が示すバッファアドレスを有する記憶領域を選択する。そして、選択回路３０１Ａｏｄは、選択した記憶領域に格納されている欠陥データに含まれる補正方法特定データを出力する。一方で、選択回路３０１Ａｏｄは、補正ライン用判定部１６１Ａから偶数奇数ヒット信号ｈｉｔＡｅｏ１が入力されると、バッファ３０αに含まれる複数の記憶領域から、補正ライン用判定部１６１Ａでの次リードポインタｒｐＡ１ｎが示すバッファアドレスを有する記憶領域を選択する。そして、選択回路３０１Ａｏｄは、選択した記憶領域に格納されている欠陥データに含まれる補正方法特定データを出力する。保持回路３０２Ａｏｄは、補正ライン用判定部１６１Ａから奇数ヒット信号ｈｉｔＡｏｄ１及び偶数奇数ヒット信号ｈｉｔＡｅｏ１のどちらか一方が入力されると、選択回路３０１Ａｏｄから出力される補正方法特定データを保持して出力する。保持回路３０２Ａｏｄから出力される補正方法特定データを「補正方法特定データｃｄＡｏｄ１α」と呼ぶ。補正方法特定データｃｄＡｏｄ１αは、バッファ３０α内に補正ラインの欠陥データが記憶されているときには、補正ラインの部分領域１１Ａの奇数グループ１１Ａｏｄでの欠陥画素の補正方法を示すデータである。

【0199】

出力部３００Ｂｅｖは、選択回路３０１Ｂｅｖと保持回路３０２Ｂｅｖとを備えている。選択回路３０１Ｂｅｖは、バッファ３０αに含まれる複数の記憶領域から、補正ライン用判定部１６１ＢでのリードポインタｒｐＢ１が示すバッファアドレスを有する記憶領域を選択する。そして、選択回路３０１Ｂｅｖは、選択した記憶領域に格納されている欠陥データ（補正ラインの部分領域１１Ｂの欠陥画素についての欠陥データ）に含まれる補正方法特定データを出力する。保持回路３０２Ｂｅｖは、補正ライン用判定部１６１Ｂから偶数ヒット信号ｈｉｔＢｅｖ１が入力されると、選択回路３０１Ｂｅｖから出力される補正方法特定データを保持して出力する。保持回路３０２Ｂｅｖから出力される補正方法特定データを「補正方法特定データｃｄＢｅｖ１α」と呼ぶ。補正方法特定データｃｄＢｅｖ１αは、バッファ３０α内に補正ラインの欠陥データが記憶されているときには、補正ラインの部分領域１１Ｂの偶数グループ１１Ｂｅｖでの欠陥画素の補正方法を示すデータである。

【0200】

出力部３００Ｂｏｄは、選択回路３０１Ｂｏｄ及び保持回路３０２Ｂｏｄを備えている。選択回路３０１Ｂｏｄは、補正ライン用判定部１６１Ｂから奇数ヒット信号ｈｉｔＢｏｄ１が入力されると、バッファ３０αに含まれる複数の記憶領域から、補正ライン用判定部１６１ＢでのリードポインタｒｐＢ１が示すバッファアドレスを有する記憶領域を選択する。そして、選択回路３０１Ｂｏｄは、選択した記憶領域に格納されている欠陥データに含まれる補正方法特定データを出力する。一方で、選択回路３０１Ｂｏｄは、補正ライン用判定部１６１Ｂから偶数奇数ヒット信号ｈｉｔＢｅｏ１が入力されると、バッファ３０αに含まれる複数の記憶領域から、補正ライン用判定部１６１Ｂでの次リードポインタｒｐＢ１ｎが示すバッファアドレスを有する記憶領域を選択する。そして、選択回路３０１Ｂｏｄは、選択した記憶領域に格納されている欠陥データに含まれる補正方法特定データを出力する。保持回路３０２Ｂｏｄは、補正ライン用判定部１６１Ｂから奇数ヒット信号ｈｉｔＢｏｄ１及び偶数奇数ヒット信号ｈｉｔＢｅｏ１のどちらか一方が入力されると、選択回路３０１Ｂｏｄから出力される補正方法特定データを保持して出力する。保持回路３０２Ｂｏｄから出力される補正方法特定データを「補正方法特定データｃｄＢｏｄ１α」と呼ぶ。補正方法特定データｃｄＢｏｄ１αは、バッファ３０α内に補正ラインの欠陥データが記憶されているときには、補正ラインの部分領域１１Ｂの奇数グループ１１Ｂｏｄでの欠陥画素の補正方法を示すデータである。

【0201】

このように、補正ライン用出力部２６１αは、偶数ヒット信号ｈｉｔＡｅｖ１が入力されると、バッファ３０αに含まれる、リードポインタｒｐＡ１が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＡｅｖ１αとして出力する。また、補正ライン用出力部２６１αは、奇数ヒット信号ｈｉｔＡｏｄ１が入力されると、バッファ３０αに含まれる、リードポインタｒｐＡ１が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＡｏｄ１αとして出力し、偶数奇数ヒット信号ｈｉｔＡｅｏ１が入力されると、バッファ３０αに含まれる、次リードポインタｒｐＡ１ｎが示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＡｏｄ１αとして出力する。また、補正ライン用出力部２６１αは、偶数ヒット信号ｈｉｔＢｅｖ１が入力されると、バッファ３０αに含まれる、リードポインタｒｐＢ１が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＢｅｖ１αとして出力する。そして、補正ライン用出力部２６１αは、奇数ヒット信号ｈｉｔＢｏｄ１が入力されると、バッファ３０αに含まれる、リードポインタｒｐＢ１が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＢｏｄ１αとして出力し、偶数奇数ヒット信号ｈｉｔＢｅｏ１が入力されると、バッファ３０αに含まれる、次リードポインタｒｐＢ１ｎが示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＢｏｄ１αとして出力する。

【0202】

補正ライン用出力部２６１β，２６１γは補正ライン用出力部２６１αと同様に動作する。補正ライン用出力部２６１βは、偶数ヒット信号ｈｉｔＡｅｖ１が入力されると、バッファ３０βに含まれる、リードポインタｒｐＡ１が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＡｅｖ１βとして出力する。また、補正ライン用出力部２６１βは、奇数ヒット信号ｈｉｔＡｏｄ１が入力されると、バッファ３０βに含まれる、リードポインタｒｐＡ１が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＡｏｄ１βとして出力し、偶数奇数ヒット信号ｈｉｔＡｅｏ１が入力されると、バッファ３０βに含まれる、次リードポインタｒｐＡ１ｎが示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＡｏｄ１βとして出力する。また、補正ライン用出力部２６１βは、偶数ヒット信号ｈｉｔＢｅｖ１が入力されると、バッファ３０βに含まれる、リードポインタｒｐＢ１が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＢｅｖ１βとして出力する。そして、補正ライン用出力部２６１βは、奇数ヒット信号ｈｉｔＢｏｄ１が入力されると、バッファ３０βに含まれる、リードポインタｒｐＢ１が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＢｏｄ１βとして出力し、偶数奇数ヒット信号ｈｉｔＢｅｏ１が入力されると、バッファ３０βに含まれる、次リードポインタｒｐＢ１ｎが示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＢｏｄ１βとして出力する。

【0203】

補正ライン用出力部２６１γは、偶数ヒット信号ｈｉｔＡｅｖ１が入力されると、バッファ３０γに含まれる、リードポインタｒｐＡ１が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＡｅｖ１γとして出力する。また、補正ライン用出力部２６１γは、奇数ヒット信号ｈｉｔＡｏｄ１が入力されると、バッファ３０γに含まれる、リードポインタｒｐＡ１が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＡｏｄ１γとして出力し、偶数奇数ヒット信号ｈｉｔＡｅｏ１が入力されると、バッファ３０γに含まれる、次リードポインタｒｐＡ１ｎが示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＡｏｄ１γとして出力する。また、補正ライン用出力部２６１γは、偶数ヒット信号ｈｉｔＢｅｖ１が入力されると、バッファ３０γに含まれる、リードポインタｒｐＢ１が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＢｅｖ１γとして出力する。そして、補正ライン用出力部２６１γは、奇数ヒット信号ｈｉｔＢｏｄ１が入力されると、バッファ３０γに含まれる、リードポインタｒｐＢ１が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＢｏｄ１γとして出力し、偶数奇数ヒット信号ｈｉｔＢｅｏ１が入力されると、バッファ３０γに含まれる、次リードポインタｒｐＢ１ｎが示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＢｏｄ１γとして出力する。

【0204】

次ライン用出力部２６２α，２６２β，２６２γは、補正ライン用出力部２６１α，２６１β，２６１γと同様に動作する。次ライン用出力部２６２αは、偶数ヒット信号ｈｉｔＡｅｖ２が入力されると、バッファ３０αに含まれる、リードポインタｒｐＡ２が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＡｅｖ２αとして出力する。また、次ライン用出力部２６２αは、奇数ヒット信号ｈｉｔＡｏｄ２が入力されると、バッファ３０αに含まれる、リードポインタｒｐＡ２が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＡｏｄ２αとして出力し、偶数奇数ヒット信号ｈｉｔＡｅｏ２が入力されると、バッファ３０αに含まれる、次リードポインタｒｐＡ２ｎが示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＡｏｄ２αとして出力する。また、次ライン用出力部２６２αは、偶数ヒット信号ｈｉｔＢｅｖ２が入力されると、バッファ３０αに含まれる、リードポインタｒｐＢ２が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＢｅｖ２αとして出力する。そして、次ライン用出力部２６２αは、奇数ヒット信号ｈｉｔＢｏｄ２が入力されると、バッファ３０αに含まれる、リードポインタｒｐＢ２が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＢｏｄ２αとして出力し、偶数奇数ヒット信号ｈｉｔＢｅｏ２が入力されると、バッファ３０αに含まれる、次リードポインタｒｐＢ２ｎが示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＢｏｄ２αとして出力する。

【0205】

次ライン用出力部２６２βは、偶数ヒット信号ｈｉｔＡｅｖ２が入力されると、バッファ３０βに含まれる、リードポインタｒｐＡ２が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＡｅｖ２βとして出力する。また、次ライン用出力部２６２βは、奇数ヒット信号ｈｉｔＡｏｄ２が入力されると、バッファ３０βに含まれる、リードポインタｒｐＡ２が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＡｏｄ２βとして出力し、偶数奇数ヒット信号ｈｉｔＡｅｏ２が入力されると、バッファ３０βに含まれる、次リードポインタｒｐＡ２ｎが示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＡｏｄ２βとして出力する。また、次ライン用出力部２６２βは、偶数ヒット信号ｈｉｔＢｅｖ２が入力されると、バッファ３０βに含まれる、リードポインタｒｐＢ２が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＢｅｖ２βとして出力する。そして、次ライン用出力部２６２βは、奇数ヒット信号ｈｉｔＢｏｄ２が入力されると、バッファ３０βに含まれる、リードポインタｒｐＢ２ｎが示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＢｏｄ２βとして出力し、偶数奇数ヒット信号ｈｉｔＢｅｏ２が入力されると、バッファ３０βに含まれる、次リードポインタｒｐＢ２ｎが示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＢｏｄ２βとして出力する。

【0206】

次ライン用出力部２６２γは、偶数ヒット信号ｈｉｔＡｅｖ２が入力されると、バッファ３０γに含まれる、リードポインタｒｐＡ２が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＡｅｖ２γとして出力する。また、次ライン用出力部２６２γは、奇数ヒット信号ｈｉｔＡｏｄ２が入力されると、バッファ３０γに含まれる、リードポインタｒｐＡ２が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＡｏｄ２γとして出力し、偶数奇数ヒット信号ｈｉｔＡｅｏ２が入力されると、バッファ３０γに含まれる、次リードポインタｒｐＡ２ｎが示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＡｏｄ２γとして出力する。また、次ライン用出力部２６２γは、偶数ヒット信号ｈｉｔＢｅｖ２が入力されると、バッファ３０γに含まれる、リードポインタｒｐＢ２が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＢｅｖ２γとして出力する。そして、次ライン用出力部２６２γは、奇数ヒット信号ｈｉｔＢｏｄ２が入力されると、バッファ３０γに含まれる、リードポインタｒｐＢ２が示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＢｏｄ２γとして出力し、偶数奇数ヒット信号ｈｉｔＢｅｏ２が入力されると、バッファ３０γに含まれる、次リードポインタｒｐＢ２ｎが示すバッファアドレスを有する記憶領域内の補正方法特定データを補正方法特定データｃｄＢｏｄ２γとして出力する。

【0207】

補正ライン用選択回路２７１Ａｅｖは、図２１に示されるように、バッファ選択部７から出力される補正ライン用リード選択信号ＲＳ１に基づいて、補正方法特定データｃｄＡｅｖ１α、補正方法特定データｃｄＡｅｖ１β及び補正方法特定データｃｄＡｅｖ１γのいずれか一つを選択して出力する。

【0208】

具体的には、補正ライン用選択回路２７１Ａｅｖは、補正ライン用リード選択信号ＲＳ１が“０”を示すときは、つまり補正ライン用読み出しバッファ３０がバッファ３０αであるときには、補正方法特定データｃｄＡｅｖ１αを出力する。補正ライン用選択回路２７１Ａｅｖは、補正ライン用リード選択信号ＲＳ１が“１”を示すときは、つまり補正ライン用読み出しバッファ３０がバッファ３０βであるときには、補正方法特定データｃｄＡｅｖ１βを出力する。補正ライン用選択回路２７１Ａｅｖは、補正ライン用リード選択信号ＲＳ１が“２”を示すときは、つまり補正ライン用読み出しバッファ３０がバッファ３０γであるときには、補正方法特定データｃｄＡｅｖ１γを出力する。補正ライン用選択回路２７１Ａｅｖから出力されるデータを「補正方法特定データｃｄＡｅｖ１０」とすると、補正方法特定データｃｄＡｅｖ１０は、補正ラインの部分領域１１Ａの偶数グループ１１Ａｅｖでの欠陥画素の補正方法を示すデータである。データ処理装置１に対して、補正ラインの部分領域１１Ａの偶数グループ１１Ａｅｖでの欠陥画素の画素データが入力されるタイミングで、当該欠陥画素の方法を示す補正方法特定データｃｄＡｅｖ１０が出力回路６から出力される。

【0209】

補正ライン用選択回路２７１Ａｏｄ，２７１Ｂｅｖ，２７１Ｂｏｄは、補正ライン用選択回路２７１Ａｅｖと同様に動作する。補正ライン用選択回路２７１Ａｏｄは、補正ライン用リード選択信号ＲＳ１が“０”を示すときは補正方法特定データｃｄＡｏｄ１αを、“１”を示すときは補正方法特定データｃｄＡｏｄ１βを、“２”を示すときは補正方法特定データｃｄＡｏｄ１γを出力する。補正ライン用選択回路２７１Ａｏｄから出力されるデータを「補正方法特定データｃｄＡｏｄ１０」とすると、補正方法特定データｃｄＡｏｄ１０は、補正ラインの部分領域１１Ａの奇数グループ１１Ａｏｄでの欠陥画素の補正方法を示すデータである。データ処理装置１に対して、補正ラインの部分領域１１Ａの奇数グループ１１Ａｏｄでの欠陥画素の画素データが入力されるタイミングで、当該欠陥画素の方法を示す補正方法特定データｃｄＡｏｄ１０が出力回路６から出力される。

【0210】

補正ライン用選択回路２７１Ｂｅｖは、補正ライン用リード選択信号ＲＳ１が“０”を示すときは補正方法特定データｃｄＢｅｖ１αを、“１”を示すときは補正方法特定データｃｄＢｅｖ１βを、“２”を示すときは補正方法特定データｃｄＢｅｖ１γを出力する。補正ライン用選択回路２７１Ｂｅｖから出力されるデータを「補正方法特定データｃｄＢｅｖ１０」とすると、補正方法特定データｃｄＢｅｖ１０は、補正ラインの部分領域１１Ｂの偶数グループ１１Ｂｅｖでの欠陥画素の補正方法を示すデータである。データ処理装置１に対して、補正ラインの部分領域１１Ｂの偶数グループ１１Ｂｅｖでの欠陥画素の画素データが入力されるタイミングで、当該欠陥画素の方法を示す補正方法特定データｃｄＢｅｖ１０が出力回路６から出力される。

【0211】

補正ライン用選択回路２７１Ｂｏｄは、補正ライン用リード選択信号ＲＳ１が“０”を示すときは補正方法特定データｃｄＢｏｄ１αを、“１”を示すときは補正方法特定データｃｄＢｏｄ１βを、“２”を示すときは補正方法特定データｃｄＢｏｄ１γを出力する。補正ライン用選択回路２７１Ｂｏｄから出力されるデータを「補正方法特定データｃｄＢｏｄ１０」とすると、補正方法特定データｃｄＢｏｄ１０は、補正ラインの部分領域１１Ｂの奇数グループ１１Ｂｏｄでの欠陥画素の補正方法を示すデータである。データ処理装置１に対して、補正ラインの部分領域１１Ｂの奇数グループ１１Ｂｏｄでの欠陥画素の画素データが入力されるタイミングで、当該欠陥画素の方法を示す補正方法特定データｃｄＢｏｄ１０が出力回路６から出力される。

【0212】

次ライン用選択回路２７２Ａｅｖは、バッファ選択部７から出力される次ライン用リード選択信号ＲＳ２に基づいて、補正方法特定データｃｄＡｅｖ２α、補正方法特定データｃｄＡｅｖ２β及び補正方法特定データｃｄＡｅｖ２γのいずれか一つを選択して出力する。

【0213】

ここで、次ライン用リード選択信号ＲＳ２とは、バッファ３０α，３０β，３０γのうち、どのバッファ３０が次ラインの欠陥データを記憶しているかを示す信号である。次ライン用リード選択信号ＲＳ２が“０”を示すときには、次ラインの欠陥データを記憶するバッファ３０（以後、「次ライン用読み出しバッファ３０」と呼ぶことがある）がバッファ３０αであることを意味し、“１”を示すときにはバッファ３０βであることを意味し、“２”を示すときにはバッファ３０γであることを意味する。

【0214】

次ライン用選択回路２７２Ａｅｖは、次ライン用リード選択信号ＲＳ２が“０”を示すときは補正方法特定データｃｄＡｅｖ２αを、“１”を示すときは補正方法特定データｃｄＡｅｖ２βを、“２”を示すときは補正方法特定データｃｄＡｅｖ２γを出力する。次ライン用選択回路２７２Ａｅｖから出力されるデータを「補正方法特定データｃｄＡｅｖ２０」とすると、補正方法特定データｃｄＡｅｖ２０は、次ラインの部分領域１１Ａの偶数グループ１１Ａｅｖでの欠陥画素の補正方法を示すデータである。データ処理装置１に対して、次ラインの部分領域１１Ａの偶数グループ１１Ａｅｖでの欠陥画素の画素データが入力されるタイミングで、当該欠陥画素の方法を示す補正方法特定データｃｄＡｅｖ２０が出力回路６から出力される。

【0215】

次ライン用選択回路２７２Ａｏｄは、次ライン用リード選択信号ＲＳ２が“０”を示すときは補正方法特定データｃｄＡｏｄ２αを、“１”を示すときは補正方法特定データｃｄＡｏｄ２βを、“２”を示すときは補正方法特定データｃｄＡｏｄ２γを出力する。次ライン用選択回路２７２Ａｏｄから出力されるデータを「補正方法特定データｃｄＡｏｄ２０」とすると、補正方法特定データｃｄＡｏｄ２０は、次ラインの部分領域１１Ａの奇数グループ１１Ａｏｄでの欠陥画素の補正方法を示すデータである。データ処理装置１に対して、次ラインの部分領域１１Ａの奇数グループ１１Ａｏｄでの欠陥画素の画素データが入力されるタイミングで、当該欠陥画素の方法を示す補正方法特定データｃｄＡｏｄ２０が出力回路６から出力される。

【0216】

次ライン用選択回路２７２Ｂｅｖは、次ライン用リード選択信号ＲＳ２が“０”を示すときは補正方法特定データｃｄＢｅｖ２αを、“１”を示すときは補正方法特定データｃｄＢｅｖ２βを、“２”を示すときは、補正方法特定データｃｄＢｅｖ２γを出力する。次ライン用選択回路２７２Ｂｅｖから出力されるデータを「補正方法特定データｃｄＢｅｖ２０」とすると、補正方法特定データｃｄＢｅｖ２０は、次ラインの部分領域１１Ｂの偶数グループ１１Ｂｅｖでの欠陥画素の補正方法を示すデータである。データ処理装置１に対して、次ラインの部分領域１１Ｂの偶数グループ１１Ｂｅｖでの欠陥画素の画素データが入力されるタイミングで、当該欠陥画素の方法を示す補正方法特定データｃｄＢｅｖ２０が出力回路６から出力される。

【0217】

次ライン用選択回路２７２Ｂｏｄは、次ライン用リード選択信号ＲＳ２が“０”を示すときは補正方法特定データｃｄＢｏｄ２αを、“１”を示すときは補正方法特定データｃｄＢｏｄ２βを、“２”を示すときは補正方法特定データｃｄＢｏｄ２γを出力する。次ライン用選択回路２７２Ｂｏｄから出力されるデータを「補正方法特定データｃｄＢｏｄ２０」とすると、補正方法特定データｃｄＢｏｄ２０は、次ラインの部分領域１１Ｂの奇数グループ１１Ｂｏｄでの欠陥画素の補正方法を示すデータである。データ処理装置１に対して、次ラインの部分領域１１Ｂの奇数グループ１１Ｂｏｄでの欠陥画素の画素データが入力されるタイミングで、当該欠陥画素の方法を示す補正方法特定データｃｄＢｏｄ２０が出力回路６から出力される。

【0218】

＜本変形例に係る書き込み部の動作＞
本変形例に係る書き込み部４は、上記の実施の形態と同様に動作する（図６参照）。書き込み部４は、部分領域１１Ａに対応するライトポインタｗｐＡと、部分領域１１Ｂに対応するライトポインタｗｐＢとを有している。書き込み部４は、対象ラインの最初の欠陥データが入力されるタイミングでライトポインタｗｐＡ，ｗｐＢの値を“０”に初期化する。

【0219】

書き込み部４は、対象ラインについての欠陥データが入力されると、当該欠陥データに含まれるｘ座標データと、部分領域１１Ｂの先頭のｘ座標値ｘＢｓｔとを比較し、ｘ座標データがｘ座標値ｘＢｓｔよりも小さければ、当該欠陥データを書き込みバッファ３０に書き込むタイミングで、ライトポインタｗｐＢの値を１つ増加する。一方で、書き込み部４は、ｘ座標データがｘ座標値ｘＢｓｔ以上であると、ライトポインタｗｐＢの現在の値を維持する。

【0220】

書き込み部４が、対象ラインの最後の欠陥データを書き込みバッファ３０に書き込み、対象ラインのすべての欠陥データの書き込みバッファ３０への書き込みが完了すると、その時点でのライトポインタｗｐＡの値は、対象ラインが補正ラインのときに使用されるリードポインタｒｐＡ１の初期値とされるとともに、対象ラインが次ラインのときに使用されるリードポインタｒｐＡ２の初期値とされる。また、その時点でのライトポインタｗｐＢの値は、対象ラインが補正ラインのときに使用されるリードポインタｒｐＢ１の初期値とされるとともに、対象ラインが次ラインのときに使用されるリードポインタｒｐＢ２の初期値とされる。図６の例では、対象ラインが補正ラインのときのリードポインタｒｐＡ１，ｒｐＢ１の初期値はそれぞれ“０”及び“ｐ”となり、対象ラインが次ラインのときのリードポインタｒｐＡ２，ｒｐＢ２の初期値はそれぞれ“０”及び“ｐ”となる。

【0221】

補正ライン用のリードポインタｒｐＡ１の初期値（“０”）は、補正ラインの部分領域１１Ａに含まれる欠陥画素のうちｘ座標値が最小の欠陥画素の欠陥データ、つまり補正ラインの部分領域１１Ａでの先頭の欠陥画素の欠陥データが書き込まれた記憶領域のバッファアドレスを示すことになる。また、次ライン用のリードポインタｒｐＡ２の初期値（“０”）は、次ラインの部分領域１１Ａに含まれる欠陥画素のうちｘ座標値が最小の欠陥画素の欠陥データが書き込まれた記憶領域のバッファアドレスを示すことになる。また、補正ライン用のリードポインタｒｐＢ１の初期値は、補正ラインの部分領域１１Ｂに含まれる欠陥画素のうちｘ座標値が最小の欠陥画素の欠陥データが書き込まれた記憶領域のバッファアドレスを示すことになる。そして、次ライン用のリードポインタｒｐＢ２の初期値は、次ラインの部分領域１１Ｂに含まれる欠陥画素のうちｘ座標値が最小の欠陥画素の欠陥データが書き込まれた記憶領域のバッファアドレスを示すことになる。

【0222】

＜本変形例に係る判定回路及び出力回路の動作＞
図２３は本変形例に係る判定回路５の動作を示すタイミングチャートである。図２３には、偶数奇数カウンタ１５０Ａ，１５０Ｂと補正ライン用判定回路１６１の動作が示されている。次ライン用判定回路１６２は補正ライン用判定回路１６１と同様に動作することから、以下では、代表的に補正ライン用判定回路１６１の動作を詳細に説明する。

【0223】

図２３には、上述の図６の例のように対象ラインの欠陥データが書き込まれたバッファ３０が補正ライン用読み出しバッファ３０となって、当該補正ライン用読み出しバッファ３０から欠陥データが読み出される際の補正ライン用判定回路１６１の動作が示されている。図２３において、「読み出しデータ（ｒｐＡ１）」は、補正ライン用読み出しバッファ３０における、リードポインタｒｐＡ１が示すバッファアドレスの記憶領域から、補正ライン用判定部１６１Ａが読み出すｘ座標データを示している。「読み出しデータ（ｒｐＡ１ｎ）」は、補正ライン用読み出しバッファ３０における、次リードポインタｒｐＡ１ｎが示すバッファアドレスの記憶領域から、補正ライン用判定部１６１Ａが読み出すｘ座標データを示している。「読み出しデータ（ｒｐＢ１）」は、補正ライン用読み出しバッファ３０における、リードポインタｒｐＢ１が示すバッファアドレスの記憶領域から、補正ライン用判定部１６１Ｂが読み出すｘ座標データを示している。「読み出しデータ（ｒｐＢ１ｎ）」は、補正ライン用読み出しバッファ３０における、次リードポインタｒｐＢ１ｎが示すバッファアドレスの記憶領域から、補正ライン用判定部１６１Ｂが読み出すｘ座標データを示している。

【0224】

図２３に示されるように、データ処理装置１に水平同期信号が入力されると、当該水平同期信号の立ち上がりで偶数奇数カウンタ１５０Ａ，１５０Ｂのカウンタ１５１が初期化される。これにより、偶数カウント値ｃｎｔＡｅｖが“０”に初期化され、奇数カウント値ｃｎｔＡｏｄが“１”に初期化され、偶数カウント値ｃｎｔＢｅｖが“ｘＢｓｔ”に初期化され、奇数カウント値ｃｎｔＢｏｄが“ｘＢｓｔ＋１”に初期化される。

【0225】

偶数カウント値ｃｎｔＡｅｖ，ｃｎｔＢｅｖ及び奇数カウント値ｃｎｔＡｏｄ，ｃｎｔＢｏｄは、初期化されると、その後、所定タイミングごとに（動作クロック信号の立ち上がりごとに）、２つずつカウントアップする。このとき、偶数カウント値ｃｎｔＡｅｖは、補正ラインの部分領域１１Ａの偶数グループ１１Ａｅｖに属する画素の画素データがデータ処理装置１に対して入力されるタイミングに応じてカウントアップする。これにより、偶数カウント値ｃｎｔＡｅｖは、補正ラインの部分領域１１Ａの偶数グループ１１Ａｅｖに属する画素の画素データがデータ処理装置１に対して入力されるタイミングに応じて、当該画素のｘ座標値を示す。同様に、奇数カウント値ｃｎｔＡｏｄは、補正ラインの部分領域１１Ａの奇数グループ１１Ａｏｄに属する画素の画素データがデータ処理装置１に対して入力されるタイミングに応じて、当該画素のｘ座標値を示す。また、偶数カウント値ｃｎｔＢｅｖは、補正ラインの部分領域１１Ｂの偶数グループ１１Ｂｅｖに属する画素の画素データがデータ処理装置１に対して入力されるタイミングに応じて、当該画素のｘ座標値を示す。そして、奇数カウント値ｃｎｔＢｏｄは、補正ラインの部分領域１１Ｂの奇数グループ１１Ｂｏｄに属する画素の画素データがデータ処理装置１に対して入力されるタイミングに応じて、当該画素のｘ座標値を示す。

【0226】

データ処理装置１に水平同期信号が入力されると、補正ライン用判定部１６１Ａは、リードポインタｒｐＡ１が現在示すバッファアドレスを有する、補正ライン用読み出しバッファ３０の記憶領域からｘ座標データを読み出す。さらに、補正ライン用判定部１６１Ａは、次リードポインタｒｐＡ１ｎが現在示すバッファアドレス（リードポインタｒｐＡ１が示す値よりも１つ大きいバッファアドレス）を有する、補正ライン用読み出しバッファ３０の記憶領域からｘ座標データを読み出す。そして、補正ライン用判定部１６１Ａは、リードポインタｒｐＡ１が示すバッファアドレスの記憶領域から読み出したｘ座標データ（以後、「ｘ座標データ（ｒｐＡ１）」と呼ぶ）と、偶数カウント値ｃｎｔＡｅｖの現在の値と奇数カウント値ｃｎｔＡｏｄの現在の値と比較する。さらに、補正ライン用判定部１６１Ａは、次リードポインタｒｐＡ１ｎが示すバッファアドレスの記憶領域から読み出したｘ座標データ（以後、「ｘ座標データ（ｒｐＡ１ｎ）」と呼ぶ）と、奇数カウント値ｃｎｔＡｏｄの現在の値とを比較する。補正ライン用判定部１６１Ａは、ｘ座標データ（ｒｐＡ１）と、偶数カウント値ｃｎｔＡｅｖとが一致する場合には、偶数ヒット信号ｈｉｔＡｅｖ１を出力する。また、補正ライン用判定部１６１Ａは、ｘ座標データ（ｒｐＡ１）と、奇数カウント値ｃｎｔＡｏｄとが一致する場合には、奇数ヒット信号ｈｉｔＡｏｄ１を出力する。そして、補正ライン用判定部１６１Ａは、ｘ座標データ（ｒｐＡ１）と偶数カウント値ｃｎｔＡｅｖとが一致し、かつｘ座標データ（ｒｐＡ１ｎ）と奇数カウント値ｃｎｔＡｏｄが一致する場合には、偶数奇数ヒット信号ｈｉｔＡｅｏ１を出力する。

【0227】

補正ライン用判定部１６１Ａは、偶数奇数ヒット信号ｈｉｔＡｅｏ１を出力する際には、その立ち上がりでリードポインタｒｐＡ１の値を２つ増加する。一方で、補正ライン用判定部１６１Ａは、偶数奇数ヒット信号ｈｉｔＡｅｏ１を出力せずに偶数ヒット信号ｈｉｔＡｅｖ１を出力する際には、偶数ヒット信号ｈｉｔＡｅｖ１の立ち上がりでリードポインタｒｐＡ１の値を１つ増加する。また、補正ライン用判定部１６１Ａは、偶数奇数ヒット信号ｈｉｔＡｅｏ１を出力せずに奇数ヒット信号ｈｉｔＡｏｄ１を出力する際には、奇数ヒット信号ｈｉｔＡｏｄ１の立ち上がりでリードポインタｒｐＡ１の値を１つ増加する。

【0228】

その後、偶数カウント値ｃｎｔＡｅｖ及び奇数カウント値ｃｎｔＡｏｄが２つ増加すると、補正ライン用判定部１６１Ａは、リードポインタｒｐＡ１が現在示すバッファアドレスを有する、補正ライン用読み出しバッファ３０の記憶領域からｘ座標データを読み出し、次リードポインタｒｐＡ１ｎが現在示すバッファアドレスを有する、補正ライン用読み出しバッファ３０の記憶領域からｘ座標データを読み出す。以後、補正ライン用判定部１６１Ａは同様に動作する。補正ライン用判定部１６１Ａは、偶数カウント値ｃｎｔＡｅｖ及び奇数カウント値ｃｎｔＡｏｄが２つ増加するたびに同様に動作する。

【0229】

図２３の例では、偶数カウント値ｃｎｔＡｅｖが“２”のときに、ｘ座標データ（ｒｐＡ１）（ｒｄ[０]）と偶数カウント値ｃｎｔＡｅｖとが一致して偶数ヒット信号ｈｉｔＡｅｖ１が生成されている。また、奇数カウント値ｃｎｔＡｏｄが“７”のときに、ｘ座標データ（ｒｐＡ１）（ｒｄ[１]）と奇数カウント値ｃｎｔＡｏｄとが一致して奇数ヒット信号ｈｉｔＡｏｄ１が生成されている。そして、偶数カウント値ｃｎｔＡｅｖが“３４”であって奇数カウント値ｃｎｔＡｏｄが“３５”のときに、ｘ座標データ（ｒｐＡ１）（ｒｄ[２]）と偶数カウント値ｃｎｔＡｅｖとが一致し、かつｘ座標データ（ｒｐＡ１ｎ）（ｒｄ[３]）と奇数カウント値ｃｎｔＡｏｄとが一致して、偶数奇数ヒット信号ｈｉｔＡｅｏ１が生成されている。

【0230】

このように、補正ライン用判定部１６１Ａは、補正ライン用読み出しバッファ３０から読み出したｘ座標データ（ｒｐＡ１）と、偶数奇数カウンタ１５０Ａから入力される偶数カウント値ｃｎｔＡｅｖ及び奇数カウント値ｃｎｔＡｏｄとを比較している。そして、補正ライン用判定部１６１Ａは、読み出したｘ座標データ（ｒｐＡ１）が、偶数カウント値ｃｎｔＡｅｖ及び奇数カウント値ｃｎｔＡｏｄのそれぞれと一致しないときには、当該ｘ座標データと、偶数奇数カウンタ１５０Ａから次に入力される偶数カウント値ｃｎｔＡｅｖ及び奇数カウント値ｃｎｔＡｏｄとを比較している。また、補正ライン用判定部１６１Ａは、読み出したｘ座標データ（ｒｐＡ１）が、偶数カウント値ｃｎｔＡｅｖ及び奇数カウント値ｃｎｔＡｏｄの一つと一致するときには、補正ライン用読み出しバッファ３０から読み出した次のｘ座標データ（ｒｐＡ１）と、偶数奇数カウンタ１５０Ａから次に入力される偶数カウント値ｃｎｔＡｅｖ及び奇数カウント値ｃｎｔＡｏｄとを比較している。

【0231】

部分領域１１Ｂに対応する補正ライン用判定部１６１Ｂは、補正ライン用判定部１６１Ａと同様に動作する。補正ライン用判定部１６１Ａの上記の動作説明において、偶数カウント値ｃｎｔＡｅｖ、奇数カウント値ｃｎｔＡｏｄ、リードポインタｒｐＡ１、次リードポインタｒｐＡ１ｎ、偶数ヒット信号ｈｉｔＡｅｖ１、奇数ヒット信号ｈｉｔＡｏｄ１、偶数奇数ヒット信号ｈｉｔＡｅｏ１を、それぞれ偶数カウント値ｃｎｔＢｅｖ、奇数カウント値ｃｎｔＢｏｄ、リードポインタｒｐＢ１、次リードポインタｒｐＢ１ｎ、偶数ヒット信号ｈｉｔＢｅｖ１、奇数ヒット信号ｈｉｔＢｏｄ１、偶数奇数ヒット信号ｈｉｔＢｅｏ１に置き換えれば、補正ライン用判定部１６１Ｂの動作説明となる。

【0232】

図２３の例では、偶数カウント値ｃｎｔＢｅｖが“ｘＢｓｔ＋３２”のときに、リードポインタｒｐＢ１の記憶領域から読み出されたｘ座標データ（ｒｄ[ｐ]）と偶数カウント値ｃｎｔＢｅｖとが一致して偶数ヒット信号ｈｉｔＢｅｖ１が生成されている。また、奇数カウント値ｃｎｔＢｏｄが“ｘＢｓｔ＋３５”のときに、リードポインタｒｐＢ１の記憶領域から読み出されたｘ座標データ（ｒｄ[ｐ＋１]）と奇数カウント値ｃｎｔＢｏｄとが一致して奇数ヒット信号ｈｉｔＢｏｄ１が生成されている。そして、偶数カウント値ｃｎｔＢｅｖが“ｘＢｓｔ＋６２”であって奇数カウント値ｃｎｔＢｏｄが“ｘＢｓｔ＋６３”のときに、リードポインタｒｐＢ１の記憶領域から読み出されたｘ座標データ（ｒｄ[ｐ＋２]）と偶数カウント値ｃｎｔＢｅｖとが一致し、かつ次リードポインタｒｐＢ１ｎの記憶領域から読み出されたｘ座標データ（ｒｄ[ｐ＋３]）と奇数カウント値ｃｎｔＢｏｄとが一致して、偶数奇数ヒット信号ｈｉｔＢｅｏ１が生成されている。

【0233】

次ライン用判定部１６２Ａ，１６２Ｂは、補正ライン用判定部１６１Ａと同様に動作する。補正ライン用判定部１６１Ａの上記の動作説明において、補正ライン用読み出しバッファ３０、リードポインタｒｐＡ１、次リードポインタｒｐＡ１ｎ、偶数ヒット信号ｈｉｔＡｅｖ１、奇数ヒット信号ｈｉｔＡｏｄ１、偶数奇数ヒット信号ｈｉｔＡｅｏ１を、それぞれ次ライン用読み出しバッファ３０、リードポインタｒｐＡ２、次リードポインタｒｐＡ２ｎ、偶数ヒット信号ｈｉｔＡｅｖ２、奇数ヒット信号ｈｉｔＡｏｄ２、偶数奇数ヒット信号ｈｉｔＡｅｏ２に置き換えれば、次ライン用判定部１６２Ａの動作説明となる。また、補正ライン用判定部１６１Ａの上記の動作説明において、補正ライン用読み出しバッファ３０、偶数カウント値ｃｎｔＡｅｖ、奇数カウント値ｃｎｔＡｏｄ、リードポインタｒｐＡ１、次リードポインタｒｐＡ１ｎ、偶数ヒット信号ｈｉｔＡｅｖ１、奇数ヒット信号ｈｉｔＡｏｄ１、偶数奇数ヒット信号ｈｉｔＡｅｏ１を、それぞれ次ライン用読み出しバッファ３０、偶数カウント値ｃｎｔＢｅｖ、奇数カウント値ｃｎｔＢｏｄ、リードポインタｒｐＢ２、次リードポインタｒｐＢ２ｎ、偶数ヒット信号ｈｉｔＢｅｖ２、奇数ヒット信号ｈｉｔＢｏｄ２、偶数奇数ヒット信号ｈｉｔＢｅｏ２に置き換えれば、次ライン用判定部１６２Ｂの動作説明となる。

【0234】

なお、上記の例では、水平同期信号の立ち上がりで偶数奇数カウンタ１５０Ａ，１５０Ｂのカウンタ１５１が初期化されていたが、当該カウンタ１５１は他のタイミングで初期化されても良い。また、偶数奇数カウンタ１５０Ａ，１５０Ｂのカウンタ１５１は互いに異なるタイミングで初期化されても良い。

【0235】

＜本変形例に係る画素欠陥補正部の動作＞
本変形例では、画素欠陥補正部２には、補正ラインの部分領域１１Ａに含まれる偶数グループ１１Ａｅｖの欠陥画素データと、当該欠陥画素データの補正方法を示す補正方法特定データｃｄＡｅｖ１０とが並列的に入力される。画素欠陥補正部２は、当該欠陥画素データを、当該補正方法特定データｃｄＡｅｖ１０が示す補正方法で補正する。さらに、画素欠陥補正部２には、補正ラインの部分領域１１Ａに含まれる奇数グループ１１Ａｏｄの欠陥画素データと、当該欠陥画素データの補正方法を示す補正方法特定データｃｄＡｏｄ１０とが並列的に入力される。画素欠陥補正部２は、当該欠陥画素データを、当該補正方法特定データｃｄＡｏｄ１０が示す補正方法で補正する。

【0236】

また、画素欠陥補正部２には、補正ラインの部分領域１１Ｂに含まれる偶数グループ１１Ｂｅｖの欠陥画素データと、当該欠陥画素データの補正方法を示す補正方法特定データｃｄＢｅｖ１０とが並列的に入力される。画素欠陥補正部２は、当該欠陥画素データを、当該補正方法特定データｃｄＢｅｖ１０が示す補正方法で補正する。さらに、画素欠陥補正部２には、補正ラインの部分領域１１Ｂに含まれる奇数グループ１１Ｂｏｄの欠陥画素データと、当該欠陥画素データの補正方法を示す補正方法特定データｃｄＢｏｄ１０とが並列的に入力される。画素欠陥補正部２は、当該欠陥画素データを、当該補正方法特定データｃｄＢｏｄ１０が示す補正方法で補正する。

【0237】

画素欠陥補正部２には、補正ラインの部分領域１１Ａに含まれる偶数グループ１１Ａｅｖの画素データと、補正ラインの部分領域１１Ａに含まれる奇数グループ１１Ａｏｄの画素データと、補正ラインの部分領域１１Ｂに含まれる偶数グループ１１Ｂｅｖの画素データと、補正ラインの部分領域１１Ｂに含まれる奇数グループ１１Ｂｏｄの画素データとが並列的に入力されることから、画素欠陥補正部２においては、偶数グループ１１Ａｅｖに対する画素欠陥補正と、奇数グループ１１Ａｏｄに対する画素欠陥補正と、偶数グループ１１Ｂｅｖに対する画素欠陥補正と、奇数グループ１１Ｂｏｄに対する画素欠陥補正とが並列的に実行される。

【0238】

また、本変形例に係る画素欠陥補正部２は、補正ラインに対して画素欠陥補正を行うとともに、補正ラインの画素データのうち次ラインの画素欠陥補正で必要となる画素データを、次ラインの補正方法特定データを使用して特定して記憶する。これにより、画素欠陥補正部２は、次ラインの画素欠陥補正のために、補正ラインのすべての画素データを記憶する必要がなくなり、画素欠陥補正部２の構成を簡素化できる。

【0239】

具体的には、画素欠陥補正部２は、次ラインの部分領域１１Ａに含まれる偶数グループ１１Ａｅｖの欠陥画素データと、当該欠陥画素データの補正方法を示す補正方法特定データｃｄＡｅｖ２０とが入力されると、当該欠陥画素データに対応する画素のｘ座標値と、当該補正方法特定データｃｄＡｅｖ２０が示す補正方法とに基づいて、当該欠陥画素データの補正で必要となる、補正ラインの画素データを特定し、入力された当該画素データを記憶する。

【0240】

同様に、画素欠陥補正部２は、次ラインの部分領域１１Ａに含まれる奇数グループ１１Ａｏｄの欠陥画素データと、当該欠陥画素データの補正方法を示す補正方法特定データｃｄＡｏｄ２０とが入力されると、当該欠陥画素データに対応する画素のｘ座標値と、当該補正方法特定データｃｄＡｏｄ２０が示す補正方法とに基づいて、当該欠陥画素データの補正で必要となる、補正ラインの画素データを特定し、入力された当該画素データを記憶する。

【0241】

また、画素欠陥補正部２は、次ラインの部分領域１１Ｂに含まれる偶数グループ１１Ｂｅｖの欠陥画素データと、当該欠陥画素データの補正方法を示す補正方法特定データｃｄＢｅｖ２０とが入力されると、当該欠陥画素データに対応する画素のｘ座標値と、当該補正方法特定データｃｄＢｅｖ２０が示す補正方法とに基づいて、当該欠陥画素データの補正で必要となる、補正ラインの画素データを特定し、入力された当該画素データを記憶する。

【0242】

また、画素欠陥補正部２は、次ラインの部分領域１１Ｂに含まれる奇数グループ１１Ｂｏｄの欠陥画素データと、当該欠陥画素データの補正方法を示す補正方法特定データｃｄＢｏｄ２０とが入力されると、当該欠陥画素データに対応する画素のｘ座標値と、当該補正方法特定データｃｄＢｏｄ２０が示す補正方法とに基づいて、当該欠陥画素データの補正で必要となる、補正ラインの画素データを特定し、入力された当該画素データを記憶する。

【0243】

このように、画素欠陥補正部２は、補正ラインの画素データと、次ラインの画素データ及び次ラインの補正方法特定データが並列的に入力されることから、補正ラインの画素データのうち次ラインの画素欠陥補正で必要となる画素データを特定して記憶することができる。これにより、画素欠陥補正部２は、次ラインの画素欠陥補正のために、補正ラインのすべての画素データを記憶する必要がなくなり、画素欠陥補正部２の構成を簡素化できる。

【0244】

以上説明したように、本変形例では、補正ライン用判定部１６１Ａに対して、部分領域１１Ａを構成する複数の画素についてのｘ座標値が２つずつデータグループを成してデータグループごとかつ昇順で偶数奇数カウンタ１５０Ａから入力される。また、バッファ３０は、部分領域１１Ａを構成する複数の画素についてのｘ座標値のうち、当該複数の画素に含まれる少なくも一つの欠陥画素のｘ座標値（ｘ座標データ）を記憶している。つまり、バッファ３０は、補正ライン用判定部１６１Ａに入力される複数の入力データの少なくとも一部と一致する複数のデータを記憶している。そして、補正ライン用判定部１６１Ａは、バッファ３０からｘ座標値を昇順で読み出している。つまり、補正ライン用判定部１６１Ａは、入力データが入力される際の規則と同じ規則に基づく順序でバッファ３０からデータを読み出している。補正ライン用判定部１６１Ａは、バッファ３０から読み出したｘ座標データ（ｘ座標値）と、偶数奇数カウンタ１５０Ａから入力される偶数カウント値及び奇数カウント値とを比較し、当該ｘ座標データが当該偶数カウント値及び当該奇数カウント値のそれぞれと一致しないときには、当該ｘ座標データと、偶数奇数カウンタ１５０Ａから次に入力される偶数カウント値及び奇数カウント値とを比較する。一方で、補正ライン用判定部１６１Ａは、当該ｘ座標データが当該偶数カウント値及び当該奇数カウント値の一方と一致するときには、バッファ３０から読み出した次のｘ座標データと、偶数奇数カウンタ１５０Ａから次に入力される偶数カウント値及び奇数カウント値とを比較する。

【0245】

本変形例では、補正ライン用判定部１６１Ａに対して偶数奇数カウンタ１５０Ａからデータが順に入力される際の規則（上記の例では昇順）と同じ規則に基づく順序でバッファ３０からｘ座標データが読み出されることから、偶数奇数カウンタ１５０Ａからの偶数カウント値及び奇数カウント値と、バッファ３０から読み出された一つのｘ座標データとを比較するだけで、当該偶数カウント値及び当該奇数カウント値がバッファ３０内のｘ座標データと一致するか否かを判定することができる。本変形例では、偶数カウント値及び奇数カウント値のそれぞれが、バッファ３０から読み出された一つのｘ座標データと一致しないときには、当該偶数カウント値及び当該奇数カウント値がバッファ３０内のｘ座標データと一致しないことになる。また、偶数カウント値及び奇数カウント値の一方の値が、バッファ３０から読み出された一つのｘ座標データと一致するときには、当該一方の値がバッファ３０内のｘ座標データと一致することになる。よって、偶数カウント値及び奇数カウント値とバッファ３０内のすべてのｘ座標データとを比較することなく、当該偶数カウント値及び当該奇数カウント値がバッファ３０内のｘ座標データと一致するか否かを簡単に判定することができる。よって、処理時間の減少あるいは回路構成の簡素化が可能となる。

【0246】

なお、補正ライン用判定部１６１Ｂ、次ライン用判定部１６２Ａ及び次ライン用判定部１６２Ｂについても同様である。

【0247】

＜その他の変形例＞
上記の例では、データ処理装置１に対してラインを構成する複数の画素の画素データが、ｘ座標値の昇順で入力されていたが、ｘ座標値の降順で入力されても良い。この場合には、カウンタ５０からカウント値が降順で出力され、判定部５１はバッファ３０から降順でｘ座標データを読み出す。また、偶数奇数カウンタ１５０Ａ，１５０Ｂから偶数カウント値及び奇数カウント値が降順で出力され、補正ライン用判定部１６１Ａ，１６１Ｂ及び次ライン用判定部１６２Ａ，１６２Ｂはバッファ３０から降順でｘ座標データを読み出す。

【0248】

また、上記の例では、部分領域１１Ａ，１１Ｂの画素データがともにｘ座標値の昇順で入力されていたが、部分領域１１Ａ，１１Ｂの一方の画素データがｘ座標値の昇順で入力され、部分領域１１Ａ，１１Ｂの他方の画素データがｘ座標値の降順で入力されても良い。

【0249】

また、上記の例では、判定回路５は画素のｘ座標値を処理していたが、画素に関する他のデータを処理しても良い。

【0250】

以上のように、データ処理装置１は詳細に説明されたが、上記した説明は、全ての局面において例示であって、この発明がそれに限定されるものではない。また、上述した各種変形例は、相互に矛盾しない限り組み合わせて適用可能である。そして、例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。

【符号の説明】

【0251】

１ データ処理装置
２ 画素欠陥補正部
３ 記憶部
８０Ａ，８０Ｂ 制御部
５１Ａ，５１Ｂ，５１Ｃ 判定部
６０Ａα，６０Ａβ，６０Ｂα，６０Ｂβ，６０ｃα，６０ｃβ，３００Ａｅｖ，３００Ａｏｄ，３００Ｂｅｖ，３００Ｂｏｄ 出力部
１６１Ａ，１６１Ｂ 補正ライン用判定部
１６２Ａ，１６２Ｂ 次ライン用判定部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】