特許 6285393 半導体装置の製造方法、及び、半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6285393

(24)【登録日】2018年2月9日

(45)【発行日】2018年2月28日

(54)【発明の名称】半導体装置の製造方法、及び、半導体装置

(51)【国際特許分類】

   H01L 21/336 20060101AFI20180215BHJP

   H01L 29/78 20060101ALI20180215BHJP

【ＦＩ】

   H01L29/78 301S

   H01L29/78 301X

【請求項の数】1

【全頁数】28

(21)【出願番号】特願2015-114054(P2015-114054)

(22)【出願日】2015年6月4日

(62)【分割の表示】特願2014-536013(P2014-536013)の分割

【原出願日】2013年8月7日

(65)【公開番号】特開2015-159337(P2015-159337A)

(43)【公開日】2015年9月3日

【審査請求日】2015年6月4日

【審判番号】不服2017-5699(P2017-5699/J1)

【審判請求日】2017年4月20日

(73)【特許権者】

【識別番号】311014428

【氏名又は名称】ユニサンティス エレクトロニクス シンガポール プライベート リミテッド

【氏名又は名称原語表記】Ｕｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ．

(74)【代理人】

【識別番号】100094569

【弁理士】

【氏名又は名称】田中 伸一郎

(74)【代理人】

【識別番号】100067013

【弁理士】

【氏名又は名称】大塚 文昭

(74)【代理人】

【識別番号】100086771

【弁理士】

【氏名又は名称】西島 孝喜

(74)【代理人】

【識別番号】100109070

【弁理士】

【氏名又は名称】須田 洋之

(74)【代理人】

【識別番号】100109335

【弁理士】

【氏名又は名称】上杉 浩

(72)【発明者】

【氏名】舛岡 富士雄

(72)【発明者】

【氏名】中村 広記

【合議体】

【審判長】 飯田 清司

【審判官】 大嶋 洋一

【審判官】 須藤 竜也

(56)【参考文献】

【文献】 国際公開第２０１３／０９３９８８（ＷＯ，Ａ１）

【文献】 国際公開第２０１２／０７７１７８（ＷＯ，Ａ１）

【文献】 国際公開第２０１３／０３８５５３（ＷＯ，Ａ１）

【文献】 特開２０１１−０６１０６７（ＪＰ，Ａ）

【文献】 特開２００９−０８１３７７（ＪＰ，Ａ）

【文献】 米国特許第５１５８９０１（ＵＳ，Ａ）

(57)【特許請求の範囲】

【請求項1】

半導体基板上に形成されたフィン状半導体層と、前記フィン状半導体層の周囲に形成された第１の絶縁膜と、
前記フィン状半導体層上に形成された第２の柱状半導体層と、
前記第２の柱状半導体層の周囲に形成された金属からなるコンタクト電極と、
前記コンタクト電極に基板に対して水平方向に接続された前記フィン状半導体層に直交する方向に延在する金属からなるコンタクト配線と、
前記フィン状半導体層の上部と前記第２の柱状半導体層の下部に形成された第３の拡散層と、
前記コンタクト電極は前記第３の拡散層と接続され、
前記第２の柱状半導体層上部側壁を取り囲み前記コンタクト電極と直接接する第４のコンタクトと、
前記第４のコンタクトの上部と前記第２の柱状半導体層上部とを接続する第５のコンタクトと、
を有することを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は半導体装置の製造方法、及び、半導体装置に関する。

【背景技術】

【0002】

半導体集積回路、特にＭＯＳトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているＭＯＳトランジスタはナノ領域まで微細化が進んでいる。このようなＭＯＳトランジスタの微細化が進むと、リーク電流の抑制が困難であり、必要な電流量確保の要請から回路の占有面積をなかなか小さくできない、といった問題があった。このような問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲート電極が柱状半導体層を取り囲む構造のSurrounding Gate Transistor（以下、「ＳＧＴ」という。）が提案されている（例えば、特許文献１、特許文献２、特許文献３を参照）。

【0003】

従来のＳＧＴの製造方法では、シリコン柱を描画するためのマスクを用いて窒化膜ハードマスクが柱状に形成されたシリコン柱を形成し、平面状シリコン層を描画するためのマスクを用いてシリコン柱底部に平面状シリコン層を形成し、ゲート配線を描画するためのマスクを用いてゲート配線を形成している（例えば特許文献４を参照）。
すなわち、３つのマスクを用いてシリコン柱、平面状シリコン層、ゲート配線を形成している。

【0004】

また、従来のＳＧＴの製造方法では、平面状シリコン層の上部と金属配線とを接続するために、深いコンタクト孔を形成している（例えば特許文献４を参照）。素子の微細化に伴い、コンタクト孔のアスペクト比（深さ／開口）は増大する。アスペクト比の増加と共にエッチング速度が低下する。また、パターンの微細化に伴い、レジストの膜厚は薄くなる。レジストの膜厚が薄くなると、エッチング中にレジストもエッチングされるため、深いコンタクト孔を形成することが難しくなる。

【0005】

また、従来のＭＯＳトランジスタにおいて、メタルゲートプロセスと高温プロセスを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスが実際の製品で用いられている(非特許文献１)。ポリシリコンでゲートを作成し、その後、層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲートを露出し、ポリシリコンゲートをエッチング後、メタルを堆積している。そのためＳＧＴにおいてもメタルゲートプロセスと高温プロセスを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスを用いる必要がある。

【0006】

メタルゲートラストプロセスでは、ポリシリコンゲートを形成後、イオン注入により拡散層を形成している。ＳＧＴでは、柱状シリコン層上部がポリシリコンゲートに覆われるため工夫が必要である。

【0007】

シリコン柱が細くなると、シリコンの密度は５×１０²²個／ｃｍ³であるから、シリコン柱内に不純物を存在させることが難しくなってくる。

【0008】

従来のＳＧＴでは、チャネル濃度を１０¹⁷ｃｍ^-3以下と低不純物濃度とし、ゲート材料の仕事関数を変えることによってしきい値電圧を決定することが提案されている（例えば、特許文献５を参照）。

【0009】

平面型ＭＯＳトランジスタにおいて、ＬＤＤ領域のサイドウォールが低濃度層と同一の導電型を有する多結晶シリコンにより形成され、ＬＤＤ領域の表面キャリアがその仕事関数差によって誘起され、酸化膜サイドウォールＬＤＤ型ＭＯＳトランジスタに比してＬＤＤ領域のインピーダンスが低減できることが示されている（例えば、特許文献６を参照）。その多結晶シリコンサイドウォールは電気的にゲート電極と絶縁されていることが示されている。また図中には多結晶シリコンサイドウォールとソース・ドレインとは層間絶縁膜により絶縁していることが示されている。

【0010】

また、ゲート配線と基板間の寄生容量を低減するために、従来のＭＯＳトランジスタでは、第１の絶縁膜を用いている。例えばＦＩＮＦＥＴ（非特許文献２）では、１つのフィン状半導体層の周囲に第１の絶縁膜を形成し、第１の絶縁膜をエッチバックし、フィン状半導体層を露出し、ゲート配線と基板間の寄生容量を低減している。そのためＳＧＴにおいてもゲート配線と基板間の寄生容量を低減するために第１の絶縁膜を用いる必要がある。ＳＧＴではフィン状半導体層に加えて、柱状半導体層があるため、柱状半導体層を形成するための工夫が必要である。

【先行技術文献】

【特許文献】

【0011】

【特許文献1】特開平２−７１５５６号公報

【特許文献2】特開平２−１８８９６６号公報

【特許文献3】特開平３−１４５７６１号公報

【特許文献4】特開２００９−１８２３１７号公報

【特許文献5】特開２００４−３５６３１４号公報

【特許文献6】特開平１１−２９７９８４号公報

【非特許文献】

【0012】

【非特許文献1】IEDM2007 K.Mistry et.al, pp 247-250

【非特許文献2】IEDM2010 CC.Wu, et. al, 27.1.1-27.1.4.

【発明の概要】

【発明が解決しようとする課題】

【0013】

そこで、第１の柱状半導体層の周囲にゲート電極及びゲート配線を形成し、同時に第２の柱状半導体層の周囲にフィン状半導体層上部と接続するコンタクト電極及びコンタクト配線を形成するゲートラストプロセスであって、さらに自己整合で柱状半導体層上部を金属と半導体との仕事関数差によってｎ型半導体層もしくはｐ型半導体層として機能させる構造を持つＳＧＴの製造方法と、その結果得られるコンタクト構造とＳＧＴの構造を提供することを目的とする。

【課題を解決するための手段】

【0014】

本発明の半導体装置の製造方法は、半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第１の絶縁膜を形成する第１工程と、前記第１工程の後、第１の柱状半導体層と前記第１のポリシリコンによる第１のダミーゲートと第２の柱状半導体層と前記第１のポリシリコンによる第２のダミーゲートを形成する第２工程と、前記第２工程の後、前記第１のダミーゲートと前記第１の柱状半導体層と前記第２のダミーゲートと前記第２の柱状半導体層の側壁に、第３のダミーゲートと第４のダミーゲートを形成する第３工程と、前記第３工程の後、前記フィン状半導体層上部と前記第１の柱状半導体層下部と前記第２の柱状半導体層下部に第３の拡散層を形成する第４工程と、前記第４の工程の後、層間絶縁膜を堆積し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとの上部を露出し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとを除去し、第１のゲート絶縁膜を前記第１の柱状半導体層の周囲と前記第２の柱状半導体層の周囲に形成し、前記第２の柱状半導体層の底部周辺の第１のゲート絶縁膜を除去し、第１の金属を堆積し、前記第１の柱状半導体層上部と前記第２の柱状半導体層上部を露出し、前記第１の柱状半導体層の周囲にゲート電極及びゲート配線を形成し、前記第２の柱状半導体層の周囲にコンタクト電極及びコンタクト配線を形成する第５工程と、前記第５の工程の後、前記第１の柱状半導体層周囲と前記ゲート電極と前記ゲート配線上と、前記第２の柱状半導体層周囲と前記コンタクト電極と前記コンタクト配線上に第２のゲート絶縁膜を堆積し、前記ゲート配線上の一部と前記コンタクト電極及び前記コンタクト配線上の少なくとも一部の前記第２のゲート絶縁膜を除去し、第２の金属を堆積し、前記第１の柱状半導体層の上部と前記第２の柱状半導体層上部を露出し、前記第１の柱状半導体層上の前記第２のゲート絶縁膜を除去し、第３の金属を堆積し、前記第３の金属と前記第２の金属の一部をエッチングすることで、第２の金属が前記第１の柱状半導体層上部側壁を取り囲む第１のコンタクトと、前記第１のコンタクトの上部と前記第１の柱状半導体層上部とを接続する第２のコンタクトと、前記ゲート配線上に形成された前記第２の金属と前記第３の金属からなる第３のコンタクトと、第２の金属が前記第２の柱状半導体層上部側壁を取り囲み前記コンタクト電極と接続する第４のコンタクトと、前記第４のコンタクトの上部と前記第２の柱状半導体層上部とを接続する第５のコンタクトと、を形成する第６の工程と、を有することを特徴とする。

【0015】

また、前記第２の工程であって、前記フィン状半導体層の周囲に第２の絶縁膜を形成し、前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化し、第１のゲート配線と第１の柱状半導体層を形成するための第２のレジストと、第１のコンタクト配線と第２の柱状半導体層を形成するための第３のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第１のポリシリコンと前記第２の絶縁膜と前記フィン状半導体層をエッチングすることにより、第１の柱状半導体層と前記第１のポリシリコンによる第１のダミーゲートと第２の柱状半導体層と前記第１のポリシリコンによる第２のダミーゲートを形成することを特徴とする。

【0016】

また、前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化後、前記第１のポリシリコン上に第３の絶縁膜を形成することをさらに含むことを特徴とする。

【0017】

また、前記第２工程の後、前記第１の柱状半導体層前記第２の柱状半導体層と前記第１のダミーゲートと前記第２のダミーゲートの周囲に第４の絶縁膜を形成し、前記第４の絶縁膜の周囲に第２のポリシリコンを堆積し、エッチングをすることにより、前記第１のダミーゲートと前記第１の柱状半導体層と前記第２のダミーゲートと前記第２の柱状半導体層の側壁に残存させ、第３のダミーゲートと第４のダミーゲートを形成する第３工程を有することを特徴とする。

【0018】

また、前記フィン状半導体層上部と前記第１の柱状半導体層下部と前記第２の柱状半導体層下部に第３の拡散層を形成し、前記第３のダミーゲートと前記第４のダミーゲートとの周囲に、第５の絶縁膜を形成し、エッチングをし、サイドウォール状に残存させ、前記第５の絶縁膜からなるサイドウォールを形成し、前記第３の拡散層上に金属と半導体の化合物を形成する第４工程を有することを特徴とする。

【0019】

また、前記第４の工程の後、層間絶縁膜を堆積し、化学機械研磨し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートの上部を露出し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとを除去し、前記第２の絶縁膜と前記第４の絶縁膜を除去し、第１のゲート絶縁膜を前記第１の柱状半導体層の周囲と前記第２の柱状半導体層の周囲と前記第５の絶縁膜の内側に形成し、前記第２の柱状半導体層の底部周辺のゲート絶縁膜を除去するための第４のレジストを形成し、前記第２の柱状半導体層の底部周辺の第１のゲート絶縁膜を除去し、第１の金属を堆積し、前記第１の柱状半導体層上部と前記第２の柱状半導体層上部を露出し、エッチバックを行い、前記第１の柱状半導体層の周囲にゲート電極及びゲート配線を形成し、前記第２の柱状半導体層の周囲にコンタクト電極及びコンタクト配線を形成する第５工程と、を有することを特徴とする。

【0020】

また、本発明の半導体装置は、半導体基板上に形成されたフィン状半導体層と、前記フィン状半導体層の周囲に形成された第１の絶縁膜と、前記フィン状半導体層上に形成された第２の柱状半導体層と、前記第２の柱状半導体層の周囲に形成された金属からなるコンタクト電極と、前記コンタクト電極に接続された前記フィン状半導体層に直交する方向に延在する金属からなるコンタクト配線と、前記フィン状半導体層の上部と前記第２の柱状半導体層の下部に形成された第３の拡散層と、前記コンタクト電極は前記第３の拡散層と接続され、前記第２の柱状半導体層上部側壁を取り囲み前記コンタクト電極と接続する第４のコンタクトと、前記第４のコンタクトの上部と前記第２の柱状半導体層上部とを接続する第５のコンタクトと、を有することを特徴とする。

【0021】

また、前記第２の柱状半導体層と前記コンタクト電極との間に形成された第１のゲート絶縁膜を有することを特徴とする。

【0022】

また、前記第２の柱状半導体層上部側壁と前記第４のコンタクトとの間に形成された第２のゲート絶縁膜を有することを特徴とする。

【0023】

また、前記第２の柱状半導体層の前記フィン状半導体層に直交する方向の幅は前記フィン状半導体層の前記フィン状半導体層に直交する方向の幅と同じであることを特徴とする。

【0024】

また、前記コンタクト電極と前記コンタクト配線の周囲に形成された前記第１のゲート絶縁膜を有することを特徴とする。

【0025】

また、前記コンタクト電極のコンタクト配線に直交する方向の幅と前記コンタクト配線のコンタクト配線に直交する方向の幅は同じであることを特徴とする。

【0026】

また、前記第４のコンタクトの前記コンタクト配線に直交する方向の幅は、前記コンタクト電極の前記コンタクト配線に直交する方向の幅と等しいことを特徴とする。

【0027】

また、前記第５のコンタクトの前記コンタクト配線に直交する方向の幅は、前記第４のコンタクトの前記コンタクト配線に直交する方向の幅と等しいことを特徴とする。

【0028】

また、半導体基板上に形成されたフィン状半導体層と、前記フィン状半導体層の周囲に形成された第１の絶縁膜と、前記フィン状半導体層上に形成された第１の柱状半導体層と、前記第１の柱状半導体層の周囲に形成された前記第１のゲート絶縁膜と、前記第１のゲート絶縁膜の周囲に形成された金属からなるゲート電極と、前記ゲート電極に接続された前記フィン状半導体層に直交する方向に延在する金属からなるゲート配線と、前記ゲート電極と前記ゲート配線の周囲と底部に形成された前記第１のゲート絶縁膜と、前記ゲート電極の前記ゲート配線に直交する方向の幅と前記ゲート配線の前記ゲート配線に直交する方向の幅は同じであり、前記フィン状半導体層の上部と前記第１の柱状半導体層の下部に形成された前記第３の拡散層と、前記第１の柱状半導体層の上部側壁の周囲に形成された前記第２のゲート絶縁膜と、前記第２のゲート絶縁膜の周囲に形成された第２の金属からなる第１のコンタクトと、前記第１のコンタクトの上部と前記第１の柱状半導体層上部とを接続する第３の金属からなる第２のコンタクトと、前記ゲート配線上に形成された前記第２の金属と前記第３の金属からなる第３のコンタクトをさらに有することを特徴とする。

【0029】

また、前記第１のコンタクトの第２の金属の仕事関数は、４．０ｅＶから４．２ｅＶの間であることを特徴とする。

【0030】

また、前記第１のコンタクトの第２の金属の仕事関数は、５．０ｅＶから５．２ｅＶの間であることを特徴とする。

【発明の効果】

【0031】

本発明によれば、第１の柱状半導体層の周囲にゲート電極及びゲート配線を形成し、同時に第２の柱状半導体層の周囲にフィン状半導体層上部と接続するコンタクト電極及びコンタクト配線を形成するゲートラストプロセスであって、さらに自己整合で柱状半導体層上部を金属と半導体との仕事関数差によってｎ型半導体層もしくはｐ型半導体層として機能させる構造を持つＳＧＴの製造方法と、その結果得られるコンタクト構造とＳＧＴの構造を提供することができる。

【0032】

ゲート絶縁膜を前記第１の柱状半導体層の周囲と前記第２の柱状半導体層の周囲と前記第５の絶縁膜の内側に形成した後、前記第２の柱状半導体層の底部周辺の第１のゲート絶縁膜を除去するための第４のレジストを形成し、前記第２の柱状半導体層の底部周辺の第１のゲート絶縁膜を除去することにより、第１の柱状半導体層の周囲にゲート電極及びゲート配線を形成し、同時に第２の柱状半導体層の周囲にフィン状半導体層上部と接続するコンタクト電極及びコンタクト配線を形成することができる。従って、第１のゲート絶縁膜の膜厚分エッチングすればよく、深いコンタクト孔を形成する工程が不要となる。

【0033】

第５の工程の後、ゲート電極とゲート配線の上方には、ゲート電極とゲート配線と同じ形状の孔が残っている。また、コンタクト電極とコンタクト配線の上方には、コンタクト電極とコンタクト配線と同じ形状の孔が残っている。従って、露出した前記第１のゲート絶縁膜を除去し、前記第１の柱状半導体層周囲と前記ゲート電極と前記ゲート配線上と前記第２の柱状半導体層周囲と前記コンタクト電極と前記コンタクト配線上に第２のゲート絶縁膜を堆積し、前記ゲート配線上の一部と前記コンタクト電極及び前記コンタクト配線上の少なくとも一部の前記第２のゲート絶縁膜を除去し、第２の金属を堆積し、エッチバックを行うと、ゲート電極とゲート配線と同じ形状の孔とコンタクト電極とコンタクト配線と同じ形状の孔とに金属が埋め込まれ、自己整合で、第２の金属が前記柱状半導体層上部側壁を取り囲む第１のコンタクトと第２の金属が前記第２の柱状半導体層上部側壁を取り囲み前記コンタクト電極と接続する第４のコンタクト、を形成することができる。

【0034】

また、前記ゲート配線上の一部の前記第２のゲート絶縁膜を除去しているため、同時にゲート配線のための第３のコンタクトを形成することができ、ゲート配線のためのコンタクトを容易に形成できる。

【0035】

従って、コンタクト形成のために、第１のゲート絶縁膜の膜厚分と第２のゲート絶縁膜の膜厚分エッチングすればよく、深いコンタクト孔を形成する工程が不要となる。

【0036】

また、第２の柱状シリコン層１１０と第２の柱状シリコン層１１０周囲に形成されるコンタクト電極１４０ｃとコンタクト配線１４０ｄと、前記第２の柱状シリコン層１１０上部側壁を取り囲み前記コンタクト電極１４０ｃと接続する第４のコンタクト１４６と、前記第４のコンタクト１４６の上部と前記第２の柱状シリコン層１１０上部とを接続する第５のコンタクト１４８とで形成される構造は、コンタクト電極が前記第３の拡散層と接続することと第４のコンタクト１４６が前記コンタクト電極と接続すること以外はトランジスタ構造と同じ構造であるため、工程数を削減することができる。

【図面の簡単な説明】

【0037】

【図1】（ａ）は本発明に係る半導体装置の平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図2】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図3】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図4】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図5】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図6】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図7】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図8】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図9】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図10】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図11】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図12】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図13】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図14】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図15】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図16】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図17】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図18】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図19】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図20】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図21】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図22】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図23】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図24】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図25】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図26】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図27】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図28】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図29】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図30】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図31】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図32】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図33】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図34】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図35】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図36】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図37】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図38】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図39】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図40】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【図41】（ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。

【発明を実施するための形態】

【0038】

以下に、本発明の実施形態に係るＳＧＴの構造を形成するための製造工程を、図２〜図４１を参照して説明する。

【0039】

まず、半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第１の絶縁膜を形成する第１工程を示す。本実施例では、シリコン基板としたが、半導体であればよい。

【0040】

図２に示すように、シリコン基板１０１上にフィン状シリコン層を形成するための第１のレジスト１０２を形成する。

【0041】

図３に示すように、シリコン基板１０１をエッチングし、フィン状シリコン層１０３を形成する。今回はレジストをマスクとしてフィン状シリコン層を形成したが、酸化膜や窒化膜といったハードマスクを用いてもよい。

【0042】

図４に示すように、第１のレジスト１０２を除去する。

【0043】

図５に示すように、フィン状シリコン層１０３の周囲に第１の絶縁膜１０４を堆積する。第１の絶縁膜として高密度プラズマによる酸化膜や低圧CVD(Chemical Vapor Deposition)による酸化膜を用いてもよい。

【0044】

図６に示すように、第１の絶縁膜１０４をエッチバックし、フィン状シリコン層１０３の上部を露出する。ここまでは、非特許文献２のフィン状シリコン層の製法と同じである。

【0045】

以上により半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第１の絶縁膜を形成する第１工程が示された。

【0046】

次に、前記フィン状半導体層の周囲に第２の絶縁膜を形成し、前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化し、第１のゲート配線と第１の柱状半導体層を形成するための第２のレジストと、第１のコンタクト配線と第２の柱状半導体層を形成するための第３のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第１のポリシリコンと前記第２の絶縁膜と前記フィン状半導体層をエッチングすることにより、第１の柱状半導体層と前記第１のポリシリコンによる第１のダミーゲートと第２の柱状半導体層と前記第１のポリシリコンによる第２のダミーゲートを形成する第２工程を示す。

【0047】

図７に示すように、前記フィン状シリコン層１０３の周囲に第２の絶縁膜１０５を形成する。第２の絶縁膜１０５は、酸化膜が好ましい。

【0048】

図８に示すように、前記第２の絶縁膜１０５の上に第１のポリシリコン１０６を堆積し平坦化する。

【0049】

図９に示すように、前記第１のポリシリコン１０６上に第３の絶縁膜１０７を形成する。第３の絶縁膜１０７は、窒化膜が好ましい。

【0050】

図１０に示すように、ゲート配線と第１の柱状シリコン層を形成するための第２のレジスト１０８と、第１のコンタクト配線と第２の柱状シリコン層を形成するための第３のレジスト１０９を、前記フィン状シリコン層１０３の方向に対して垂直の方向に形成する。

【0051】

図１１に示すように、前記第３の絶縁膜１０７と前記第１のポリシリコン１０６と前記第２の絶縁膜１０５と前記フィン状シリコン層１０３をエッチングすることにより、第１の柱状シリコン層１１１と前記第１のポリシリコンによる第１のダミーゲート１１５と第２の柱状シリコン層１１０と前記第１のポリシリコンによる第２のダミーゲート１１４を形成する。このとき、第３の絶縁膜は、分離され、第３の絶縁膜１１３、１１２となる。また、第２の絶縁膜は分離され、第２の絶縁膜１１７、１１６となる。このとき、第２のレジスト１０８と第３のレジスト１０９がエッチング中に除去された場合、第３の絶縁膜１１３、１１２がハードマスクとして機能する。第２のレジストがエッチング中に除去されないとき、第３の絶縁膜を使用しなくてもよい。

【0052】

図１２に示すように、第２のレジスト１０８、第３のレジスト１０９を除去する。

【0053】

以上により、前記フィン状半導体層の周囲に第２の絶縁膜を形成し、前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化し、第１のゲート配線と第１の柱状半導体層を形成するための第２のレジストと、第１のコンタクト配線と第２の柱状半導体層を形成するための第３のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第１のポリシリコンと前記第２の絶縁膜と前記フィン状半導体層をエッチングすることにより、第１の柱状半導体層と前記第１のポリシリコンによる第１のダミーゲートと第２の柱状半導体層と前記第１のポリシリコンによる第２のダミーゲートを形成する第２工程が示された。

【0054】

次に、前記第２工程の後、前記第１の柱状半導体層と前記第２の柱状半導体層と前記第１のダミーゲートと前記第２のダミーゲートの周囲に第４の絶縁膜を形成し、前記第４の絶縁膜の周囲に第２のポリシリコンを堆積し、エッチングをすることにより、前記第１のダミーゲートと前記第１の柱状半導体層と前記第２のダミーゲートと前記第２の柱状半導体層の側壁に残存させ、第３のダミーゲートと第４のダミーゲートを形成する第３工程を示す。

【0055】

図１３に示すように、前記第１の柱状シリコン層１１１と前記第２の柱状シリコン層１１０と前記第１のダミーゲート１１５と前記第２のダミーゲート１１４の周囲に第４の絶縁膜１１８を形成する。第４の絶縁膜１１８は、酸化膜が好ましい。

【0056】

図１４に示すように、前記第４の絶縁膜１１８の周囲に第２のポリシリコン１２２を堆積する。

【0057】

図１５に示すように、第２のポリシリコン１２２をエッチングをすることにより、前記第１のダミーゲート１１５と前記第１の柱状シリコン層１１１と前記第２のダミーゲート１１４と前記第２の柱状シリコン層１１０の側壁に残存させ、第３のダミーゲート１２４と第４のダミーゲート１２３を形成する。このとき、第４の絶縁膜は分離され、第４の絶縁膜１２６、１２５となってもよい。

【0058】

以上により、前記第２工程の後、前記第１の柱状半導体層と前記第２の柱状半導体層と前記第１のダミーゲートと前記第２のダミーゲートの周囲に第４の絶縁膜を形成し、前記第４の絶縁膜の周囲に第２のポリシリコンを堆積し、エッチングをすることにより、前記第１のダミーゲートと前記第１の柱状半導体層と前記第２のダミーゲートと前記第２の柱状半導体層の側壁に残存させ、第３のダミーゲートと第４のダミーゲートを形成する第３工程が示された。

【0059】

次に、前記フィン状半導体層上部と前記第１の柱状半導体層下部と前記第２の柱状半導体層下部に第３の拡散層を形成し、前記第３のダミーゲートと前記第４のダミーゲートとの周囲に、第５の絶縁膜を形成し、エッチングをし、サイドウォール状に残存させ、前記第５の絶縁膜からなるサイドウォールを形成し、前記第３の拡散層上に金属と半導体の化合物を形成する第４工程を示す。

【0060】

図１６に示すように、不純物を導入し、前記第１の柱状シリコン層１１１下部と前記第２の柱状シリコン層１１０下部に第３の拡散層１２７を形成する。ｎ型拡散層のときは、砒素やリンを導入することが好ましい。ｐ型拡散層のときは、ボロンを導入することが好ましい。拡散層形成は、後述の第５の絶縁膜からなるサイドウォール形成後に行ってもよい。

【0061】

図１７に示すように、前記第３のダミーゲート１２４と前記第４のダミーゲート１２３との周囲に、第５の絶縁膜１２８を形成する。第５の絶縁膜１２８は、窒化膜が好ましい。

【0062】

図１８に示すように、第５の絶縁膜１２８をエッチングし、サイドウォール状に残存させ、前記第５の絶縁膜からなるサイドウォール１３０、１２９を形成する。

【0063】

図１９に示すように、前記第３の拡散層１２７上に金属と半導体の化合物１３１を形成する。このとき、第３のダミーゲート１２４上部、第４のダミーゲート１２５上部にも金属と半導体の化合物１３３、１３２が形成される。

【0064】

以上により、前記フィン状半導体層上部と前記第１の柱状半導体層下部と前記第２の柱状半導体層下部に第３の拡散層を形成し、前記第３のダミーゲートと前記第４のダミーゲートとの周囲に、第５の絶縁膜を形成し、エッチングをし、サイドウォール状に残存させ、前記第５の絶縁膜からなるサイドウォールを形成し、前記第３の拡散層上に金属と半導体の化合物を形成する第４工程が示された。

【0065】

次に、前記第４の工程の後、層間絶縁膜を堆積し、化学機械研磨し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートの上部を露出し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとを除去し、前記第２の絶縁膜と前記第４の絶縁膜を除去し、第１のゲート絶縁膜を前記第１の柱状半導体層の周囲と前記第２の柱状半導体層の周囲と前記第５の絶縁膜の内側に形成し、前記第２の柱状半導体層の底部周辺のゲート絶縁膜を除去するための第４のレジストを形成し、前記第２の柱状半導体層の底部周辺の第１のゲート絶縁膜を除去し、第１の金属を堆積し、前記第１の柱状半導体層上部と前記第２の柱状半導体層上部を露出し、エッチバックを行い、前記第１の柱状半導体層の周囲にゲート電極及びゲート配線を形成し、前記第２の柱状半導体層の周囲にコンタクト電極及びコンタクト配線を形成する第５工程を示す。

【0066】

図２０に示すように、層間絶縁膜１３４を堆積する。コンタクトストッパ膜を用いてもよい。

【0067】

図２１に示すように、化学機械研磨し、前記第１のダミーゲート１１５と前記第２のダミーゲート１１４と前記第３のダミーゲート１２４と前記第４のダミーゲート１２３の上部を露出する。このとき、第３のダミーゲート１２４上部、第４のダミーゲート１２５上部における金属と半導体の化合物１３３、１３２を除去する。

【0068】

図２２に示すように、前記第１のダミーゲート１１５と前記第２のダミーゲート１１４と前記第３のダミーゲート１２４と前記第４のダミーゲート１２３とを除去する。

【0069】

図２３に示すように、前記第２の絶縁膜１１７、１１６と前記第４の絶縁膜１２６、１２５を除去する。

【0070】

図２４に示すように、第１のゲート絶縁膜１３５を前記第１の柱状シリコン層１１１の周囲と前記第２の柱状シリコン層１１０の周囲と前記第５の絶縁膜１３０、１２９の内側に形成する。

【0071】

図２５に示すように、前記第２の柱状シリコン層１１０の底部周辺の第１のゲート絶縁膜１３５を除去するための第４のレジスト１３６を形成する。

【0072】

図２６に示すように、前記第２の柱状シリコン層１１０の底部周辺の第１のゲート絶縁膜１３５を除去する。第１のゲート絶縁膜は分離され、第１のゲート絶縁膜１３７、１３９、１３８となる。また、等方性エッチングにより、第１のゲート絶縁膜１３７、１３９を除去してもよい。

【0073】

図２７に示すように、第４のレジスト１３６を除去する。

【0074】

図２８に示すように、第１の金属１４０を堆積する。

【0075】

図２９に示すように、第１の金属１４０のエッチバックを行い、前記第１の柱状シリコン層１１１の周囲にゲート電極１４０ａ及びゲート配線１４０ｂを形成し、前記第２の柱状シリコン層１１０の周囲にコンタクト電極１４０ｃ及びコンタクト配線１４０ｄを形成する。コンタクト配線長は短くてもよい。

【0076】

ゲート絶縁膜を前記第１の柱状半導体層の周囲と前記第２の柱状半導体層の周囲と前記第５の絶縁膜の内側に形成した後、前記第２の柱状半導体層の底部周辺の第１のゲート絶縁膜を除去するための第４のレジストを形成し、前記第２の柱状半導体層の底部周辺の第１のゲート絶縁膜を除去することにより、第１の柱状半導体層の周囲にゲート電極及びゲート配線を形成し、同時に第２の柱状半導体層の周囲にフィン状半導体層上部と接続するコンタクト電極及びコンタクト配線を形成することができる。従って、第１のゲート絶縁膜の膜厚分エッチングすればよく、深いコンタクト孔を形成する工程が不要となる。

【0077】

また、第２の柱状半導体層と第２の柱状半導体層周囲に形成されるコンタクト電極とコンタクト配線とで形成される構造は、コンタクト電極が前記第３の拡散層と接続すること以外はトランジスタ構造と同じ構造であるため、工程数を削減することができる。

【0078】

以上により、前記第４の工程の後、層間絶縁膜を堆積し、化学機械研磨し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートの上部を露出し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとを除去し、前記第２の絶縁膜と前記第４の絶縁膜を除去し、第１のゲート絶縁膜を前記第１の柱状半導体層の周囲と前記第２の柱状半導体層の周囲と前記第５の絶縁膜の内側に形成し、前記第２の柱状半導体層の底部周辺のゲート絶縁膜を除去するための第４のレジストを形成し、前記第２の柱状半導体層の底部周辺の第１のゲート絶縁膜を除去し、第１の金属を堆積し、前記第１の柱状半導体層上部と前記第２の柱状半導体層上部を露出し、エッチバックを行い、前記第１の柱状半導体層の周囲にゲート電極及びゲート配線を形成し、前記第２の柱状半導体層の周囲にコンタクト電極及びコンタクト配線を形成する第５工程が示された。

【0079】

次に、前記第５の工程の後、前記第１の柱状半導体層周囲と前記ゲート電極と前記ゲート配線上と、前記第２の柱状半導体層周囲と前記コンタクト電極と前記コンタクト配線上に第２のゲート絶縁膜を堆積し、前記ゲート配線上の一部と前記コンタクト電極及び前記コンタクト配線上の少なくとも一部の前記第２のゲート絶縁膜を除去し、第２の金属を堆積し、前記第１の柱状半導体層の上部と前記第２の柱状半導体層上部を露出し、前記第１の柱状半導体層上の前記第２のゲート絶縁膜を除去し、第３の金属を堆積し、前記第３の金属と前記第２の金属の一部をエッチングすることで、第２の金属が前記第１の柱状半導体層上部側壁を取り囲む第１のコンタクトと、前記第１のコンタクトの上部と前記第１の柱状半導体層上部とを接続する第２のコンタクトと、前記ゲート配線上に形成された前記第２の金属と前記第３の金属からなる第３のコンタクトと、第２の金属が前記第２の柱状半導体層上部側壁を取り囲み前記コンタクト電極と接続する第４のコンタクトと、前記第４のコンタクトの上部と前記第２の柱状半導体層上部とを接続する第５のコンタクトと、を形成する第６の工程を示す。

【0080】

第５の工程の後、ゲート電極とゲート配線の上方には、ゲート電極とゲート配線と同じ形状の孔が残っている。また、コンタクト電極とコンタクト配線の上方には、コンタクト電極とコンタクト配線と同じ形状の孔が残っている。従って、露出した前記第１のゲート絶縁膜を除去し、前記第１の柱状半導体層周囲と前記ゲート電極と前記ゲート配線上と前記第２の柱状半導体層周囲と前記コンタクト電極と前記コンタクト配線上に第２のゲート絶縁膜を堆積し、前記ゲート配線上の一部と前期コンタクト電極及び前記コンタクト配線上の少なくとも一部の前記第２のゲート絶縁膜を除去し、第２の金属を堆積し、エッチバックを行うと、ゲート電極とゲート配線と同じ形状の孔とコンタクト電極とコンタクト配線と同じ形状の孔とに金属が埋め込まれ、自己整合で、第２の金属が前記柱状半導体層上部側壁を取り囲む第１のコンタクトと第２の金属が前記第２の柱状半導体層上部側壁を取り囲み前記コンタクト電極と接続する第４のコンタクト、を形成することができる。

【0081】

図３０に示すように、露出した第１のゲート絶縁膜１３９、１３７、１３８を除去する。

【0082】

図３１に示すように、第１の柱状シリコン層１１１周囲とゲート電極１４０ａとゲート配線１４０ｂ上と、第２の柱状シリコン層１１０周囲とコンタクト電極１４０ｃとコンタクト配線１４０ｄ上に第２のゲート絶縁膜１４１を堆積する。

【0083】

図３２に示すように、ゲート配線１４０ｂ上の一部とコンタクト電極１４０ｃ及び前記コンタクト配線１４０ｄ上の少なくとも一部の第２のゲート絶縁膜１４１を除去するための第５のレジスト１４２を形成する。

【0084】

図３３に示すように、ゲート配線１４０ｂ上の一部とコンタクト電極１４０ｃ及び前記コンタクト配線１４０ｄ上の少なくとも一部の第２のゲート絶縁膜１４１を除去する。第２のゲート絶縁膜１４１は分離され、第２のゲート絶縁膜１４３、１４４、１４５となる。また、等方性エッチングにより、第２のゲート絶縁膜１４３、１４４を除去してもよい。

【0085】

前記ゲート配線上の一部の前記第２のゲート絶縁膜を除去しているため、同時にゲート配線のための第３のコンタクトを形成することができ、ゲート配線のためのコンタクトを容易に形成できる。

【0086】

従って、コンタクト形成のために、第１のゲート絶縁膜の膜厚分と第２のゲート絶縁膜の膜厚分エッチングすればよく、深いコンタクト孔を形成する工程が不要となる。

【0087】

図３４に示すように、第５のレジスト１４２を除去する。

【0088】

図３５に示すように、第２の金属１４６、１４７を堆積し、エッチバックを行い、第１の柱状シリコン層１１１の上部と第２の柱状シリコン層１１０上部を露出する。第２の金属１４６、１４７の金属の仕事関数は、トランジスタがｎ型のときは、４．０ｅＶから４．２ｅＶの間であることが好ましい。また、第２の金属１４６、１４７の仕事関数は、トランジスタがｐ型のときは、５．０ｅＶから５．２ｅＶの間であることを特徴とすることが好ましい。

【0089】

図３６に示すように、露出した第１の柱状シリコン層１１１上の第２のゲート絶縁膜１４５を除去する。

【0090】

図３７に示すように、第３の金属１４８、１４９を堆積する。第３の金属は第２の金属と同じ金属でもよい。

【0091】

図３８に示すように、金属配線のための第４の金属１５０を堆積する。

【0092】

図３９に示すように、金属配線を形成し、第３の金属１４８、１４９と第２の金属１４６、１４７の一部をエッチングするための第６のレジスト１５１、１５２、１５３を形成する。

【0093】

図４０に示すように、第４の金属１５０をエッチングし、金属配線１５４、１５５、１５６を形成する。また、第３の金属１４８、１４９と第２の金属１４６、１４７の一部をエッチングすることで、第２の金属１４７が前記第１の柱状シリコン層１１１上部側壁を取り囲む第１のコンタクト１４７ａと、前記第１のコンタクト１４７ａの上部と前記第１の柱状シリコン層１１１上部とを接続する第２のコンタクト１４９ａと、前記ゲート配線１４０ｂ上に形成された前記第２の金属１４７ｂと前記第３の金属１４９ｂからなる第３のコンタクト１５７と、第２の金属が前記第２の柱状半導体層上部側壁を取り囲み前記コンタクト電極と接続する第４のコンタクト１４６と、前記第４のコンタクト１４６の上部と前記第２の柱状シリコン層１１０上部とを接続する第５のコンタクト１４８を形成する。 金属配線形成前に、第３の金属１４８、１４９と第２の金属１４６、１４７の一部をエッチングしてもよい。

【0094】

図４１に示すように、第６のレジスト１５１、１５２、１５３を除去する。

【0095】

以上により、前記第５の工程の後、前記第１の柱状半導体層周囲と前記ゲート電極と前記ゲート配線上と、前記第２の柱状半導体層周囲と前記コンタクト電極と前記コンタクト配線上に第２のゲート絶縁膜を堆積し、前記ゲート配線上の一部と前記コンタクト電極及び前記コンタクト配線上の少なくとも一部の前記第２のゲート絶縁膜を除去し、第２の金属を堆積し、前記第１の柱状半導体層の上部と前記第２の柱状半導体層上部を露出し、前記第１の柱状半導体層上の前記第２のゲート絶縁膜を除去し、第３の金属を堆積し、前記第３の金属と前記第２の金属の一部をエッチングすることで、第２の金属が前記第１の柱状半導体層上部側壁を取り囲む第１のコンタクトと、前記第１のコンタクトの上部と前記第１の柱状半導体層上部とを接続する第２のコンタクトと、前記ゲート配線上に形成された前記第２の金属と前記第３の金属からなる第３のコンタクトと、第２の金属が前記第２の柱状半導体層上部側壁を取り囲み前記コンタクト電極と接続する第４のコンタクトと、前記第４のコンタクトの上部と前記第２の柱状半導体層上部とを接続する第５のコンタクトと、を形成する第６の工程が示された。

【0096】

以上により、第１の柱状半導体層の周囲にゲート電極及びゲート配線を形成し、同時に第２の柱状半導体層の周囲にフィン状半導体層上部と接続するコンタクト電極及びコンタクト配線を形成するゲートラストプロセスであって、さらに自己整合で柱状半導体層上部を金属と半導体との仕事関数差によってｎ型半導体層もしくはｐ型半導体層として機能させる構造を持つＳＧＴの製造方法が示された。

【0097】

上記製造方法によって得られる半導体装置の構造を図１に示す。
シリコン基板１０１上に形成されたフィン状シリコン層１０３と、前記フィン状シリコン層１０３の周囲に形成された第１の絶縁膜１０４と、前記フィン状シリコン層１０３上に形成された第２の柱状シリコン層１１０と、前記第２の柱状シリコン層１１０の周囲に形成された金属からなるコンタクト電極１４０ｃと、前記コンタクト電極１４０ｃに接続された前記フィン状シリコン層１０３に直交する方向に延在する金属からなるコンタクト配線１４０ｄと、前記フィン状シリコン層１０３の上部と前記第２の柱状シリコン層１１０の下部に形成された第３の拡散層１２７と、前記コンタクト電極１４０ｃは前記第３の拡散層１２７と接続するのであって、前記第２の柱状シリコン層１１０上部側壁を取り囲み前記コンタクト電極１４０ｃと接続する第４のコンタクト１４６と、前記第４のコンタクト１４６の上部と前記第２の柱状シリコン層１１０上部とを接続する第５のコンタクト１４８と、を有する。

【0098】

また、前記第２の柱状シリコン層１１０と前記コンタクト電極１４０ｃとの間に形成された第１のゲート絶縁膜１３７を有することを特徴とする。

【0099】

また、 前記第２の柱状シリコン層１１０上部側壁と前記第４のコンタクト１４６との間に形成された第２のゲート絶縁膜１４３を有することを特徴とする。

【0100】

また、前記第２の柱状シリコン１１０層の前記フィン状シリコン層１０３に直交する方向の幅は前記フィン状シリコン層１０３の前記フィン状シリコン層１０３に直交する方向の幅と同じであることを特徴とする。

【0101】

また、前記コンタクト電極１４０ｃと前記コンタクト配線１４０ｄの周囲に形成された前記第１のゲート絶縁膜１３９を有することを特徴とする。

【0102】

また、前記コンタクト電極１４０ｃのコンタクト配線１４０ｄに直交する方向の幅と前記コンタクト配線１４０ｄのコンタクト配線１４０ｄに直交する方向の幅は同じであることを特徴とする。

【0103】

また、前記第４のコンタクト１４６の前記コンタクト配線１４０ｄに直交する方向の幅は、前記コンタクト電極１４０ｃの前記コンタクト配線１４０ｄに直交する方向の幅と等しいことを特徴とする。

【0104】

また、前記第５のコンタクト１４８の前記コンタクト配線１４０ｄに直交する方向の幅は、前記第４のコンタクト１４６の前記コンタクト配線１４０ｄに直交する方向の幅と等しいことを特徴とする。

【0105】

また、シリコン基板１０１上に形成されたフィン状シリコン層１０３と、前記フィン状シリコン層１０３の周囲に形成された第１の絶縁膜１０４と、前記フィン状シリコン層１０３上に形成された第１の柱状シリコン層１１１と、前記第１の柱状シリコン層１１１の周囲に形成された前記第１のゲート絶縁膜１３８と、前記第１のゲート絶縁膜１３８の周囲に形成された金属からなるゲート電極１４０ａと、前記ゲート電極１４０ａに接続された前記フィン状シリコン層１０３に直交する方向に延在する金属からなるゲート配線１４０ｂと、前記ゲート電極１４０ａと前記ゲート配線１４０ｂの周囲と底部に形成された前記第１のゲート絶縁膜１３８と、前記ゲート電極１４０ａの前記ゲート配線１４０ｂに直交する方向の幅と前記ゲート配線１４０ｂの前記ゲート配線１４０ｂに直交する方向の幅は同じであって、前記フィン状シリコン層１０３の上部と前記第１の柱状シリコン層１１１の下部に形成された前記第３の拡散層１２７と、前記第１の柱状シリコン層１１１の上部側壁の周囲に形成された前記第２のゲート絶縁膜１４５と、前記第２のゲート絶縁膜１４５の周囲に形成された第２の金属からなる第１のコンタクト１４７ａと、前記第１のコンタクト１４７ａの上部と前記第１の柱状シリコン層１１１上部とを接続する第３の金属からなる第２のコンタクト１４９ａと、前記ゲート配線１４０ｂ上に形成された前記第２の金属１４７ｂと前記第３の金属１４９ｂからなる第３のコンタクト１５７をさらに有することを特徴とする。

【0106】

第１のコンタクト１４７ａの第２の金属の仕事関数は、トランジスタがｎ型のときは、４．０ｅＶから４．２ｅＶの間であることが好ましい。また、第２の金属１４６、１４７の仕事関数は、トランジスタがｐ型のときは、５．０ｅＶから５．２ｅＶの間であることが好ましい。

【0107】

第２の柱状シリコン層１１０と第２の柱状シリコン層１１０周囲に形成されるコンタクト電極１４０ｃとコンタクト配線１４０ｄと、前記第２の柱状シリコン層１１０上部側壁を取り囲み前記コンタクト電極１４０ｃと接続する第４のコンタクト１４６と、前記第４のコンタクト１４６の上部と前記第２の柱状シリコン層１１０上部とを接続する第５のコンタクト１４８とで形成される構造は、コンタクト電極が前記第３の拡散層と接続することと第４のコンタクト１４６が前記コンタクト電極と接続すること以外はトランジスタ構造と同じ構造であるため、工程数を削減することができる。

【0108】

なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の技術的範囲を限定するものではない。

【0109】

例えば、上記実施例において、ｐ型（ｐ⁺型を含む。）とｎ型（ｎ⁺型を含む。）とをそれぞれ反対の導電型とした半導体装置の製造方法、及び、それにより得られる半導体装置も当然に本発明の技術的範囲に含まれる。

【符号の説明】

【0110】

１０１．シリコン基板
１０２．第１のレジスト
１０３．フィン状シリコン層
１０４．第１の絶縁膜
１０５．第２の絶縁膜
１０６．第１のポリシリコン
１０７．第３の絶縁膜
１０８．第２のレジスト
１０９．第３のレジスト
１１０．第２の柱状シリコン層
１１１．第１の柱状シリコン層
１１２．第３の絶縁膜
１１３．第３の絶縁膜
１１４．第２のダミーゲート
１１５．第１のダミーゲート
１１６．第２の絶縁膜
１１７．第２の絶縁膜
１１８．第４の絶縁膜
１２２．第２のポリシリコン
１２３．第４のダミーゲート
１２４．第３のダミーゲート
１２５．第４の絶縁膜
１２６．第４の絶縁膜
１２７．第３の拡散層
１２８．第５の絶縁膜
１２９．サイドウォール
１３０．サイドウォール
１３１．金属と半導体の化合物
１３２．金属と半導体の化合物
１３３．金属と半導体の化合物
１３４．層間絶縁膜
１３５．第１のゲート絶縁膜
１３６．第４のレジスト
１３７．第１のゲート絶縁膜
１３８．第１のゲート絶縁膜
１３９．第１のゲート絶縁膜
１４０．第１の金属
１４０ａ．ゲート電極
１４０ｂ．ゲート配線
１４０ｃ．コンタクト電極
１４０ｄ．コンタクト配線
１４１．第２のゲート絶縁膜
１４２．第５のレジスト
１４３．第２のゲート絶縁膜
１４４．第２のゲート絶縁膜
１４５．第２のゲート絶縁膜
１４６．第２の金属、第４のコンタクト
１４７．第２の金属
１４７ａ．第１のコンタクト
１４７ｂ．第２の金属
１４８．第３の金属、第５のコンタクト
１４９．第３の金属
１４９ａ．第２のコンタクト
１４９ｂ．第３の金属
１５０．第４の金属
１５１．第６のレジスト
１５２．第６のレジスト
１５３．第６のレジスト
１５４．金属配線
１５５．金属配線
１５６．金属配線
１５７．第３のコンタクト

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】

【図34】

【図35】

【図36】

【図37】

【図38】

【図39】

【図40】

【図41】