特許 6286870 点灯装置および照明装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6286870

(24)【登録日】2018年2月16日

(45)【発行日】2018年3月7日

(54)【発明の名称】点灯装置および照明装置

(51)【国際特許分類】

   H05B 37/02 20060101AFI20180226BHJP

【ＦＩ】

   H05B37/02 J

【請求項の数】2

【全頁数】16

(21)【出願番号】特願2013-110182(P2013-110182)

(22)【出願日】2013年5月24日

(65)【公開番号】特開2014-229561(P2014-229561A)

(43)【公開日】2014年12月8日

【審査請求日】2016年3月30日

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(73)【特許権者】

【識別番号】390014546

【氏名又は名称】三菱電機照明株式会社

(74)【代理人】

【識別番号】100082175

【弁理士】

【氏名又は名称】高田 守

(74)【代理人】

【識別番号】100106150

【弁理士】

【氏名又は名称】高橋 英樹

(74)【代理人】

【識別番号】100142642

【弁理士】

【氏名又は名称】小澤 次郎

(72)【発明者】

【氏名】西川 弘明

(72)【発明者】

【氏名】野瀬 丈裕

【審査官】 松本 泰典

(56)【参考文献】

【文献】 特開２０１２−１０９１４１（ＪＰ，Ａ）

【文献】 特開２０１２−０８９３８３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０５Ｂ ３７／０２

(57)【特許請求の範囲】

【請求項1】

直流電源に直列接続されてオンオフ制御されるスイッチング素子と、
前記スイッチング素子と直列に接続し、前記スイッチング素子のオン時に前記直流電源から電流が流れるインダクタンス要素と、
前記スイッチング素子のオン時に前記インダクタンス要素に蓄積されたエネルギーを、前記スイッチング素子のオフ時に半導体発光素子に放出する回生ダイオードと、
前記スイッチング素子に流れる電流を検出する検出抵抗と、
第１端子に前記検出抵抗で検出した検出値を受け、第２端子に閾値を受け前記検出値が前記閾値に達すると出力を切り替えるコンパレータを含み、前記コンパレータの出力に応じて前記スイッチング素子をオフさせると共に、前記インダクタンス要素のエネルギー放出が完了したときに前記スイッチング素子をオンさせる制御回路と、
前記半導体発光素子の順電圧が大きいほど前記閾値を増加補正する回路と、
を備え、
前記インダクタンス要素は、前記スイッチング素子と直列に接続する１次巻線と、前記１次巻線と結合した２次巻線および３次巻線と、を含み、
前記制御回路は、前記２次巻線の電圧に基づいて前記スイッチング素子をオフからオンに切り替え、
前記閾値を増加補正する回路は、前記３次巻線に生ずる電圧を分圧した電圧を前記第２端子に供給し、
前記制御回路は、前記閾値を決定する電圧を入力すべき電圧入力端子を備え、
前記閾値を増加補正する回路は、前記３次巻線に生ずる電圧をピークホールドするピークホールド回路を含み、
前記ピークホールド回路は、アノードが前記３次巻線の一端と接続するダイオードと、一端が前記ダイオードのカソードと接続し他端が基準電位に接続されるコンデンサと、を含み、
一端に前記制御回路の制御電源電圧を受ける第一抵抗と、一端が前記第一抵抗の他端と接続し他端が基準電位に接続される第二抵抗と、を含み前記第一抵抗と前記第二抵抗との接続点から前記制御電源電圧を分圧して前記電圧入力端子に供給する分圧回路と、
一端が前記ダイオードと前記コンデンサとの接続点に接続し他端が前記電圧入力端子に接続する第三抵抗と、
をさらに備え、
前記制御回路は、前記電圧入力端子に入力される電圧に比例して前記閾値を直線的に変化させる線形領域を有し、
前記インダクタンス要素のインダクタンスをＬ１とし、前記検出抵抗の抵抗値をＲｃｓとし、前記第一抵抗の抵抗値をＲ８とし、前記第二抵抗の抵抗値をＲ９とし、前記１次巻線と前記３次巻線との巻き数の比を１／ｎとし、前記半導体発光素子の前記順電圧をＶ_Ｆとし、前記検出値をＶ_ＣＳとし、点灯装置に入力される電圧をＶ_ＩＮとし、定数をＣｏｎｓｔで表し、

で表される電流値Ｉ_ＬＥＤの計算式におけるｔｄを用いた場合に、
前記第三抵抗の抵抗値Ｒ１０が、

で決まる数式に基づいて設定されることを特徴とする点灯装置。

【請求項2】

半導体発光素子と、
前記半導体発光素子と接続する点灯装置と、
を備え、
前記点灯装置は、
直流電源に直列接続されてオンオフ制御されるスイッチング素子と、
前記スイッチング素子と直列に接続し、前記スイッチング素子のオン時に前記直流電源から電流が流れるインダクタンス要素と、
前記スイッチング素子のオン時に前記インダクタンス要素に蓄積されたエネルギーを、前記スイッチング素子のオフ時に前記半導体発光素子に放出する回生ダイオードと、
前記スイッチング素子に流れる電流を検出する検出抵抗と、
第１端子に前記検出抵抗で検出した検出値を受け、第２端子に閾値を受け前記検出値が前記閾値に達すると出力を切り替えるコンパレータを含み、前記コンパレータの出力に応じて前記スイッチング素子をオフさせると共に、前記インダクタンス要素のエネルギー放出が完了したときに前記スイッチング素子をオンさせる制御回路と、
前記半導体発光素子の順電圧が大きいほど前記閾値を増加補正する回路と、
を備え、
前記インダクタンス要素は、前記スイッチング素子と直列に接続する１次巻線と、前記１次巻線と結合した２次巻線および３次巻線と、を含み、
前記制御回路は、前記２次巻線の電圧に基づいて前記スイッチング素子をオフからオンに切り替え、
前記閾値を増加補正する回路は、前記３次巻線に生ずる電圧を分圧した電圧を前記第２端子に供給し、
前記制御回路は、前記閾値を決定する電圧を入力すべき電圧入力端子を備え、
前記閾値を増加補正する回路は、前記３次巻線に生ずる電圧をピークホールドするピークホールド回路を含み、
前記ピークホールド回路は、アノードが前記３次巻線の一端と接続するダイオードと、一端が前記ダイオードのカソードと接続し他端が基準電位に接続されるコンデンサと、を含み、
一端に前記制御回路の制御電源電圧を受ける第一抵抗と、一端が前記第一抵抗の他端と接続し他端が基準電位に接続される第二抵抗と、を含み前記第一抵抗と前記第二抵抗との接続点から前記制御電源電圧を分圧して前記電圧入力端子に供給する分圧回路と、
一端が前記ダイオードと前記コンデンサとの接続点に接続し他端が前記電圧入力端子に接続する第三抵抗と、
をさらに備え、
前記制御回路は、前記電圧入力端子に入力される電圧に比例して前記閾値を直線的に変化させる線形領域を有し、
前記インダクタンス要素のインダクタンスをＬ１とし、前記検出抵抗の抵抗値をＲｃｓとし、前記第一抵抗の抵抗値をＲ８とし、前記第二抵抗の抵抗値をＲ９とし、前記１次巻線と前記３次巻線との巻き数の比を１／ｎとし、前記半導体発光素子の前記順電圧をＶ_Ｆとし、前記検出値をＶ_ＣＳとし、前記点灯装置に入力される電圧をＶ_ＩＮとし、定数をＣｏｎｓｔで表し、

で表される電流値Ｉ_ＬＥＤの計算式におけるｔｄを用いた場合に、
前記第三抵抗の抵抗値Ｒ１０が、

で決まる数式に基づいて設定されることを特徴とする照明装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、点灯装置および照明装置に関する。

【背景技術】

【0002】

従来、例えば、特開２０１２−６４４３１号公報に開示されているように、臨界モードで動作する電力変換回路によりＬＥＤ等の半導体発光素子に流れる電流を制御する半導体発光素子の点灯装置およびそれを用いた照明器具が知られている。

【0003】

上記臨界モードを実現するための基本構成としては、直流電源に直列接続されて高周波でオンオフ制御されるスイッチング素子と、このスイッチング素子と電気的に接続するインダクタンス要素および回生ダイオードと、スイッチング素子に流れる電流を検出する電流検出手段と、が含まれる。インダクタンス要素には、スイッチング素子のオン時に直流電源から電流が流れる。回生ダイオードは、スイッチング素子のオン時にインダクタンス要素に蓄積されたエネルギーをスイッチング素子のオフ時に半導体発光素子に放出する。さらに、電流検出手段により検出された電流値が閾値に達すると、スイッチング素子をオフさせると共にインダクタンス要素のエネルギー放出が完了したときにスイッチング素子をオンさせる制御手段が備えられる。

【0004】

「臨界モード」とは、上記基本構成において、スイッチング素子のオン期間にインダクタンス要素に蓄積されたエネルギーがスイッチング素子のオフ期間に放出され、そのエネルギー放出が完了したタイミングでスイッチング素子を再度オンさせる制御モードのことである。

【0005】

従来の点灯装置では、電流検出手段により検出される電流値に対して、さらに、出力調整のための補正値を重畳し若しくは差し引くための可変抵抗素子が付け加えられている。この可変抵抗素子を操作することで、電流検出手段で検出される検出値に対して補正を行うことができる。つまり、可変抵抗素子の抵抗値を変化させることで電流検出感度を変更することができ、スイッチング素子に流れる電流のピーク値を上げたり下げたりすることができる。その結果、出力調整が可能となる。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０１２−６４４３１号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

以下、発光の際に半導体発光素子に流れる電流を、ＬＥＤ電流と称する。ＬＥＤ電流が流れたときに、半導体発光素子には順電圧が生ずる。一般に、複数の半導体発光素子の間には順電圧のばらつきが存在している。

【0008】

ＬＥＤ電流を定電流制御する技術が一般的であり、上記臨界モード制御において順電圧が異なる場合でも一定のＬＥＤ電流を流すことで定電流制御を行いたいという要求がある。しかし、順電圧の異なる複数の半導体発光素子に対して一定のＬＥＤ電流を流すのが困難であるという問題がある。

【0009】

すなわち、点灯装置が上記臨界モードにより半導体発光素子を発光させようとする。このとき、この点灯装置に第１の半導体発光素子を接続した場合には、この第１の半導体発光素子の順電圧に起因したＬＥＤ電流が流れ、発光する。これに対し、この点灯装置に第２の半導体発光素子を接続した場合に、第２の半導体発光素子の順電圧は第１の半導体発光素子の順電圧とは異なるので、同一条件で点灯装置が駆動して定電流制御をしても、ＬＥＤ電流が異なる値に制御されてしまう。このように、点灯装置に対して取り付ける半導体発光素子が異なるとＬＥＤ電流が相違してしまうという問題があった。

【0010】

本発明は、上述のような課題を解決するためになされたもので、異なる順電圧を有する半導体発光素子を取り付けたときにＬＥＤ電流が相違することが抑制された点灯装置および照明装置を提供することを目的とする。

【課題を解決するための手段】

【0011】

本発明にかかる点灯装置は、
直流電源に直列接続されてオンオフ制御されるスイッチング素子と、
前記スイッチング素子と直列に接続し、前記スイッチング素子のオン時に前記直流電源から電流が流れるインダクタンス要素と、
前記スイッチング素子のオン時に前記インダクタンス要素に蓄積されたエネルギーを、前記スイッチング素子のオフ時に半導体発光素子に放出する回生ダイオードと、
前記スイッチング素子に流れる電流を検出する検出抵抗と、
第１端子に前記検出抵抗で検出した検出値を受け、第２端子に閾値を受け前記検出値が前記閾値に達すると出力を切り替えるコンパレータを含み、前記コンパレータの出力に応じて前記スイッチング素子をオフさせると共に、前記インダクタンス要素のエネルギー放出が完了したときに前記スイッチング素子をオンさせる制御回路と、
前記半導体発光素子の順電圧が大きいほど前記閾値を増加補正する回路と、
を備え、
前記インダクタンス要素は、前記スイッチング素子と直列に接続する１次巻線と、前記１次巻線と結合した２次巻線および３次巻線と、を含み、
前記制御回路は、前記２次巻線の電圧に基づいて前記スイッチング素子をオフからオンに切り替え、
前記閾値を増加補正する回路は、前記３次巻線に生ずる電圧を分圧した電圧を前記第２端子に供給し、
前記制御回路は、前記閾値を決定する電圧を入力すべき電圧入力端子を備え、
前記閾値を増加補正する回路は、前記３次巻線に生ずる電圧をピークホールドするピークホールド回路を含み、
前記ピークホールド回路は、アノードが前記３次巻線の一端と接続するダイオードと、一端が前記ダイオードのカソードと接続し他端が基準電位に接続されるコンデンサと、を含み、
一端に前記制御回路の制御電源電圧を受ける第一抵抗と、一端が前記第一抵抗の他端と接続し他端が基準電位に接続される第二抵抗と、を含み前記第一抵抗と前記第二抵抗との接続点から前記制御電源電圧を分圧して前記電圧入力端子に供給する分圧回路と、
一端が前記ダイオードと前記コンデンサとの接続点に接続し他端が前記電圧入力端子に接続する第三抵抗と、
をさらに備え、
前記制御回路は、前記電圧入力端子に入力される電圧に比例して前記閾値を直線的に変化させる線形領域を有し、
前記インダクタンス要素のインダクタンスをＬ１とし、前記検出抵抗の抵抗値をＲｃｓとし、前記第一抵抗の抵抗値をＲ８とし、前記第二抵抗の抵抗値をＲ９とし、前記１次巻線と前記３次巻線との巻き数の比を１／ｎとし、前記半導体発光素子の前記順電圧をＶ_Ｆとし、前記検出値をＶ_ＣＳとし、前記点灯装置に入力される電圧をＶ_ＩＮとし、定数をＣｏｎｓｔで表し、

で表される電流値Ｉ_ＬＥＤの計算式におけるｔｄを用いた場合に、
前記第三抵抗の抵抗値Ｒ１０が、

で決まる数式に基づいて設定されることを特徴とする。

【0012】

本発明にかかる照明装置は、
半導体発光素子と、
前記半導体発光素子と接続する点灯装置と、
を備え、
前記点灯装置は、
直流電源に直列接続されてオンオフ制御されるスイッチング素子と、
前記スイッチング素子と直列に接続し、前記スイッチング素子のオン時に前記直流電源から電流が流れるインダクタンス要素と、
前記スイッチング素子のオン時に前記インダクタンス要素に蓄積されたエネルギーを、前記スイッチング素子のオフ時に前記半導体発光素子に放出する回生ダイオードと、
前記スイッチング素子に流れる電流を検出する検出抵抗と、
第１端子に前記検出抵抗で検出した検出値を受け、第２端子に閾値を受け前記検出値が前記閾値に達すると出力を切り替えるコンパレータを含み、前記コンパレータの出力に応じて前記スイッチング素子をオフさせると共に、前記インダクタンス要素のエネルギー放出が完了したときに前記スイッチング素子をオンさせる制御回路と、
前記半導体発光素子の順電圧が大きいほど前記閾値を増加補正する回路と、
を備え、
前記インダクタンス要素は、前記スイッチング素子と直列に接続する１次巻線と、前記１次巻線と結合した２次巻線および３次巻線と、を含み、
前記制御回路は、前記２次巻線の電圧に基づいて前記スイッチング素子をオフからオンに切り替え、
前記閾値を増加補正する回路は、前記３次巻線に生ずる電圧を分圧した電圧を前記第２端子に供給し、
前記制御回路は、前記閾値を決定する電圧を入力すべき電圧入力端子を備え、
前記閾値を増加補正する回路は、前記３次巻線に生ずる電圧をピークホールドするピークホールド回路を含み、
前記ピークホールド回路は、アノードが前記３次巻線の一端と接続するダイオードと、一端が前記ダイオードのカソードと接続し他端が基準電位に接続されるコンデンサと、を含み、
一端に前記制御回路の制御電源電圧を受ける第一抵抗と、一端が前記第一抵抗の他端と接続し他端が基準電位に接続される第二抵抗と、を含み前記第一抵抗と前記第二抵抗との接続点から前記制御電源電圧を分圧して前記電圧入力端子に供給する分圧回路と、
一端が前記ダイオードと前記コンデンサとの接続点に接続し他端が前記電圧入力端子に接続する第三抵抗と、
をさらに備え、
前記制御回路は、前記電圧入力端子に入力される電圧に比例して前記閾値を直線的に変化させる線形領域を有し、
前記インダクタンス要素のインダクタンスをＬ１とし、前記検出抵抗の抵抗値をＲｃｓとし、前記第一抵抗の抵抗値をＲ８とし、前記第二抵抗の抵抗値をＲ９とし、前記１次巻線と前記３次巻線との巻き数の比を１／ｎとし、前記半導体発光素子の前記順電圧をＶ_Ｆとし、前記検出値をＶ_ＣＳとし、前記点灯装置に入力される電圧をＶ_ＩＮとし、定数をＣｏｎｓｔで表し、

で表される電流値Ｉ_ＬＥＤの計算式におけるｔｄを用いた場合に、
前記第三抵抗の抵抗値Ｒ１０が、

で決まる数式に基づいて設定されることを特徴とする。

【発明の効果】

【0013】

本発明によれば、異なる順電圧を有する半導体発光素子を取り付けたときにＬＥＤ電流が相違することが抑制される。

【図面の簡単な説明】

【0014】

【図1】本発明の実施の形態にかかる点灯装置および照明装置の構成を説明するための図である。

【図2】本発明の実施の形態にかかる点灯装置および照明装置の構成を説明するための図である。

【図3】本発明の実施の形態にかかる点灯装置および照明装置の構成を説明するための図である。

【図4】本発明の実施の形態にかかる点灯装置および照明装置の動作を説明するための図である。

【図5】本発明の実施の形態にかかる点灯装置および照明装置の動作を説明するための図である。

【図6】本発明の実施の形態にかかる点灯装置および照明装置の動作原理を説明するための図である。

【図7】本発明の実施の形態にかかる点灯装置および照明装置の動作原理を説明するための図である。

【図8】本発明の実施の形態にかかる点灯装置および照明装置の動作原理を説明するための図である。

【図9】本発明の実施の形態にかかる点灯装置および照明装置の効果説明のために示す比較例の図である。

【発明を実施するための形態】

【0015】

［実施の形態の装置の構成および動作］
（点灯装置およびこれを用いた照明装置）
図１は、本発明の実施の形態にかかる半導体発光素子の点灯装置１００を示す図であるとともに、本発明の実施の形態にかかる照明装置を示す図でもある。実施の形態にかかる点灯装置は、点灯装置１００およびこれにより電流の供給を受けて点灯する半導体発光素子１６を備えている。この半導体発光素子１６は、発光ダイオード（ＬＥＤ）である。

【0016】

点灯装置１００には交流電源Ｖａｃが入力される。点灯装置１００は、半導体発光素子１６に定電流を流すことにより半導体発光素子１６を点灯させる。点灯装置１００は、入力端子１０と、ノイズ制御回路１１と、整流回路１２と、昇圧チョッパ回路１３と、降圧チョッパ回路１４と、出力端子１５とを備えている。ノイズ制御回路１１は、Ｌ型やΠ型のノイズフィルタなどからなる。整流回路１２は、交流電源Ｖａｃを全波整流するダイオードブリッジより構成される。

【0017】

昇圧チョッパ回路１３は、整流回路１２の直流出力端間に接続され、整流回路１２の出力電圧を所定の直流電圧に変換する。降圧チョッパ回路１４は、昇圧チョッパ回路１３から出力される直流電圧を、より低い直流電圧に変換する。また、電流ピーク制御を用い、いわゆる「臨界モード」の動作にて、インダクタンス要素（後述するインダクタＬ１）に流れる電流を制御し、さらに、平滑コンデンサ（後述するコンデンサＣ１）にて高周波リップルを抑制することで、半導体発光素子１６に定電流を流している。

【0018】

「臨界モード」とは、スイッチング素子のオン期間にインダクタンス要素に蓄積されたエネルギーがスイッチング素子のオフ期間に放出され、そのエネルギー放出が完了したタイミングでスイッチング素子を再度オンさせる制御モードのことである。他の制御モードに比べて電力変換効率が高くなり、また、スイッチング電流のピーク値の半分が負荷電流の平均値となるので、定電流制御が容易に実現できるという利点がある。

【0019】

なお、ノイズ制御回路１１、整流回路１２、昇圧チョッパ回路１３は、公知の各種構成を適宜に用いればよいため、詳細な説明は省略する。

【0020】

（降圧チョッパ回路の構成および臨界モード動作）
図２は、本発明の実施の形態にかかる降圧チョッパ回路１４の回路図である。図３は、本発明の実施の形態にかかる制御集積回路ＩＣ１の内部構成を示す図である。

【0021】

図２および図３において、制御集積回路ＩＣ１の１番ピン（ＩＮＶ）は内蔵の誤差増幅器（エラーアンプ）ＥＡの反転入力端子、２番ピン（ＣＯＭＰ）は誤差増幅器ＥＡの出力端子、３番ピン（ＭＵＬＴ）は乗算回路５２の入力端子、４番ピン（ＣＳ）はチョッパ電流検出端子、５番ピン（ＺＣＤ）はゼロカレント検出端子、６番ピン（ＧＮＤ）はグランド端子、７番ピン（ＧＤ）はゲートドライブ端子、８番ピン（ＶＣＣ）は電源端子である。

【0022】

スイッチング素子Ｑ１は制御集積回路ＩＣ１により高周波でオンオフ駆動される。制御集積回路ＩＣ１は、ＰＦＣ回路（力率改善制御用の昇圧チョッパ回路）の制御用集積回路であり、内部に乗算回路５２を含んでいる。ＰＦＣ回路の制御用ＩＣの典型的な構成は既に周知であり、新規な事項ではないため、これ以上の説明は省略する。

【0023】

乗算回路５２のＭＵＬＴ端子３に与えられる電圧を、以下、「電圧Ｖ_ＭＵＬＴ」とも称す。電圧Ｖ_ＭＵＬＴは、「制御電源分圧電圧」と「バイアス電圧」の合計である。「制御電源分圧電圧」とは、抵抗Ｒ８、Ｒ９で制御電源電圧を分圧生成した電圧である。バイアス電圧は、インダクタＬ１の３次巻線Ｓ２の電圧をダイオードＤ４とコンデンサＣ５によりピークホールドし、抵抗Ｒ１０を介して抵抗Ｒ９にバイアスする電圧である。これらの関係は図２の回路図において、抵抗Ｒ８、Ｒ９の接続点と抵抗Ｒ１０の一端とがＭＵＬＴ端子３に共通に接続していることからも明らかである。

【0024】

インダクタＬ１の３次巻線Ｓ２の電圧は、インダクタＬ１の１次巻線Ｐに対して逆の極性としている。このため、３次巻線Ｓ２の電圧は、半導体発光素子１６の順電圧をインダクタＬ１の１次巻線Ｐの巻き数と３次巻線Ｓ２の巻き数の比で乗算した電圧である。インダクタＬ１の３次巻線Ｓ２の電圧と出力端子１５に接続した半導体発光素子１６の順電圧Ｖ_Ｆとの間には比例関係がある。そしてインダクタＬ１の３次巻線Ｓ２の電圧と上記第２電圧との間にも比例関係があり、バイアス電圧が変化すればその分だけ電圧Ｖ_ＭＵＬＴが変化する。したがって、実施の形態では、電圧Ｖ_ＭＵＬＴを、半導体発光素子１６の順電圧Ｖ_Ｆに応じて変化させることができる。

【0025】

電源端子（ＶＣＣ）とグランド端子ＧＮＤの間に所定電圧以上の制御電源電圧が供給されると、制御電源５１により基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２が生成されると共に、制御集積回路ＩＣ１内部の各回路が動作可能となる。スタータ５３により電源投入時にはフリップフロップＦＦ１のセット入力端子Ｓｔにスタートパルスが供給されて、フリップフロップＦＦ１のＱ出力はＨｉｇｈレベルとなる。これにより駆動回路５４を介して７番ピン（ゲートドライブ端子ＧＤ）がＨｉｇｈレベルとなる。

【0026】

制御集積回路ＩＣ１の４番ピン（ＣＳ）はチョッパ電流検出端子であり、その電圧が、ＩＣ内部のＲＮＦとＣＮＦで構成されるノイズフィルタを介して、コンパレータＣＰ１のプラス入力端子に印加される。コンパレータＣＰ１のマイナス入力端子には閾値電圧Ｖ_ｔｈｃｓが印加されている。

【0027】

次に、降圧チョッパ回路１４の回路構成とともに、スイッチング素子Ｑ１のオンオフ動作およびこれに伴う臨界モード動作について説明する。

【0028】

昇圧チョッパ回路１３から出力される直流電圧を、抵抗Ｒ４を介して、コンデンサＣ３にて充電、平滑し、ツェナーダイオードＤ３により定電圧とする。この定電圧を、制御集積回路ＩＣ１のＶＣＣ端子８に、制御電源電圧として入力する。制御集積回路ＩＣ１に制御電源電圧が入力されると、ゲートドライブ端子７がＨｉｇｈレベルとなる。

【0029】

制御集積回路ＩＣ１のゲートドライブ端子７がＨｉｇｈレベルになると、抵抗ＲＧを介し、ゲート駆動電圧が、ＭＯＳＦＥＴからなるスイッチング素子Ｑ１のゲート−ソース間に印加される。これにより、スイッチング素子Ｑ１がオンとなる。

【0030】

スイッチング素子Ｑ１がオンになると、昇圧チョッパ回路１３の正側ａの出力から、半導体発光素子１６及び、平滑コンデンサＣ１、インダクタＬ１、スイッチング素子Ｑ１、抵抗ＲＣＳを介して、昇圧チョッパ回路１３の負側ｂの出力へ電流が流れる。この電流は、抵抗ＲＣＳにより検出されて、抵抗Ｒ１、コンデンサＣ２からなるノイズ除去用のローパスフィルタを介して、制御集積回路ＩＣ１のＣＳ端子４に入力される。

【0031】

制御集積回路ＩＣ１のＣＳ端子４は、インダクタ電流検出端子であり、ＣＳ端子４の電圧Ｖｃｓが閾値電圧Ｖ_ｔｈｃｓを超えると、ゲートドライブ端子７からのゲート駆動電圧がＬｏｗレベルとなり、スイッチング素子Ｑ１がオフする。

【0032】

図３の回路図で説明すると、チョッパ電流検出端子ＣＳの電圧Ｖｃｓが閾値電圧Ｖ_ｔｈｃｓを超えると、コンパレータＣＰ１の出力がＨｉｇｈレベルとなり、フリップフロップＦＦ１のリセット入力端子Ｒｓｔにリセット信号が入力される。これによりフリップフロップＦＦ１のＱ出力はＬｏｗレベルとなる。その結果、スイッチング素子Ｑ１がオフとなる。

【0033】

スイッチング素子Ｑ１がオフすると、スイッチング素子Ｑ１がオンしている時に、インダクタＬ１に蓄積されていた電磁エネルギーが、回生ダイオードＤ１を介して、半導体発光素子１６及び、平滑コンデンサＣ１に放出される。

【0034】

インダクタＬ１の２次巻線Ｓ１の電圧を、抵抗Ｒ２、Ｒ３にて分圧したのち、制御集積回路ＩＣ１のＺＣＤ端子５に入力する。なお、抵抗Ｒ３と並列にダイオードＤ２が接続されている。

【0035】

インダクタＬ１の電流が消失すると、インダクタＬ１の２次巻線Ｓ１には電圧が発生しなくなる。制御集積回路ＩＣ１のＺＣＤ端子５は、このインダクタＬ１の２次巻線Ｓ１の電圧が立ち下がったことを検出したら、制御集積回路ＩＣ１のゲートドライブ端子７をＨｉｇｈレベルとし、再びスイッチング素子Ｑ１をオンさせる。

【0036】

さらに図３の回路図で説明すると、制御集積回路ＩＣ１の５番ピン（ゼロカレント検出端子ＺＣＤ）には、ゼロカレント検出用のコンパレータＣＰ２のマイナス入力端子が接続されている。コンパレータＣＰ２のプラス入力端子にはゼロカレント検出用の基準電圧Ｖｒｅｆ２が印加されている。５番ピン（ゼロカレント検出端子ＺＣＤ）に印加されていた２次巻線Ｓ１の電圧が消失すると、コンパレータＣＰ２の出力がＨｉｇｈレベルとなり、ＯＲゲートを介してフリップフロップＦＦ１のセット入力端子Ｓｔにセットパルスが供給され、フリップフロップＦＦ１のＱ出力はＨｉｇｈレベルとなる。これにより駆動回路５４を介して７番ピン（ゲートドライブ端子ＧＤ）がＨｉｇｈレベルとなる。その結果、再びスイッチング素子Ｑ１がオンとなる。

【0037】

以下、同じ動作を繰り返す。

【0038】

このように、インダクタＬ１に流れる電流のピーク値を一定に検出し、スイッチング素子（ＭＯＳＦＥＴ）Ｑ１をオン／オフする。いわゆる臨界モード動作で、インダクタＬ１の電流を制御し、さらに、平滑コンデンサＣ１にて高周波リップルを抑制し、半導体発光素子１６に定電流を流している。

【0039】

実施の形態にかかる降圧チョッパ回路１４では、フィードバック動作をさせないようにするため（オープンループにて動作させるため）、ＣＯＭＰ端子２の電圧は、内部のエラーアンプＥＡを飽和して使用する。すなわち後述する図４のとおりクランプ電圧にする。ＩＮＶ端子１は、抵抗Ｒ５を介してＣＯＭＰ端子２と接続するとともに、制御電源電圧ＶＣＣの電圧が抵抗Ｒ６，Ｒ７で分圧された電圧が与えられている。なお、抵抗Ｒ７と並列にコンデンサＣ４が接続されている。ＩＮＶ端子１に与えられる電圧は、フィードバック閾値電圧以下となるように、抵抗Ｒ５、Ｒ６、Ｒ７を選定している。

【0040】

（閾値電圧Ｖ_ｔｈｃｓおよび出力調整）
図４は、本発明の実施の形態にかかる制御集積回路ＩＣ１における、横軸の電圧Ｖ_ＭＵＬＴに対する、縦軸のＶ_ｔｈｃｓ（コンパレータＣＰ１の閾値電圧）の特性を示す図である。電圧Ｖ_ＭＵＬＴとは、ＭＵＬＴ端子３に入力される電圧である。閾値電圧Ｖ_ｔｈｃｓは、１番ピン（ＩＮＶ）の印加電圧と３番ピン（ＭＵＬＴ）の印加電圧Ｖ_ＭＵＬＴにより決定される。すなわち、閾値電圧Ｖ_ｔｈｃｓは、制御集積回路ＩＣ１への電圧Ｖ_ＭＵＬＴによって可変できる。

【0041】

図４の各特性ＶＶ０〜ＶＶ５に示すように、ＭＵＬＴ端子電圧（ＶＭＵＬＴ＿ＰＩＮ３）が変化すると、閾値電圧であるＶ_ｔｈｃｓが変化する。前述したように、ＭＵＬＴ端子３に与えられる電圧は、抵抗Ｒ８と抵抗Ｒ９とで制御電源電圧を分圧した電圧に、３次巻線Ｓ２の電圧をピークホールドし抵抗Ｒ１０を介してバイアス電圧として加えた電圧である。３次巻線Ｓ２の電圧とこのバイアス電圧の大きさの間には比例関係があるので、バイアス電圧が変化すれば、その分だけ電圧Ｖ_ＭＵＬＴが変化する。このため、実施の形態にかかる点灯装置１００によれば、半導体発光素子１６の順電圧Ｖ_Ｆに応じてＭＵＬＴ端子３に与える電圧を可変できる。

【0042】

ＭＵＬＴ端子３に与えられる電圧を可変すれば閾値電圧Ｖ_ｔｈｃｓが変化するので、スイッチング素子Ｑ１のオンオフを調整できる。これにより、スイッチング素子Ｑ１に流れる電流のピーク値を上げたり下げたりすることができる。半導体発光素子１６の順電圧Ｖ_Ｆに応じて半導体発光素子１６に流れる電流を調整することで、半導体発光素子１６の順電圧Ｖ_Ｆによらず半導体発光素子１６に一定の電流を流すことができる。

【0043】

なお、順電圧Ｖ_Ｆが異なる複数の半導体発光素子１６を適合半導体発光素子とする場合、順電圧Ｖ_Ｆ毎に半導体発光素子１６に流れる電流を明確にしたうえで、仕様を決めている。このように順電圧Ｖ_Ｆ毎にＬＥＤ電流を明確化すると、仕様が繁雑でわかり難くなる課題がある。この点、本実施形態にかかる点灯装置１００によれば順電圧Ｖ_Ｆによらず半導体発光素子１６に一定の電流を流すことができるので、順電圧Ｖ_Ｆ毎に別々の仕様を考慮する必要がなく、仕様をわかりやすくすることができる。

【0044】

実施の形態では、Ｖ_ＭＵＬＴ−Ｖ_ｔｈｃｓ特性上における動作点を次のように設定している。図４に示すＶ_ＭＵＬＴ−Ｖ_ｔｈｃｓ特性は、ＣＯＭＰ端子２の電圧Ｖｃｏｍｐの大きさに応じて変化し、さらに図４の破線Ｘを境として飽和領域Ａｓｔｕと線形領域ＡＬＩＮとに区分することができる。図４に示すＶ_ＭＵＬＴ−Ｖ_ｔｈｃｓ特性は、制御集積回路ＩＣ１内部におけるエラーアンプＥＡ、乗算回路５２、およびコンパレータＣＰ１の電源電圧によって決まる。

【0045】

実施の形態では、線形領域ＡＬＩＮであってかつＶｃｏｍｐ＝６．０Ｖの特性ＶＶ５上に動作点を置いている。中心の動作点Ｐ２をＶＣＳ１＝０．５２５Ｖと設定している。これはちょうど飽和領域における飽和値（約１．０５Ｖ）の半分の値となっている。動作点Ｐ２が中心となって、Ｖ_ｔｈｃｓを低下する側に最小動作点Ｐ１を設定し、Ｖ_ｔｈｃｓを増加させる側に最大動作点Ｐ３を設定している。ここで、Ｐ２からＰ１までの幅と、Ｐ２からＰ３までの幅を、均等な幅に取っている。

【0046】

［ＬＥＤ電流値の算出式による説明］
次に、本実施形態の作用効果を、数式を用いて説明する。
下記の式（１）は、ＬＥＤ電流値Ｉ_ＬＥＤの算出式である。

【0047】

【0048】

式（１）を、Ｉ_ＬＥＤとＶ_Ｆの関係に整理すると、下記の式（２）になる。

【0049】

【0050】

ここで、上記式（２）の右辺第１項および第２項を、下記の式（３）、（４）のようにおく。

【0051】

【0052】

そうすると、式（２）は、下記の式（５）で表される。

【0053】

図５は、この式（５）をグラフにしたものである。

【0054】

順電圧Ｖ_ＦによらずＩ_ＬＥＤを一定値にするためには、式（５）にＡ×Ｖ_Ｆという値を加えればよい。そうすることで、Ｉ_ＬＥＤ＝Ｂとなり一定値になるからである。
また、式（１）のうち、チョッパ電流検出端子ＣＳの電圧Ｖｃｓ以外は、いずれも固定値である。そこで、式（１）のＶｃｓにＡ×Ｖ_Ｆを重畳すればよい。
考え方としては、ＶｃｓがＶｃｓ１とＶｃｓ２の合計からなるものとし、このＶｃｓ２はＡ×Ｖ_Ｆを打ち消す値とする。Ｖｃｓ２の加算は、本実施形態における３次巻線Ｓ２、ダイオードＤ４、コンデンサＣ５、および抵抗Ｒ１０で実現される。一方、Ｖｃｓ１は、Ｖｃｓ２＝Ａ×Ｖ_Ｆの加算を行わないとした場合のＶｃｓであり、具体的には後述する比較例の回路におけるＶｃｓである。

【0055】

ＶｃｓをＶｃｓ１とＶｃｓ２の合計であるものとすると、式（２）は下記の式（６）になる。

【0056】

【0057】

【0058】

Ｖ_ＭＵＬＴ−Ｖ_ｔｈｃｓ特性上における動作点を、線形領域ＡＬＩＮに置いている。このため、ＶＣＳとＶ_ＭＵＬＴとの間に下記の関係式が成り立つ。

【0059】

【0060】

ＶｃｓをＶｃｓ１とＶｃｓ２に分けると、下記のようになる。

【0061】

【0062】

Ｖｃｓ２についてまとめる。

【0063】

【0064】

この式（１４）に、式（８）を代入すると、下記の式（１５）が導出される。

【0065】

式（１５）のとおり順電圧Ｖ_Ｆに定数を乗じた値がＶ_{ＭＵＬＴ２}である。このＶ_{ＭＵＬＴ２}をＭＵＬＴ端子３に追加的に供給することで、順電圧Ｖ_ＦによらずＩ_ＬＥＤを一定値に保つことができる。

【0066】

すなわち、閾値電圧Ｖ_ｔｈｃｓは、１番ピン（ＩＮＶ）の印加電圧と３番ピン（ＭＵＬＴ）の印加電圧Ｖ_ＭＵＬＴにより決定される。本実施形態では、式（１５）のように、電圧Ｖ_ＭＵＬＴに含まれるＶ_{ＭＵＬＴ２}を、半導体発光素子１６の順電圧Ｖ_Ｆが大きいほどこれに比例して増加させる。そうすることによって、Ｖ_{ＭＵＬＴ２}の増加分だけ、閾値電圧Ｖ_ｔｈｃｓに増加補正を施すことができる。このように、実施の形態によれば、３次巻線Ｓ２、ダイオードＤ４、コンデンサＣ５、抵抗Ｒ１０によって、半導体発光素子１６の順電圧Ｖ_Ｆが大きいほど閾値Ｖ_ｔｈｃｓを増加補正する回路が構成されている。

【0067】

次に、実施の形態にかかる図２の回路について具体的な説明を行う。
図６は、図２の回路におけるＭＵＬＴ端子３およびこれに接続する回路要素を部分的に抜き出した回路図である。図６にダイオードＤ４のアノードに（１／ｎ）×Ｖ_Ｆという大きさの電圧が供給されているが、これは３次巻線Ｓ２で生じる電圧である。１／ｎは、１次巻線Ｐと３次巻線Ｓ２との間の巻き数の比である。

【0068】

（１／ｎ）×Ｖ_Ｆという大きさの電圧源の側のバイアスを含む等価回路は、図７のように図示できる。図７から電圧Ｖ_{ＭＵＬＴ２}に着目すると、図８のように図示できる。図８のＶ_{ＭＵＬＴ２}を数式で表すと、下記の式（１６）となる。

【0069】

【0070】

図８のＩを求めて代入すると、下記の式（１７）となる。

【0071】

【0072】

式（１７）のＶ_{ＭＵＬＴ２}の値が、前述の式（１５）と一致すればよい。そこで、式（１７）に式（１５）を代入すると、下記の式（１８）が導出される。

【0073】

【0074】

上記式（１８）をＲ１０について解くと、下記のようになる。

【0075】

このようにＲ１０を選定して電圧Ｖ_{ＭＵＬＴ２}を生成すればよい。

【0076】

［実施の形態に対する比較例］
図９は、実施の形態に対する比較例として示す降圧チョッパ回路１１４の回路図である。比較例と実施の形態との間の構成の違いは、降圧チョッパ回路１４内のＭＵＬＴ端子３に与えられる電圧に関する回路のみである。図９に示すように、比較例にかかる降圧チョッパ回路１１４において、ＭＵＬＴ端子３に与えられる電圧である電圧Ｖ_ＭＵＬＴは、制御電源電圧を抵抗Ｒ８と抵抗Ｒ９により分圧した電圧である。この場合、電圧Ｖ_ＭＵＬＴと順電圧Ｖ_Ｆとは独立している。

【0077】

これに対し、図２に示す本実施の形態にかかる電圧Ｖ_ＭＵＬＴは、抵抗Ｒ８と抵抗Ｒ９とで制御電源電圧を分圧した電圧に、さらにインダクタＬ１の３次巻線Ｓ２の電圧をダイオードＤ４とコンデンサＣ５によりピークホールドし抵抗Ｒ１０を介して抵抗Ｒ９にバイアスした電圧である。したがって、実施の形態では、半導体発光素子１６の順電圧Ｖ_Ｆに応じてＭＵＬＴ端子３の電圧Ｖ_ＭＵＬＴが変わる。

【0078】

順電圧Ｖ_Ｆに応じて電圧Ｖ_ＭＵＬＴを可変して閾値電圧Ｖ_ｔｈｃｓを上げたり下げたりすることで、スイッチング素子Ｑ１のオンオフを調整してスイッチング素子Ｑ１に流れる電流のピーク値を上げたり下げたりすることができる。その結果、順電圧Ｖ_Ｆに応じて半導体発光素子１６に流れる電流を調整することができ、順電圧Ｖ_Ｆによらず半導体発光素子１６に一定の電流を流すことができる。

【符号の説明】

【0079】

１１ ノイズ制御回路、１２ 整流回路、１３ 昇圧チョッパ回路、１４ 降圧チョッパ回路、１６ 半導体発光素子、５１ 制御電源、５２ 乗算回路、５３ スタータ、５４ 駆動回路、１００ 点灯装置、１１４ 降圧チョッパ回路、Ｄ１ 回生ダイオード、ＥＡ エラーアンプ（誤差増幅器）、ＦＦ１ フリップフロップ、ＧＤ ゲートドライブ端子、ＩＣ１ 制御集積回路、Ｌ１ インダクタ、Ｑ１ スイッチング素子、ＲＣＳ 検出抵抗、Ｐ １次巻線、Ｓ１ ２次巻線、Ｓ２ ３次巻線

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】