特許 6288822 半導体回路内の電力を制御するためのシステムおよび方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6288822

(24)【登録日】2018年2月16日

(45)【発行日】2018年3月7日

(54)【発明の名称】半導体回路内の電力を制御するためのシステムおよび方法

(51)【国際特許分類】

   H03K 19/00 20060101AFI20180226BHJP

【ＦＩ】

   H03K19/00

【請求項の数】4

【全頁数】13

(21)【出願番号】特願2013-245529(P2013-245529)

(22)【出願日】2013年11月28日

(65)【公開番号】特開2014-107872(P2014-107872A)

(43)【公開日】2014年6月9日

【審査請求日】2016年11月9日

(31)【優先権主張番号】13/689,043

(32)【優先日】2012年11月29日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】504199127

【氏名又は名称】エヌエックスピー ユーエスエイ インコーポレイテッド

【氏名又は名称原語表記】ＮＸＰ ＵＳＡ，Ｉｎｃ．

(74)【代理人】

【識別番号】100142907

【弁理士】

【氏名又は名称】本田 淳

(72)【発明者】

【氏名】ジョン エス．チョイ

(72)【発明者】

【氏名】ケリー エイ．イルゲンシュタイン

【審査官】 ▲高▼橋 義昭

(56)【参考文献】

【文献】 特開２０１２−１３４３２１（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００８／０２７２８０９（ＵＳ，Ａ１）

【文献】 特開２０００−１７４６１３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｋ １９／００

(57)【特許請求の範囲】

【請求項1】

電力制御回路であって、
電源ノードと、
ゲート制御電圧供給ノードと、
前記電源ノードと前記ゲート制御電圧供給ノードとの間に結合されている複数のトランジスタであって、各々が制御電極、前記電源ノードに結合されている第１の電流電極、および前記ゲート制御電圧供給ノードに結合されている第２の電流電極を有し、該複数のトランジスタのうちの第１のトランジスタの前記制御電極は電力制御信号を受信するように結合されており、前記電力制御信号のアサートに応答して、前記第１のトランジスタは伝導状態に置かれる、前記複数のトランジスタと、
第１の入力、および、前記複数のトランジスタのうちの第２のトランジスタの前記制御電極に結合されている第１の出力とを有する第１の電圧比較器であって、前記電力制御信号のアサートに応答して、前記第１の入力は前記ゲート制御電圧供給ノードに結合され、前記ゲート制御電圧供給ノード上の電圧が第１の基準電圧に達するとき前記第１の出力が前記第２のトランジスタを伝導状態に置く、前記第１の電圧比較器と、
第２の入力、および、前記複数のトランジスタのうちの第３のトランジスタの前記制御電極に結合されている第２の出力を有する第２の電圧比較器であって、前記電力制御信号のアサートに応答して、前記第２の入力は前記ゲート制御電圧供給ノードに結合され、前記ゲート制御電圧供給ノード上の前記電圧が、前記第１の基準電圧とは異なる第２の基準電圧に達するとき前記第２の出力が前記第３のトランジスタを伝導状態に置く、第２の電圧比較器と、
前記ゲート制御電圧供給ノードに結合されている第１の端子と、前記第１の入力および前記第２の入力に結合されている第２の端子と、前記電力制御信号を受信するように結合されている制御端子とを有するスイッチと、を備え、前記電力制御信号のアサートに応答して、前記スイッチは前記第１の入力を前記ゲート制御電圧供給ノードに結合し、前記第２の入力を前記ゲート制御電圧供給ノードに結合する、電力制御回路。

【請求項2】

電力制御回路であって、
電源ノードと、
ゲート制御電圧供給ノードと、
前記電源ノードと前記ゲート制御電圧供給ノードとの間に結合されている複数のトランジスタであって、各々が制御電極、前記電源ノードに結合されている第１の電流電極、および前記ゲート制御電圧供給ノードに結合されている第２の電流電極を有し、該複数のトランジスタのうちの第１のトランジスタの前記制御電極は電力制御信号を受信するように結合されており、前記電力制御信号のアサートに応答して、前記第１のトランジスタは伝導状態に置かれる、前記複数のトランジスタと、
第１の入力、および、前記複数のトランジスタのうちの第２のトランジスタの前記制御電極に結合されている第１の出力とを有する第１の電圧比較器であって、前記電力制御信号のアサートに応答して、前記第１の入力は前記ゲート制御電圧供給ノードに結合され、前記ゲート制御電圧供給ノード上の電圧が第１の基準電圧に達するとき前記第１の出力が前記第２のトランジスタを伝導状態に置く、前記第１の電圧比較器と、
第２の入力、および、前記複数のトランジスタのうちの第３のトランジスタの前記制御電極に結合されている第２の出力を有する第２の電圧比較器であって、前記電力制御信号のアサートに応答して、前記第２の入力は前記ゲート制御電圧供給ノードに結合され、前記ゲート制御電圧供給ノード上の前記電圧が、前記第１の基準電圧とは異なる第２の基準電圧に達するとき前記第２の出力が前記第３のトランジスタを伝導状態に置く、第２の電圧比較器と、
前記ゲート制御電圧供給ノードに結合されている第１の端子と、前記第１の入力および前記第２の入力に結合されている第２の端子と、前記電力制御信号を受信するように結合されている制御端子とを有するスイッチと、を備え、
前記電力制御信号のアサートに応答して、前記スイッチは前記第１の入力を前記ゲート制御電圧供給ノードに結合し、前記第２の入力を前記ゲート制御電圧供給ノードに結合し、
前記第１の電圧比較器は、
第４のトランジスタであって、前記第１の入力に結合されている制御電極、第１の電流電極、および前記第１の出力に結合されている第２の電流電極を有する、前記第４のトランジスタと、
第５のトランジスタであって、前記第１の入力に結合されている制御電極、前記第１の出力に結合されている第１の電流電極、および第２の電流電極を有する、前記第５のトランジスタとを備え、
前記第２の電圧比較器は、
第６のトランジスタであって、前記第２の入力に結合されている制御電極、第１の電流電極、および前記第２の出力に結合されている第２の電流電極を有する、前記第６のトランジスタと、
第７のトランジスタであって、前記第２の入力に結合されている制御電極、前記第２の出力に結合されている第１の電流電極、および第２の電流電極を有する、前記第７のトランジスタとを備える、電力制御回路。

【請求項3】

ゲート制御電圧供給ノードに電源投入する方法であって、
前記ゲート制御電圧供給ノードの電源投入開始に応答して、前記ゲート制御電圧供給ノードと電源ノードとの間に結合されている第１のトランジスタを伝導状態に置くステップと、
前記ゲート制御電圧供給ノードの電源投入開始に応答して、前記ゲート制御電圧供給ノードを第１の電圧比較器および第２の電圧比較器の入力端子に結合させるステップと、
前記第１の電圧比較器および前記第２の電圧比較器が、前記ゲート制御電圧供給ノードの電圧が第１の基準電圧および第２の基準電圧に達するときを検出するステップであって、前記第２の基準電圧は前記第１の基準電圧よりも大きい、前記検出するステップと、
前記ゲート制御電圧供給ノードの前記電圧が前記第１の基準電圧に達するとき、前記ゲート制御電圧供給ノードと前記電源ノードとの間に結合されている第２のトランジスタを伝導状態に置くステップと、
前記ゲート制御電圧供給ノードの前記電圧が前記第２の基準電圧に達するとき、前記ゲート制御電圧供給ノードと前記電源ノードとの間に結合されている第３のトランジスタを伝導状態に置くステップとを備える、方法。

【請求項4】

電力制御回路であって、
第１のトランジスタであって、電源ノードに結合されている第１の電流電極、電源投入制御信号を受信するように結合されている制御電極、およびゲート制御電圧供給ノードに結合されている第２の電流電極を有する、前記第１のトランジスタと、
第２のトランジスタであって、前記電源ノードに結合されている第１の電流電極、制御電極、および前記ゲート制御電圧供給ノードに結合されている第２の電流電極とを有する、前記第２のトランジスタと、
第３のトランジスタであって、前記電源ノードに結合されている第１の電流電極と、制御電極と、前記ゲート制御電圧供給ノードに結合されている第２の電流電極とを有する、前記第３のトランジスタと、
スイッチであって、前記ゲート制御電圧供給ノードに結合されている第１の端子と、第２の端子と、前記電源投入制御信号を受信するように結合されている制御端子とを有する、前記スイッチと、
前記スイッチの前記第２の端子と前記第２のトランジスタの前記制御電極との間に結合されている第１のインバータであって、該第１のインバータは第１のトリップ点を有する、前記第１のインバータと、
前記スイッチの前記第２の端子と前記第３のトランジスタの前記制御電極との間に結合されている第２のインバータであって、該第２のインバータは前記第１のトリップ点よりも大きい第２のトリップ点を有する、前記第２のインバータとを備える、電力制御回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、概して半導体デバイスに関し、より具体的には、半導体回路内の電力を制御するためのシステムおよび方法に関する。

【背景技術】

【0002】

いくつかの状況において、電子デバイスを動作させる際に、全電力モードまたは低電力モードから超低電力モードに切り替えることが望ましい。デバイス内で使用されるトランジスタおよび他の構成要素のサイズは絶えず小さく作成されるようになっているため、デバイスを動作させるのに使用される電圧も低減している。しかしデバイスの数も同時に増大しており、そのため、デバイスを駆動する電圧源にはより大きな負荷がかかる。電力モードが変更されるとき、電圧および電流の過渡状態の影響が顕著になり、供給電圧がパワー・オン・リセットを引き起こす十分な範囲まで低下される場合がある。

【0003】

なお、パワーオン時の過渡電流の大きさを低減するシステム及びその方法について、特許文献１に記載されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】米国特許第７，１４２，０１９号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

それゆえ、電子回路内で供給電圧における過渡状態を最小限に抑えることが望ましい。

【課題を解決するための手段】

【0006】

本明細書に開示のシステムおよび方法の実施形態は、電子デバイスにおいて電力モードを切り替えるときに供給電圧における過渡状態を防止するのを補助する。供給電圧は、外部回路に提供される電圧を徐々に増大させる、相次いでオンになる一連のスイッチまたはゲートによって調整される。スイッチは、連続してより高い値に達するスイッチに結合されている回路内の電圧に応じてトリガされる。したがって、供給電圧は時間のみに基づくのではなく、電圧に応じて調整される。外部回路に供給される電流はより一定のレベルに保持され、したがって、電流および／または電圧における過剰な過渡状態に起因する電力モード変更の間に外部回路にかかる重圧が回避される。

【図面の簡単な説明】

【0007】

【図1】半導体デバイス内の電力を制御するためのシステムの一実施形態のブロック図。

【図2】電力を制御するためのシステムの一実施形態のより詳細なブロック図。

【図3】図２のシステム内のさまざまな信号の時間履歴線図の例を示す図。

【発明を実施するための形態】

【0008】

本開示の利益、特徴、および利点は、以下の記載、および添付の図面に関してよりよく理解されるであろう。
以下の説明は、当業者が本開示を、特定の用途およびその要件の文脈内で提供されるように作成および使用することを可能にするために提示される。しかしながら、好ましい実施形態に対するさまざまな改変が当業者には明らかであり、本明細書において定義される一般原則は他の実施形態にも適用され得る。それゆえ、本開示は、本明細書において示され説明される特定の実施形態に限定されることは意図されておらず、本明細書において開示される原則および新規の特徴と一致する最も広い範囲に従うべきである。

【0009】

図１は、フラッシュメモリ、プロセッサ、または、供給電力を必要とし２つ以上のモードで動作することが可能である他の電子回路などの半導体デバイス内の電力を制御するためのシステム１００の一実施形態のブロック図である。動作モードは、電源オンおよび電源オフ、ならびに電源オンと電源オフとの間の追加の電力モードを含んでもよい。システム１００は、Ｐチャネルトランジスタ１０２、１０４、１０６、１０８、Ｎチャネルトランジスタ１１０、および比較器１１２、１１４を含む。Ｐチャネルトランジスタ１０２、１０４、１０６のソース端子は供給電圧ＶＤＤに結合されている。Ｐチャネルトランジスタ１０２、１０４、１０６のドレイン端子は制御電源ＶＤＤｉに結合されている。制御電源ＶＤＤｉは、システム１００の外部にある回路に出力されるが、該回路は、システム１００と同一のシステム・オン・チップ（ＳＯＣ）上に実装されてもよい。

【0010】

Ｐチャネルトランジスタ１０２および１０８、ならびにＮチャネルトランジスタ１１０のゲート端子はＰｏｗｅｒ＿ｂ信号に結合されている。Ｐチャネルトランジスタ１０２のドレイン端子はＰチャネルトランジスタ１０８のソース端子に結合されている。Ｎチャネルトランジスタ１１０のドレイン端子はＰチャネルトランジスタ１０８のドレイン端子に結合されている。Ｎチャネルトランジスタ１１０のソース端子はグランドに結合されている。本明細書において使用される「グランド」および「ＶＳＳ」という用語は、０ボルトの電圧レベル、または供給電圧（ＶＤＤなど）よりも低い仮想グランド信号を指す。

【0011】

Ｐチャネルトランジスタ１０８のドレイン端子は比較器１１２、１１４の負端子に結合されている。第１の基準電圧ＲＥＦ１が比較器１１２の正端子に入力される。第２の基準電圧ＲＥＦ２が比較器１１４の正端子に入力される。

【0012】

比較器１１２の出力はＰチャネルトランジスタ１０４のゲート端子に結合されている。比較器１１４の出力はＰチャネルトランジスタ１０６のゲート端子に結合されている。なお、Ｐチャネルトランジスタ１０４、１０６のゲート端子において十分な信号レベルを提供するために、出力比較器１１２、１１４とそれぞれのＰチャネルトランジスタ１０４、１０６との間に１つ以上のバッファが含まれてもよい。

【0013】

Ｐチャネルトランジスタ１０２、１０４、１０６のサイズは、各トランジスタによって伝導された電流がともに加算されるとき、システム１００に接続されている回路へ流れる電流がＶＤＤとＶＤＤｉとの間の電流−抵抗（ＩＲ）降下を最小限に抑えるように選択される。回路に対する過渡状態を低減するために、各トランジスタ１０２、１０４、１０６は全電源電圧ＶＤＤを提供するのに必要とされる電流の一部分に寄与する。たとえば、トランジスタ１０２、１０４は同一のサイズを有することができ、各々がトランジスタ１０６のサイズのほぼ２分の１である。

【0014】

回路に対する供給電力が、超低電力モードから全電源オンモードへなど、より高い電圧へとシフトするとき、Ｐｏｗｅｒ＿ｂ信号はローに遷移する。Ｐｏｗｅｒ＿ｂがローであるとき、Ｐチャネルトランジスタ１０２は全供給電圧ＶＤＤを提供するために必要とされる電流の一部分を伝導する。したがって、供給電圧ＶＤＤの一部分が比較器１１２の負端子に供給される。比較器１１２の正端子における基準電圧ＲＥＦ１の値は、供給電圧ＶＤＤよりも低い、たとえば、ＶＤＤの値の２分の１の値を有する。比較器１１２に対する負入力が比較器１１２の出力がローに遷移する点、すなわち基準電圧ＲＥＦ１を超えるまで、比較器１１２はハイ信号を出力する。

【0015】

比較器１１２の出力がローになるとき、Ｐチャネルトランジスタ１０４のゲート端子に対する入力はローであり、そのため、Ｐチャネルトランジスタ１０４は全供給電圧を達成するために必要とされる電流の他の部分を伝導し始める。Ｐチャネルトランジスタ１０２、１０４、および１０８のドレインにおける電圧は、Ｐチャネルトランジスタ１０２、１０４を通じて伝導される電流に比例する。

【0016】

比較器１１４の正端子における基準電圧ＲＥＦ２の値は、供給電圧ＶＤＤよりも低く、基準電圧ＲＥＦ１の値よりも大きい値を有する。たとえば、基準電圧ＲＥＦ２の値は、ＶＤＤの値の４分の３であってもよい。比較器１１４に対する負入力が、比較器１１４の出力がローになる点、すなわち基準電圧ＲＥＦ２を超えるまで、比較器１１４はハイ信号を出力する。

【0017】

比較器１１４の出力がローになるとき、Ｐチャネルトランジスタ１０６のゲート端子に対する入力はローであり、そのため、Ｐチャネルトランジスタ１０６は全供給電圧を達成するために必要とされる電流の他の部分を伝導し始める。Ｐチャネルトランジスタ１０２、１０４および１０８のドレインにおける電圧ＶＤＤｉは、Ｐチャネルトランジスタ１０２、１０４および１０６を通じて伝導される電流に比例しており、この電圧は全供給電圧ＶＤＤである。

【0018】

図２は、シュミットトリガを使用して実装された比較器１１２、１１４を用いて電力を制御するためのシステム１００の一実施形態のより詳細なブロック図である。図示される例において、比較器１１２は、Ｐチャネルトランジスタ２０２、２０４および２１０ならびにＮチャネルトランジスタ２０６、２０８および２１２を含む。トランジスタ２０２、２０４、２０６および２０８のゲート端子は、Ｐチャネルトランジスタ１０８のドレイン端子に結合されている。

【0019】

Ｐチャネルトランジスタ２０２のソース端子は供給電圧ＶＤＤに結合されている。Ｐチャネルトランジスタ２０２のドレイン端子はＰチャネルトランジスタ２０４および２１０のソース端子に結合されている。Ｐチャネルトランジスタ２１０のドレイン端子はグランドに結合されている。Ｐチャネルトランジスタ２０４のドレイン端子はＮチャネルトランジスタ２０６のドレイン端子に結合されている。Ｐチャネルトランジスタ２０４およびＮチャネルトランジスタ２０６のドレイン端子は、Ｐチャネルトランジスタ２１０、Ｎチャネルトランジスタ２１２およびＰチャネルトランジスタ１０４のゲート端子に結合されている。

【0020】

Ｎチャネルトランジスタ２１２のソース端子は、Ｎチャネルトランジスタ２０８のドレイン端子とＮチャネルトランジスタ２０６のソース端子との間に結合されている。Ｎチャネルトランジスタ２１２のドレイン端子は供給電圧ＶＤＤに結合されている。

【0021】

比較器１１４は、Ｐチャネルトランジスタ２１４、２１６および２２２ならびにＮチャネルトランジスタ２１８、２２０および２２４を含む。トランジスタ２１４、２１６、２１８および２２０のゲート端子は、Ｐチャネルトランジスタ１０８のドレイン端子およびトランジスタ２０２、２０４、２０６、２０８のゲート端子に結合されている。

【0022】

Ｐチャネルトランジスタ２１４のソース端子は供給電圧ＶＤＤに結合されている。Ｐチャネルトランジスタ２１４のドレイン端子はＰチャネルトランジスタ２１６および２２２のソース端子に結合されている。Ｐチャネルトランジスタ２２２のドレイン端子はグランドに結合されている。Ｐチャネルトランジスタ２１６のドレイン端子はＮチャネルトランジスタ２１８のドレイン端子に結合されている。Ｐチャネルトランジスタ２１６およびＮチャネルトランジスタ２１８のドレイン端子は、Ｐチャネルトランジスタ２２２、Ｎチャネルトランジスタ２２４およびＰチャネルトランジスタ１０６のゲート端子に結合されている。

【0023】

Ｎチャネルトランジスタ２２４のソース端子は、Ｎチャネルトランジスタ２２０のドレイン端子とＮチャネルトランジスタ２１８のソース端子との間に結合されている。Ｎチャネルトランジスタ２２４のドレイン端子は供給電圧ＶＤＤに結合されている。

【0024】

トランジスタ２０２、２０４、２０６、２０８およびトランジスタ２１４、２１６、２１８、２２０は、ロー信号が入力されるときはハイ信号を出力し、ハイ信号が入力されるときはロー信号を出力するインバータをそれぞれ形成する。入力がローであるとき、トランジスタ２０２、２０４および２１４、２１６は導通する。それぞれのＰチャネルトランジスタ２０２／２０４および２１４／２１６が導通しているとき、Ｎチャネルトランジスタ２１２および２２４は、それぞれのノードＣおよびＤをより高い電位（（ＶＤＤ−ＶＴＮ）またはＮチャネルトランジスタ２１２、２２４の閾値電圧）にプルすることによって、比較器１１２、１１４にヒステリシスを導入する。Ｎチャネルトランジスタ２１２および２２４が存在することによって、それぞれのトランジスタ２０６／２０８および２１８／２２０のゲートにおける電位が強制的により高くなる。比較器１１２、１１４に対する入力がハイからローに遷移すると、Ｐチャネルトランジスタ２１０、２２２がそれぞれのＰチャネルトランジスタ２０２／２０４および２１４／２１６に関して同様のヒステリシス機能を実行する。

【0025】

Ｎチャネルトランジスタ２０６／２０８が伝導を開始するために十分な電位が利用可能であるとき、比較器１１２の出力はハイからローに遷移し、それによって、Ｐチャネルトランジスタ１０４が伝導を開始するようになり、電圧ＶＤＤｉが供給電圧ＶＤＤの値により近くなるように増大する。

【0026】

Ｎチャネルトランジスタ２１８、２２０のゲート端子における電位がＮチャネルトランジスタ２１８、２２０の閾値要件を満たすのに十分になると、比較器１１４の出力はハイからローに切り替わり、それによって、Ｐチャネルトランジスタ１０６が伝導を開始するようになり、電圧ＶＤＤｉが供給電圧ＶＤＤに近くなるか、または等しくなる。

【0027】

いくつかの実施形態において、比較器１１４内のトランジスタのサイズは比較器１１２内のトランジスタのサイズよりも大きく、それによって、比較器１１２の出力が比較器１１４の出力よりも前にハイからローに切り替わる。他の実施形態において、比較器１１２はトランジスタ２１２を含まず、これによっても、出力比較器１１２は比較器１１４の出力よりも前にハイからローに切り替わることになる。

【0028】

図３は、図２のシステム１００内のさまざまな信号の時間履歴線図３０２〜３０８の例を示す。線図３０２は、供給電圧ＶＤＤにおいて開始して時刻ｔ１においてグランドに遷移するＰｏｗｅｒ＿ｂ信号のステップ関数を示す。線図３０４に示すように、Ｐｏｗｅｒ＿ｂがローになると、電圧ＶＤＤｉがＶＳＳからＶＤＤへと増大し始める。

【0029】

ノードＡおよびＢにおける電圧は電圧ＶＤＤにおいて開始する。電圧ＶＤＤｉが増大して時刻ｔ２において比較器１１２のトリップ点に達するとき、線図３０６に示すように、ノードＡにおける電圧は供給電圧ＶＤＤからグランドへと減衰し始める。電圧ＶＤＤｉがさらに増大して時刻ｔ３において比較器１１４のトリップ点に達するとき、線図３０８に示すように、ノードＢにおける電圧は供給電圧ＶＤＤからグランドへと減衰し始める。

【0030】

ここまでで、いくつかの実施形態において、電力制御回路であって、電源ノード（ＶＤＤ）と、ゲート制御電圧供給ノード（ＶＤＤｉ）と、電源ノードとゲート制御電源ノードとの間に結合されている複数のトランジスタ１０２、１０４、１０６であって、各々が制御電極、電源ノードに結合されている第１の電流電極、およびゲート制御電圧供給ノードに結合されている第２の電流電極を有する、複数のトランジスタとを備える、電力制御回路が提供されたことを理解されるであろう。複数のトランジスタのうちの第１のトランジスタのゲート電極は電力制御信号を受信するように結合されており、電力制御信号のアサートに応答して、第１のトランジスタは伝導状態に置かれる。第１の電圧比較器１１２は、第１の入力と、複数のトランジスタのうちの第２のトランジスタの制御ゲートに結合されている第１の出力とを有する。電力制御信号のアサートに応答して、第１の入力はゲート制御電圧供給ノードに結合され、ゲート制御電圧供給ノード上の電圧が第１の基準電圧に達するとき第１の出力が第２のトランジスタを伝導状態に置く。第２の電圧比較器１１４は、第２の入力と、複数のトランジスタのうちの第３のトランジスタの制御ゲートに結合されている第２の出力とを有する。電力制御信号のアサートに応答して、第２の入力はゲート制御電圧供給ノードに結合され、ゲート制御電圧供給ノード上の電圧が、第１の基準電圧とは異なる第２の基準電圧に達するとき第２の出力が第３のトランジスタを伝導状態に置く。

【0031】

別の態様において、電力制御回路は、ゲート制御電圧供給ノードに結合されている第１の端子と、第１の入力および第２の入力に結合されている第２の端子と、電力制御信号を受信するように結合されている制御端子とを有するスイッチ１０８をさらに備えることができる。電力制御信号のアサートに応答して、スイッチは第１の入力をゲート制御電圧供給ノードに結合し、第２の入力をゲート制御電圧供給ノードに結合する。

【0032】

別の態様において、第１の基準電圧は第１の電圧比較器の内部に存在することができ、第２の基準電圧は第２の電圧比較器の内部に存在する。
別の態様において、複数のトランジスタのうちの少なくとも２つのトランジスタは異なるサイズであることができる。

【0033】

別の態様において、第２の基準電圧は第１の基準電圧よりも大きいものであることができる。
別の態様において、第１の電圧比較器は、第４のトランジスタ２０４であって、第１の入力に結合されている制御電極、第１の電流電極、および第１の出力に結合されている第２の電流電極を有する、第４のトランジスタと、第５のトランジスタ２０６であって、第１の入力に結合されている制御電極、第１の出力に結合されている第１の電流電極、および第２の電流電極を有する、第５のトランジスタとを備えることができる。第２の電圧比較器は、第６のトランジスタ２１６であって、第２の入力に結合されている制御電極、第１の電流電極、および第２の出力に結合されている第２の電流電極を有する、第６のトランジスタと、第７のトランジスタ２１８であって、第２の入力に結合されている制御電極、第２の出力に結合されている第１の電流電極、および第２の電流電極を有する、第７のトランジスタとを備えることができる。

【0034】

別の態様において、第４のトランジスタのサイズと第５のトランジスタのサイズとの間の比によって第１の基準電圧が決定されることができ、第６のトランジスタのサイズと第７のトランジスタのサイズとの間の比によって第２の基準電圧が決定されることができる。

【0035】

別の態様において、第１の電圧比較器は、第８のトランジスタ２１０であって、第４のトランジスタの第１の電流電極に結合されている第１の電流電極、第１の出力に結合されている制御電極、およびグランドに結合されている第２の電流電極を有する、第８のトランジスタを備えることができる。第２の電圧比較器は、第９のトランジスタ２２２であって、第６のトランジスタの第１の電流電極に結合されている第１の電流電極、第２の出力に結合されている制御電極、およびグランドに結合されている第２の電流電極を有する、第９のトランジスタを備えることができる。第１０のトランジスタ２２４は、第７のトランジスタの第２の電流電極に結合されている第１の電流電極、第２の出力に結合されている制御電極、および電源ノードに結合されている第２の電流電極を有することができる。

【0036】

別の態様において、第６のトランジスタは第４のトランジスタと同一のサイズを有することができ、第７のトランジスタは第５のトランジスタと同一のサイズを有することができる。

【0037】

別の態様において、第１の電圧比較器は、第１１のトランジスタ２１２であって、第５のトランジスタの第２の電流電極に結合されている第１の電流電極、第１の出力に結合されている制御電極、および電源ノードに結合されている第２の電流電極を有する、第１１のトランジスタを備えることができる。

【0038】

別の態様において、第４のトランジスタおよび第５のトランジスタは電源ノードとグランドとの間に結合されることができ、第６のトランジスタおよび第７のトランジスタは電源ノードとグランドとの間に結合されることができる。

【0039】

他の実施形態において、ゲート制御電圧供給ノードに電源投入する方法は、ゲート制御電圧供給ノードの電源投入開始に応答して、ゲート制御電圧供給ノードと電源ノードとの間に結合されている第１のトランジスタ１０２を伝導状態に置くステップと、ゲート制御電圧供給ノードの電圧が第１の基準電圧および第２の基準電圧に達するときを検出するステップとを備えることができる。第２の基準電圧は第１の基準電圧よりも大きい。ゲート制御電圧供給ノードの電圧が第１の基準電圧に達するとき、ゲート制御電圧供給ノードと電源ノードとの間に結合されている第２のトランジスタ１０４が伝導状態に置かれる。ゲート制御電圧供給ノードの電圧が第２の基準電圧に達するとき、ゲート制御電圧供給ノードと電源ノードとの間に結合されている第３のトランジスタ（１０６）が伝導状態に置かれる。

【0040】

別の態様において、第３のトランジスタは第１のトランジスタまたは第２のトランジスタのうちの少なくとも一方よりも大きいことができる。
別の態様において、ゲート制御電圧供給ノードの電圧が第１の基準電圧に達するときを検出するステップは第１の電圧検出器１１２によって実行されることができ、ゲート制御電圧供給ノードの電圧が第２の基準電圧に達するときを検出するステップは第２の電圧検出器１１４によって実行されることができる。第１の電圧検出器は、第１の基準電圧に対応する第１のトリップ点を有する第１のインバータを備えることができ、第２の電圧検出器は、第２の基準電圧に対応する第２のトリップ点を有する第２のインバータを備える。

【0041】

別の態様において、第１の電圧検出器および第２の電圧検出器の各々は、シュミットトリガ方式であるとさらに特徴付けられることができる。
また他の実施形態において、電力制御回路は、第１のトランジスタ１０２であって、電源ノードに結合されている第１の電流電極、電源投入制御信号を受信するように結合されている制御電極、およびゲート制御電圧供給電圧ノードに結合されている第２の電流電極を有する、第１のトランジスタを備えることができる。第２のトランジスタ１０４は、電源ノードに結合されている第１の電流電極と、制御電極と、ゲート制御電圧供給ノードに結合されている第２の電流電極とを有することができる。第３のトランジスタ１０６は、電源ノードに結合されている第１の電流電極と、制御電極と、ゲート制御電圧供給ノードに結合されている第２の電流電極とを有することができる。スイッチ１０８は、ゲート制御電圧供給ノードに結合されている第１の端子と、第２の端子と、電源投入制御信号を受信するように結合されている制御端子とを有することができる。第１のインバータ１１２は、スイッチの第２の端子と第２のトランジスタの制御ゲートとの間に結合されることができる。第１の反転回路は第１のトリップ点を有することができる。第２のインバータ１１４は、スイッチの第２の端子と第３のトランジスタの制御ゲートとの間に結合されることができる。第２の反転回路は第１のトリップ点よりも大きい第２のトリップ点を有することができる。

【0042】

別の態様において、第３のトランジスタは第１のトランジスタおよび第２のトランジスタのうちの少なくとも一方よりも大きいことができる。
別の態様において、第１のインバータは、第４のトランジスタ２０４であって、第１の電流電極、スイッチの第２の端子に結合されている制御電極、および第２のトランジスタの制御電極に結合されている第２の電流電極とを有する、第４のトランジスタを備えることができる。第５のトランジスタ２０６は、第４のトランジスタの第２の電流電極および第２のトランジスタの制御電極に結合されている第１の電流電極と、スイッチの第２の端子に結合されている制御電極と、第２の電流端子とを有することができる。第４のトランジスタおよび第５のトランジスタは、電源ノードとグランドノードとの間に結合されることができる。第２のインバータは、第６のトランジスタ２１６であって、第１の電流電極、スイッチの第２の端子に結合されている制御電極、および第３のトランジスタの制御電極に結合されている第２の電流電極を有する、第６のトランジスタを備えることができる。第７のトランジスタ２１８は、第６のトランジスタの第２の電流電極および第３のトランジスタの制御ノードに結合されている第１の電流電極と、スイッチの第２の端子に結合されている制御電極と、第２の電流電極とを有することができる。第６のトランジスタおよび第７のトランジスタは、電源ノードとグランドノードとの間に結合されることができる。

【0043】

別の態様において、第８のトランジスタ２１０は、第４のトランジスタの第１の電流電極に結合されている第１の電流電極と、第２のトランジスタの制御電極に結合されている制御電極と、グランドノードに結合されている第２の電流電極とを有することができる。第９のトランジスタ２２２は、第６のトランジスタの第１の電流電極に結合されている第１の電流電極と、第３のトランジスタの制御電極に結合されている制御電極と、グランドノードに結合されている第２の電流電極とを有することができる。第１０のトランジスタ２２４は、第７のトランジスタの第２の電流電極に結合されている第１の電流電極と、第３のトランジスタの制御電極に結合されている制御電極と、電源ノードに結合されている第２の電流電極とを有することができる。

【0044】

別の態様において、第１１のトランジスタ２１２は、第５のトランジスタの第２の電流電極に結合されている第１の電流電極と、第２のトランジスタの制御電極に結合されている制御電極と、電源ノードに結合されている第２の電流電極とを有することができる。

【0045】

本開示を実装する装置は、大部分について、当業者に既知の電子コンポーネントおよび回路から成っているため、本開示の基礎となる概念の理解および評価のために、ならびに本開示の教示を分かりにくくせず当該教示から注意を逸らさせないために、回路の詳細は上記で例示されているように必要と考えられる範囲を超えては説明されない。

【0046】

本開示は特定の導電型または電位の極性に関して記載されているが、当業者には導電型および電位の極性は逆になってもよいことが理解される。
その上、本明細書および特許請求の範囲における「正面（ｆｒｏｎｔ）」、「裏（ｂａｃｋ）」、「上部（ｔｏｐ）」、「底（ｂｏｔｔｏｍ）」、「上（ｏｖｅｒ）」、「下（ｕｎｄｅｒ）」などの用語は、存在する場合、説明を目的として使用されており、必ずしも永久的な相対位置を記述するために使用されてはいない。このように使用される用語は、本明細書に記載されている本開示の実施形態がたとえば、本明細書において例示または他の様態で記載されている以外の方向で動作することが可能であるように、適切な状況下で置き換え可能であることが理解される。

【0047】

上記の実施形態のうちのいくつかは、規定通り、さまざまな異なる情報処理システムを使用して実装することができる。たとえば、図１および図２ならびにその説明は、例示的なアーキテクチャを記載しているが、この例示的なアーキテクチャは本開示のさまざまな態様の説明における有用な参照を提供するためにのみ提示されている。無論、このアーキテクチャの記載は説明の目的のために簡略化されており、これは、本開示に応じて使用することができる多くの異なる種類の適切なアーキテクチャのうちのほんの１つにすぎない。論理ブロック間の境界は例示にすぎないこと、および、代替的な実施形態は、論理ブロックもしくは回路要素を融合し、またはさまざまな論理ブロックもしくは回路要素に対する代替的な機能の分解を課してもよいことを、当業者であれば認識するであろう。

【0048】

したがって、本明細書において描写したアーキテクチャは例示にすぎないこと、および、事実、同一機能を達成する多くの他のアーキテクチャを実装することができることは理解されたい。要約すると、ただし依然として明確な意味で、同一機能を達成するための構成要素の任意の構成が、所望の機能が達成されるように効果的に「関連付けられる」。したがって、本明細書における、特定の機能を達成するために結合される任意の２つの構成要素は互いに「関連付けられる」とみなすことができ、それによって、中間の構成要素またはアーキテクチャにかかわりなく、所望の機能が達成される。同様に、そのように関連付けられる任意の２つの構成要素も、所望の機能を達成するために互いに「動作可能に接続されている」または「動作可能に結合されている」とみなすことができる。

【0049】

さらに、上述の動作の機能間の境界は例示にすぎないことを当業者であれば認識するであろう。複数の動作の機能を単一の動作に組み合わせてもよく、かつ／または単一の動作の機能を追加の動作に分散させてもよい。その上、代替的な実施形態は、特定の動作の複数のインスタンスを含んでもよく、動作の順序はさまざまな他の実施形態においては変更してもよい。

【0050】

本明細書において、具体的な実施形態を参照して本開示を説明したが、添付の特許請求の範囲に明記されているような本開示の範囲から逸脱することなくさまざまな改変および変更を為すことができる。したがって、本明細書および図面は限定的な意味ではなく例示とみなされるべきであり、すべてのこのような改変が本開示の範囲内に含まれることが意図されている。本明細書において具体的な実施形態に関して記載されているいかなる利益、利点、または問題に対する解決策も、任意のまたはすべての請求項の重要な、必要とされる、または基本的な特徴または要素として解釈されるようには意図されていない。

【0051】

本明細書において使用される場合、「結合されている」という用語は、直接結合または機械的結合に限定されるようには意図されていない。
さらに、本明細書において使用される場合、「１つ（“ａ”ｏｒ“ａｎ”）」という用語は、１つまたは２つ以上として定義される。さらに、特許請求の範囲における「少なくとも１つの」および「１つ以上の」などの前置きの語句の使用は、不定冠詞「１つの（“ａ”ｏｒ“ａｎ”）」による他の請求項要素の導入が、このように導入された請求項要素を含む任意の特定の請求項を、たとえ同一請求項が前置きの語句「１つ以上の」または「少なくとも１つの」および「１つの（“ａ”ｏｒ“ａｎ”）」などの不定冠詞を含む場合であっても、１つだけのこのような要素を含む開示に限定することを暗示するように解釈されるべきではない。同一のことが、定冠詞の使用についても当てはまる。

【0052】

別途記載されない限り、「第１の」および「第２の」などの用語は、そのような用語が説明する要素間で適宜区別するように使用される。したがって、これらの用語は必ずしも、このような要素の時間的なまたは他の優先順位付けを示すようには意図されていない。

【図1】

【図2】

【図3】