特許 6289435 誤り率測定装置及び誤り率測定方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6289435

(24)【登録日】2018年2月16日

(45)【発行日】2018年3月7日

(54)【発明の名称】誤り率測定装置及び誤り率測定方法

(51)【国際特許分類】

   H04L 1/20 20060101AFI20180226BHJP

   H04L 29/14 20060101ALI20180226BHJP

   H04B 17/309 20150101ALI20180226BHJP

【ＦＩ】

   H04L1/20

   H04L13/00 315A

   H04B17/309 100

【請求項の数】4

【全頁数】15

(21)【出願番号】特願2015-225789(P2015-225789)

(22)【出願日】2015年11月18日

(65)【公開番号】特開2017-98615(P2017-98615A)

(43)【公開日】2017年6月1日

【審査請求日】2016年8月16日

(73)【特許権者】

【識別番号】000000572

【氏名又は名称】アンリツ株式会社

(74)【代理人】

【識別番号】100067323

【弁理士】

【氏名又は名称】西村 教光

(74)【代理人】

【識別番号】100124268

【弁理士】

【氏名又は名称】鈴木 典行

(72)【発明者】

【氏名】城所 久生

(72)【発明者】

【氏名】和田 健

【審査官】 谷岡 佳彦

(56)【参考文献】

【文献】 アジレント・テクノロジー株式会社，アドイン・カードまたはマザーボードでPCI Express(R) 3.0 CEM仕様に基づいたレシーバ・テストに合格する方法，Application Note，２０１２年 ７月２０日，pp.1-32，ＵＲＬ，http://literature.cdn.keysight.com/litweb/pdf/5990-9208JAJP.pdf

【文献】 Keysight Technologies，Keysight U4305B Protocol Exerciser for PCI Express(R) 3.0，Data Sheet，２０１５年 ５月１２日，pp.1-20，ＵＲＬ，http://literature.cdn.keysight.com/litweb/pdf/5992-0553EN.pdf

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｌ １／００

Ｈ０４Ｌ ２９／１４

(57)【特許請求の範囲】

【請求項1】

リンク状態を管理するリンク状態管理機構を搭載した被測定物（Ｗ）に既知パターンのパターン信号を入力するパターン発生器（２）と、前記パターン信号の入力に伴う前記被測定物からの入力データと前記被測定物に入力した前記パターン信号との比較によってビット誤り率を測定するエラー検出器（３）とを備えた誤り率測定装置（１）であって、
前記エラー検出器は、前記被測定物との間の通信により該被測定物のトレーニングシーケンスに基づく前記リンク状態管理機構のリンク状態を管理して次に発生するトレーニングパターンを指示するリンク状態管理部（２６）を備え、
前記パターン発生器は、前記パターン信号を前記被測定物に入力するに先立って、遷移制御パケットを含むトレーニングパターンを生成するトレーニングパターン生成部（１４）と、
前記リンク状態管理機構のリンク状態を認識するための各種情報を記憶する第１の記憶部（２０）と、
操作部（１９）の操作にて選択的に切り替えられ、前記第１の記憶部に記憶された前記リンク状態管理機構のリンク状態を認識するための各種情報を元に任意のトレーニングシーケンスを発生し、発生したトレーニングシーケンスに応じたトレーニングパターンを生成するように、次に発生するトレーニングパターンを指示する任意トレーニングシーケンス発生部（１２）と、
デフォルトを含むトレーニングモード時に、前記リンク状態管理部を前記トレーニングパターン生成部に接続するように切り替え、前記操作部の操作により任意トレーニングシーケンスモードが選択されると、前記任意トレーニングシーケンス発生部を前記トレーニングパターン生成部に接続するように切り替える第１の切替部（１３）とを備え、
前記第１の切替部が前記リンク状態管理部を前記トレーニングパターン生成部に接続するように切り替わると、前記トレーニングパターン生成部が前記リンク状態管理部からの指示により遷移制御パケットを含むトレーニングパターンを生成し、
前記第１の切替部が前記任意トレーニングシーケンス発生部を前記トレーニングパターン生成部に接続するように切り替わると、前記トレーニングパターン生成部が前記任意トレーニングシーケンス発生部からの指示により遷移制御パケットを含むトレーニングパターンを生成し、
前記トレーニングパターン生成部が生成するトレーニングパターンに含まれる遷移制御パケットによって前記被測定物の前記リンク状態管理機構のリンク状態をループバックに遷移させることを特徴とする誤り率測定装置。

【請求項2】

リンク状態の遷移先、遷移の発生時刻、遷移のトリガ、エラー情報を含むログ情報を前記リンク状態管理機構のリンク状態の遷移毎に記録するログ記録部（２８）と、
前記ログ記録部が記録したログ情報を記憶する第２の記憶部（２９）とを備えたことを特徴とする請求項１記載の誤り率測定装置。

【請求項3】

リンク状態を管理するリンク状態管理機構を搭載した被測定物（Ｗ）に既知パターンのパターン信号を入力するパターン発生器（２）と、前記パターン信号の入力に伴う前記被測定物からの入力データと前記被測定物に入力した前記パターン信号との比較によってビット誤り率を測定するエラー検出器（３）とを用いてビット誤り率を測定する誤り率測定方法であって、
前記被測定物との間の通信により該被測定物のトレーニングシーケンスに基づく前記リンク状態管理機構のリンク状態を管理して次に発生するトレーニングパターンを前記エラー検出器のリンク状態管理部（２６）が前記パターン発生器に指示するステップと、
前記パターン信号を前記被測定物に入力するに先立って、前記パターン発生器のトレーニングパターン生成部（１４）が遷移制御パケットを含むトレーニングパターンを生成するステップと、
前記リンク状態管理機構のリンク状態を認識するための各種情報を前記パターン発生器の第１の記憶部（２０）に記憶するステップと、
操作部（１９）の操作にて選択的に切り替えられ、前記リンク状態管理機構のリンク状態を認識するための各種情報を元に任意のトレーニングシーケンスを発生し、発生したトレーニングシーケンスに応じたトレーニングパターンを生成するように、前記パターン発生器の任意トレーニングシーケンス発生部（１２）が次に発生するトレーニングパターンを指示するステップと、
デフォルトを含むトレーニングモード時に、前記リンク状態管理部を前記トレーニングパターン生成部に接続するように切り替え、前記操作部の操作により任意トレーニングシーケンスモードが選択されると、前記任意トレーニングシーケンス発生部を前記トレーニングパターン生成部に接続するように切り替えるステップと、
前記リンク状態管理部を前記トレーニングパターン生成部に接続するように切り替わると、前記パターン発生器のトレーニングパターン生成部が前記リンク状態管理部からの指示により遷移制御パケットを含むトレーニングパターンを生成するステップと、
前記任意トレーニングシーケンス発生部を前記トレーニングパターン生成部に接続するように切り替わると、前記トレーニングパターン生成部が前記任意トレーニングシーケンス発生部からの指示により遷移制御パケットを含むトレーニングパターンを生成するステップと、
前記トレーニングパターンに含まれる遷移制御パケットによって前記被測定物の前記リンク状態管理機構のリンク状態をループバックに遷移させるステップとを含むことを特徴とする誤り率測定方法。

【請求項4】

リンク状態の遷移先、遷移の発生時刻、遷移のトリガ、エラー情報を含むログ情報を前記リンク状態管理機構のリンク状態の遷移毎に記録するステップと、
前記記録したログ情報を記憶するステップとをさらに含むことを特徴とする請求項３記載の誤り率測定方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、被測定物に既知パターンのパターン信号を入力し、このパターン信号の入力に伴って被測定物から受信した入力データのビット誤り率を、被測定物に入力したパターン信号との比較によって測定する誤り率測定装置及び誤り率測定方法に関する。

【背景技術】

【0002】

近年の各種ディジタル通信装置は、利用者数の増加やマルチメディア通信の普及に伴い、より大容量の伝送能力が求められており、これらのディジタル通信装置におけるディジタル信号の品質評価の指標の一つとして、受信データのうち符号誤りが発生した数と受信データの総数との比較として定義されるビット誤り率（Bit Error Rate）が知られている。

【0003】

このため、所望のディジタル通信装置を被測定物（被試験デバイス：ＤＵＴ）とし、この被測定物におけるビット誤り率を測定する場合には、例えば下記特許文献１に開示されるような誤り率測定装置が用いられる。この種の誤り率測定装置では、被測定物が電気的なストレスをどの程度許容できるかを測定するため、パターン発生器から既知パターンの電気的ストレス信号をテスト信号として印可し、このテスト信号を被測定物内部又は外部でループバックし、エラー検出器で受信してテスト信号との比較により、テスト信号の印可量に対してエラーの有無を測定するジッタトレランステストを行っている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００７−２７４４７４号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、ＰＣＩ Ｅｘｐｒｅｓｓ（以下、ＰＣＩｅと略称する）は、高速シリアル転送技術として、例えばディジタル通信装置を用いたネットワークや通信などで幅広く利用されているＩ／Ｏシリアルインタフェースである。ＰＩＣｅは、図３に示すように、リンク状態を管理するためにリンク・トレーニング・ステータス・ステート・マシン（ＬＴＳＳＭ：Link Training ＆Status State Machine）という機構（リンク状態管理機構）を備えている。このＬＴＳＳＭは、物理層の中に存在し、物理層が送受信したオーダード・セット（物理層パケット）を見て遷移するものである。

【0006】

そして、近年では、上述したＬＴＳＳＭを搭載したＰＣＩｅデバイス（例えばビデオカード、ＳＳＤ（Solid State Drive ：ソリッドステートドライブ）、ネットワークカード、グラフィックスカードなど）を被測定物としてジッタトレランステストを行い、高速信号の信号品質を測定して物理層を評価したいという要望がある。この場合、測定対象となるＰＣＩｅデバイスに既知パターンのパターン信号をテスト信号としてを入力し、デバイス内で折り返したテスト信号を受信してビット誤り率の測定を行うことができる誤り率測定装置が必要になる。

【0007】

しかしながら、ＬＴＳＳＭを搭載したＰＣＩｅデバイスは、オーダード・セットを使ったネゴシエーションを行うことでＬＴＳＳＭがループバック（図３の太線で囲むＬｏｏｐｂａｃｋ）への遷移を制御しており、単に入力パターンを受信しただけではループバックに遷移せず、入力パターンを折り返すことはしない。このため、従来の誤り率測定装置では、ＰＣＩｅデバイスにテスト信号を入力してもＰＣＩｅデバイスからテスト信号が折り返されず、ＰＣＩｅデバイスのビット誤り率の測定が行えないという課題があった。

【0008】

そこで、本発明は上記問題点に鑑みてなされたものであって、リンク状態を管理する機構を搭載した被測定物のビット誤り率を測定することができる誤り率測定装置及び誤り率測定方法を提供することを目的としている。

【課題を解決するための手段】

【0009】

上記目的を達成するため、本発明の請求項１に記載された誤り率測定装置は、リンク状態を管理するリンク状態管理機構を搭載した被測定物Ｗに既知パターンのパターン信号を入力するパターン発生器２と、前記パターン信号の入力に伴う前記被測定物からの入力データと前記被測定物に入力した前記パターン信号との比較によってビット誤り率を測定するエラー検出器３とを備えた誤り率測定装置１であって、
前記エラー検出器は、前記被測定物との間の通信により該被測定物のトレーニングシーケンスに基づく前記リンク状態管理機構のリンク状態を管理して次に発生するトレーニングパターンを指示するリンク状態管理部２６を備え、
前記パターン発生器は、前記パターン信号を前記被測定物に入力するに先立って、遷移制御パケットを含むトレーニングパターンを生成するトレーニングパターン生成部１４と、
前記リンク状態管理機構のリンク状態を認識するための各種情報を記憶する第１の記憶部２０と、
操作部１９の操作にて選択的に切り替えられ、前記第１の記憶部に記憶された前記リンク状態管理機構のリンク状態を認識するための各種情報を元に任意のトレーニングシーケンスを発生し、発生したトレーニングシーケンスに応じたトレーニングパターンを生成するように、次に発生するトレーニングパターンを指示する任意トレーニングシーケンス発生部１２と、
デフォルトを含むトレーニングモード時に、前記リンク状態管理部を前記トレーニングパターン生成部に接続するように切り替え、前記操作部の操作により任意トレーニングシーケンスモードが選択されると、前記任意トレーニングシーケンス発生部を前記トレーニングパターン生成部に接続するように切り替える第１の切替部１３とを備え、
前記第１の切替部が前記リンク状態管理部を前記トレーニングパターン生成部に接続するように切り替わると、前記トレーニングパターン生成部が前記リンク状態管理部からの指示により遷移制御パケットを含むトレーニングパターンを生成し、
前記第１の切替部が前記任意トレーニングシーケンス発生部を前記トレーニングパターン生成部に接続するように切り替わると、前記トレーニングパターン生成部が前記任意トレーニングシーケンス発生部からの指示により遷移制御パケットを含むトレーニングパターンを生成し、
前記トレーニングパターン生成部が生成するトレーニングパターンに含まれる遷移制御パケットによって前記被測定物の前記リンク状態管理機構のリンク状態をループバックに遷移させることを特徴とする。

【0010】

請求項２に記載された誤り率測定装置は、請求項１の誤り率測定装置において、
リンク状態の遷移先、遷移の発生時刻、遷移のトリガ、エラー情報を含むログ情報を前記リンク状態管理機構のリンク状態の遷移毎に記録するログ記録部２８と、
前記ログ記録部が記録したログ情報を記憶する第２の記憶部２９とを備えたことを特徴とする。

【0012】

請求項３に記載された誤り率測定方法は、リンク状態を管理するリンク状態管理機構を搭載した被測定物Ｗに既知パターンのパターン信号を入力するパターン発生器２と、前記パターン信号の入力に伴う前記被測定物からの入力データと前記被測定物に入力した前記パターン信号との比較によってビット誤り率を測定するエラー検出器３とを用いてビット誤り率を測定する誤り率測定方法であって、
前記被測定物との間の通信により該被測定物のトレーニングシーケンスに基づく前記リンク状態管理機構のリンク状態を管理して次に発生するトレーニングパターンを前記エラー検出器のリンク状態管理部２６が前記パターン発生器に指示するステップと、
前記パターン信号を前記被測定物に入力するに先立って、前記パターン発生器のトレーニングパターン生成部１４が遷移制御パケットを含むトレーニングパターンを生成するステップと、
前記リンク状態管理機構のリンク状態を認識するための各種情報を前記パターン発生器の第１の記憶部２０に記憶するステップと、
操作部１９の操作にて選択的に切り替えられ、前記リンク状態管理機構のリンク状態を認識するための各種情報を元に任意のトレーニングシーケンスを発生し、発生したトレーニングシーケンスに応じたトレーニングパターンを生成するように、前記パターン発生器の任意トレーニングシーケンス発生部１２が次に発生するトレーニングパターンを指示するステップと、
デフォルトを含むトレーニングモード時に、前記リンク状態管理部を前記トレーニングパターン生成部に接続するように切り替え、前記操作部の操作により任意トレーニングシーケンスモードが選択されると、前記任意トレーニングシーケンス発生部を前記トレーニングパターン生成部に接続するように切り替えるステップと、
前記リンク状態管理部を前記トレーニングパターン生成部に接続するように切り替わると、前記パターン発生器のトレーニングパターン生成部が前記リンク状態管理部からの指示により遷移制御パケットを含むトレーニングパターンを生成するステップと、
前記任意トレーニングシーケンス発生部を前記トレーニングパターン生成部に接続するように切り替わると、前記トレーニングパターン生成部が前記任意トレーニングシーケンス発生部からの指示により遷移制御パケットを含むトレーニングパターンを生成するステップと、
前記トレーニングパターンに含まれる遷移制御パケットによって前記被測定物の前記リンク状態管理機構のリンク状態をループバックに遷移させるステップとを含むことを特徴とする。

【0013】

請求項４に記載された誤り率測定方法は、請求項３の誤り率測定方法において、
リンク状態の遷移先、遷移の発生時刻、遷移のトリガ、エラー情報を含むログ情報を前記リンク状態管理機構のリンク状態の遷移毎に記録するステップと、
前記記録したログ情報を記憶するステップとをさらに含むことを特徴とする。

【発明の効果】

【0014】

本発明によれば、ビット誤り率の測定に先立って、リンク状態を遷移させるための遷移制御パケット（オーダード・セット）を含むトレーニングパターンを生成して被測定物に入力することにより、被測定物のリンク状態管理機構のリンク状態をループバックに遷移させるので、リンク状態管理機構を搭載した被測定物であってもビット誤り率を測定することができる。

【0015】

また、被測定物のリンク状態の遷移先、遷移のトリガ、エラー情報を、被測定物のリンク状態の遷移毎に記録すれば、被測定物のリンク状態管理機構のリンク状態をループバックに遷移できないときに、記録された情報を検証することでループバックに遷移できない原因の究明に役立てることができる。

【0016】

さらに、操作部の操作にて選択的に切り替えられる任意トレーニングシーケンス発生部をパターン発生器に搭載し、被測定物のリンク状態管理機構のリンク状態に基づく情報（ＬＴＳＳＭ値、リンク速度、ループバックの有無、ＬＴＳＳＭの遷移パターン、レーン番号、リンク番号、パターン信号の発生時間や発生回数など）を元に所望のトレーニングパターンを生成すれば、被測定物のリンク状態管理機構に変更が発生した際など、ユーザの手動操作によって新たな状態遷移パターンに迅速に対応することができる。

【図面の簡単な説明】

【0017】

【図1】本発明に係る誤り率測定装置のブロック構成図である。

【図2】ＰＣＩｅデバイスを被測定物として誤り率測定装置でビット誤り率を測定する場合の概略説明図である。

【図3】被測定物に搭載されるリンク状態管理機構の一例であって、ＬＴＳＳＭの状態遷移図である。

【発明を実施するための形態】

【0018】

以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。

【0019】

本発明は、図２に示すように、リンク状態を管理するリンク状態管理機構としてＬＴＳＳＭを搭載したＰＣＩｅデバイスを被測定物Ｗ（例えばビデオカード、ＳＳＤ（Solid State Drive ：ソリッドステートドライブ）、ネットワークカード、グラフィックスカードなどの被試験デバイス：ＤＵＴ）としてビット誤り率を測定するビット誤り率測定装置及びビット誤り率測定方法に関するものである。

【0020】

図１に示すように、本実施の形態の誤り率測定装置１は、パターン発生器２とエラー検出器３とを備えて概略構成され、被測定物Ｗにパターン信号を入力してビット誤り率を測定するに先立って、被測定物ＷのＬＴＳＳＭのリンク状態をループバックに遷移させるシーケンスを搭載している。以下、パターン発生器２とエラー検出器３の構成について説明する。

【0021】

［パターン発生器について］
図１に示すように、パターン発生器２は、パターン発生部１１、任意トレーニングシーケンス発生部１２、第１の切替部１３、トレーニングパターン生成部１４、符号化部１５、第２の切替部１６、第３の切替部１７、並直列変換部（シリアライザ）１８、操作部１９、記憶部２０、制御部２１を含んで構成される。

【0022】

パターン発生部１１は、被測定物Ｗのジッタトレランステストを行う測定モード時に、被測定物Ｗに入力する既知パターンのパターン信号（テスト信号）を発生する。特に図示はしないが、パターン発生部１１は、例えばＰＲＢＳパターン発生部とプログラマブルパターン発生部を含んで構成される。ＰＲＢＳパターン発生部は、被測定物Ｗに入力する既知パターンのテスト信号として、ＰＲＢＳ（Pseudo-random bit sequence：擬似ランダム・ビット・シーケンス）パターンを発生する。また、プログラマブルパターン発生部は、被測定物Ｗに入力する既知パターンのテスト信号として、任意のパターンからなるプログラマブルパターンを発生する。

【0023】

任意トレーニングシーケンス発生部１２は、任意トレーニングシーケンスモード時に、記憶部２０に格納された各種情報（後述するＬＴＳＳＭ値、リンク速度、ループバックの有無、ＬＴＳＳＭの遷移パターン、レーン番号、リンク番号、パターン信号の発生時間や発生回数、エンファシス量、受け側のイコライザーの調整値など）に基づいて任意のトレーニングシーケンスを発生する。そして、発生したトレーニングシーケンスに応じたトレーニングパターンを生成するように、トレーニングパターン生成部１４に対して次に発生すべきトレーニングパターンを指示する。

【0024】

第１の切替部１３は、被測定物Ｗのリンク状態管理機構（ＬＴＳＳＭ）のリンク状態をループバック（図３の太線で囲むＬｏｏｐｂａｃｋ）に遷移させるため、制御部２１の制御により、エラー検出器３の後述するリンク状態管理部２６又は任意トレーニングシーケンス発生部１２をトレーニングパターン生成部１４に選択的に切り替えて接続するセレクタで構成される。さらに説明すると、第１の切替部１３は、通常のトレーニングモード（デフォルト）時に、制御部２１の制御により、エラー検出器３のリンク状態管理部２６をトレーニングパターン生成部１４に接続するように切り替える。これに対し、第１の切替部１３は、操作部１９の操作により任意トレーニングシーケンスモードが選択され、制御部２１から切替信号が入力されると、任意トレーニングシーケンス発生部１２をトレーニングパターン生成部１４に接続するように切り替える。

【0025】

トレーニングパターン生成部１４は、操作部１９から測定開始を指示する操作信号が制御部２１に入力され、制御部２１から測定開始の指示があると、エラー検出器３で被測定物Ｗの現在のリンク状態を把握するために必要なトレーニングシーケンスに基づくトレーニングパターンを生成する。

【0026】

また、トレーニングパターン生成部１４は、エラー検出器３のリンク状態管理部２６からの指示、又は任意トレーニングシーケンス発生部１２からの指示によるトレーニングシーケンスを元に、被測定物Ｗのリンク状態管理機構のリンク状態をループバックに遷移させるための遷移制御パケット（ＰＣＩｅで規定されている物理層パケットのオーダード・セット）を含むトレーニングパターンを生成する。

【0027】

符号化部１５は、トレーニングパターン生成部１４が生成したトレーニングパターンを符号化するもので、ビットレートや符号化の方法の違いに応じて複数のエンコーダを備える。本例では、８Ｂ／１０Ｂエンコーダ１５ａと１２８Ｂ／１３０Ｂエンコーダ１５ｂから符号化部１５が構成される。８Ｂ／１０Ｂエンコーダ１５ａは、ＰＣＩ Ｅｘｐｒｅｓｓ Ｇｅｎ１／Ｇｅｎ２で使用される符号化回路である。１２８Ｂ／１３０Ｂエンコーダ１５ｂは、ＰＣＩ Ｅｘｐｒｅｓｓ Ｇｅｎ３／Ｇｅｎ４で使用される符号化回路である。

【0028】

第２の切替部１６は、エラー検出器３のリンク状態管理部２６から第１の切替部１３を介して入力される指示、又は任意トレーニングシーケンス発生部１２から第１の切替部１３を介して入力される指示により、第３の切替部１７と接続する符号化部１５をリンク速度に応じてリアルタイムに切り替えるセレクタで構成される。さらに説明すると、第２の切替部１６は、リンク速度がＰＣＩｅ Ｇｅｎ１又はＧｅｎ２のときに、８Ｂ／１０Ｂエンコーダ１５ａと第３の切替部１７との間を接続するように切り替える。また、第２の切替部１６は、リンク速度がＰＣＩｅ Ｇｅｎ３又はＧｅｎ４のときに、１２８Ｂ／１３０Ｂエンコーダ１５ｂと第３の切替部１７との間を接続するように切り替える。

【0029】

第３の切替部１７は、エラー検出器３のリンク状態管理部２６から第１の切替部１３を介して入力される指示、又は任意トレーニングシーケンス発生部１２から第１の切替部１３を介して入力される指示により、パターン発生部１１又は第２の切替部１６と並直列変換部１８との間をリアルタイムに切り替えて接続するセレクタで構成される。さらに説明すると、第３の切替部１７は、トレーニング中（被測定物ＷのＬＴＳＳＭのリンク状態がループバックに遷移していない状態）のときに、第２の切替部１６と並直列変換部１８との間を接続するように切り替える。また、第３の切替部１７は、被測定物ＷのＬＴＳＳＭのリンク状態がループバックに遷移して測定モードに移行したときに、パターン発生部１１と並直列変換部１８との間を接続するように切り替える。

【0030】

並直列変換部（シリアライザ）１８は、第３の切替部１７がパターン発生部１１側に切り替えられている測定モード時に、パターン発生部１１からのパラレル・バスのパターン信号（テスト信号）をシリアル信号に変換して被測定物Ｗに送信する。

【0031】

また、並直列変換部１８は、トレーニング中で、第３の切替部１７が第２の切替部１６側に切り替えられ、第２の切替部１６が８Ｂ／１０Ｂエンコーダ１５ａ側に切り替えられているときに、トレーニングパターン生成部１４にて生成して８Ｂ／１０Ｂエンコーダ１５ａにてエンコードされたパラレル・バスのトレーニングパターンをシリアル変換して被測定物Ｗに送信する。

【0032】

さらに、並直列変換部１８は、トレーニング中で、第３の切替部１７が第２の切替部１６側に切り替えられ、第２の切替部１６が１２８Ｂ／１３０Ｂエンコーダ１５ｂ側に切り替えられているときに、トレーニングパターン生成部１４にて生成して１２８Ｂ／１３０Ｂエンコーダ１５ｂにてエンコードされたパラレル・バスのトレーニングパターンをシリアル変換して被測定物Ｗに送信する。

【0033】

操作部１９は、ユーザによって操作される例えばキー、スイッチ、ボタン、ソフトキーなどで構成され、被測定物Ｗのビット誤り率の測定開始や停止の指示を行うための操作信号を制御部２１に出力する。また、操作部１９は、任意トレーニングモードに切り替えるための操作信号を制御部２１に出力する。

【0034】

記憶部２０は、トレーニングパターン生成部１４が生成するトレーニングパターンのオーダード・セットに含まれる各種情報を記憶する。この各種情報は、被測定物Ｗのリンク状態管理機構（ＬＴＳＳＭ）のリンク状態に応じた情報（エラー検出器３のリンク状態管理部２６からログ記録部２８を介して記憶部２９に記憶される情報）であり、具体的には、ＬＴＳＳＭ値、リンク速度、ループバックの有無、ＬＴＳＳＭの遷移パターン、レーンを識別するためのレーン番号、リンク番号、パターン信号の発生時間や発生回数、エンファシス量、受け側のイコライザーの調整値などが含まれる。

【0035】

制御部２１は、パターン発生器２の各部を統括制御するＣＰＵで構成される。また、制御部２１は、操作部１９から測定開始を指示する操作信号が入力されたときに、エラー検出器３で被測定物Ｗの現在のリンク状態を把握するために必要なトレーニングシーケンスに基づくトレーニングパターンを生成するようにトレーニングパターン生成部１４に指示する。さらに、制御部２１は、操作部１９から操作信号が入力されたときに、第１の切替部１３に切替信号を出力する。

【0036】

［エラー検出器について］
図１に示すように、エラー検出器３は、直並列変換部（デシリアライザ）２２、エラー検出回路２３、復号化部２４、第４の切替部２５、リンク状態管理部２６、時刻生成部２７、ログ記録部２８、記憶部２９、制御部３０を含んで構成される。

【0037】

直並列変換部（デシリアライザ）２２は、被測定物Ｗから受信したシリアル信号（トレーニングシーケンス、テスト信号）を所定ビット（例えば８ビット、１６ビットなど）のパラレル信号に変換する。

【0038】

エラー検出回路２３は、被測定物Ｗがループバックに遷移している状態において、パターン発生器２が発生する既知パターンのテスト信号と、このテスト信号の入力に伴って被測定物Ｗから直並列変換部２２を介して入力されるパターン信号とを比較してビット誤り率を検出する。

【0039】

復号化部２４は、被測定物Ｗから直並列変換部２２を介して入力される信号（トレーニングシーケンス）を復号化するもので、ビットレートや符号化の方法の違いに応じて複数のデコーダを備える。本例では、８Ｂ／１０Ｂデコーダ２４ａと１２８Ｂ／１３０Ｂデコーダ２４ｂから復号化部２４が構成される。８Ｂ／１０Ｂデコーダ２４ａは、ＰＣＩ Ｅｘｐｒｅｓｓ Ｇｅｎ１／Ｇｅｎ２で使用される復号化部である。１２８Ｂ／１３０Ｂデコーダ２４ｂは、ＰＣＩ Ｅｘｐｒｅｓｓ Ｇｅｎ３／Ｇｅｎ４で使用される復号化部である。

【0040】

第４の切替部２５は、リンク状態管理部２６からのリンク速度に応じて直並列変換部２２と接続する復号化部２４をリアルタイムに切り替えるセレクタで構成される。さらに説明すると、第４の切替部２５は、リンク速度がＰＣＩｅ Ｇｅｎ１又はＧｅｎ２のときに、直並列変換部２２と８Ｂ／１０Ｂデコーダ２４ａとの間を接続するように切り替える。また、第４の切替部２５は、リンク速度がＰＣＩｅ Ｇｅｎ３又はＧｅｎ４のときに、直並列変換部２２と１２８Ｂ／１３０Ｂデコーダ２４ｂとの間を接続するように切り替える。

【0041】

リンク状態管理部２６は、被測定物Ｗ（ＰＣＩｅデバイス）に搭載されたリンク状態管理機構（ＬＴＳＳＭ）と同一又は同等の機構を有し、使用するＩ／Ｏシリアルインタフェース（本例では、ＰＣＩｅ）の規格に従って動作する。リンク状態管理部２６は、被測定物Ｗとの間で通信されるトレーニングシーケンス（トレーニングパターン）により、被測定物ＷのＬＴＳＳＭと同じようにリンク状態が遷移し、被測定物ＷにおけるＬＴＳＳＭの現在のリンク状態を認識することができ、ＬＴＳＳＭ値、リンク速度、ループバックの有無、ＬＴＳＳＭの遷移パターン、レーンを識別するためのレーン番号、リンク番号、パターン信号の発生時間や発生回数、エンファシス量、受け側のイコライザーの調整値などの各種情報を得る。

【0042】

リンク状態管理部２６は、誤り率測定装置１（パターン発生器２、エラー検出器３）と被測定物Ｗとの間の通信において、パターン発生器２からの被測定物Ｗの現在のリンク状態を把握するためのトレーニングシーケンスに基づくトレーニングパターンの送信に伴って被測定物Ｗから受信するトレーニングシーケンスにより被測定物Ｗの現在のトレーニングシーケンスに基づくリンク状態を管理し、被測定物Ｗの現在のトレーニングシーケンスに応じたトレーニングパターンとして、パターン発生器２のトレーニングパターン生成部１４に対して次に発生すべきトレーニングパターンをパターン発生器２に指示する。その際、リンク状態管理部２６は、次に発生すべきトレーニングパターン（リンク速度）に応じてパターン発生器２の第２の切替部１６が第１の符号化回路１５ａ又は第２の符号化回路１５ｂに切り替わるように指示する。

【0043】

リンク状態管理部２６は、被測定物Ｗより受信したトレーニングシーケンスから被測定物Ｗがループバックに遷移したか否かを判別し、被測定物Ｗがループバックに遷移したと判断すると、パターン発生器２の第３の切替部１７がパターン発生部１１と並直列変換部１８との間を接続するように指示する。なお、リンク状態管理部２６は、被測定物ＷのＬＴＳＳＭのリンク状態をループバックに遷移させるために必要な機構を最小限備えていればよい。

【0044】

時刻生成部２７は、現在時刻を生成し、生成した時刻情報をログ記録部２８に出力する。

【0045】

ログ記録部２８は、エラー検出回路２３が検出したビット誤り率、複合化部２４にて複合化された信号、リンク状態管理部２６が管理するＬＴＳＳＭ値やリンク速度を含む各種情報、時刻生成部２７にて生成する時刻情報を元にログ情報を記録する。

【0046】

記憶部２９は、ログ記録部２８が記録したログ情報を格納する。具体的には、リンク状態の遷移先、遷移の発生時刻、遷移のトリガ、エラー情報などがＬＴＳＳＭの遷移毎にログ情報として記憶部２９に格納される。

【0047】

制御部３０は、エラー検出器３の各部を統括制御するＣＰＵで構成される。また、制御部３０は、記憶部２９に記憶された情報の読み出しを制御する。

【0048】

［ビット誤り率の測定方法について］
次に、上述した誤り率測定装置１を用い、ＬＴＳＳＭを搭載したＰＣＩｅデバイスを被測定物Ｗとしたときのビット誤り率の測定方法について説明する。ここでは、規格ＰＣＩｅ Ｇｅｎ１の場合を例にとって説明する。

【0049】

パターン発生器２の操作部１９から測定開始の指示があると、まず最初に、被測定物Ｗの現在のリンク状態を把握するためトレーニングシーケンスに基づくトレーニングパターンがパターン発生器２から被測定物Ｗに送信される。被測定物Ｗは、パターン発生器２からトレーニングシーケンスを受信すると、内部のＬＴＳＳＭから現在のリンク状態に応じたトレーニングシーケンスを送信する。エラー検出器３は、被測定物Ｗ内部のＬＴＳＳＭから現在のリンク状態に応じたトレーニングシーケンスを受信すると、受信したトレーニングシーケンスを直並列変換部２２にてパラレル信号に変換する。

【0050】

パラレル信号に変換されたトレーニングシーケンスは、復号化部２４の８Ｂ／１０Ｂデコーダ２４ａにてデコードされた後、リンク状態管理部２６に出力される。

【0051】

リンク状態管理部２６は、複合化回路の８Ｂ／１０Ｂデコーダ２４ａにてデコードされたトレーニングシーケンスが入力されると、これに応じたトレーニングパターンを生成するように、パターン発生器２のトレーニングパターン生成部１４に指示する。

【0052】

パターン発生器２のトレーニングパターン生成部１４は、エラー検出器３のリンク状態管理部２６から指示を受けると、被測定物Ｗ内部のＬＴＳＳＭのリンク状態をループバックに遷移させるため、規格ＰＣＩｅ Ｇｅｎ１で規定されているオーダード・セットを含むトレーニングパターンを生成する。

【0053】

そして、生成したトレーニングパターンは、８Ｂ／１０Ｂエンコーダ１５ａにてエンコードされた後、並直列変換部１８にてシリアル信号に変換されて被測定物Ｗに送信される。

【0054】

被測定物Ｗ内部のＬＴＳＳＭは、パターン発生器２から送信されるトレーニングパターンを受信すると、このトレーニングパターンに含まれるオーダード・セットを使ったネゴシエーションによりＬＴＳＳＭがリンク状態をループバックに遷移させる。

【0055】

エラー検出器３のリンク状態管理部２６は、被測定物Ｗ内部のＬＴＳＳＭのリンク状態がループバックに遷移し、被測定物Ｗより受信したトレーニングパターンから被測定物Ｗがループバックに遷移したと判断すると、第３の切替部１７がパターン発生部１１側に切り替わるように指示する。そして、パターン発生器２は、パターン発生部１１が発生する所定のパターン信号を被測定物Ｗに送信する。

【0056】

ＬＴＳＳＭのリンク状態がループバックに遷移した被測定物Ｗは、パターン発生器２から送信されるパターン信号を受信すると、このパターン信号を折り返してエラー検出器３に送信する。

【0057】

エラー検出器３は、被測定物Ｗから折り返して送信されるパターン信号を受信すると、受信したパターン信号を直並列変換部２２にてパラレル信号に変換してエラー検出回路２３に出力する。

【0058】

エラー検出回路２３は、直並列変換部２２にてパラレル変換されたパターン信号と、パターン発生器２から被測定物Ｗに送信したパターン信号とを比較してビット誤り率を測定する。

【0059】

このように、本実施の形態の誤り率測定装置及び誤り率測定方法によれば、エラー検出器３が被測定物Ｗに搭載されたリンク状態管理機構（ＬＴＳＳＭ）と同等の機構のリンク状態管理部２６を持ち、ビット誤り率の測定に先立って、リンク状態管理部２６からの指示により被測定物Ｗで規定されている遷移制御パケット（オーダード・セット）を含むトレーニングパターンを生成して被測定物Ｗ内部のリンク状態管理機構（ＬＴＳＳＭ）のリンク状態を図３のループバックに遷移させる。これにより、リンク状態管理機構（ＬＴＳＳＭ）を搭載した被測定物Ｗであってもビット誤り率を測定することができる。

【0060】

また、被測定物Ｗのリンク状態管理機構（ＬＴＳＳＭ）のリンク状態の遷移先、遷移のトリガ、エラー情報を含む各種情報は、被測定物Ｗのリンク状態管理機構（ＬＴＳＳＭ）のリンク状態の遷移毎に記憶部２０に記憶される。これにより、被測定物Ｗのリンク状態管理機構（ＬＴＳＳＭ）のリンク状態を図３のループバックに遷移できないときに、記憶部２０に記憶された情報を検証することでループバックに遷移できない原因の究明に役立てることができる。

【0061】

ところで、被測定物Ｗ内部のＬＴＳＳＭをループバックへ遷移させる際、物理的要因と論理的要因によって、ループバックに遷移できない問題が発生することがある。

【0062】

物理的要因としては、高ビットレート（Ｇｅｎｅｒａｔｉｏｎ４．０では１６Ｇｂｉｔ／ｓ）による信号品質の低下、ジッタ／ノイズといったストレスをかけることによる信号品質の低下によるビットエラーの発生がある。

【0063】

論理的要因としては、トレーニングシーケンスのパターンの間違い、発生タイミング、時間の齟齬によるネゴシエーションの失敗がある。

【0064】

そして、従来の誤り率測定装置におけるエラー検出器では、ビット誤り率の検出により、物理的要因の検証は可能であるが、論理的要因の検証を行うことができなかった。

【0065】

そこで、本例の誤り率測定装置１では、論理的要因の検証を行うために、遷移先、遷移の発生時刻、遷移のトリガ、エラー情報をＬＴＳＳＭの遷移毎に記憶部２９に格納し、ＬＴＳＳＭ遷移の時間経過をトレースできるようにしている。これにより、被測定物ＷのＬＴＳＳＭがループバックへ遷移できない場合であっても、物理的要因と論理的要因の両方のデバック手段を提供することができる。

【0066】

また、本例の誤り率測定装置１では、パターン発生器２に任意トレーニングシーケンス発生部１２を搭載している。この任意トレーニングシーケンス発生部１２は、操作部１９の操作により制御部２１が第１の切替部１３を切替制御することで選択され、ＬＴＳＳＭ値、リンク速度、ループバックの有無、ＬＴＳＳＭの遷移パターン、レーン番号、リンク番号、パターン信号の発生時間や発生回数、エンファシス量、受け側のイコライザーの調整値を含む各種情報を格納した記憶部２０にアクセスし、記憶部２０の読み出しを制御して所望のトレーニングパターンを生成する。これにより、通常のＬＴＳＳＭはハードウェアで実現されるため変更に時間を要するのに対し、ＬＴＳＳＭに変更が発生した際など、ユーザの手動操作によって新たな状態遷移パターンに迅速に対応することができる。

【0067】

さらに、図１において、第１の切替部１３を削除し、任意トレーニングシーケンス発生部１２をトレーニングパターン生成部１４に接続する構成とすれば、パターン発生器２単体で所望のトレーニングパターンを生成することもできる。

【0068】

これにより、エラー検出器３を必要としないユーザには、必要な測定器の数を減らすことでコストダウンを図ることができる。

【0069】

また、図１のようにエラー検出器３が存在する場合は、任意トレーニングシーケンス発生部１２からの指示と、エラー検出器３のリンク状態管理部２６からの指示とを、ユーザが操作部１９の手動操作によって切り替えることもできる。

【0070】

なお、ＬＴＳＳＭの遷移パターンの作成は、エラー検出器３のログ記録部２８にて取得したパターンを読み込ませて作成することもできる。

【0071】

ところで、上述した実施の形態では、ＬＴＳＳＭをリンク状態管理機構として搭載したＰＣＩｅデバイスのビット誤り率を測定する場合を例にとって説明したが、これに限定されるものではない。すなわち、本発明は、例えばＬＴＳＳＭと同様の仕組みを搭載したＵＳＢデバイスのように、リンク状態を管理するリンク状態管理機構を搭載した被測定物のビット誤り率の測定を行う場合に採用することができる。

【0072】

以上、本発明に係る誤り率測定装置及び誤り率測定方法の最良の形態について説明したが、この形態による記述及び図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例及び運用技術などはすべて本発明の範疇に含まれることは勿論である。

【符号の説明】

【0073】

１ 誤り率測定装置
２ パターン発生器
３ エラー検出器
１１ パターン発生部
１２ 任意トレーニングシーケンス発生部
１３ 第１の切替部
１４ トレーニングパターン生成部
１５ 符号化部
１５ａ 第１の符号化回路
１５ｂ 第２の符号化回路
１６ 第２の切替部
１７ 第３の切替部
１８ 並直列変換部（シリアライザ）
１９ 操作部
２０ 記憶部
２１ 制御部
２２ 直並列変換部（デシリアライザ）
２３ エラー検出部
２４ 復号化部
２４ａ 第１の復号化回路
２４ｂ 第２の復号化回路
２５ 第４の切替部
２６ リンク状態管理部
２７ 時刻生成部
２８ ログ記録部
２９ 記憶部
３０ 制御部
Ｗ 被測定物（ＰＣＩｅデバイス）

【図1】

【図2】

【図3】