特許第6291882号(P6291882)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

ホーム > 特許ランキング > 株式会社明電舎

このエントリーをはてなブックマークに追加

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社明電舎の特許一覧

(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6291882
(24)【登録日】2018年2月23日
(45)【発行日】2018年3月14日
(54)【発明の名称】交流−交流変換装置
(51)【国際特許分類】
   H02M 5/458 20060101AFI20180305BHJP
【ＦＩ】
   H02M5/458
【請求項の数】5
【全頁数】26
(21)【出願番号】特願2014-19886(P2014-19886)
(22)【出願日】2014年2月5日
(65)【公開番号】特開2015-65800(P2015-65800A)
(43)【公開日】2015年4月9日
【審査請求日】2017年1月6日
(31)【優先権主張番号】特願2013-24387(P2013-24387)
(32)【優先日】2013年2月12日
(33)【優先権主張国】JP
(31)【優先権主張番号】特願2013-175681(P2013-175681)
(32)【優先日】2013年8月27日
(33)【優先権主張国】JP
(73)【特許権者】
【識別番号】000006105
【氏名又は名称】株式会社明電舎
(74)【代理人】
【識別番号】100086232
【弁理士】
【氏名又は名称】小林 博通
(74)【代理人】
【識別番号】100104938
【弁理士】
【氏名又は名称】鵜澤 英久
(74)【代理人】
【識別番号】100096459
【弁理士】
【氏名又は名称】橋本 剛
(72)【発明者】
【氏名】宗島 正和
【審査官】 東 昌秋
(56)【参考文献】
【文献】 特開２０００−３２７５７（ＪＰ，Ａ）
【文献】 特開２０００−３１６２８５（ＪＰ，Ａ）
【文献】 特開２００５−７３３６２（ＪＰ，Ａ）
【文献】 特開２０１２−４４８２４（ＪＰ，Ａ）
【文献】 特開平６−３３９２７９（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０２Ｍ ５／００−７／９８
(57)【特許請求の範囲】
【請求項1】
交流入力電圧を複数レベルの交流出力電圧に変換する交流−交流変換装置であって、
第１および第２のスイッチング素子の直列体と、第１のコンデンサと、第３および第４のスイッチング素子の直列体とを並列に接続した回路であり、前記第１および第３のスイッチング素子を正側と定義し、前記第２および第４のスイッチング素子を負側と定義してＨブリッジ回路を構成し、
前記Ｈブリッジ回路を入力側と出力側に各々設け、入力側Ｈブリッジ回路の第１および第３のスイッチング素子の共通接続点と出力側Ｈブリッジ回路の第１および第３のスイッチング素子の共通接続点の間に、互いに逆方向に流れる電流をオン、オフ制御する第５および第６のスイッチング素子を逆方向に直列接続し、入力側Ｈブリッジ回路の第２および第４のスイッチング素子の共通接続点と出力側Ｈブリッジ回路の第２および第４のスイッチング素子の共通接続点の間に、互いに逆方向に流れる電流をオン、オフ制御する第７および第８のスイッチング素子を逆方向に直列接続し、
前記第５および第６のスイッチング素子の共通接続点と第７および第８のスイッチング素子の共通接続点の間に第１の還流ダイオードを接続し、
前記入力側Ｈブリッジ回路の第１および第２のスイッチング素子の共通接続点を入力端子とし、入力側Ｈブリッジ回路の第３および第４のスイッチング素子の共通接続点を入力側中性点とし、出力側Ｈブリッジ回路の第１および第２のスイッチング素子の共通接続点を出力側中性点とし、前記出力側Ｈブリッジ回路の第３および第４のスイッチング素子の共通接続点を出力端子として構成した単位交流−交流変換器を備えたことを特徴とする交流−交流変換装置。
【請求項2】
前記単位交流−交流変換器には、前記出力側Ｈブリッジ回路と同一に構成された第２の出力側Ｈブリッジ回路が設けられ、該第２の出力側Ｈブリッジ回路の第１および第３のスイッチング素子の共通接続点と前記入力側Ｈブリッジ回路の第１および第３のスイッチング素子の共通接続点との間には、互いに逆方向に流れる電流をオン、オフ制御する第９および第１０のスイッチング素子が逆方向に直列接続され、第２の出力側Ｈブリッジ回路の第２および第４のスイッチング素子の共通接続点と前記入力側Ｈブリッジ回路の第２および第４のスイッチング素子の共通接続点との間には、互いに逆方向に流れる電流をオン、オフ制御する第１１および第１２のスイッチング素子が逆方向に直列接続され、
前記出力側Ｈブリッジ回路の第１および第２のスイッチング素子の共通接続点は前記第２の出力側Ｈブリッジ回路の第３および第４のスイッチング素子の共通接続点に接続され、第２の出力側Ｈブリッジ回路の第１および第２のスイッチング素子の共通接続点を出力側中性点としたことを特徴とする請求項１に記載の交流−交流変換装置。
【請求項3】
前記単位交流−交流変換器の第９および第１０のスイッチング素子の共通接続点と第１１および第１２のスイッチング素子の共通接続点の間には第２の還流ダイオードが接続されていることを特徴とする請求項２に記載の交流−交流変換装置。
【請求項4】
前記入力側Ｈブリッジ回路の第１のコンデンサ電圧と前記出力側Ｈブリッジ回路の第１のコンデンサ電圧および第２の出力側Ｈブリッジ回路の第１のコンデンサ電圧が等しくなるように制御して、入力／出力電圧比を１：２としたことを特徴とする請求項２又は３に記載の交流−交流変換装置。
【請求項5】
前記単位交流−交流変換器をＮ（Ｎは２以上の整数）個の多重段数とし、初段の単位交流−交流変換器の入力側中性点を次段の単位交流−交流変換器の入力端子に、また、初段の単位交流−交流変換器の出力側中性点を次段の単位交流−交流変換器の出力端子へとＮ個分順次接続して構成したことを特徴とする請求項１ないし４のいずれか１項に記載の交流−交流変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、交流−交流変換装置に関する。
【背景技術】
【0002】
複数の単位交流−交流変換器を適用する多重電力変換装置としては特許文献１などが公知となっている。図２８は、代表的なマルチレベル変換器の例で、多相変圧器Ｔｒを用いたカスケードマルチレベル変換器を示したものである。このカスケードマルチレベル変換器における多相変圧器Ｔｒは、その一次巻線には三相交流電源Ｒ，Ｓ，Ｔが接続されて複数の二次巻線を有している。多相変圧器の二次巻線は、マルチレベル変換器を構成する単位インバータ数と対応する数を有し、それぞれにはダイオードよりなる三相全波整流器ＤＣ（ＤＣ1，ＤＣ2）、コンデンサＣ（Ｃ1，Ｃ2）およびスイッチング素子Ｓ１〜Ｓ４からなる単位インバータＩＮＶ（INV-U1,INV-U2）が接続されて三相のＵ相回路が形成される。なお、図２８は三相回路のＵ相分のみを示しているが、Ｖ，Ｗ相も同様に構成されている。そして、各単位インバータINV-U1〜INV-W2はＹ結線されている。
【0003】
図２８で示す回路は、単位インバータＩＮＶのコンデンサＣの電圧をＥとすると、スイッチング素子Ｓ１〜Ｓ４のオン・オフの組合せによって、単位インバータＩＮＶの出力電圧は、Ｅ，０，−Ｅの３レベルを出力することが可能となる。
さらに、Ｙ結線の中点NOを基準に出力端子Ｕ，Ｖ，Ｗへの単位インバータＩＮＶの多重数をＮとすると、２Ｎ＋１レベル相電圧を負荷へ出力することができる。図２８はＮ＝２の構成例である。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２００１−２３８４５５号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
図２８のように構成される多重電力変換装置は、単位インバータＩＮＶの直流回路電圧はＥであるので、スイッチング素子やコンデンサなどの単位インバータ内部の部品は電圧Ｅに適合した耐圧部品を選定すればよい。したがって、入手性容易な低耐圧部品の構成でピーク電圧Ｎ×Ｅの相電圧を負荷へ出力することができるという利点を有する。
【0006】
しかし、多相変圧器が必要となることから、電力変換装置のサイズや重量が増加するという問題点がある。また、高い入力電圧から低い出力電圧に変換するような用途には適用できないという問題がある。
【0007】
本発明が目的とするとこは、多相変圧器を用いない交流−交流変換装置を提供することにある。
【課題を解決するための手段】
【0008】
本発明の請求項１は、交流入力電圧を複数レベルの交流出力電圧に変換する交流−交流変換装置であって、第１および第２のスイッチング素子の直列体と、第１のコンデンサと、第３および第４のスイッチング素子の直列体とを並列に接続した回路であり、前記第１および第３のスイッチング素子を正側と定義し、前記第２および第４のスイッチング素子を負側と定義してＨブリッジ回路を構成し、前記Ｈブリッジ回路を入力側と出力側に各々設け、入力側Ｈブリッジ回路の第１および第３のスイッチング素子の共通接続点と出力側Ｈブリッジ回路の第１および第３のスイッチング素子の共通接続点の間に、互いに逆方向に流れる電流をオン、オフ制御する第５および第６のスイッチング素子を逆方向に直列接続し、入力側Ｈブリッジ回路の第２および第４のスイッチング素子の共通接続点と出力側Ｈブリッジ回路の第２および第４のスイッチング素子の共通接続点の間に、互いに逆方向に流れる電流をオン、オフ制御する第７および第８のスイッチング素子を逆方向に直列接続し、前記第５および第６のスイッチング素子の共通接続点と第７および第８のスイッチング素子の共通接続点の間に第１の還流ダイオードを接続し、前記入力側Ｈブリッジ回路の第１および第２のスイッチング素子の共通接続点を入力端子とし、入力側Ｈブリッジ回路の第３および第４のスイッチング素子の共通接続点を入力側中性点とし、出力側Ｈブリッジ回路の第１および第２のスイッチング素子の共通接続点を出力側中性点とし、前記出力側Ｈブリッジ回路の第３および第４のスイッチング素子の共通接続点を出力端子として構成した単位交流−交流変換器を備えたことを特徴としている。
【0009】
本発明の請求項２は、前記単位交流−交流変換器には、前記出力側Ｈブリッジ回路と同一に構成された第２の出力側Ｈブリッジ回路が設けられ、該第２の出力側Ｈブリッジ回路の第１および第３のスイッチング素子の共通接続点と前記入力側Ｈブリッジ回路の第１および第３のスイッチング素子の共通接続点との間には、互いに逆方向に流れる電流をオン、オフ制御する第９および第１０のスイッチング素子が逆方向に直列接続され、第２の出力側Ｈブリッジ回路の第２および第４のスイッチング素子の共通接続点と前記入力側Ｈブリッジ回路の第２および第４のスイッチング素子の共通接続点との間には、互いに逆方向に流れる電流をオン、オフ制御する第１１および第１２のスイッチング素子が逆方向に直列接続され、
前記出力側Ｈブリッジ回路の第１および第２のスイッチング素子の共通接続点は前記第２の出力側Ｈブリッジ回路の第３および第４のスイッチング素子の共通接続点に接続され、第２の出力側Ｈブリッジ回路の第１および第２のスイッチング素子の共通接続点を出力側中性点としたことを特徴としている。
【0010】
本発明の請求項３は、前記単位交流−交流変換器の第９および第１０のスイッチング素子の共通接続点と第１１および第１２のスイッチング素子の共通接続点の間には第２の還流ダイオードが接続されていることを特徴としている。
【0011】
本発明の請求項４は、前記入力側Ｈブリッジ回路の第１のコンデンサ電圧と前記出力側Ｈブリッジ回路の第１のコンデンサ電圧および第２の出力側Ｈブリッジ回路の第１のコンデンサ電圧が等しくなるように制御して、入力／出力電圧比を１：２としたことを特徴としている。
【0012】
本発明の請求項５は、前記単位交流−交流変換器をＮ（Ｎは２以上の整数）個の多重段数とし、初段の単位交流−交流変換器の入力側中性点を次段の単位交流−交流変換器の入力端子に、また、初段の単位交流−交流変換器の出力側中性点を次段の単位交流−交流変換器の出力端子へとＮ個分順次接続して構成したことを特徴としている。
【発明の効果】
【0021】
（１）請求項１〜５に記載の発明によれば、多相変圧器が不要となるため変換装置が小型化されるものである。また、単位交流−交流変換器の第５および第６および第７および第８のスイッチング素子の電圧サージを吸収するためのスナバ回路を省く、又は小型化することができる。
（２）請求項３に記載の発明によれば、単位交流−交流変換器の第９および第１０および第１１および第１２のスイッチング素子の電圧サージを吸収するためのスナバ回路を省く、又は小型化することができる。
【図面の簡単な説明】
【0022】
【図1】本発明の実施形態を示す単位交流−交流変換器の構成図。
【図2】本発明の実施形態を示す３相の交流−交流変換システムの構成図。
【図3】入力側Ｈブリッジ回路コンデンサの充電モード説明図。
【図4】出力側Ｈブリッジ回路コンデンサの充電モード説明図。
【図5】図２の３相交流−交流変換システムにおける制御ブロック図。
【図6】図２の３相交流−交流変換システムにおける電圧指令値とキャリア比較によるスイッチング素子のスイッチングパターンを表す説明図。
【図7】本発明の実施形態例の各Ｈブリッジ回路に３レベル変換器を用いた回路図。
【図8】本発明の実施例２を示す単位交流−交流変換器の構成図。
【図9】本発明の実施例３を示す単位交流−交流変換器の構成図。
【図10】本発明の実施例３を示す３相の交流−交流変換システムの構成図。
【図11】本発明の実施例４を示す単位交流−交流変換器の構成図。
【図12】本発明の実施形態例のスイッチング素子のＣＲスナバを付加した構成図。
【図13】本発明の実施形態例の単位交流−交流変換器におけるスイッチング素子の転流時の電流経路を示す説明図。
【図14】本発明の実施例５の単位交流−交流変換器の構成図。
【図15】本発明の実施例５の単位交流−交流変換器におけるスイッチング素子の転流時の電流経路を示す説明図。
【図16】本発明の実施例６の単位交流−交流変換器の構成図。
【図17】本発明の実施例７の単位交流−交流変換器の構成図。
【図18】本発明の実施例８の単位交流−交流変換器の構成図。
【図19】本発明の実施例９の単位交流−交流変換器の構成図。
【図20】本発明の実施例１０の単位交流−交流変換器の構成図。
【図21】本発明の実施例１１の単位交流−交流変換器の構成図。
【図22】本発明の実施例１２の単位交流−交流変換器の構成図。
【図23】本発明の実施例１３の単位交流−交流変換器の構成図。
【図24】本発明の実施例１４の単位交流−交流変換器の構成図。
【図25】図１４におけるスイッチングパターンの一例を示す回路図。
【図26】本発明の実施例１５の単位交流−交流変換器の構成図。
【図27】本発明の実施例１５の動作を表し、（ａ）は入力側Ｈブリッジ回路のコンデンサを放電して出力側Ｈブリッジ回路のコンデンサを充電するモード時の電流経路の一例を示す回路図、（ｂ）は該モード時の電流経路の他の例を示す回路図。
【図28】従来のカスケードマルチレベル変換器の構成図。
【発明を実施するための形態】
【0023】
以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。本発明は、交流電源を入力して複数レベルの交流出力を負荷に供給する交流−交流変換装置において、交流の入力側と出力側に、スイッチング素子とコンデンサよりなる入力側用および出力側用Ｈブリッジ回路を設ける。各Ｈブリッジ回路を構成するコンデンサの各正側間，負側間にそれぞれ各Ｈブリッジ回路間双方向に流れる電流をオン、オフ制御するスイッチ体を接続する。また、入力側用のＨブリッジ回路に入力端子と中性点を設け、出力側用のＨブリッジ回路に中性点と出力端子を設けたものである。
【実施例1】
【0024】
図１は、本発明の実施例１による単位交流−交流変換器の構成図を示したものである。図１において、第１および第２のスイッチング素子Ｓ１，Ｓ２の直列体と、第１のコンデンサＣ１と第３および第４のスイッチング素子Ｓ３，Ｓ４の直列体とを並列に接続して入力側Ｈブリッジ回路Ｂ１を構成し、第１および第２のスイッチング素子Ｓ９，Ｓ１０の直列体と、第１のコンデンサＣ２と第３および第４のスイッチング素子Ｓ１１，Ｓ１２の直列体とを並列に接続して出力側Ｈブリッジ回路Ｂ２を構成している。
【0025】
入力側Ｈブリッジ回路Ｂ１の端子のうち、ＩＮは入力端子でありＭＰ１は入力側中性点である。また、出力側Ｈブリッジ回路Ｂ２の端子ＯＵＴは出力端子、ＭＰ２は出力側中性点である。
【0026】
前記入力側Ｈブリッジ回路Ｂ１の第１および第３のスイッチング素子Ｓ１，Ｓ３を正側と定義し、出力側Ｈブリッジ回路Ｂ２の第１および第３のスイッチング素子Ｓ９，Ｓ１１を正側と定義し、入力側Ｈブリッジ回路Ｂ１の第２および第４のスイッチング素子Ｓ２，Ｓ４を負側と定義し、出力側Ｈブリッジ回路Ｂ２の第２および第４のスイッチング素子Ｓ１０，Ｓ１２を負側と定義している。
【0027】
入力側Ｈブリッジ回路Ｂ１のスイッチング素子Ｓ１，Ｓ３の共通接続点と出力側Ｈブリッジ回路Ｂ２のスイッチング素子Ｓ９，Ｓ１１の共通接続点との間には、互いに逆方向に流れる電流をオン、オフ制御する第５および第６のスイッチング素子Ｓ５，Ｓ７が逆方向に直列接続されている。
【0028】
入力側Ｈブリッジ回路Ｂ１のスイッチング素子Ｓ２，Ｓ４の共通接続点と出力側Ｈブリッジ回路Ｂ２のスイッチング素子Ｓ１０，Ｓ１２の共通接続点との間には、互いに逆方向に流れる電流をオン、オフ制御する第７および第８のスイッチング素子Ｓ６，Ｓ８が逆方向に直列接続されている。
【0029】
前記スイッチング素子Ｓ５〜Ｓ８はコンデンサＣ２の電圧Ｅ２を制御するために設けられたもので、その接続は、スイッチング素子が例えばＩＧＢＴの場合、Ｓ５とＳ７の接続はエミッタ同士が接続され、Ｓ６とＳ８はコレクタ同士が接続されている。すなわち、Ｈブリッジ回路Ｂ１，Ｂ２間を流れる電流は、スイッチング素子Ｓ５〜Ｓ８の何れかの制御信号によってオン・オフ制御が可能となるように接続されている。
【0030】
図１で示す単位交流−交流変換器は、入力側中性点ＭＰ１を基準に、入力端子ＩＮにはコンデンサＣ１の電圧をＥ１とすると、Ｅ１，０，−Ｅ１の３レベルの電圧を発生する。同様に、出力側中性点ＭＰ２を基準に、出力端子ＯＵＴにはコンデンサＣ２の電圧をＥ２とすると、Ｅ２，０，−Ｅ２の３レベルの電圧を発生できる。各スイッチング素子とオン・オフ状態と発生電圧の関係パターンは表１の通りである。
【0031】
【表1】
【0032】
図２は、図１で示した単位交流−交流変換器を使用した３相の交流−交流変換システムの構成図を示したものである。図２は１相分のみを代表として示したもので、３相の場合にはＵ，Ｖ，Ｗのそれぞれが図１で示す単位交流−交流変換器より構成され、入力側Ｈブリッジ回路Ｂ１の中性点ＭＰ１同士、および出力側Ｈブリッジ回路Ｂ２の出力側中性点ＭＰ２同士がそれぞれ接続されたＹ結線状態となって３相の交流−交流変換システムが構成される。なお、各相の単位交流−交流変換器は、それぞれリアクトル４を介して配電網（電源側）１に接続され、その出力側には負荷２が接続される。
【0033】
３は制御部であり、この制御部３はコンデンサ電圧制御機能、入力電流制御機能、出力電圧制御機能、およびスイッチングパターン発生機能などの各制御機能を備えている。この制御部３には、交流電源Ｒ，Ｓ，Ｔ各相の検出電流ＩＲ，ＩＳ，ＩＴ、各相用のコンデンサＣ１，Ｃ２の検出電圧ＶＣＵ１，ＶＣＶ１，ＶＣＷ１、ＶＣＵ２，ＶＣＶ２，ＶＣＷ２、および出力相電圧指令値Ｖ*，直流電圧指令値ＶＤＣ*がそれぞれ入力されて前述した各機能を実行する。
【0034】
図２の構成における電圧制御について説明する。
（１）各相の単位交流−交流変換器の入力側のコンデンサＣ１の電圧ＶＣＵ１，ＶＣＶ１，ＶＣＷ１の制御について
制御部３は、検出されたコンデンサ電圧ＶＣＵ１，ＶＣＶ１，ＶＣＷ１と入力電流ＩＲ，ＩＳ，ＩＴの検出値、および直流電圧指令値ＶＤＣ*を入力パラメータとして制御演算を行い、各相の単位交流−交流変換器のスイッチング素子Ｓ１〜Ｓ４をオン・オフさせる表１のオン・オフパターンのゲート信号を生成し、出力することで検出電圧ＶＣＵ１，ＶＣＶ１，ＶＣＷ１が直流電圧指令値ＶＤＣ*となるようにスイッチング素子Ｓ１〜Ｓ４を制御する。
（２）出力相電圧の制御について
制御部３は、ＶＣＵ２，ＶＣＶ２，ＶＣＷ２のコンデンサ電圧検出値と出力相電圧指令値Ｖ*を入力パラメータとして制御演算を行い、各相の単位交流−交流変換器のスイッチング素子Ｓ９〜Ｓ１２をオン・オフさせるゲート信号を生成し、出力することで出力相電圧が出力相電圧指令値Ｖ*となるように制御する。
【0035】
以上（１）〜（２）の制御動作により、出力側Ｈブリッジ回路Ｂ２から出力相電圧指令値Ｖ*に制御された三相の相電圧が出力される。
【0036】
図３，図４は、図２で示す３相交流−交流変換システムの代表例として、Ｕ相の単位交流−交流変換器のコンデンサＣ１，Ｃ２の電圧制御時におけるＣ１，Ｃ２の充電動作の一例を示したものである
図３は入力側コンデンサＣ１の充電モードを示したもので、Ｕ相のスイッチング素子Ｓ１，Ｓ４，Ｖ相のＳ３およびＳ１のオン動作時に、Ｕ相の入力側コンデンサＣ１が充電される。
【0037】
図４は出力側コンデンサＣ２の充電モードを示したもので、Ｕ相のスイッチング素子Ｓ１，Ｓ５，Ｓ７，Ｓ１０，Ｖ相のＳ１０，Ｓ８，Ｓ６およびＳ２のオン動作時に、Ｕ相の出力側コンデンサＣ２が充電される。
【0038】
図３，図４の各スイッチング素子のオン・オフ状態の組合せ、または、任意の各スイッチング素子のオン・オフ状態の組合せによりＣ１，Ｃ２が充放電されて電圧が制御される。
【0039】
したがって、この実施例によれば、単位交流−交流変換器をＵ，Ｖ，Ｗの各相に１個ずつ用いて中性点ＭＰ１およびＭＰ２でそれぞれＹ結線、もしくはデルタ結線することで、３相の交流−交流変換システムの実現を可能とし、また、多重数Ｎ＝１の構成により入力、出力ともに３レベルの相電圧の発生を可能としたものである。これによって、カスケードマルチレベル変換器と比較して、多相変圧器が不要となるため変換装置が小型化され、且つ単位交流−交流変換器を構成するスイッチング素子やコンデンサ等の部品も従来の構成部品と同じ耐圧のものが使用できるため、低コスト化が可能となるものである。
【0040】
ここで、図２の３相交流−交流変換システムの制御部３の制御ブロック図の一例を図５に示し、図２のシステムにおける電圧指令値とキャリア比較による各スイッチング素子のスイッチングパターンを図６に示す。
【0041】
図５（ｃ）は、各スイッチング素子Ｓ１〜Ｓ１２をオン、オフさせるゲート信号（スイッチングパターン）を生成するブロックであり、図５（ａ）で生成した電圧指令値Ｖ*CONVおよびキャリア信号の比較によりスイッチング素子Ｓ１〜Ｓ４をオン、オフさせるゲート信号（スイッチングパターン）を生成するＰＷＭ信号生成部３１と、図５（ｂ）で生成した電圧指令値Ｖ*INVおよびキャリア信号の比較によりスイッチング素子Ｓ９〜Ｓ１２をオン、オフさせるゲート信号（スイッチングパターン）を生成するＰＷＭ信号生成部３２と、前記生成部３１、３２により生成されたスイッチング素子Ｓ１〜Ｓ４、Ｓ９〜Ｓ１２のスイッチングパターンとコンデンサＣ１，Ｃ２の電圧の関係から、後述の式（１）を求めてスイッチング素子Ｓ５〜Ｓ８をオン、オフさせるゲート信号（スイッチングパターン）を生成するスイッチング制御信号生成部３３とを備えている。
【0042】
図５（ａ）において、各相のコンデンサＣ１の検出電圧ＶＣＵ１、ＶＣＶ１、ＶＣＷ１は加算器１１により加算された後１／３演算器１２によって１／３演算される。
【0043】
１３は直流電圧指令値ＶＤＣ*と１／３演算器１２の出力電圧の偏差をとる減算器であり、その偏差出力はＰＩ制御器１４によってＰＩ制御が施されてｄ軸電流指令値Ｉｄ*とされる。３相の各相の入力側Ｈブリッジ回路Ｂ１の入力電流を検出した検出電流ＩR，ＩS，ＩTは、軸変換器１５によってｄ軸、ｑ軸の電流Ｉｄ，Ｉｑに変換される。
【0044】
前記ＰＩ制御器１４の出力であるｄ軸電流指令値Ｉｄ*は、減算器１６において前記軸変換器１５のｄ軸出力電流Ｉｄとの偏差がとられる。減算器１６のｄ軸偏差電流は自動制御部（ＡＣＲ）１７を通した後加算器１８においてｄ軸電圧指令値Ｖｄ*と加算され、軸変換器１９に入力される。
【0045】
前記軸変換器１５のｑ軸出力電流は減算器２０においてゼロ値との偏差がとられ、そのｑ軸偏差電流は自動制御部（ＡＣＲ）２１を通した後軸変換器１９に入力される。
【0046】
軸変換器１９は加算器１８およびＡＣＲ２１からの２軸電圧成分を３軸に変換する。２２は、軸変換器１９から入力される３軸電圧成分と１／３演算器１２から入力されるコンデンサＣ１の３相平均電圧分とを乗算、除算して入力側Ｈブリッジ回路Ｂ１の電圧指令値Ｖ*CONVを出力する。
【0047】
また図５（ｂ）において、各相のコンデンサＣ２の検出電圧ＶＣＵ２，ＶＣＶ２，ＶＣＷ２は加算器２３により加算された後１／３演算器２４によって１／３演算される。
【0048】
２５は、出力相電圧指令値Ｖ*と１／３演算器２４から入力されるコンデンサＣ２の３相平均電圧分とを乗算、除算して出力側Ｈブリッジ回路Ｂ２の電圧指令値Ｖ*INVを出力する。
【0049】
また図５（ｃ）のスイッチング制御信号生成部３３は、次の式（１）のように、スイッチング素子Ｓ１〜Ｓ４およびＳ９〜Ｓ１２のスイッチングパターンとコンデンサＣ１の電圧ＶＣＵ１とコンデンサＣ２の電圧ＶＣＵ２の関係からスイッチング素子Ｓ５〜Ｓ８のスイッチングパターンを求める。
【0050】
Ｓ５＝{（Ｓ２∩Ｓ４）∩（Ｓ９∩Ｓ１１）}∪{（Ｓ２∩Ｓ４）∩（Ｓ１０∩Ｓ１２）}∩（ＶＣＵ１＞ＶＣＵ２）
Ｓ６＝{（Ｓ１∩Ｓ３）∩（Ｓ９∩Ｓ１１）}∪{（Ｓ１∩Ｓ３）∩（Ｓ１０∩Ｓ１２）}∩（ＶＣＵ１＞ＶＣＵ２）
Ｓ７＝{（Ｓ２∩Ｓ４）∩（Ｓ９∩Ｓ１１）}∪{（Ｓ２∩Ｓ４）∩（Ｓ１０∩Ｓ１２）}∩（ＶＣＵ１＜ＶＣＵ２）
Ｓ８＝{（Ｓ１∩Ｓ３）∩（Ｓ９∩Ｓ１１）}∪{（Ｓ１∩Ｓ３）∩（Ｓ１０∩Ｓ１２）}∩（ＶＣＵ１＜ＶＣＵ２）…（１）
尚、上記式（１）において、∩はＡＮＤ条件、∪はＯＲ条件を示す。
【0051】
式（１）に示すスイッチング素子Ｓ５〜Ｓ８のスイッチングパターンによって、コンデンサＣ１、Ｃ２の充放電を行うことが可能となる。
【0052】
図６（ａ）は図５（ｂ）のＰＷＭ信号生成部３１、３２で比較されるＶ*CONV、Ｖ*INVおよびキャリアの関係と、スイッチング素子Ｓ１〜Ｓ４、Ｓ９〜Ｓ１２のスイッチングパターンと、各モード１〜５を示している。
【0053】
図６（ｂ）〜（ｆ）は各モード１〜５におけるスイッチング素子Ｓ１〜Ｓ１２のＯＮ／ＯＦＦ状態およびその時の電流経路を示している。図６（ｃ）〜（ｅ）モード２，３，４ではコンデンサＣ１に電流が流れ、図６（ｄ）のモード３ではコンデンサＣ２に電流が流れる。このような動作によって、コンデンサＣ１，Ｃ２の充放電が行われる。
【0054】
また、図２内の各相の単位交流−交流変換器は、図７の回路を適用してもよい。図７は図２の各相の入力側Ｈブリッジ回路Ｂ１、出力側Ｈブリッジ回路Ｂ２として各々３レベル変換器を用いて構成した回路であり、図２と同一部分は同一符号をもって示している。
【0055】
図７において、図２のコンデンサＣ１は２個のコンデンサＣ１１，Ｃ１２の直列体とされ、図２のコンデンサＣ２は２個のコンデンサＣ１３，Ｃ１４の直列体とされている。
【0056】
コンデンサＣ１１，Ｃ１２の共通接続点と入力端子ＩＮの間には、互いに逆方向の電流をオン、オフ制御するスイッチング素子Ｓ３１，Ｓ３２（互いに逆の耐圧方向に制御できる第１の双方向スイッチング手段）が逆方向に直列接続され、コンデンサＣ１１，Ｃ１２の共通接続点とスイッチング素子Ｓ３，Ｓ４の共通接続点との間には、互いに逆方向の電流をオン、オフ制御するスイッチング素子Ｓ３３，Ｓ３４（第２の双方向スイッチング手段）が逆方向に直列接続されている。
【0057】
コンデンサＣ１３，Ｃ１４の共通接続点とスイッチング素子Ｓ９，Ｓ１０の共通接続点の間には、互いに逆方向の電流をオン、オフ制御するスイッチング素子Ｓ３５，Ｓ３６（互いに逆の耐圧方向に制御できる第２の双方向スイッチング手段）が逆方向に直列接続され、コンデンサＣ１３，Ｃ１４の共通接続点とスイッチング素子Ｓ１１，Ｓ１２の共通接続点との間には、互いに逆方向の電流をオン、オフ制御するスイッチング素子Ｓ３７，Ｓ３８（第２の双方向スイッチング手段）が逆方向に直列接続されている。
【0058】
図７の構成の単位交流−交流変換器を各相で任意の多重数Ｎで多重すると、入力に４Ｎ＋１レベルの相電圧を、出力に４Ｎ＋１レベルの相電圧を出力することができる。
【実施例2】
【0059】
図８は、図１の単位交流−交流変換器を拡張して多重数（多重段数）をＮ個とした実施例であり、図１と同一部分は同一符号をもって示している。すなわち、多重数１段目の入力側Ｈブリッジ回路Ｂ１の中性点ＭＰ１は２段目の入力側Ｈブリッジ回路Ｂ１の入力端子ＩＮ-2に接続し、２段目の入力側Ｈブリッジ回路Ｂ１の中性点ＭＰ１-2は３段目の入力側Ｈブリッジ回路Ｂ１の入力端子ＩＮ-3へと順次接続している。
【0060】
また多重数１段目の出力側Ｈブリッジ回路Ｂ２の中性点ＭＰ２は２段目の出力側Ｈブリッジ回路Ｂ２の出力端子ＯＵＴ-2に接続し、２段目の出力側Ｈブリッジ回路Ｂ２の中性点ＭＰ２-2は３段目の出力側Ｈブリッジ回路Ｂ２の出力端子ＯＵＴ-3へと順次接続している。
【0061】
このように多重構成された単位交流−交流変換器を３相分設けて交流−交流変換システムを構成する場合は、各相の最終段の入力側Ｈブリッジ回路Ｂ１の中性点ＭＰ１-nどうしを接続し、各相の最終段の出力側Ｈブリッジ回路Ｂ２の中性点ＭＰ２-nどうしを接続することで得られる。
【0062】
この実施例によれば、Ｎ個多重された単位交流−交流変換器の中点ＭＰ１−ｎ，ＭＰ２−ｎでＹ結線することで、２Ｎ＋１レベルの電圧を出力できるマルチレベル交流−交流変換器を構成したものである。これにより、図２で示すシステムよりもより多レベルの電圧を出力可能な３相の交流−交流変換システムを実現できるものである。他は実施例１と同様の効果が得られるものである。
【実施例3】
【0063】
図９は、実施例３の単位交流−交流変換器の構成を示したもので、単位交流−交流変換器の出力側Ｈブリッジ回路Ｂ２に、さらに第２の出力側Ｈブリッジ回路Ｂ２−１を組み合わせたものであり、図１と同一部分は同一符号をもって示している。
【0064】
図９において、第２の出力側Ｈブリッジ回路Ｂ２−１は出力側Ｈブリッジ回路Ｂ２と同様に、第１および第２のスイッチング素子Ｓ１９，Ｓ２０の直列体と、コンデンサＣ２−１と、第３および第４のスイッチング素子Ｓ２１，Ｓ２２の直列体とを並列に接続して構成されている。
【0065】
スイッチング素子Ｓ１９，Ｓ２１の共通接続点と入力側Ｈブリッジ回路Ｂ１のスイッチング素子Ｓ１，Ｓ３の共通接続点との間には、互いに逆方向に流れる電流をオン、オフ制御する第９および第１０のスイッチング素子Ｓ１５，Ｓ１７が逆方向に直列接続されている。
【0066】
スイッチング素子Ｓ２０，Ｓ２２の共通接続点と入力側Ｈブリッジ回路Ｂ１のスイッチング素子Ｓ２，Ｓ４の共通接続点との間には、互いに逆方向に流れる電流をオン、オフ制御する第９および第１０のスイッチング素子Ｓ１６，Ｓ１８が逆方向に直列接続されている。
【0067】
出力側Ｈブリッジ回路Ｂ２の中性点ＭＰ２は第２の出力側Ｈブリッジ回路Ｂ２−１のスイッチング素子Ｓ２１，Ｓ２２の共通接続点に接続され、第２の出力側Ｈブリッジ回路Ｂ２−１のスイッチング素子Ｓ１９，Ｓ２０の共通接続点を出力側中性点ＭＰ２−１としている。
【0068】
図９において、入力側中性点ＭＰ１を基準に、入力端子ＩＮにはコンデンサＣ１の電圧をＥ１とすると、スイッチング素子Ｓ１〜Ｓ４のオン・オフ動作によってＥ１，０，−Ｅ１の３レベルの電圧を発生することは、図１と同様である。また、出力側のＨブリッジ回路Ｂ２，Ｂ２−１においては、出力側中性点ＮＰ２-1を基準に、出力端子ＯＵＴにはコンデンサＣ２，Ｃ２-1の電圧をＥ２とすると、スイッチング素子Ｓ９〜Ｓ１２のオン・オフ動作、および、Ｓ１９〜Ｓ２２のオン・オフ動作の組み合わせによって、２Ｅ２，Ｅ２，０，−Ｅ２，−２Ｅ２の５レベルの電圧を発生できる。ここで、スイッチング素子Ｓ５〜Ｓ８はコンデンサＣ２の電圧Ｅ２を制御するためのものであり、スイッチング素子Ｓ１５〜Ｓ１８はコンデンサＣ２-1の電圧Ｅ２を制御する役割を担うものである。
【0069】
図１０は、図９の回路を用いて３相構成した場合のもので、入力側Ｈブリッジ回路Ｂ１の入力側中性点ＭＰ１と第２の出力側Ｈブリッジ回路Ｂ２−１の各出力側中性点ＭＰ２-1はそれぞれＹ結線、もしくはデルタ結線される。また、制御部３には、図２で示した各信号の他に、各相の第２の出力側Ｈブリッジ回路のコンデンサＣ２-1の検出電圧ＶＣＵ２-1，ＶＣＶ２-1，ＶＣＷ２-1が入力されている。電圧制御は図２と同様にして行われるが、図２との相違点は、Ｃ１の電圧とＣ２およびＣ２-1の電圧を等しくなるように制御すると、入力／出力電圧比を１：２とすることができ、直流電圧の比に応じて昇圧比を変えることのできるマルチレベル単位交流−交流変換器、若しくは３相の交流−交流変換システムが得られる。
【0070】
なお、用途によっては、高い入力電圧から低い出力電圧に降圧変換する場合が生じる。そのような用途においては、出力側Ｈブリッジ回路Ｂ２のＯＵＴ端子を電源側に接続し、入力側Ｈブリッジ回路Ｂ１の入力端子ＩＮを負荷に接続することで適用できる。すなわち、入出力端子を逆にすることで、入力／出力電圧比を２：１にすることが可能となる。
【0071】
したがって、この実施例によれば、入力３レベル、出力５レベルの相電圧を発生することができる。また、入力側のＣ１の電圧と出力側のＣ２およびＣ２-1の電圧を等しく制御することで入力／出力電圧比を１：２、若しくは２：１とすることができ、入出力側の直流電圧の比に応じて昇圧比を変えることができる。他は、実施例１と同様の効果が得られるものである。
【実施例4】
【0072】
図１１は、図９で示した単位交流−交流変換器を拡張して多重数をＮ個とした実施例であり、図９と同一部分は同一符号をもって示している。すなわち、多重数１段目の入力側Ｈブリッジ回路Ｂ１の中性点ＭＰ１は２段目の入力側Ｈブリッジ回路Ｂ１の入力端子ＩＮ-2に接続し、２段目の入力側Ｈブリッジ回路Ｂ１の中性点ＭＰ１-2は３段目の入力側Ｈブリッジ回路Ｂ１の入力端子ＩＮ-3へと順次接続している。
【0073】
また多重数１段目の第２の出力側Ｈブリッジ回路Ｂ２−１の中性点ＭＰ２-1は２段目の出力側Ｈブリッジ回路Ｂ２-2の出力端子ＯＵＴ-2に接続し、２段目の第２の出力側Ｈブリッジ回路Ｂ２−１-2の中性点ＭＰ２-2は３段目の出力側Ｈブリッジ回路Ｂ２-3の出力端子ＯＵＴ-3へと順次接続している。
【0074】
このように多重構成された単位交流−交流変換器を３相分設けて交流−交流変換システムを構成する場合は、各相の最終段の入力側Ｈブリッジ回路Ｂ１−ｎの中性点ＭＰ１-nどうしを接続し、各相の最終段の第２の出力側Ｈブリッジ回路Ｂ２−１-nの中性点ＭＰ２-nどうしを接続することで得られる。
【0075】
そして、Ｎ個の多重数で中性点ＭＰ１−ｎ，ＭＰ２−ｎでＹ結線、もしくはデルタ結線することで、電源が接続される入力側のＨブリッジ回路に２Ｎ＋１レベルの電圧を、負荷を接続する出力側のＨブリッジ回路に４Ｎ＋１レベルの電圧が発生できるマルチレベル交流−交流変換器を実現することが可能となる。
【0076】
多重接続された単位交流−交流変換器で３相の交流−交流変換システムを構成する場合には、Ｕ，Ｖ，Ｗの単位交流−交流変換器の最終段の入出力側でそれぞれ各中性点ＭＰ１−ｎ，ＭＰ２−ｎ同士を接続することで得られる。
【0077】
また、高い入力電圧から低い出力電圧に降圧変換する装置を得たい場合には、出力側Ｈブリッジ回路Ｂ２のＯＵＴ端子を電源側に接続し、入力側Ｈブリッジ回路Ｂ１の入力端子ＩＮを負荷に接続することで可能となる。これにより、電源側（Ｈブリッジ回路Ｂ２側）で４Ｎ＋１レベルの相電圧を、負荷側（Ｈブリッジ回路Ｂ１側）で２Ｎ＋１レベルの相電圧が得られる。
【0078】
この実施例によれば、Ｎ個多重された単位交流−交流変換器の最終段の入出力側でそれぞれ各中点ＭＰ１−ｎ，ＭＰ２−ｎ同士を接続することで、入力側で２Ｎ＋１レベル、若しくは４Ｎ＋１レベルの電圧が得られ、出力側では４Ｎ＋１レベル、若しくは２Ｎ＋１レベルの電圧が出力できるマルチレベル交流−交流変換器、若しくは３相交流−交流変換システムが得られる。他は、実施例１と同様の効果が得られるものである。
【0079】
ここで、図２、図６、図７では省略されているが、スイッチング素子Ｓ５〜Ｓ８にはスナバ回路が並列接続されている。スナバ回路は、ＩＧＢＴなどのスイッチングデバイスのターンオフ時のサージ電圧を抑制し、スイッチングデバイスの過電圧破壊を防止する回路である。その代表例を図１２に示す。図１２はＩＧＢＴにＣＲスナバを付加した構成であり、スナバ回路のコンデンサ容量が大きいほど、サージ電圧抑制の効果がある。
【0080】
図１３に、スイッチング素子Ｓ８のＯＮ→ＯＦＦ時のモード遷移の一例を示す。図１３では、動作説明のためスイッチング素子Ｓ８のみにスナバ回路を省略せずに表記している。円で囲ったスイッチング素子がＯＮ状態のスイッチング素子である。
【0081】
図１３（ａ）は図６（ｂ）のモード１に相当する。この時、式（１）のＳ８の式にしたがってスイッチング素子Ｓ８がＯＮしている。よって、図１３（ａ）に示す経路で電流が流れる。次に、図６（ｃ）のモード２に移行する。モード２では、スイッチング素子Ｓ３がＯＦＦするため、式（１）のＳ８にしたがって、スイッチング素子Ｓ８がＯＦＦする。その時の電流経路を図１３（ｂ）に示す。図１３（ａ）で流れていた電流は、図１３（ｂ）ではすべてスイッチング素子Ｓ８のスナバ回路へ流れることとなる。スイッチング素子Ｓ８のターンオフ時のサージ電圧を抑制するために、スナバ回路のコンデンサ容量を大きくする必要があった。このことが、変換器の大型化につながっていた。この問題点は、図７の単位交流−交流変換器を適用した場合も同様である。
【0082】
そこで以下に、多相変圧器を不要として変換装置の小型化を図ることに加えて、スイッチング素子に接続するスナバ回路を不要とするか、又はスナバ回路のコンデンサ容量を低減させた実施例を説明する。
【実施例5】
【0083】
以下の実施例では、交流−交流変換装置のスイッチング素子（特に双方向の電流をオン、オフ制御するスイッチング素子Ｓ５，Ｓ７と、Ｓ６，Ｓ８）の電流を還流するダイオードを付加することで、スイッチング素子に流れる電流を遮断したときに直流コンデンサに電流を還流させることで、スイッチング素子の電圧サージを吸収するために従来必要であったスナバ回路を省くか、またはスナバ回路を小型化できるように構成した。
【0084】
図１４は図１の回路に還流ダイオード（第１の還流ダイオード）を設けた実施例を示し、図１と同一部分は同一符号をもって示している。図１４において図１と異なる点は、スイッチング素子Ｓ５およびＳ７の共通接続点とスイッチング素子Ｓ６およびＳ８の共通接続点の間に図示極性の還流ダイオードＤ１，Ｄ２を直列に接続し、ダイオードＤ１およびＤ２の共通接続点を入力側中性点ＭＰ１および出力側中性点ＭＰ２に接続した点にあり、その他の部分は図１と同様に構成されている。
【0085】
図１５は図１４の回路のモード遷移の一例を示している。図１５において、スイッチング素子Ｓ１とＳ８がオンのときに、Ｓ１→Ｃ１→Ｓ６の逆並列ダイオード→Ｓ８に電流が流れている。これは図１３（ａ）と同じ動作である。
【0086】
次にスイッチング素子Ｓ８をオフする。この場合、スイッチング素子Ｓ８のスナバ回路に電流が流れる図１３（ｂ）のモードとは異なり、電流は還流ダイオードＤ２とＤ１を介してコンデンサＣ１へ還流させることができる。
【0087】
したがって、本実施例５の回路では、スイッチング素子のオフ時に、図１３で示したスナバ回路以外の電流経路が存在することになる。これによってスイッチング素子のスナバ回路を削除、もしくはスナバコンデンサの容量を低減させることができる。その他の動作は図１と同様の動作となる。
【0088】
また、本実施例５を図９の回路に適用してもよい。その場合の構成は以下のとおりである。
【0089】
図９のスイッチング素子Ｓ５およびＳ７の共通接続点とスイッチング素子Ｓ６およびＳ８の共通接続点の間に図１４と同様に還流ダイオードＤ１，Ｄ２（第１の還流ダイオード）を直列に接続し、ダイオードＤ１およびダイオードＤ２の共通接続点を入力側中性点ＭＰ１および出力側Ｈブリッジ回路Ｂ２の中性点ＭＰ２に接続する。さらに、図９のスイッチング素子Ｓ１５およびＳ１７の共通接続点とスイッチング素子Ｓ１６およびＳ１８の共通接続点の間に図１４と同様に還流ダイオードＤ３，Ｄ４（第２の還流ダイオード）を直列に接続し、ダイオードＤ３およびダイオードＤ４の共通接続点を入力側中性点ＭＰ１および第２の出力側Ｈブリッジ回路Ｂ２−１の出力側中性点ＭＰ２−１に接続する。
【0090】
このように構成した場合も前記同様の作用、効果が得られる。
【実施例6】
【0091】
図１６は実施例６の単位交流−交流変換器を示し、図１４の回路における還流ダイオードＤ１，Ｄ２の共通接続点を入力側中性点ＭＰ１には接続せず、出力側中性点ＭＰ２にのみ接続し、出力側中性点ＭＰ２を還流ダイオードでクランプするように構成している。その他の部分は図１４と同一に構成されている。
【0092】
図１６においては、中性点ＭＰ１とＭＰ２を別にすることができる。図１６の構成においても図１４の場合と同様の転流時の動作となり、スナバ回路を削除もしくはスナバコンデンサの容量を低減させることができる。
【0093】
また、本実施例６を図９の回路に適用してもよい。その場合の構成は以下のとおりである。
【0094】
図９のスイッチング素子Ｓ５およびＳ７の共通接続点とスイッチング素子Ｓ６およびＳ８の共通接続点の間に図１６と同様に還流ダイオードＤ１，Ｄ２（第１の還流ダイオード）を直列に接続し、ダイオードＤ１およびダイオードＤ２の共通接続点を出力側Ｈブリッジ回路Ｂ２の中性点ＭＰ２に接続する。さらに、図９のスイッチング素子Ｓ１５およびＳ１７の共通接続点とスイッチング素子Ｓ１６およびＳ１８の共通接続点の間に図１６と同様に還流ダイオードＤ３，Ｄ４（第２の還流ダイオード）を直列に接続し、ダイオードＤ３およびダイオードＤ４の共通接続点を第２の出力側Ｈブリッジ回路Ｂ２−１の出力側中性点ＭＰ２−１に接続する。
【0095】
このように構成した場合も前記同様の作用、効果が得られる。
【実施例7】
【0096】
図１７は実施例７の単位交流−交流変換器を示し、図１４の回路における還流ダイオードＤ１，Ｄ２の共通接続点を出力側中性点ＭＰ２には接続せず、入力側中性点ＭＰ１にのみ接続し、入力側中性点ＭＰ１を還流ダイオードでクランプするように構成している。その他の部分は図１４と同一に構成されている。
【0097】
図１７においては、中性点ＭＰ１とＭＰ２を別にすることができる。図１７の構成においても図１４の場合と同様の転流時の動作となり、スナバ回路を削除もしくはスナバコンデンサの容量を低減させることができる。
【0098】
また、本実施例７を図９の回路に適用してもよい。その場合の構成は以下のとおりである。
【0099】
図９のスイッチング素子Ｓ５およびＳ７の共通接続点とスイッチング素子Ｓ６およびＳ８の共通接続点の間に図１７と同様に還流ダイオードＤ１，Ｄ２（第１の還流ダイオード）を直列に接続し、ダイオードＤ１およびダイオードＤ２の共通接続点を入力側中性点ＭＰ１に接続する。さらに、図９のスイッチング素子Ｓ１５およびＳ１７の共通接続点とスイッチング素子Ｓ１６およびＳ１８の共通接続点の間に図１７と同様に還流ダイオードＤ３，Ｄ４（第２の還流ダイオード）を直列に接続し、ダイオードＤ３およびダイオードＤ４の共通接続点を入力側中性点ＭＰ１に接続する。
【0100】
このように構成した場合も前記同様の作用、効果が得られる。
【実施例8】
【0101】
図１８は実施例８の単位交流−交流変換器を示し、図１４の回路における還流ダイオードＤ１，Ｄ２を除去するとともに、該ダイオードＤ１，Ｄ２の共通接続点と各中性点ＭＰ１，ＭＰ２との接続線を除去し、その代わりに、スイッチング素子Ｓ５およびＳ７の共通接続点とスイッチング素子Ｓ６およびＳ８の共通接続点との間に１個の還流ダイオードＤ１を接続して構成した。その他の部分は図１４と同一に構成されている。
【0102】
図１８においては中性点ＭＰ１とＭＰ２を別にすることができる。また還流ダイオードはＤ１一個のみでよい。図１８の構成においても図１４の場合と同様の転流時の動作となり、スナバ回路を削除もしくはスナバコンデンサの容量を低減させることができる。
【実施例9】
【0103】
本実施例９では、図１９に示すように、実施例５〜実施例８（図１４〜図１８）の各単位交流−交流変換器（５０）を多重数Ｎ個（５０−１，５０−２、５０−ｎ）接続して構成した。すなわち、多重数１段目の単位交流−交流変換器５０−１の入力側中性点ＭＰ１を２段目の単位交流−交流変換器５０−２の入力端子ＩＮに接続し、単位交流−交流変換器５０−２の入力側中性点ＭＰ１を３段目の単位交流−交流変換器５０−３へと接続し、同様にして最終段の単位交流−交流変換器５０−ｎまで順次接続している。
【0104】
多重数１段目の単位交流−交流変換器５０−１の出力側中性点ＭＰ２を２段目の単位交流−交流変換器５０−２の出力端子ＯＵＴに接続し、単位交流−交流変換器５０−２の出力側中性点ＭＰ２を３段目の単位交流−交流変換器５０−３へと接続し、同様にして最終段の単位交流−交流変換器５０−ｎまで順次接続している。
【0105】
このようにＮ個の単位交流−交流変換器を用いることにより、入力端子ＩＮ側に２Ｎ＋１レベルの電圧を、出力端子ＯＵＴ側にも２Ｎ＋１レベルの電圧を出力することができる。
【実施例10】
【0106】
図２０は図７の回路に還流ダイオードを設けた実施例を示し、図７と同一部分は同一符号をもって示している。図２０において図７と異なる点は、スイッチング素子Ｓ５およびＳ７の共通接続点とスイッチング素子Ｓ６およびＳ８の共通接続点の間に図示極性の還流ダイオードＤ１，Ｄ２を直列に接続し、ダイオードＤ１およびＤ２の共通接続点を入力側中性点ＭＰ１および出力側中性点ＭＰ２に接続した点にあり、その他の部分は図７と同様に構成されている。
【0107】
図２０の回路におけるスイッチング素子の転流動作は図１５で説明した動作と同様となり、これによってスイッチング素子のスナバ回路を削除、もしくはスナバコンデンサの容量を低減させることができる。その他の動作は図７と同様の動作となる。
【実施例11】
【0108】
図２１は実施例１１の単位交流−交流変換器を示し、図２０の回路における還流ダイオードＤ１，Ｄ２の共通接続点を入力側中性点ＭＰ１には接続せず、出力側中性点ＭＰ２にのみ接続し、出力側中性点ＭＰ２を還流ダイオードでクランプするように構成している。その他の部分は図２０と同一に構成されている。
【0109】
図２１においては、中性点ＭＰ１とＭＰ２を別にすることができる。図２１の構成においても図２０の場合と同様の転流時の動作となり、スナバ回路を削除もしくはスナバコンデンサの容量を低減させることができる。
【実施例12】
【0110】
図２２は実施例１２の単位交流−交流変換器を示し、図２０の回路における還流ダイオードＤ１，Ｄ２の共通接続点を出力側中性点ＭＰ２には接続せず、入力側中性点ＭＰ１にのみ接続し、入力側中性点ＭＰ１を還流ダイオードでクランプするように構成している。その他の部分は図２０と同一に構成されている。
【0111】
図２２においては、中性点ＭＰ１とＭＰ２を別にすることができる。図２２の構成においても図２０の場合と同様の転流時の動作となり、スナバ回路を削除もしくはスナバコンデンサの容量を低減させることができる。
【実施例13】
【0112】
図２３は実施例１３の単位交流−交流変換器を示し、図２０の回路における還流ダイオードＤ１，Ｄ２を除去するとともに、該ダイオードＤ１，Ｄ２の共通接続点と各中性点ＭＰ１，ＭＰ２との接続線を除去し、その代わりに、スイッチング素子Ｓ５およびＳ７の共通接続点とスイッチング素子Ｓ６およびＳ８の共通接続点との間に１個の還流ダイオードＤ１を接続して構成した。その他の部分は図２０と同一に構成されている。
【0113】
図２３においては中性点ＭＰ１とＭＰ２を別にすることができる。また還流ダイオードはＤ１一個のみでよい。図２３の構成においても図２０の場合と同様の転流時の動作となり、スナバ回路を削除もしくはスナバコンデンサの容量を低減させることができる。
【実施例14】
【0114】
本実施例１４では、図２４に示すように、実施例１０〜実施例１３（図２０〜図２３）の各単位交流−交流変換器（６０）を多重数Ｎ個（６０−１，６０−２、６０−ｎ）接続して構成した。すなわち、多重数１段目の単位交流−交流変換器６０−１の入力側中性点ＭＰ１を２段目の単位交流−交流変換器６０−２の入力端子ＩＮに接続し、単位交流−交流変換器６０−２の入力側中性点ＭＰ１を３段目の単位交流−交流変換器６０−３へと接続し、同様にして最終段の単位交流−交流変換器６０−ｎまで順次接続している。
【0115】
多重数１段目の単位交流−交流変換器６０−１の出力側中性点ＭＰ２を２段目の単位交流−交流変換器６０−２の出力端子ＯＵＴに接続し、単位交流−交流変換器６０−２の出力側中性点ＭＰ２を３段目の単位交流−交流変換器６０−３へと接続し、同様にして最終段の単位交流−交流変換器６０−ｎまで順次接続している。
【0116】
このようにＮ個の単位交流−交流変換器を用いることにより、入力端子ＩＮ側に４Ｎ＋１レベルの電圧を、出力端子ＯＵＴ側にも４Ｎ＋１レベルの電圧を出力することができる。
【実施例15】
【0117】
本実施例１５では、入力側Ｈブリッジ回路と出力側Ｈブリッジ回路の各コンデンサの充放電経路にリアクトルを設けることにより、短絡ループが発生するスイッチングパターンを無くし、スイッチングパターンの自由度を増加させるように構成した。
【0118】
まず、還流ダイオードＤ１，Ｄ２を設けた図１４の単位交流−交流変換器において、短絡ループが発生する理由を図２５とともに説明する。
【0119】
図２５は、図１４の回路におけるコンデンサの充放電制御時の電流経路を示し、入力側中性点ＭＰ１と出力側中性点ＭＰ２を共通の１つの中性点ＭＰとして表記している。
【0120】
図２５の回路において、コンデンサＣ１の電荷をコンデンサＣ２に充電するために、双方向電流の制御を行うスイッチング素子Ｓ５〜Ｓ８のＯＮ、ＯＦＦ制御を行う。
【0121】
一般に入力端子ＩＮには入力リアクトルを介して交流電源が接続され、出力端子ＯＵＴには誘導性負荷が接続される。このような条件において、入出力のインダクタンス成分を利用して、スイッチング素子Ｓ５〜Ｓ８をＯＮ、ＯＦＦ制御し、コンデンサＣ１からＣ２もしくはコンデンサＣ２からＣ１へ充放電を行うが、入、出力側Ｈブリッジ回路Ｂ１，Ｂ２のスイッチング素子Ｓ１〜Ｓ４およびＳ９〜Ｓ１２のスイッチングパターンに制限がある。使用できないスイッチングパターンの一例による電流経路を、図２５の破線の矢印で示す。
【0122】
ここで、コンデンサＣ１の電圧をＶＣ１、コンデンサＣ２の電圧をＶＣ２とする。ＶＣ１＞ＶＣ２の場合、仮にスイッチング素子Ｓ３とＳ６を同時にＯＮさせると、図２５の破線の矢印に示す短絡ループが発生するため、スイッチング素子Ｓ３とＳ６を同時にＯＮさせるスイッチングパターンを用いることはできない。このように使用できないスイッチングパターンがあることが、変換器のコンデンサの充放電制御を複雑にしていた。
【0123】
そこで本実施例１５では、図２６に示すように、入力側Ｈブリッジ回路Ｂ１のスイッチング素子Ｓ３およびＳ４の共通接続点と還流ダイオードＤ１およびＤ２の共通接続点との間にリアクトルＬ（第１のリアクトル）を接続した。図２６は、本実施例１５を図１７の回路に適用した回路構成を表し、図１７と同一部分は同一符号をもって示している。
【0124】
図２６においてコンデンサＣ１を放電してコンデンサＣ２を充電する第１のモード（スイッチング素子Ｓ３およびＳ６をＯＮさせるモード）での電流経路を図２７（ａ）に示す。
【0125】
図２７（ａ）においてスイッチング素子Ｓ３，Ｓ６をＯＮすることにより、コンデンサＣ１の正側からスイッチング素子Ｓ３→リアクトルＬ→還流ダイオードＤ１→スイッチング素子Ｓ７の逆並列ダイオード→コンデンサＣ２→スイッチング素子Ｓ８の逆並列ダイオード→スイッチング素子Ｓ６の経路に電流を流し、これによってコンデンサＣ１の電荷をコンデンサＣ２へ移動することができる。また、リアクトルＬによって、コンデンサＣ１とＣ２の電位差が大きいときに流れる大きなピーク電流を平滑することができる。
【0126】
また、図２６においてコンデンサＣ１を放電してコンデンサＣ２を充電する第２のモード（スイッチング素子Ｓ４およびＳ５をＯＮさせるモード）での電流経路を図２７（ｂ）に示す。
【0127】
図２７（ｂ）においてスイッチング素子Ｓ４，Ｓ５をＯＮすることにより、コンデンサＣ１の正側からスイッチング素子Ｓ５→スイッチング素子Ｓ７の逆並列ダイオード→コンデンサＣ２→スイッチング素子Ｓ８の逆並列ダイオード→還流ダイオードＤ２→リアクトルＬ→スイッチング素子Ｓ４の経路に電流を流し、これによってコンデンサＣ１の電荷をコンデンサＣ２へ移動することができる。また、リアクトルＬによって、コンデンサＣ１とＣ２の電位差が大きいときに流れる大きなピーク電流を平滑することができる。
【0128】
前記図２５（図１４）の回路構成では、単位交流−交流変換器内にリアクトルを内蔵していないので、コンデンサＣ１とＣ２を短絡するモードになるため、図２７（ａ）に示すスイッチングパターン（ＶＣ１＞ＶＣ２のときにスイッチング素子Ｓ３とＳ６をＯＮさせるパターン）は使用できない。同様に、図２７（ｂ）に示すスイッチングパターン（ＶＣ１＞ＶＣ２のときにスイッチング素子Ｓ４とＳ５をＯＮさせるパターン）も使用できない。
【0129】
しかし、図２６の構成を用いることにより、前記のスイッチングパターンによって、コンデンサＣ１からコンデンサＣ２を充電することができる。
【0130】
尚、リアクトルＬの挿入位置は図２６の位置に限るものではない。すなわち、本実施例１５を図１６の回路に適用し、図１６の回路の出力側Ｈブリッジ回路Ｂ２のスイッチング素子Ｓ９およびＳ１０の共通接続点と還流ダイオードＤ１およびＤ２の共通接続点との間にリアクトルＬ（第１のリアクトル）を接続してもよい。
【0131】
また、本実施例１５を図１４の回路に適用し、図１４の回路の入力側Ｈブリッジ回路Ｂ１のスイッチング素子Ｓ３，Ｓ４の共通接続点と還流ダイオードＤ１，Ｄ２の共通接続点との間にリアクトルＬ（第１のリアクトル）を接続し、さらに還流ダイオードＤ１，Ｄ２の共通接続点と出力側Ｈブリッジ回路Ｂ２のスイッチング素子Ｓ９，Ｓ１０の共通接続点との間にもリアクトルＬ（第１のリアクトル）を接続するように構成してもよい。
【0132】
また、本実施例１５を、実施例３（図９）で述べた１つの入力側Ｈブリッジ回路Ｂ１と２つの出力側Ｈブリッジ回路Ｂ２，Ｂ２−１を組み合わせた単位交流−交流変換器に適用してもよい。
【0133】
すなわち、図９の回路に、図１６の出力側中性点ＭＰ２を還流ダイオードでクランプする方式を用いた場合は、スイッチング素子Ｓ５，Ｓ７の共通接続点とスイッチング素子Ｓ６，Ｓ８の共通接続点の間に還流ダイオードＤ１，Ｄ２を直列に接続し、スイッチング素子Ｓ１５，Ｓ１７の共通接続点とスイッチング素子Ｓ１６，Ｓ１８の共通接続点の間に還流ダイオードＤ３，Ｄ４を直列に接続し、還流ダイオードＤ１，Ｄ２の共通接続点とスイッチング素子Ｓ９，Ｓ１０の共通接続点との間にリアクトルＬ（第１のリアクトル）を接続し、還流ダイオードＤ３，Ｄ４の共通接続点とスイッチング素子Ｓ１９，Ｓ２０の共通接続点との間にリアクトルＬ（第２のリアクトル）を接続するものである。
【0134】
また、図９の回路に、図１７の入力側中性点ＭＰ１を還流ダイオードでクランプする方式を用いた場合は、スイッチング素子Ｓ５，Ｓ７の共通接続点とスイッチング素子Ｓ６，Ｓ８の共通接続点の間に還流ダイオードＤ１，Ｄ２を直列に接続し、スイッチング素子Ｓ１５，Ｓ１７の共通接続点とスイッチング素子Ｓ１６，Ｓ１８の共通接続点の間に還流ダイオードＤ３，Ｄ４を直列に接続し、還流ダイオードＤ１，Ｄ２の共通接続点とスイッチング素子Ｓ３，Ｓ４の共通接続点との間にリアクトルＬ（第１のリアクトル）を接続し、還流ダイオードＤ３，Ｄ４の共通接続点とスイッチング素子Ｓ３，Ｓ４の共通接続点との間にリアクトルＬ（第２のリアクトル）を接続するものである。
【0135】
また、図９の回路に、図１４の還流ダイオードＤ１，Ｄ２の共通接続点を入力側Ｈブリッジ回路Ｂ１と出力側Ｈブリッジ回路Ｂ２の両方に接続する方式を用いた場合は、スイッチング素子Ｓ５，Ｓ７の共通接続点とスイッチング素子Ｓ６，Ｓ８の共通接続点の間に還流ダイオードＤ１，Ｄ２を直列に接続し、スイッチング素子Ｓ１５，Ｓ１７の共通接続点とスイッチング素子Ｓ１６，Ｓ１８の共通接続点の間に還流ダイオードＤ３，Ｄ４を直列に接続し、還流ダイオードＤ１，Ｄ２の共通接続点とスイッチング素子Ｓ３，Ｓ４の共通接続点との間にリアクトルＬ（第１のリアクトル）を接続し、還流ダイオードＤ１，Ｄ２の共通接続点とスイッチング素子Ｓ９，Ｓ１０の共通接続点との間にリアクトルＬ（第１のリアクトル）を接続し、還流ダイオードＤ３，Ｄ４の共通接続点とスイッチング素子Ｓ３，Ｓ４の共通接続点との間にリアクトルＬ（第２のリアクトル）を接続し、還流ダイオードＤ３，Ｄ４の共通接続点とスイッチング素子Ｓ１９，Ｓ２０の共通接続点との間にリアクトルＬ（第２のリアクトル）を接続するものである。
【0136】
また、本実施例１５を図２０、図２１、図２２の回路に適用することもできる。すなわち、図２０の回路であれば、還流ダイオードＤ１，Ｄ２の共通接続点とスイッチング素子Ｓ３、Ｓ４の共通接続点との間にリアクトルＬ（第１のリアクトル）を接続し、さらに還流ダイオードＤ１，Ｄ２の共通接続点とスイッチング素子Ｓ９，Ｓ１０の共通接続点との間にもリアクトルＬ（第１のリアクトル）を接続する。
【0137】
また、図２１の回路であれば、還流ダイオードＤ１，Ｄ２の共通接続点とスイッチング素子Ｓ９，Ｓ１０の共通接続点との間にリアクトルＬ（第１のリアクトル）を接続する。
【0138】
また、図２２の回路であれば、還流ダイオードＤ１，Ｄ２の共通接続点とスイッチング素子Ｓ３，Ｓ４の共通接続点との間にリアクトルＬ（第１のリアクトル）を接続する。
【0139】
上記リアクトルＬを接続するいずれの構成の場合も、図２７（ａ），（ｂ）で述べた動作と同様の動作となり、前記と同様に、コンデンサの充放電制御を行う際に短絡ループは発生せず、スイッチングパターンの自由度が増加する。また、入力側Ｈブリッジ回路のコンデンサと出力側Ｈブリッジ回路のコンデンサの電位差が大きいときに流れる大きなピーク電流を平滑することができる。
【実施例16】
【0140】
本実施例１６は、前記実施例１５で述べた還流ダイオードおよびリアクトルＬを内蔵した単相交流−交流変換器を３相分設けて、それらを図２、図１０と同様に、中性点ＭＰ１およびＭＰ２（ＭＰ２−１）でそれぞれＹ結線、もしくはデルタ結線することで３相の交流−交流変換システムを構成するものである。
【0141】
このように構成することで、図２、図１０で述べた効果に加えて、コンデンサの充放電制御を行う際に短絡ループは発生せず、スイッチングパターンの自由度が増加し、また、入力側Ｈブリッジ回路のコンデンサと出力側Ｈブリッジ回路のコンデンサの電位差が大きいときに流れる大きなピーク電流を平滑することができるという効果が得られる。
【実施例17】
【0142】
本実施例１７では、前記実施例１５で述べた還流ダイオードおよびリアクトルＬを内蔵した単相交流−交流変換器を拡張して、図８、図１１、図１９、図２４と同様に多重数（多重段数）をＮ個とした。すなわち、例えば図８のように、多重数１段目の入力側Ｈブリッジ回路Ｂ１の中性点ＭＰ１は２段目の入力側Ｈブリッジ回路Ｂ１の入力端子ＩＮ-2に接続し、２段目の入力側Ｈブリッジ回路Ｂ１の中性点ＭＰ１-2は３段目の入力側Ｈブリッジ回路Ｂ１の入力端子ＩＮ-3へと順次接続する。
【0143】
また多重数１段目の出力側Ｈブリッジ回路Ｂ２の中性点ＭＰ２は２段目の出力側Ｈブリッジ回路Ｂ２の出力端子ＯＵＴ-2に接続し、２段目の出力側Ｈブリッジ回路Ｂ２の中性点ＭＰ２-2は３段目の出力側Ｈブリッジ回路Ｂ２の出力端子ＯＵＴ-3へと順次接続する。
【0144】
このように多重構成された単位交流−交流変換器を３相分設けて交流−交流変換システムを構成する場合は、各相の最終段の入力側Ｈブリッジ回路Ｂ１の中性点ＭＰ１-nどうしを接続し、各相の最終段の出力側Ｈブリッジ回路Ｂ２の中性点ＭＰ２-nどうしを接続することで得られる。
【0145】
このように構成することで、図８、図１１、図１９、図２４で述べた効果に加えて、コンデンサの充放電制御を行う際に短絡ループは発生せず、スイッチングパターンの自由度が増加し、また、入力側Ｈブリッジ回路のコンデンサと出力側Ｈブリッジ回路のコンデンサの電位差が大きいときに流れる大きいピーク電流を平滑することができるという効果が得られる。
【符号の説明】
【0146】
１…電源
２…負荷
３…制御部
Ｂ１，Ｂ２，Ｂ２−１，Ｂ２−１-n…Ｈブリッジ回路
ＩＮ…入力端子
ＯＵＴ…出力端子
ＭＰ１，ＭＰ２…中性点
Ｃ１，Ｃ２，Ｃ２-1…コンデンサ
Ｄ１，Ｄ２…還流ダイオード
Ｓ１〜Ｓ１２，Ｓ１５〜Ｓ２２，Ｓ３１〜Ｓ３８…スイッチング素子
Ｌ…リアクトル
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
Copyright © 2010-2025 Science Impact Inc. All Rights Reserved.