特許 6295265 シリコン光電子増倍管を用いてエネルギー及び飛行時間を測定するための読み出し装置及び読み出し方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6295265

(24)【登録日】2018年2月23日

(45)【発行日】2018年3月14日

(54)【発明の名称】シリコン光電子増倍管を用いてエネルギー及び飛行時間を測定するための読み出し装置及び読み出し方法

(51)【国際特許分類】

   G01T 1/161 20060101AFI20180305BHJP

   G01T 1/20 20060101ALI20180305BHJP

【ＦＩ】

   G01T1/161 A

   G01T1/20 E

   G01T1/20 G

   G01T1/20 F

【請求項の数】12

【全頁数】8

(21)【出願番号】特願2015-542998(P2015-542998)

(86)(22)【出願日】2013年11月18日

(65)【公表番号】特表2016-502664(P2016-502664A)

(43)【公表日】2016年1月28日

(86)【国際出願番号】PT2013000067

(87)【国際公開番号】WO2014077717

(87)【国際公開日】20140522

【審査請求日】2016年9月30日

(31)【優先権主張番号】106650

(32)【優先日】2012年11月19日

(33)【優先権主張国】PT

(73)【特許権者】

【識別番号】515129353

【氏名又は名称】ピーイーティーエスワイエス−メディカル ピーイーティー イメージング システムズ エスアー

(74)【代理人】

【識別番号】110001210

【氏名又は名称】特許業務法人ＹＫＩ国際特許事務所

(72)【発明者】

【氏名】コエーリョ ダス サントス ヴァレラ ジョアオ マヌエル

(72)【発明者】

【氏名】リヴェッティ アンジェロ

(72)【発明者】

【氏名】ダ ロカ ロロ マヌエル デイオニソ

(72)【発明者】

【氏名】マルケス ブガーリョ リカルド アルシャンドル

【審査官】 遠藤 直恵

(56)【参考文献】

【文献】 Manuel D Rolo et. al.，A 64-channel Asic for TOFPET applicaions，Nuclear Science Symposium and Medical Imaging Conference(NSS/MIC)，２０１２年１０月２７日，1460

【文献】 Luis B. Oliveira et. al.，Noise Performance of a Regulated Cascode Transimpedance Amplifier for Radiation Detectors，IEEE Transaction on circuits and systems，２０１２年 ９月，Vo.59, No.2，1841-1848

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｔ １／００−７／１２

(57)【特許請求の範囲】

【請求項1】

陽電子放出断層撮影（ＰＥＴ）システム用の飛行時間及びエネルギー測定のための読み出し装置であって、
それぞれが複数のチャネルから選択されたチャネルをサポートする、複数のシリコン光電子増倍管（ＳｉＰＭｓ）と、
入力パルスを受信する、チャネルごとの入力フロントエンド調整回路構成であって、
前記入力パルスの直流（ＤＣ）入力電圧を微調整して対応する出力を提供するように構成された低ノイズ高帯域幅の調整ゲートカスコード回路を備える低インピーダンス入力差動増幅器と、
第１及び第２の閾値弁別器であって、それぞれが独立して調整可能な閾値を有し、それぞれが前記低インピーダンス入力差動増幅器の出力を入力として受信し、対応する出力を提供する、第１及び第２の閾値弁別器と、
を備える、入力フロントエンド調整回路構成と、
チャネルごとの第１及び第２の時間−デジタル変換器（ＴＤＣ）であって、前記第1のＴＤＣが前記第１の閾値弁別器の前記出力を入力として受信すべく作用し、前記第２のＴＤＣが前記第２の閾値弁別器の前記出力を入力として受信すべく作用し、前記ＴＤＣのそれぞれが、受信したそれぞれの入力のアナログ時間補間に基づき出力を生成すべく作用し、前記入力フロントエンド調整回路及び前記ＴＤＣのそれぞれのチャネルごとの電力消費が１０ｍＷよりも小さい、第１及び第２の時間−デジタル変換器（ＴＤＣ）と、
前記第１及び第２の閾値弁別器の閾値を独立して設定する、チャンネルごとの二重閾値機構であって、前記第１の閾値弁別器が、該第１の閾値弁別器が低閾値に設定された場合に時間を測定するためのトリガを最初の光電子で発生し、前記第２の閾値弁別器が、該第２の閾値弁別器が前記第１の閾値弁別器の閾値より高い閾値に設定された場合に前記入力パルスを検証又は廃棄するように、前記第１及び第２の閾値分別器の閾値を独立して設定する二重閾値機構と、
を備える、読み出し装置。

【請求項2】

遅延ラインが前記第１の閾値弁別器の前記出力を前記第１のＴＤＣの入力に機能的に接続され、前記遅延ラインが十分に長く、前記ＳｉＰＭのダークカウントにより第２のＴＤＣをトリガすることを回避するために、前記第２のＴＤＣが前記第２の閾値弁別器による出力の受信を待機する、請求項１に記載の読み出し装置。

【請求項3】

前記第１及び第２のＴＤＣが、前記入力パルスの立ち上がりエッジ及び立ち下がりエッジのタイミングを独立に測定し、粗い時間情報及び精密な時間情報を含むタイムスタンプを提供するように構成され、前記粗い時間が、グローバルなグレイエンコードされた粗時間１０ビットカウンタに基づき、前記精密な時間が、8ビット５０ｐｓ時間ビニングに基づく、請求項１に記載の読み出し装置。

【請求項4】

各ＴＤＣが、４つの時間波高変換器（ＴＡＣ）と、アナログ−デジタル変換器（ＡＤＣ）と、関連するファーストインファーストアウト（ＦＩＦＯ）マルチバッファリングと、を含む、請求項１に記載の読み出し装置。

【請求項5】

各チャネルに記憶されたデジタル時間及びエネルギー値を読み出すためのグローバルコントローラをさらに備える、請求項１に記載の読み出し装置。

【請求項6】

前記読み出し装置が６４個のチャネルを有する特定用途向け集積回路（ＡＳＩＣ）として実施される、請求項１に記載の読み出し装置。

【請求項7】

回転されるツインチップが当接されてコンパクトな１２８チャネル回路を構築できるように、前記ＡＳＩＣの１つの縁がピンを有さない、請求項６に記載の読み出し装置。

【請求項8】

公称動作が、最大１６０ＭＨｚの周波数を有する外部クロックを使用する、請求項６に記載の読み出し装置。

【請求項9】

前記ＡＳＩＣが２つの低電圧作動シグナリング(ＬＶＤＳ)データ出力リンクを有して、毎秒最大６４０メガビット（Ｍｂｉｔ／Ｓ）の全帯域幅をサポートする、請求項６に記載の読み出し装置。

【請求項10】

前記ＡＳＩＣが、前記複数のチャネルの各チャネルの構造を書き込み及び読み出し、前記ＡＳＩＣの較正処理及びテストモードを制御するための１０ＭＨｚのシリアルペリフェラルインターフェース（ＳＰＩ）構造を含む、請求項６に記載の読み出し装置。

【請求項11】

シリコン光電子増倍管（ＳｉＰＭｓ）を用いた飛行時間測定及びエネルギー測定のための読み出し方法であって、各ＳｉＰＭが複数のチャネルから選択されたチャネルをサポートし、前記読み出し方法が、
低ノイズ高帯域幅の調整ゲートカスコード回路を含みチャネルごとの消費電力が１０ｍＷよりも小さい低インピーダンス入力差動増幅器を使用して、入力パルスを前記ＳｉＰＭにフロントエンド調整するステップであって、前記調整ゲートカスコード回路が直流（ＤＣ）入力電圧の微調整用に構成されるステップと、
前記入力パルスの立ち上がりエッジ上の第１の電圧閾値を用いて、前記入力パルスの第1のタイムスタンプを測定するステップと、
前記入力パルスの立ち下がりエッジ上の第２の電圧閾値を用いて、前記入力パルスの第２のタイムスタンプを測定するステップであって、前記第２の電圧閾値が前記第１の電圧閾値より高いステップと、
前記入力パルスのエネルギーを前記第1及び第２のタイムスタンプの差を用いて測定するステップと、
を含み、
前記入力パルスが前記第２の電圧閾値にもとづき検証され、前記タイムスタンプが粗い時間測定値と精密な時間測定値とを含み、前記粗い時間測定値がグローバルなグレイ符号化された粗時間カウンタから得られる粗い１０ビットデータを含み、前記精密な時間測定値が５０ｐｓの時間ビニングの時間−デジタル変換器から得られる８ビットデータを含み、前記精密な時間測定値は、チップマスタクロックにおける非同期パルスの位相を、２つの独立した時間波高変換器（ＴＤＣｓ）を用いて測定した測定値に直接対応し、各ＴＤＣが時間波高変換器（ＴＤＣｓ）とアナログ−デジタル変換器（ＡＤＣ）との組を含む、方法。

【請求項12】

前記２つの独立のＴＤＣの動作が、アナログスイッチング回路を管理し、マルチバッファリング方式を実施し、グローバルコントローラとインタフェースして前記入力パルスの検証を実行する専用のオンチャネル制御ブロックにより制御される、請求項１１に記載の読み出し方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、シリコン光電子増倍管を用いてエネルギー及び飛行時間を測定するための読み出し装置及び読み出し方法に関する。

【背景技術】

【0002】

飛行時間型陽電子放出断層撮影（ＴＯＦＰＥＴ）は、信号対ノイズ比と、従って、バックグラウンド拒絶とが著しく改善されたため、前例のない感度を可能にしている。シリコンマルチプライヤ（シリコン光電子増倍管）（ＳｉＰＭ）の非常に高いゲインと、単一光子衝突に対するその感度とにより、ＳｉＰＭは、非常にコンパクトなシステムの有力な候補である。２００ｐｓのタイミング分解能が、イベント源のＦＷＨＭ位置の不確実度を、応答ライン（ＬＯＲ）に沿った３０ｍｍに制限する。この微細な分解能を達成するには、各イベントの非常に正確なタイムスタンプを抽出できる高速のフロントエンド電子機器が必要である。結晶の固有のタイミング特性及び光子の経路を含むシンチレーション光統計は、ＳｉＰＭのｅ−ｈペア発生に伴うタイムドリフトと共にジッター源となる場合があり、これが、最終的に目標時間分解能を低下させることがある。実際、光検出器の出力における信号形状の変動は、信号を構築している各光子の統計的時間分布を反映する。これらの光子の到着時間が電子−陽電子消滅の時間にわずかに相関しているため、読み出しシステムは、最初の光電子でトリガされる必要がある。この能力は、ダイナミックレンジにわたるタイムウォークが無視できるほどに十分な帯域幅を有する低ノイズフロントエンド電子機器を必要とする。

【0003】

一方、コンパクトなＰＥＴ検出器の設計は、電力消費の制限を厳しくする。この制約により、低電力の入力ステージ、及び、時間ビニングが５０ｐｓ（ピコ秒）の非常に低電力のアナログ時間−デジタル（time-to-digital）変換器が選択されるようになっている。

【先行技術文献】

【非特許文献】

【0004】

【非特許文献1】“TOFPET ASIC for PET applications”, ROLO M D et al, JOURNAL OF INSTRUMENTATION, INSTITUTE OF PHYSICS PUBLISHING, BRISTOL, GB, vol. 8, no.2

【発明の概要】

【発明が解決しようとする課題】

【0005】

先行技術のＴＯＦＰＥＴシステムは、２つの重大な欠点を有する。すなわち、電力消費が高く、且つ／又は、最初の光電子でトリガできないことである。

【課題を解決するための手段】

【0006】

本発明を形成する飛行時間測定及びエネルギー測定のための読み出し装置は、ＰＥＴシステムにて高速結晶（例えば、ＬＹＳＯ結晶）と共に用いられる場合、５１１ｋｅＶの２つの光子の源の位置の不確実度を応答線（ＬＯＲ）に沿った３０ｍｍに制限することを可能にする正確な飛行時間情報を提供する。この読み出し装置は、本質的に、
各チャネルごとのシリコン光電子増倍管（ＳｉＰＭ）と、
図１に示されているような、チャネルごとの、フロントエンド増幅及び弁別回路、並びに、時間補間に基づいた２つのアナログ時間−デジタル変換器（ＴＤＣ）とを含み、前記入力フロントエンド回路及びＴＤＣのチャネルごとの電力消費が、飛行時間（ＴｏＦ）陽電子放出断層撮影（ポジトロンエミッショントモグラフィシステム）（ＰＥＴ）での使用の場合、１０ｍＷよりも小さく、
図２に示されている前記フロントエンド増幅器回路は、低インピーダンス入力差動増幅器であり、低ノイズ及び高帯域幅の調整ゲートカスコード回路から成り、且つ、入力にてＤＣノード電圧を微調整する能力を有する。

【0007】

前記読み出し装置は、さらに、
別々に設定されることができる弁別器トリガ閾値を有する２つの独立のブランチに基づいた二重閾値機構を有し、これにより、非常に低い閾値が、最初の光電子でトリガを発生し、この閾値は時間測定のために用いられ、高い方の閾値は、入力パルスを検証又は廃棄するために用いられる。

【0008】

前記装置は、さらに、
図２に示されているような、低閾値弁別器の出力における、高閾値の信号を待機するのに十分長い遅延ラインと、
チャネルごとの専用の制御ブロックに関連づけられた、４つの時間波高変換器（ＴＡＣ）、１つのアナログ−デジタル変換器（ＡＤＣ）、及び、各チャネルの２つの関連する時間−デジタル変換器（ＴＤＣ）の各々のための関連するマルチバッファリングファーストインファーストアウト（ＦＩＦＯ）と、
図１に示されている、各チャネルに記憶されたデジタル時間及びエネルギー値を読み取るためのグローバルコントローラと、
１６０ＭＨｚまでの周波数を有する外部クロックを備える。

【0009】

また、本発明は、図３に示されているような、シリコン光電子増倍管を用いた飛行時間及びエネルギー測定のための読み出し方法に関する。この方法は、本質的に、低閾値を用いて入力パルスのタイムスタンプを測定するステップと、前記入力パルスのエネルギーを、２つのタイムスタンプ間の差を用いて測定するステップとにより特徴付けられ、時間情報の抽出は、パルスの立ち上がりエッジ及び立ち下りエッジにおいてそれぞれ用いられる２つの電圧閾値に基づいており、一方、イベント検証は、第２の閾値における高い方の電圧により与えられる。前記タイムスタンプは、グローバルなグレイ符号化された粗時間カウンタからラッチされた粗い１０ビットデータと、５０ｐｓ（ピコ秒）の時間ビニングの時間−デジタル変換器から得られる８ビットの精密な時間測定値とから成る。この精密なタイムスタンプは、チップマスタクロックに対する非同期パルスの位相を、時間波高変換器（time to amplitude converter）及びアナログ−デジタル変換器の組を用いて測定した直接の測定値である。

【0010】

示された添付図面はいかなる制限もしない。

【図面の簡単な説明】

【0011】

【図1】マルチチャネルシステムにおける、入力信号の増幅回路（１）及び弁別器（２）と、アナログ時間補間に基づいた２つの時間−デジタル変換器（ＴＤＣ）（３）と、各チャネルに記憶された時間及びエネルギーのデジタルデータの読み出しのグローバルコントローラ（４）とを各チャネルに含む、読み出し構造の図である。

【図2】入力ノードの調節可能なベースライン（２）と、低閾値弁別器出力（３）における遅延ラインとを有する調整ゲートカスケード（１）を用いた低インピーダンスの差動増幅器を含む、入力信号の増幅及び弁別の構造の図である。

【図3】デュアル（二重）閾値読み出しの概念を示す図であり、最初の光電子でトリガする非常に低い閾値（１）が、時間を測定するために用いられ、高い方の閾値（２）が、入力パルスを検証又は拒絶するために用いられ、入力パルスのエネルギーが、２つの時間タグ間の時間差から推論され、パルスの立ち上がりエッジ（ｔ０）における第１の閾値、及び、パルスの立ち下がりエッジ（ｔ２）における第２の閾値と共に得られる様子を示す。

【図4】６４チャネルＡＳＩＣ、分極ブロック及び較正ブロック、並びにグローバルコントローラにおける読み出し方法の好ましい実施形態の図であり、一方のエッジ（１）がピンを有さず、従って、１８０度回転されるツインチップが当接されて、１２８個のチャネルを有するコンパクトな回路を形成できる様子を示す。

【発明を実施するための形態】

【0012】

読み出しアーキテクチャの説明
先行技術のＴＯＦＰＥＴシステムは、２つの重大な欠点を有する。すなわち、電力消費が高く、且つ／又は、最初の光電子でトリガできないことである。

【0013】

先行技術による設計の共通の特徴は、非常に高電力消費のフロントエンド増幅器を用いて前記回路の入力インピーダンスを低減させ、これにより、高帯域幅を達成しようとすることである。本発明は、入力に閉ループ電流コンベアを用いることによりこの問題に対処する。この調整ゲートのカスコード回路は、開ループ構造と比較した場合、出力における同一のインピーダンス及びノイズレベルに関して消散電力が低減される。さらに、調整ループは差動増幅器に基づいており、差動増幅器は、入力にてＤＣノード電圧を微調整することを可能にし、これによりＳｉＰＭのゲインを調整することを可能にする。

【0014】

また、ＳｉＰＭは、シングルピクセルが熱励起によりランダムに発火（fire）するダークカウントレート（暗電流率）（ＤＣＲ）が高いことが知られている。一方、ＳｉＰＭのダークカウントにより生成される信号は、検出されるべき信号、すなわち、検出可能なイベントによるシンチレーションの最初の光電子の到着により生じる信号と同一である。幾つかの先行技術のＴＯＦを用いたＰＥＴシステムは、この課題に、ＤＬＬベースのＴＤＣを用いて対処し、時間情報を抽出でき、これらの偽計数も抽出し、それらをオフラインで廃棄する。これは、これらのデジタルＴＤＣ（チャネル数ごとの典型的な電力が、約３０ｍＷ／チャネルである）の使用により、電力消費に大きく影響する。このチャネル数は、非常にコンパクトなシステムのためには禁止される。なぜなら、それは、非常に複雑な冷却を必要とするからである。デジタルＴＤＣの電力消費を非常に深いサブミクロンＣＭＯＳ技術（例えば６５ｎｍ以下）を用いて大幅に低減することができるが、非常にコスト高である。或いは、ＴＤＣに到達するイベントレートは、トリガ閾値を高めることによりカットされ、これにより、最初の光電子を弁別する能力を失う。

【0015】

本発明は、デュアル（二重）閾値機構を導入する。チャネル構造は、別々に設定されることができるトリガ閾値を有する２つの独立したブランチを含む（図１を参照）。これは、非常に低い閾値が、最初の光電子でトリガを発生することを可能にし、この閾値は、タイミング測定のために用いられる。そして、高い方の閾値が、パルスを検証するために用いられ、それ以外、イベントは廃棄される。これは、さらに、アナログ時間補間に基づいた時間−デジタル変換器（ＴＤＣ）を用いることを可能にし、これにより、良好なタイミング精度を、非常に深いサブミクロン技術の実装を必要とせずに提供する。

【0016】

これらのＴＤＣの固有の低速は、チャネルごとにデュアルＴＤＣを用いて補償され、これにより、信号の立ち上がりエッジ及び立ち下がりエッジのタイミングが独立に検出される。

【0017】

有効なイベントのみが読み出されるため、バックエンドチップにより処理されるべきデータの量が劇的に減少する。

【0018】

フロントエンドのデュアルブランチの設計
フロントエンドのアーキテクチャ（図２）の選択は、低電力（高度集積検出器に必須の）、及び、低インピーダンス（３００ｐＦまでの端子キャパシタンスを有する装置の使用による）のための要求条件に基づいている。

【0019】

調整ゲートカスコードの入力ステージを電流コンベアとして用いることが、高い入力キャパシタンスをトランスインピーダンス伝達関数から分離することを可能にする。調整ループは、能動負荷を有する差動ペアにより実現される。帯域幅を制限しても、単純な共通ソースを用いた方法と比較して、入力ＤＣベースラインを容易に制御することが可能になる。このような特徴は、ＳｉＰＭのゲインを正確に調整したい場合に有用である。さらに、入力インピーダンスの調整が、ＳＮＲ及び入力ＤＣベースラインの両方から独立になる。このトリミングは、６ビットの電流モードＤＡＣ（デジタル−アナログ変換器）を用いて行われる。ホール収集入力及び電子収集入力の両方が利用可能であり、様々なフォトデバイスの選択を可能にする。信号は２つのポストアンプ（後置増幅器）に、４ＫΩまでのトランスインピーダンスゲインを伴って伝達され、これにより、任意選択的に、タイムオーバー閾値（Time-Over-Threshold）測定のための適切な形状のバージョンの信号を提供する。デジタルシグナリングを生成する２つの弁別器（その閾値が、独立の６ビットＤＡＣにより画定される）がＴＤＣに設けられる。全出力ｒｍｓノイズ電圧は５ｍＶ未満に維持され、閾値電圧ＶｔｈＴを、０．５光電子のレベルまで低くすることを可能にする。

【0020】

デュアル閾値法
時間及びエネルギー情報の抽出は、デュアルタイムオーバー閾値（ＴｏＴ）方式（図３）に基づいている。低い閾値ＶｔｈＴ（０．５ｐ．ｅ.まで低い）が、第１弁別器をトリガするために用いられ（信号立ち上がりエッジにおいて）、一方、イベント検証及びＴｏＴ情報が、信号パルスの立ち下がりエッジにて、より高い閾値ＶｔｈＥにより提供される。各タイムスタンプは、グローバルなグレイ符号化された粗時間カウンタからラッチされた粗い１０ビットデータと、５０ｐｓの時間ビニングＴＤＣから得られる８ビットの精密な時間測定値とから成る。この精密なタイムスタンプは、チップマスタクロックに対する非同期パルスの位相を、時間波高変換器（time to amplitude converter）及びアナログ−デジタル変換器（ＡＤＣ）の組を用いて測定した直接の測定値である。

【0021】

２つの独立のＴＤＣの動作は、専用のオンチャネル（on-channel）制御ブロックにより制御される。制御ブロックは、アナログスイッチング回路を管理するのに加え、マルチバッファリング方式を実施し、グローバルコントローラとインタフェースしてイベントの検証を実行する。ダークカウントにより生成される信号の振幅が、衝突する単一光子により生成される信号の桁数と同じであるため、弁別器は、全てのイベント（疑似であっても）でトリガされるように設定される。ダークパルス拒絶のための３つの代替的機構を、より高い方の閾値トリガ（エネルギートリガ）の同期及び非同期検証に基づいて実装した。

【0022】

本発明は、シリコン光電子増倍管（ＳｉＰＭ）を用いることを特徴とする、飛行時間測定及びエネルギー測定のための読み出し装置に関する。この読み出し装置は、ＰＥＴシステムにて高速結晶（例えば、ＬＹＳＯ結晶）と共に用いられる場合、５１１ｋｅＶの２つの光子の源の位置不確実度を、応答線（ＬＯＲ）に沿った３０ｍｍに制限する正確な飛行時間情報を提供して、前例のないＰＥＴ感度を可能にする。

【0023】

本文中に記載される、読み出しアーキテクチャの好ましい実施形態は、６４個のチャネル、バイアスブロック及び較正ブロック、並びにグローバルコントローラから成るＡＳＩＣである。一方のエッジはピンを有さず、従って、１８０度回転されるツインチップが、コンパクトな１２８チャネル回路に当接されることができる（図４参照）。公称動作モードは、１６０ＭＨｚのクロック発生オフチップを使用する。１６０Ｍｂｉｔ／Ｓ〜６４０Ｍｂｉｔ／Ｓの全帯域幅に対して最大で２つのＬＶＤＳデータ出力リンクまで利用可能である（ＳＤＲ又はＤＤＲ）。同期伝送のための出力クロックが利用可能であるが、これを回避するためにＴＸ（送信）トレーニングモードを用いることもできる。イベントデータがオンチップで処理され、フレームにて出力される。フレームごとのイベントは最大で６４個である。生データモード（セーフモード）も利用可能であり、生データモードにおいてイベントデータが、演算処理（２つの「スロット」を用いる）を行わずに出力される。１０ＭＨｚのＳＰＩ構造のインタフェースがチャネル構造の書き込み及び読み出しを行い、較正手順及びテストモードを制御する。クロック、リセット及び粗時間カウンタが、グローバルコントローラにより構成設定と共に各チャネルに内部伝播される。

【図1】

【図2】

【図3】

【図4】