知財求人 - 知財ポータルサイト「IP Force」
▶ ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッドの特許一覧
特許6296331ポリマー誘電体内に埋め込まれる薄フィルムコンデンサ、及び、コンデンサの制作方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6296331
(24)【登録日】2018年3月2日
(45)【発行日】2018年3月20日
(54)【発明の名称】ポリマー誘電体内に埋め込まれる薄フィルムコンデンサ、及び、コンデンサの制作方法
(51)【国際特許分類】
H01G 2/06 20060101AFI20180312BHJP
H01G 4/38 20060101ALI20180312BHJP
H05K 1/16 20060101ALI20180312BHJP
【ＦＩ】
H01G1/035 D
H01G4/38 A
H05K1/16 D
【請求項の数】16
【全頁数】23
(21)【出願番号】特願2013-221884(P2013-221884)
(22)【出願日】2013年10月25日
(65)【公開番号】特開2015-35570(P2015-35570A)
(43)【公開日】2015年2月19日
【審査請求日】2015年8月18日
(31)【優先権主張番号】13/962,075
(32)【優先日】2013年8月8日
(33)【優先権主張国】US
(73)【特許権者】
【識別番号】512250968
【氏名又は名称】ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド
(74)【代理人】
【識別番号】100091683
【弁理士】
【氏名又は名称】▲吉▼川 俊雄
(74)【代理人】
【識別番号】100179316
【弁理士】
【氏名又は名称】市川 寛奈
(72)【発明者】
【氏名】ドロール フルウィッツ
(72)【発明者】
【氏名】アレックス フアン
【審査官】
田中 晃洋
(56)【参考文献】
【文献】
特開２０１３−１２７９９２（ＪＰ，Ａ）
【文献】
特開２００７−２８１０４６（ＪＰ，Ａ）
【文献】
特開２００７−３２４５６５（ＪＰ，Ａ）
【文献】
特開２０１０−０８７４９９（ＪＰ，Ａ）
【文献】
特開２００７−１１６１７７（ＪＰ，Ａ）
【文献】
特開平０５−２６３０４３（ＪＰ，Ａ）
【文献】
特開２００４−２８１４４６（ＪＰ，Ａ）
【文献】
特開２００７−２８１２７８（ＪＰ，Ａ）
【文献】
米国特許出願公開第２００４／０１７８４３６（ＵＳ，Ａ１）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０１Ｇ ２／０６
Ｈ０１Ｇ ４／３８
Ｈ０５Ｋ １／１６
(57)【特許請求の範囲】
【請求項1】
コンデンサを製作する方法であって、以下のステップ、すなわち：
（ｉ）キャリアを調達するステップ；
（ｉｉ）バリア層を堆積するステップ；
（ｉｉｉ）前記バリア層を平坦化するステップ；
（ｉｖ）前記バリア層の上に銅の薄層を堆積するステップ；
（ｖ）第一電極を堆積するステップ；
（ｖｉ）誘電層を堆積するステップ；
（ｘｉｉｉ）銅シード層をスパッタリングするステップ；
（ｘｉｖ）前記銅シード層の上にフォトレジストを堆積して、さらにビアの層を作り出すために前記銅シード層の上のフォトレジスト層をパターン化するステップ；
（ｘｖ）銅ビアを前記フォトレジストのパターンに電気メッキするステップ；
（ｘｖｉ）前記フォトレジストを剥離するステップ；
（ｘｖｉｉ）前記銅シード層をエッチング除去するステップ；
（ｘｉｘ）コンデンサの上にポリマーベースの封入材を積層するステップ；
（ｘｘｉｉ）前記ポリマーベースの封入材を薄くしてかつ平坦化するステップを含む方法。
（ｉ）キャリアを調達するステップ；
（ｉｉ）バリア層を堆積するステップ；
（ｉｉｉ）前記バリア層を平坦化するステップ；
（ｉｖ）前記バリア層の上に銅の薄層を堆積するステップ；
（ｖ）第一電極を堆積するステップ；
（ｖｉ）誘電層を堆積するステップ；
（ｘｉｉｉ）銅シード層をスパッタリングするステップ；
（ｘｉｖ）前記銅シード層の上にフォトレジストを堆積して、さらにビアの層を作り出すために前記銅シード層の上のフォトレジスト層をパターン化するステップ；
（ｘｖ）銅ビアを前記フォトレジストのパターンに電気メッキするステップ；
（ｘｖｉ）前記フォトレジストを剥離するステップ；
（ｘｖｉｉ）前記銅シード層をエッチング除去するステップ；
（ｘｉｘ）コンデンサの上にポリマーベースの封入材を積層するステップ；
（ｘｘｉｉ）前記ポリマーベースの封入材を薄くしてかつ平坦化するステップを含む方法。
【請求項2】
前記誘電層に隣接してアルミニウムの層を堆積するステップ、およびアルミニウム酸化物に酸化し、それによって前記誘電層内の欠陥を封止するステップの（ｖｂ）および（ｖｉｂ）から成る群から選択される追加的なステップを更に含む請求項１に記載の方法。
【請求項3】
前記第一電極が、貴金属で製作されることを特徴とする請求項２に記載の方法。
【請求項4】
前記貴金属が、金、プラチナおよびタンタルからなる群から選択されることを特徴とする請求項３に記載の方法。
【請求項5】
第二電極を堆積する追加的なステップ（ｖｉｉ）を更に含む請求項１に記載の方法。
【請求項6】
前記第二電極が、金、プラチナおよびタンタルからなる群から選択される貴金属で製作されることを特徴とする請求項５に記載の方法。
【請求項7】
前記誘電層が、セラミックで製作されることを特徴とする請求項１に記載の方法。
【請求項8】
前記セラミックが、Ｔａ２Ｏ５、ＢａＯ４ＳｒＴｉおよびＴｉＯ２からなる群から選択されることを特徴とする請求項７に記載の方法。
【請求項9】
余剰誘電層および電極材をプラズマエッチング除去する追加的なステップ（ｘｖｉｉｉ）を更に含む請求項１に記載の方法。
【請求項10】
請求項５に記載の方法であって、さらに以下のステップ、すなわち：
（ｖｉｉｉ）前記平坦化された材料の上に銅の更なる層を堆積するステップ；
（ｉｘ）堆積された銅の層と銅キャリアの両面に、フォトレジストを塗布してかつコンデンサの配列を作り出すために前記堆積された銅の層の上のフォトレジストをパターン化するステップ；
（ｘ）前記銅の上層の露出された領域をエッチング除去するステップ；
（ｘｉ）第２電極、誘電層および第１電極の露出された領域を除去するステップ；
（ｘｉｉ）前記フォトレジストを剥離するステップ；を含む方法。
（ｖｉｉｉ）前記平坦化された材料の上に銅の更なる層を堆積するステップ；
（ｉｘ）堆積された銅の層と銅キャリアの両面に、フォトレジストを塗布してかつコンデンサの配列を作り出すために前記堆積された銅の層の上のフォトレジストをパターン化するステップ；
（ｘ）前記銅の上層の露出された領域をエッチング除去するステップ；
（ｘｉ）第２電極、誘電層および第１電極の露出された領域を除去するステップ；
（ｘｉｉ）前記フォトレジストを剥離するステップ；を含む方法。
【請求項11】
表面実装可能なコンデンサを製作するための請求項５に記載の方法であって、さらに以下のステップ、すなわち：
（ｘｘ）前記銅キャリアを除去するステップ；
（ｘｘｉ）前記バリア層を除去するステップ；
（ｘｘｉｉｉ）チタンシード層を堆積するステップ；
（ｘｘｉｖ）銅層を堆積するステップ；
（ｘｘｖ）埋め込みコンデンサを備えた基板の各側面上にフォトレジストの層を置いてかつパターン化するステップ；
（ｘｘｖｉ）前記パターン化されたフォトレジスト層に銅接点ポートを電気メッキするステップ；
（ｘｘｖｉｉ）前記パターン化されたフォトレジストを剥離するステップ；
（ｘｘｖｉｉｉ）前記銅層およびチタンシード層をエッチング除去し、個別銅接点ポートを残すステップ；
（ｘｘｉｘ）前記個別銅接点ポート周辺に半田マスクを置くステップ、および
（ｘｘｘ）終端するステップを含む方法。
（ｘｘ）前記銅キャリアを除去するステップ；
（ｘｘｉ）前記バリア層を除去するステップ；
（ｘｘｉｉｉ）チタンシード層を堆積するステップ；
（ｘｘｉｖ）銅層を堆積するステップ；
（ｘｘｖ）埋め込みコンデンサを備えた基板の各側面上にフォトレジストの層を置いてかつパターン化するステップ；
（ｘｘｖｉ）前記パターン化されたフォトレジスト層に銅接点ポートを電気メッキするステップ；
（ｘｘｖｉｉ）前記パターン化されたフォトレジストを剥離するステップ；
（ｘｘｖｉｉｉ）前記銅層およびチタンシード層をエッチング除去し、個別銅接点ポートを残すステップ；
（ｘｘｉｘ）前記個別銅接点ポート周辺に半田マスクを置くステップ、および
（ｘｘｘ）終端するステップを含む方法。
【請求項12】
製作されるコンデンサがコンデンサの配列である場合において、前記コンデンサの配列を個別のコンデンサに分割するステップを更に含む請求項１１に記載の方法。
【請求項13】
前記終端するステップが、無電解ニッケル／パラジウム／金めっき（ＥＮＥＰＩＧ）で形成した、よごれに耐える導電層によって前記銅接点ポートをコーティングするステップを含むことを特徴とする請求項１１に記載の方法。
【請求項14】
前記終端するステップが、有機ニスによって前記銅接点ポートを一時的に保護するためにコーティングするステップを含むことを特徴とする請求項１１に記載の方法。
【請求項15】
ステップ（ｉｖ）の前に少なくとも１つの配線層またはビア層を堆積するステップを更に含む埋め込みコンデンサを製作するための請求項１に記載の方法。
【請求項16】
ステップ（ｖｉｉｉ）の後に少なくとも１つの配線層またはビア層を堆積するステップを更に含む表面実装可能なコンデンサを製作するための請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、薄フィルムコンデンサおよび埋め込み薄フィルムコンデンサを備えた多層相互接続構造体を目的とする。
【背景技術】
【0002】
電子基板および相互接続部を製作する確立された方法は、金属層および金属相互接続部を電気メッキしてかつポリマーベースの誘電体内にこれらを埋め込むことによるものである。１つの製作技法は、導電性ビアを設けるためにドリルアンドフィルを用いる。
【0003】
ドリルアンドフィルアプローチの固有の欠点の多くを克服する代替案は、別名『パターンメッキ』と呼ばれる技術を用いて、銅または他の金属をフォトレジスト内に作り出されるパターンに堆積することによってビアを製作することである。
【0004】
パターンメッキにおいて、シード層が基板の上に最初に堆積され、銅がその上に堆積されることができる導電層を設ける。次いで、フォトレジストの層がその上に堆積され、その後露光されてパターンを作り出し、かつシード層を露出させる溝を作るために選択的に除去される。ビア柱が、銅をフォトレジスト溝に堆積することによって作り出される。残りのフォトレジストが次いで除去され、シード層がエッチング除去され、一般的にポリマー含浸されたガラスファイバマットである誘電材料が、ビア柱をおおうためにその上におよびその周りに積層される。種々の技法およびプロセスが、次いで誘電材料を平坦化するために用いられ、ビア柱の上部を露出するためにそれの一部を除去し、そこで次の金属層を構築するためにそれによって接地に対する導電接続を可能にすることができる。所望の多層構造体を構築するためにこのプロセスを繰り返すことによって、金属導体およびビア柱の以降の層がその上に堆積されることができる。
【0005】
以下に『パネルメッキ』として知られる、代わりの、しかし密接に関連づけられた技術において、金属または合金の連続層が基板上へ堆積される。フォトレジストの層が基板の上部に堆積され、パターンがその中に現像される。現像されたフォトレジストのパターンが剥離され、その下に金属を選択的に露出し、それが次いでエッチング除去されることができる。未現像のフォトレジストが下層金属をエッチング除去されることから保護して、直立した配線およびビアのパターンを残す。
【0006】
未現像のフォトレジストを剥離した後に、ポリマー含浸されたガラスファイバマットのような誘電材料が、直立した銅配線および／またはビア柱周辺におよびその上に積層されることができる。平坦化の後、所望の多層構造体を構築するためにこのプロセスを繰り返すことによって、金属導体およびビア柱の以降の層がその上に堆積されることができる。
【0007】
上記したパターンメッキまたはパネルメッキ方法論によって作り出されるビア層は、一般的に銅由来の『ビア柱』および配線層として公知である。
【0008】
理解されるであろうことは、マイクロエレクトロニクスの進化の全般的な推進力が、高い信頼性を有するますますより小さい、より薄い、より軽いおよびより強力な製品を製作する方へ向けられるということである。厚い、コアを持つ相互接続部の使用は極薄の製品が到達可能であることを妨げる。相互接続ＩＣ基板または『インターポーザ』内にますますより高い密度の構造体を作り出すために、ますますより小さい接続部のますますより多くの層が必要とされる。実際に、時には互いの上に構成要素をスタックすることが、望ましい。
【0009】
メッキした積層構造体が銅または他の適切な犠牲基板上に堆積されるならば、基板がエッチング除去され、自立コアレス層状構造体を残すことができる。更なる層が、犠牲基板に以前に接着された側面上に堆積され、それによって両面ビルドアップを可能にすることができ、それが反りを最小化して平坦性を達成するのを補助する。
【0010】
高密度相互接続部を製作するための１つの柔軟な技術が、誘電マトリクス内に金属ビアまたは配線からなるパターンまたはパネルメッキした多層構造体を構築することである。金属は銅であることができ、誘電体はファイバ強化ポリマーであることができる。一般的に、例えばポリイミドのような、高ガラス転移温度（Ｔｇ）を備えたポリマーが使用される。これらの相互接続部は、コアを持つかまたはコアレスであることができ、かつ構成要素をスタックするためのキャビティを含むことができる。それらは、奇数または偶数の層を有することができる。可能にする技術は、Ａｍｉｔｅｃ−Ａｄｖａｎｃｅｄ Ｍｕｌｔｉｌａｙｅｒ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ社に付与された以前の特許内に記載されている。
【0011】
例えば、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）が、上位の電子支持構造体の構成における前駆体としての用途のために、誘電体内にビア配列を含む自立膜を製作する一方法を記載し、犠牲キャリア上の誘電体周囲内に導電性ビアの膜を製作するステップと、自立積層配列を形成するために膜を犠牲キャリアから分離するステップとを含む。この種の自立膜に基づく電子基板は、積層配列を薄くして平坦化することによって形成され、ビアを終端することが続くことができる。この刊行物は、全体として本願明細書に引用したものとする。
【0012】
Ｈｕｒｗｉｔｚ他に付与された（特許文献２）が、第２のＩＣダイと直列に接続される第１のＩＣダイを支持するためのＩＣ支持体を製作するための一方法であって、このＩＣ支持体が絶縁周囲内の銅配線およびビアの交互層のスタックを備え、第１のＩＣダイがＩＣ支持体上へボンディング可能であり、および第２のＩＣダイがＩＣ支持体内部でキャビティ内にボンディング可能であり、キャビティが、銅ベースをエッチング除去し、かつビルトアップ銅を選択的にエッチング除去することによって形成される方法を記載する。この刊行物は、全体として本願明細書に引用したものとする。
【0013】
Ｈｕｒｗｉｔｚ他に付与された（特許文献３）が、以下のステップ、すなわち、（Ａ）第１のベース層を選択するステップと、（Ｂ）第１のベース層上へ第１の耐エッチング液バリア層を堆積するステップと、（Ｃ）交互の導電層および絶縁層の第１のハーフスタックを構築するステップであって、導電層が絶縁層を通してビアによって相互接続されるステップと、（Ｄ）第１のハーフスタック上へ第２のベース層を塗布するステップと、（Ｅ）第２のベース層にフォトレジストの保護コーティングを塗布するステップと、（Ｆ）第１のベース層をエッチング除去するステップと、（Ｇ）フォトレジストの保護コーティングを除去するステップと、（Ｈ）第１の耐エッチング液バリア層を除去するステップと、（Ｉ）交互の導電層および絶縁層の第２のハーフスタックを構築するステップであって、導電層が絶縁層を通してビアによって相互接続され、第２のハーフスタックが、第１のハーフスタックに実質的に対称のレイアップを有するステップと、（Ｊ）交互の導電層および絶縁層の第２のハーフスタック上へ絶縁層を塗布するステップと、（Ｋ）第２のベース層を除去するステップと、（Ｌ）スタックの外面上にビアの端部を露出することによって基板を終端し、かつそれに終端部を付加するステップと、を含む電子基板を製作する一方法を記載する。この刊行物は、全体として本願明細書に引用したものとする。
【0014】
ブルートゥース（登録商標）、ＷｉＦｉなどのような、ＲＦ（無線周波数）技術は、携帯電話および自動車を含む種々のデバイス内に広く実現されている。
【0015】
処理およびメモリチップに加えて、ＲＦデバイスは、特に種々の種類のコンデンサおよびフィルタのような受動素子を必要とする。この種の受動素子は表面実装されることができるが、ますますより強力な小型化およびコスト削減を可能にするために、この種のデバイスはチップまたは基板内に埋め込まれることができる。
【0016】
ビア製作のためのメッキプロセスの１つの利点は、形状化されたビアが単純な円筒形ポストの代わりに堆積されることができることである。これは、コンデンサの製作において、基板内にそれ自体埋め込まれることができるか、または別々に製作され、そして次に、基板上へ表面実装されるといういくらかの柔軟性をもたらす。
【0017】
基板内に受動素子を埋め込むことは、その弱点なしではない。基板がより複雑になればなるほど、なんらかの態様が機能しない可能性が高くなり、それで構成要素を埋め込むことは歩留りに悪影響を与える可能性がある。構成要素がより複雑になり一体化されればされるほど、それのいくつかの故障の根本的原因を分離して基本的な原因に対応することがより困難になる。
【0018】
本発明の態様は、埋め込み受動素子を備えた基板およびそれの製作の方法を目的とする。
【先行技術文献】
【特許文献】
【0019】
【特許文献1】米国特許第７，６８２，９７２号明細書、名称「先端多層コアレス支持構造体およびそれらの製作のための方法」
【特許文献2】米国特許第７，６６９，３２０号明細書、名称「チップパッケージング用のコアレスキャビティ基板およびそれらの製作」
【特許文献3】米国特許第７，６３５，６４１号明細書、名称「集積回路支持構造体およびそれらの製作」
【発明の概要】
【課題を解決するための手段】
【0020】
本発明の第１の態様は、金属電極ならびにセラミックおよび／または金属酸化物を備える誘電層を備えるコンデンサであって、ポリマーベースの封入材内に埋められ、かつ第１電極への接点およびコンデンサの上に堆積されるビア柱経由で回路に接続可能なコンデンサを提供することを目的とする。
【0021】
任意選択で、少なくとも１枚の電極が貴金属を備える。
【0022】
実施態様によっては、この貴金属がタンタル、金およびプラチナを備える群から選択される。
【0023】
実施態様によっては、セラミック誘電層がＴａ２Ｏ５、ＢａＯ４ＳｒＴｉおよびＴｉＯ２からなる群から選択される。
【0024】
任意選択で、セラミック誘電層が、誘電層内の欠陥がアルミニウム酸化物によって封止されるように、金属電極とセラミック誘電層との間に見いだされるアルミニウム酸化物の層を更に備える。
【0025】
実施態様によっては、ポリマーベースの封入材がポリイミド、エポキシ、ＢＴ（ビスマレイミド／トリアジン）およびそれらの混和物からなる群から選択される。
【0026】
任意選択で、ポリマーベースの封入材がガラスファイバを更に備える。
【0027】
任意選択で、ポリマーマトリクスが０．５ミクロンと３０ミクロンとの間の平均粒子径および１５重量％と３０重量％との間の微粒子を有する無機粒状フィラーを更に備える。
【0028】
コンデンサが、ポリマーベースの封入材によって積層され、ビア柱によって連結される配線層を備える基板内に埋め込まれることができる。
【0029】
コンデンサはソルダーマスクによって隔てられる銅パッドによって終端され、銅パッドがよごれを防ぐためにＥＮＥＰＩＧによって保護されることができる。
【0030】
代わりとして、請求項１のコンデンサが、ソルダーマスクによって隔てられる銅パッドによって終端され、銅パッドがよごれを防ぐために有機ニスによって保護される。
【0031】
第２の実施態様が、以下のステップ、すなわち：（ｉ）キャリアを調達するステップ；
（ｉｉ）バリア層を堆積するステップ；
（ｉｉｉ）バリア層を平坦化するステップ；
（ｉｖ）バリア層の上に銅の薄層を堆積するステップ；
（ｖ）第一電極を堆積するステップ；
（ｖｉ）誘電層を堆積するステップ；
（ｘｉｉｉ）銅シード層をスパッタリングするステップ、
（ｘｉｖ）シード層の上にフォトレジストを堆積してかつビアの層を作り出すためにシード層の上にフォトレジスト層をパターン化するステップ；
（ｘｖ）銅ビアをフォトレジストのパターンに電気メッキするステップ、
（ｘｖｉ）フォトレジストを剥離するステップ；
（ｘｖｉｉ）シード層をエッチング除去するステップ；
（ｘｉｘ）薄フィルムコンデンサの上にポリマーベースの封入材を積層するステップ；
（ｘｘｉｉ）ポリマーベースの封入材を薄くして平坦化するステップ、を含むコンデンサを製作する方法を提供することを目的とする。
【0032】
任意選択で、この方法が誘電層に隣接したアルミニウムの層を堆積してかつアルミニウム酸化物に酸化し、それによって誘電層内の欠陥を封止する（ｖｂ）および（ｖｉｂ）からなる群から選択される追加的なステップを更に含む。
【0033】
実施態様によっては誘電層の堆積のステップ（ｖｉ）の後、およびステップ（ｘｉｉｉ）銅シード層の堆積の前に、ステップ（ｖｉｉ）において貴金属の第２電極が堆積される。
【0034】
実施態様によってはシード層をエッチング除去するステップ（ｘｖｉｉ）の後で、かつ積層のステップ（ｘｉｘ）の前に、銅ビアのまわりのコンデンサの電極および誘電体をプラズマエッチングし、かつその上の銅ビアのフットプリントまでコンデンサのサイズを減少させる追加的なステップ（ｘｖｉｉｉ）がある。
【0035】
一般的に、この方法が以下のステップ、すなわち：（ｖｉｉｉ）前記平坦化された材料の上に銅の更なる層を堆積するステップ；
（ｉｘ）堆積された銅の層と銅キャリアの両面にフォトレジストを塗布してかつコンデンサのアレイを作り出すために上層をパターン化するステップ；
（ｘ）銅の上層の露出された領域をエッチング除去するステップ；
（ｘｉ）第２電極、誘電体および第１電極材の露出された領域を除去するステップ；
（ｘｉｉ）フォトレジストを剥離するステップ；を更に含む。
【0036】
任意選択で、電極が貴金属で製作される。
【0037】
任意選択で、この貴金属が金、プラチナおよびタンタルからなる群から選択される。
【0038】
一般的に、誘電層がセラミックで製作される。
【0039】
任意選択で、セラミックがＴａ２Ｏ５、ＢａＯ４ＳｒＴｉおよびＴｉＯ２からなる群から選択される。
【0040】
任意選択で、表面実装可能なコンデンサを製作するための方法が、以下のステップ、すなわち：（ｘｘ）銅キャリアを除去するステップ；
（ｘｘｉ）バリア層を除去するステップ；
（ｘｘｉｉｉ）チタンシード層を堆積するステップ
（ｘｘｉｖ）銅のシード層を堆積するステップ
（ｘｘｖ）埋め込みコンデンサを備えた基板の各側面上にフォトレジストの層を置いてパターン化するステップ；
（ｘｘｖｉ）銅接点ポートをパターン化されたフォトレジスト層に電気メッキするステップ；
（ｘｘｖｉｉ）パターン化されたフォトレジストを剥離するステップ；
（ｘｘｖｉｉｉ）チタンおよび銅シード層をエッチング除去し、個別銅接点ポートを残すステップ；
（ｘｘｉｘ）個別銅接点ポートのまわりに半田マスクを置くステップ、および
（ｘｘｘ）終端するステップを更に含む。
【0041】
配列として製作された場合、コンデンサが次に分割するステップ（ｘｘｘｉ）によって分割されることができる。
【0042】
任意選択で、前記終端するステップがＥＮＥＰＩＧによるよごれに耐える導電層で銅接点ポートをコーティングするステップを含む。
【0043】
代わりとして、前記終端するステップが、有機ニスによって銅接点ポートをコーティングするステップを含む。
【0044】
実施態様によっては、この方法がステップ（ｉｖ）の前に少なくとも１つの配線またはビア層を堆積するステップを更に含む。
【0045】
実施態様によっては、この方法がステップ（ｘｘ）に続いて少なくとも１つの配線またはビア層を堆積するステップを更に含む。
【0046】
用語ミクロンまたはμｍは、マイクロメートルまたは１０−６ｍを指す。
【図面の簡単な説明】
【0047】
本発明のより良い理解のためにおよびそれがどのように実行に移されることができるかを示すために、単に例証として添付の図面に、参照がここでなされる。
【0048】
ここで詳細に図面に対する特定の参照によって、示される詳細が例として、かつ、本発明の好適な実施態様に関する例証となる議論のためだけにあり、ならびに、本発明の原理および概念上の態様の最も役立って容易に理解される説明であると信じられることを提供するために提示される、と強調される。この点に関しては、本発明の基本理解のために必要であるより、より詳細に本発明の構造細部を示すために何の試みもなされず、図面と共になされる記述は、本発明のいくつかの形態が実際問題としてどのように具体化されることができるかを当業者にとって明らかにする。添付の図面において：
【0049】
【図1】従来の技術の多層複合支持構造体を通しての簡略断面図である；
【図2】ポリマーベースのマトリクス内の単一層コンデンサおよび銅ビアを含む基板を通しての概略断面図である；
【図3】ポリマーベースのマトリクス内の二重層コンデンサおよび銅ビアを含む基板を通しての概略断面図である；
【図4】ポリマーベースのマトリクス内の三重層コンデンサおよび銅ビアを含む基板を通しての概略断面図である；
【図5(1)】より精巧なコンデンサを製作するためのプロセスを例示する流れ図である；
【図5(2)】より精巧なコンデンサを製作するためのプロセスを例示する流れ図である；
【図6(xxiii)】埋め込みコンデンサを備えた基板を終端するためのプロセスを例示する一連の概略断面例証である；
【図6(xxiv)】埋め込みコンデンサを備えた基板を終端するためのプロセスを例示する一連の概略断面例証である；
【図6(xxv)】埋め込みコンデンサを備えた基板を終端するためのプロセスを例示する一連の概略断面例証である；
【図6(xxvi)】埋め込みコンデンサを備えた基板を終端するためのプロセスを例示する一連の概略断面例証である；
【図6(xxvii)】埋め込みコンデンサを備えた基板を終端するためのプロセスを例示する一連の概略断面例証である；
【図6(xxviii)】埋め込みコンデンサを備えた基板を終端するためのプロセスを例示する一連の概略断面例証である；
【図6(xxix)】埋め込みコンデンサを備えた基板を終端するためのプロセスを例示する一連の概略断面例証である；
【図6(xxx)】埋め込みコンデンサを備えた基板を終端するためのプロセスを例示する一連の概略断面例証である；
【図7】変形コンデンサの概略断面例証であり、ここで、銅ビアがコンデンサの上側プレートとして機能してプラズマエッチングを必要とすることなくコンデンサの容量を規定する。
【図8】別の変形コンデンサの概略断面例証であり、ここで、銅ビアがコンデンサの上側プレートとして機能するがここで、プラズマエッチングが、誘電層および第１電極の余分な領域を除去するために、かつ、銅シード層が完全に除去され、それによってショートを防いで信頼性を向上させるのを確実にするためになお加えられる。
【図9】別々のコンデンサの配列が表面実装のためにどのように分割されることができるかについて例示する。
【発明を実施するための形態】
【0050】
以下の記述では、ガラスファイバによって強化された、誘電マトリクス内の金属ビア、特にポリイミド、エポキシまたはＢＴ（ビスマレイミド／トリアジン）またはそれらの混和物のような、ポリマーマトリクス内の銅ビア柱からなる支持構造体が考慮される。
【0051】
コンデンサが電極にはさまれる誘電材料、一般的に非常に高誘電率を備えた材料を備えるので、封入成形のために用いられる誘電材料はそれをコンデンサの誘電体と区別するために『ポリマーベースの封入材』と以下に呼ばれる。
【0052】
ここにて組み込まれる、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）、（特許文献２）および（特許文献３）に記載されるように、配線の面内方向寸法に何の実効上限もないということが、Ａｃｃｅｓｓのフォトレジストおよびパターンまたはパネルメッキおよび積層技術の特徴である。
【0053】
図１は従来の技術の多層複合支持構造体を通しての簡略断面図である。従来技術の多層支持構造体１００は、個々の層を絶縁するポリマーベースの封入材１１０、１１２、１１４、１１６の層によって隔てられる構成要素または配線１０８の機能層１０２、１０４、１０６を含む。ポリマーベースの封入材を通してのビア１１８が、隣接する機能または配線層の間の電気的接続をもたらす。したがって、配線層１０２、１０４、１０６はＸＹ平面内の、層内に概ね配置される配線１０８および封入誘電層１１０、１１２、１１４、１１６を横切って電流を導通するビア１１８を含む。ビア１１８は、最小のインダクタンスを有するように設計されていてかつその間に最小静電容量を有するように十分に隔てられる。
【0054】
ビアがドリルアンドフィル技術によって製作される所で、それらが封入誘電材料内にレーザー穴を最初に穴開けすることによって製作されるので、ビアは一般に実質的に円形断面を有する。ポリマーベースの封入材が異質で異方性であり、ならびに無機フィラーを備えたポリマーベースの封入材およびガラスファイバ強化材から成るので、それの円形の断面は一般的に粗くふちどられ、それの断面は真円形状から僅かにゆがめられるかもしれない。さらに、ビアはいくぶんテーパーがつく傾向があり、円柱状の代わりに逆円錐台形である。
【0055】
例えば（特許文献１）、（特許文献２）および（特許文献３）に記載されるように、図１の構造体は、代わりとしてフォトレジスト内に現像されるパターン内でメッキをすること（パターンメッキ）によって、またはパネルメッキし、次いで選択的にエッチングすることによって、どちらにせよ直立したビア柱を残し、そして次に、その上におよびその周りに、ビア柱および配線層をその中に埋め込むために封入誘電プリプレグを積層することによって製作されることができる。
【0056】
『ドリルアンドフィルビア』アプローチを使用して非円形ビアを製作することは、断面制御および形状における困難に起因して禁止的になる。レーザー穴あけの限界に起因する約５０−６０ミクロン直径の最小ビアサイズもまた、ある。これらの困難は、先に背景節で詳細に記載されたものであり、かつ、なかでも、銅ビアフィル電気メッキプロセスに起因する陥凹形成および／または半球形の成型、レーザー穴あけプロセスに起因するビアテーパリング形状および側壁粗さ、およびポリマー／ガラス誘電体内に溝を生成する『ルーティング』モードでスロットをミリングするための高価なレーザー穴あけ機を使用することに起因するより高いコスト、に関連する。
【0057】
前述のレーザー穴開けの他の限定に加えて、異なるサイズのビアチャネルが穴開けされて、そして次に、異なるサイズのビアを製作するために金属で充填される時、ビアチャネルが異なる速度で埋まるという理由から、同じ層内に異なる直径のビアを作り出すことが困難であるという点で、ドリルアンドフィル技術の付加的限定事項がある。従って、異なるサイズのビアに対して堆積技法を同時に最適化することは不可能であるので、ドリルアンドフィル技術を特徴づける陥凹形成またはオーバフィル（半球形成）の典型的課題は悪化する。したがって、実用的用途において、基板の異質な性質に起因して、時々いくぶんゆがめられるが、ドリルアンドフィルビアは実質的に円形の断面を有し、および全てのビアが実質的に同様の断面を有する。
【0058】
さらに、ポリイミド／ガラスもしくはエポキシ／ガラスもしくはＢＴ（ビスマレイミド／トリアジン）／ガラスまたはセラミックおよび／または他のフィラー粒子とのそれらの混和物のような複合誘電材料内のレーザー穴開けされたビアが実用的に約６０×１０−６ｍの直径に限定されることが注意され、かつそれでも、必要とされる除去プロセスの結果、穴開けされる複合材料の性質に起因する有意なテーパリング形状、同じく粗い側壁に苦しむ。
【0059】
メッキおよびフォトレジスト技法の柔軟性を使用して、広範囲にわたるビア形状およびサイズが、費用対効果が高い状態で製作されることができることが驚くべきことに見いだされた。さらに、異なるビア形状およびサイズが同じ層内に製作されることができる。金属シード層を最初に堆積し、そして次に、フォトレジスト材料を堆積し、かつその中に円滑な、まっすぐな、テーパーがつかない溝を発現させ、それが、露出されたシード層上へのパターンメッキによってこれらの溝に銅を堆積することによってその後埋められることができることによって、銅パターンメッキアプローチが使用される時、これは特に容易になる。ドリルアンドフィルビアアプローチとは対照的に、ビアポスト技術は陥凹なしで半球なしの銅コネクタを得るようにフォトレジスト層内の溝が充填されることを可能にする。銅の堆積の後、フォトレジストがその後剥離されて、金属シード層が除去され、および、永続的な、ポリマーガラス複合封入材料がその上におよびその周りに塗布される。このように作り出される『ビア導体』構造体は、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）、（特許文献２）および（特許文献３）内に記載されるプロセスフローを使用することができる。
【0060】
導電性ビアおよび配線に加えて、電気メッキ、ＰＶＤおよび封入成形技術を用いてコンデンサのような受動素子を製作することが可能であると見いだされた。
【0061】
図２に関して、ポリマーベースの封入材３４内に埋め込まれた１層コンデンサ２０を通しての断面が示される。構造体は、誘電層２２の上に成長される銅柱２６と共に、銅配線層２４の上に堆積される誘電材料層２２から成る。例えば、誘電材料はＴａ２Ｏ５、ＢａＯ４ＳｒＴｉおよびＴｉＯ２であることができ、かつ、例えば、スパッタリングのような物理堆積プロセスによってまたは化学堆積プロセスによって堆積されることができる。銅柱２６、２８、３０、３２は、封入誘電材料３４内に封入される。銅柱２６、２８、３０、３２が電気メッキを使用してビア柱として製作されるところで、封入誘電材料３４は、銅柱２６、２８、３０、３２の上に積層されるガラスファイバ強化ポリマー樹脂プリプレグであることができる。
【0062】
実施態様によっては、アルミニウム層は、誘電体を置く前か後に、Ｔａ２Ｏ５、ＢａＯ４ＳｒＴｉおよびＴｉＯ２誘電体に隣接して置かれる。次に、アルミニウム酸化物（アルミナ−Ａｌ２Ｏ３）を形成するためにアルミニウムを酸化するように酸素の存在下で熱処理が加えられる。
【0063】
銅配線層２４は、約＋−５ミクロンの許容誤差で、約１５ミクロンの厚みを有することができる。各ビア柱層が、一般的に約４０ミクロンであるが、例えば、２０ミクロンから８０ミクロンまでのどこかであることができる。終端パッドであることができる外側配線層２４、３８が、再び一般的に約１５ミクロンであるが、例えば、１０ミクロンから２５ミクロンまでのどこかであることができる。
【0064】
図２の単純な１層コンデンサを使用して、誘電材料２２の厚みおよびそれの堆積プロセスを最適化することが可能である。容量は誘電材料２２のおよび金属電極の領域の誘電率の特性であり、それは、この場合、銅柱２６の断面積である。
【0065】
図３を参照して、わずかにより複雑なコンデンサ３８が示される。わずかにより複雑なコンデンサ３８は、必要な変更を加えてコンデンサ２０に類似しているが、誘電体の第２層４０を含む。
【0066】
図４に示すように、３層コンデンサ４２が示される。３層コンデンサ４２は、電極の材料として銅を用いて誘電材料２２から成る。
【0067】
コンデンサの容量は誘電層の誘電率掛ける、ビア柱２６の面積割る誘電層２２の厚さであるコンデンサの表面積によって規定される。
【0068】
図５ステップ（ｉ）から（ｘｘｉｉ）および図５（ｉ）から５（ｘｘｉｉ）を参照して、誘電体内に埋め込まれたより精巧なおよび正確に調整可能なコンデンサを製作する方法が示される。図５（ｘｘｉｉ）内に示されるコンデンサ２４８は、図２、３および４のそれより複雑である。銅電極を有する図２−４のコンデンサと異なって、図５のコンデンサは異なる材料、一般的にタンタルの専用の電極を有する。誘電材料およびその厚さが一定に保持されるところで、コンデンサ２４８の容量がフットプリントの正確なサイズ、すなわちその上に堆積されるビア２３２の断面積を制御することによって調整可能である。ビア２３２が電気メッキによってフォトレジストに製作されるので、それが実質的に任意の形状またはサイズを有することができ、ドリルアンドフィルビアのように実質的に円形である必要がない。例えば、それは矩形または正方形であることができる。
【0069】
第１に、キャリア２１０が調達される−ステップ５（ｉ）。キャリア２１０は、一般的に犠牲銅基板である。実施態様によっては、それはそれに追加される銅の急速解放薄フィルムを備えた銅キャリアであることができる。
【0070】
バリア層２１２が、銅キャリア２１０上へ堆積される−ステップ５（ｉｉ）。バリアメタル層２１２は、ニッケル、金、スズ、鉛、パラジウム、銀およびそれの組合せで製作されることができる。実施態様によっては、バリアメタル層は１ミクロンから１０ミクロンまでの範囲内の厚さを有する。一般的に、バリア層２１２はニッケルを備える。ニッケルの薄層は物理または化学堆積プロセスによって堆積されることができ、および、一般的に、それは銅キャリア上へスパッタリングされるかまたは電気メッキされる。高速な処理のために、バリア層２１２は電気メッキされることができる。平面性を確実にするために、それは次いで、例えば、化学機械研摩（ＣＭＰ）によって平坦化されることができる。−ステップ５（ｉｉｉ）。
【0071】
銅の薄層２１４が、次にバリア層２１２上へ堆積される−ステップ５（ｉｖ）。銅層２１４の厚さは、一般的に数ミクロンであってかつスパッタリングによってまたは電気メッキによって製作されることができる。
【0072】
第１の電極材２１６が、次に堆積される−ステップ５（ｖ）。例証として、第１の電極材２１６はタンタルであることができ、それはスパッタリングによって堆積されることができる。例えば、金またはプラチナのような他の貴材料が用いられることができる。
【0073】
誘電層２１８が、次に堆積される−ステップ５（ｖｉ）。高性能コンデンサのために、誘電層２１８は、電荷リークを可能にする故障のリスクを冒さずに、できるかぎり薄く保持されなければならない。用いられることができる種々の候補材料が、ある。これらはＴａ２Ｏ５、ＢａＯ４ＳｒＴｉおよびＴｉＯ２を含み、例えば、それはスパッタリングによって堆積されることができる。一般的に、誘電層２１８の厚さは０．１から０．３ミクロンまでの範囲内にある。
【0074】
電荷リークに結びつくかもしれない欠陥のないＴａ２Ｏ５、ＢａＯ４ＳｒＴｉまたはＴｉＯ２の薄い誘電層を製作することは、困難である。実施態様によっては、アルミニウム層（図示せず）がステップ（ｖｉ）ｂの前、または、Ｔａ２Ｏ５、ＢａＯ４ＳｒＴｉまたはＴｉＯ２層を堆積するステップ５（ｖｉｉ）ｂの後かつ酸素環境での熱への曝露によって、堆積される。加熱時、アルミニウムは、誘電材料であるアルミニウム−酸化物（アルミナ−Ａｌ２Ｏ３）に酸化し、かつそうすることで膨張し、誘電層内のボイドおよび他の欠陥を充填する。このように、欠陥を硬化させ、かつ、連続的薄型誘電体が電極を分離することを確実にすることが可能である。
【0075】
第二電極２２０が、次に誘電層の上に堆積されることができる−ステップ５（ｖｉｉ）。例証として、第二電極２２０がスパッタリングによってタンタルで製作されることができる。以下に図７および８を参照して、誘電層２１８上へ直接ビア柱を成長することによって変形コンデンサを製作することが、実際に可能である。それにもかかわらず、信頼性のために、タンタルまたは他の貴金属からの第二電極が、概ねスパッタリングされる。
【0076】
銅の更なる層２２２が、次に第二電極２２０の上に堆積される−ステップ５（ｖｉｉｉ）。例えば、銅の更なる層２２２が、スパッタリングによって堆積されることができる。
【0077】
上部銅層２２２は、例えば、パッド、導体およびインダクタを製作するためにパターンプレートまたは印刷およびエッチングによってフォトレジストを用いてパターン化されることができる。フォトレジスト層２０８が銅キャリア２１０の下に塗布され、および、第２のフォトレジスト層２２４が銅の更なる層２２２の上に塗布されてパターンへ現像される−ステップ５（ｉｘ）。
【0078】
パターン化されたフォトレジスト２２４によって保護されない銅の更なる層２２２の領域が、エッチング除去される−ステップ５（ｘ）。ウエットエッチングが、用いられることができる。例証として、パターン化されたフォトレジスト２２４によって保護されない銅の更なる層２２２の領域をエッチング除去する一方法は、高い温度で水酸化アンモニウムの溶液に犠牲基板をさらすことから成る。代わりとして、塩化銅またはウエット塩化鉄エッチングが用いられることができる。
【0079】
電極層２１６、２２０および誘電層２１８が、プラズマエッチングプロセスを用いてドライエッチングされる−ステップ５（ｘｉ）。例えば、ＣＦ４およびＯ２の混合物がＴｉＯ２またはＴａ２Ｏ５をプラズマエッチングするのに用いられることができ、ならびに、ＣＦ４およびアルゴンの混合物がＢａＯ４ＳｒＴｉ（ＢＳＴ）をエッチングするために用いられることができる。一般的に、ＣＦ４：Ｏ２に対する濃度比率は、５０：５０から９５：５までの間で変化することができる（ここで９５がＣＦ４に対するものである）。一般的に、ＣＦ４：Ａｒに対する濃度は５０：５０から９５：５の間の任意の比率であることができ、ここで、９５はアルゴン濃度である。
【0080】
パターン化されたフォトレジスト２２４層、同じく通常、類似したフォトレジスト層２２８によってまもなく置換され−それで保持されることができる第２のフォトレジスト層２０８が、次に剥離される−ステップ５（ｘｉｉ）。
【0081】
銅シード層２２６が、電極２２２の上に堆積される−ステップ５（ｘｉｉｉ）。接着を助けるために、チタンの第１のシード層が、最初に堆積されることができる。
【0082】
次に前方へ図５（ｘｉｖ）に対して異なるスケールへ移ると、更なるフォトレジスト層２２８が、銅基板を保護するために塗布され（層２０８が保持されない限り）、および、厚いフォトレジスト層２３０が堆積されてかつシード層２２６の上にパターン化される−ステップ５（ｘｉｖ）。銅の相互接続部２３２が、次にフォトレジスト２３０によって作り出されるパターンに電気メッキされる−ステップ５（ｘｖ）。フォトレジスト２２８（２０８）、２３０が次いで剥離され、露出されたコンデンサおよび銅ビアを残す−ステップ５（ｘｖｉ）。
【0083】
代わりとして、第２電極２２０は不要にされることができ、その代わりに、銅ビアがセラミック誘電体上へ直接に堆積されることができ、銅ビアの断面積が容易に制御可能でかつコンデンサを調整する便利な手段を提供する。そのような場合、誘電体または第１電極をエッチング除去する何の必要性もない。
【0084】
シード層が、次いでエッチング除去され−図５（ｘｖｉｉ）、および、１つの変形プロセスにおいて、電極２１６、２２０および誘電体２１８の余剰材料が、プラズマエッチングによって除去される−図５（ｘｖｉｉｉ）。銅ビア２３２は、その下のコンデンサ２４８の電極２１６、２２０および誘電体２１８を保護する。銅ビア２３２の断面積、すなわちコンデンサ２４８上のそのフットプリントがコンデンサ２４８の面積を規定し、それが微調整を可能にする。基本的に、一定の処理条件によって一定の誘電層の厚さおよび誘電率を保持して、ビア柱２３２の断面積が容量を規定する。ドリルアンドフィルビアと異なり、ビア柱２３２がフォトレジスト２３０への電気メッキを用いて製作されるので、それは実質的に任意の形状およびサイズを有することができてかつ正確な寸法に製作されることができる。このように、コンデンサ形状の多くの柔軟性が可能であり、正確に調整された容量を提供する。
【0085】
ポリマーベースの封入材２３４の層が、銅基板およびビアの上に積層される−ステップ５（ｘｉｘ）。ポリマーベースの封入材２３４は、一般的にポリイミド、エポキシまたはＢＴ（ビスマレイミド／トリアジン）またはそれらの混和物であり、かつ、ガラスファイバによって強化されることができる。実施態様によっては、ポリマー樹脂内の編ファイバマットからなるプリプレグが用いられることができる。
【0086】
ポリマーマトリクスは、無機粒状フィラーを含むことができる。これらは、一般的に０．５ミクロンと３０ミクロンの間の平均粒子径および１５重量％と３０重量％の間の微粒子を有する。
【0087】
ポリマーベースの封入材２３４は、一般的にＴａ２Ｏ５またはＢａＯ４ＳｒＴｉまたはＴｉＯ２のようなよりエキゾチックな材料である誘電層２１８のそれと比べて、より低い誘電率を有する。
【0088】
銅キャリア２１０が、次に除去されることができる−ステップ（ｘｘ）。一般的に、それは、そのようにするために塩化銅または塩化アンモニウム溶液を用いてエッチング除去され、（一般的にニッケル）バリア層２１２が、エッチストップ層として働く。
【0089】
バリア層２１２は、プラズマエッチングのような、適切なエッチング技法によってまたは特定の化学エッチング液によって次いで除去されることができる−ステップ５（ｘｘｉ）。例えば、硝酸および過酸化水素の溶液が、銅でなくニッケルを溶解するために用いることができる。塩化水素酸＋過酸化水素、熱濃硫酸および塩化水素酸で酸性化される鉄（ＩＩＩ）塩化物のような代替エッチング液が例えばニッケルを溶解するが銅を溶解しないために用いられることができる。
【0090】
ポリマー層２３４が、次いで薄くされて平坦化され−ステップ５（ｘｘｉｉ）、銅ビア２３２の端部を露出する。研削、研磨または組み合わせられた化学機械研摩（ＣＭＰ）が、用いられることができる。
【0091】
ここまで、高度な、高性能コンデンサ２４８が、ポリマーベースの封入材２３４、２４６内に埋め込まれた周囲銅ビア、下位および上位銅配線層を含むことができる複合構造体２５０に埋め込まれることができることが示された。
【0092】
それがドリルアンドフィル技術によって製作されないので、ビア２３２が単純な円柱形のビア柱であることに制限されないことが注意される。フォトレジスト２４２内のパターンに電気メッキを用いて製作することによって、ビア２４４は実質的に任意の形状およびサイズを有することができる。コンデンサ２４８は、また、実質的に任意の形状であることができてかつ、例えば、しばしば正方形または矩形である。
【0094】
図６（ｘｘｉｉｉ）を参照して、チタンシード層２５２がマトリクス２３４および銅（インダクタ）ビア２３２の露出端の上にスパッタリングされる−ステップ６（ｘｘｉｉｉ）。図６（ｘｘｘｉｖ）を参照して、銅層２５４が、次にチタンシード層２５２の上にスパッタリングされる−ステップ６（ｘｘｉｖ）。
【0095】
図６（ｘｘｖ）を参照して、フォトレジスト２５６、２５８の層が置かれてかつ複合構造体２５０の各側面にパターン化される−ステップ６（ｘｘｖ）。ステップ６（ｘｘｖｉ）を参照して、銅２６０、２６２が、パターン化されたフォトレジスト２５６、２５８に電気メッキされる−ステップ（ｘｘｖｉ）。
【0096】
ステップ６（ｘｘｖｉｉ）を参照して、フォトレジスト２５６、２５８の層が、次に直立した銅を残して、剥離される−ステップ６（ｘｘｖｉｉ）。図６（ｘｘｖｉｉｉ）を参照して、チタンおよび銅層が、エッチング除去される−ステップ６（ｘｘｖｉｉｉ）。銅パッド２５０、２６２は、このプロセスでわずかに損傷を受ける。チタンシード層２５２および銅の上層２５４の領域が、選択的にエッチング除去されることができる。
【0097】
図６（ｘｘｉｘ）を参照して、このように形成されるくぼみは、半田マスク２６４で充填されることができ−ステップ６（ｘｘｉｘ）、および銅は、一般にＥＮＥＰＩＧ ２６６として知られている非電着性金属析出のニッケル非電着性金属析出のパラジウム漬浸金によってまたは別の適切な終端技術によって、例えば酸化を防ぐ有機ニスによって保護されるが、しかし、半田レジストまたは封入ポリマーに影響を及ぼさない弱い有機溶媒によって、それが容易に除去されることができる−図６（ｘｘｘ）−ステップ６（ｘｘｘ）。
【0098】
図７を参照して、理解されるであろうことは、銅ビア２３２は誘電層２１８上へ直接堆積されて第２電極として機能することができ、かつ別々の第２電極２２２に対する必要性を不要にすることである。したがって、コンデンサ３４８は第１電極２１６、誘電層２１８およびビア柱２３２から成る。第１電極２１６および誘電層２１８は、より小さな電極である、容量を規定することができる銅ビア２３２より広くなることができる。
【0099】
何の第２電極も堆積される必要がなく、およびプラズマエッチング段階が除去されるので、これが製作ステップを節約するとはいえ、銅ビア２３２を損傷せずに銅シード層２２６を完全に除去するのが困難であり、および、ショートは歩留りを低下させる故障であるという欠点がある。
【0100】
したがって図８を参照して、銅ビア柱２３２とは別の何の第２電極（２２０）もないところでさえ、または、第１電極２１６および誘電層２１８が、銅ビア２３２によって包含されるそれを越える、追加的な材料をエッチング除去することによって銅ビア２３２のサイズにパターン化され、シード層２２６の全てのトレースおよびショートのリスクを除去することができる。
【0101】
図９を参照して、単一コンデンサ２４８の製作が例示されたとはいえ、理解されるであろうことは、実際問題として、コンデンサ３４８の巨大な配列が巨大なプレート上の大きな配列内に共に製作されることができ、それらが互いに分割されることができることである。
【0102】
コンデンサが、メモリおよび処理チップおよび他の構成要素のように、基板上へ表面実装されることができる。しかしながら、基板の表面、いわゆる面積が限定されることがまた理解される。その周りに更なる配線およびビア層を堆積することによって、本発明のコンデンサはそれの製作中に基板に埋め込まれることができる。
【0103】
一般に、何かが誤る場合、それが埋め込まれる構成要素および構造体が廃棄されなければならないという点で、埋め込み構成要素による固有の欠点がある。時には、問題の根本的原因を診断することは、構成要素が分離されずかつ個々にテストされることができないところで困難である場合がある。
【0104】
本技術は、埋め込まれるかまたは表面実装されることができるコンデンサの製作を可能にする。処理が非常に類似しているので、それは試作および開発または小処理実行中に構成要素を表面実装することが可能であり、かつ信頼性の全般的な能力を確信した後にだけ可能である。理解されるであろうことは、フォトレジストのパターン化、電着およびスパッタリングは、高度な制御および再現性を可能にするプロセスであることである。電極および誘電層は、厚さの広い範囲にわたって堆積されることができてかつ広範囲にわたる層内寸法を有することができる。コンデンサは、円形、正方形または矩形であることができる。それらは、１または複数の層を含むことができる。
【0105】
埋め込みコンデンサおよび表面実装されたコンデンサの両方を製作するために同じ製造ステップが用いられることが、本発明の利点である。したがって、コンデンサは正確な仕様に製造されることができてかつ広範囲にテストされることができ、ならびに製造業者および顧客が構成要素の再現性におよびその性能に全く満足する時、コンデンサは、基板内に再配置されることができてかつ基板内で共に製作され、それによってチップおよび他の構成要素用の基板の表面上の高価な『面積』を解放し、かつその後組み立てられることを必要とする構成要素の数を減少させることができる。
【0106】
それらのサイズ、それらの厚さおよびセラミックの誘電率に従い、本発明のコンデンサは、広範囲にわたる容量を有することができる。一般的に、容量は１．５ｐＦと３００ｐＦとの間にある。最も一般的に、コンデンサは５と１５ｐＦとの間の範囲内の容量を有する。この種のコンデンサは、例えば分離、インピーダンス回路マッチングおよび静電放電（ＥＳＤ）保護を含む種々の目的のために用いられることができる。
【0107】
上記の記述は、説明だけとして提供される。理解されるであろうことは、本発明が多くの変形が可能であることである。
【0108】
本発明のいくつかの実施態様が、記述された。それにもかかわらず、種々の変更が本発明の主旨と範囲から逸脱することなく、なされることができることが理解される。したがって、他の実施態様は以下の請求項の範囲内である。
【0109】
したがって当業者は、本発明が上に特に図と共に記載されたものに限定されないということを認識する。むしろ本発明の有効範囲は、添付の請求の範囲によって規定され、かつ上記のさまざまな特徴の組合せおよび副組合せ、同じく、前述の記述を読み込むと即座に当業者に思いつくであろう、その変形例および変更の両方を含む。
【0110】
請求項において、語「備える（ｃｏｍｐｒｉｓｅ）」、および「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えた（ｃｏｍｐｒｉｓｉｎｇ）」、等のようなその変形は、記載される構成要素が含まれるが、しかし、一般に他の構成要素の除外ではないことを示す。
【符号の説明】
【0111】
１００ 多層支持構造体１０２、１０４、１０６ 機能層
１０８ 構成要素または配線
１１０、１１２、１１４、１１６ 封入誘電層
１１８ ビア
２０ コンデンサ
２２ 誘電材料
２４ 銅配線層
２６、２８、３０、３２ ビア柱
３４ ポリマーベースの封入材
３８ コンデンサ
４０ 誘電体の第２層
４２ ３層コンデンサ
２０８ フォトレジスト層
２１０ キャリア
２１２ バリア層
２１４ 銅層
２１６ 第１電極
２１８ 誘電層
２２０ 第２電極
２２２ 上部銅層
２２４ 第２のフォトレジスト層
２２６ 銅シード層
２２８ フォトレジスト層
２３０ 厚いフォトレジスト層
２３２ ビア
２３４ ポリマーベースの封入材
２４２ フォトレジスト
２４４ ビア
２４６ ポリマーベースの封入材
２４８ コンデンサ
２５０ 複合構造体
２５２ チタンシード層
２５４ 銅層
２５６、２５８ フォトレジスト
２６０、２６２ 銅
２６４ 半田マスク
２６６ ＥＮＥＰＩＧ
３４８ コンデンサ
【図1】
【図2】
【図3】
【図4】
【図5(1)】
【図5(2)】
【図5(i)】
【図5(ii)】
【図5(iv)】
【図5(v)】
【図5(vi)】
【図5(vii)】
【図5(viii)】
【図5(ix)】
【図5(x)】
【図5(xi)】
【図5(xii)】
【図5(xiii)】
【図5(xiv)】
【図5(xv)】
【図5(xvi)】
【図5(xvii)】
【図5(xviii)】
【図5(xix)】
【図5(xx)】
【図5(xxi)】
【図5(xxii)】
【図6】
【図6(xxiii)】
【図6(xxiv)】
【図6(xxv)】
【図6(xxvi)】
【図6(xxvii)】
【図6(xxviii)】
【図6(xxix)】
【図6(xxx)】
【図7】
【図8】
【図9】