特許 6307368 ＤＣ／ＤＣコンバータの制御装置及びその制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6307368

(24)【登録日】2018年3月16日

(45)【発行日】2018年4月4日

(54)【発明の名称】ＤＣ／ＤＣコンバータの制御装置及びその制御方法

(51)【国際特許分類】

   H02M 3/28 20060101AFI20180326BHJP

   H02J 1/00 20060101ALI20180326BHJP

【ＦＩ】

   H02M3/28 P

   H02M3/28 Q

   H02J1/00 306B

【請求項の数】13

【全頁数】22

(21)【出願番号】特願2014-132946(P2014-132946)

(22)【出願日】2014年6月27日

(65)【公開番号】特開2016-12970(P2016-12970A)

(43)【公開日】2016年1月21日

【審査請求日】2017年3月31日

(73)【特許権者】

【識別番号】000002037

【氏名又は名称】新電元工業株式会社

(73)【特許権者】

【識別番号】305027401

【氏名又は名称】公立大学法人首都大学東京

(74)【代理人】

【識別番号】100086807

【弁理士】

【氏名又は名称】柿本 恭成

(74)【代理人】

【識別番号】100076222

【弁理士】

【氏名又は名称】大橋 邦彦

(72)【発明者】

【氏名】周藤 龍

(72)【発明者】

【氏名】中原 康希

(72)【発明者】

【氏名】根本 健一

(72)【発明者】

【氏名】清水 敏久

【審査官】 高野 誠治

(56)【参考文献】

【文献】 特開２０１５−２０２０００（ＪＰ，Ａ）

【文献】 特開２０１３−２５１９９８（ＪＰ，Ａ）

【文献】 特開２０１４−２３０３６９（ＪＰ，Ａ）

【文献】 特開２０１１−２３４４５９（ＪＰ，Ａ）

【文献】 国際公開第２０１５／０５６５０３（ＷＯ，Ａ１）

【文献】 特開２００５−２２４０１２（ＪＰ，Ａ）

【文献】 特開２０１５−１７７５５９（ＪＰ，Ａ）

【文献】 周藤龍、清水敏久，Ｙ−Δ結線による三相絶縁型双方向ＤＣ／ＤＣコンバータの軽負荷時の効率改善，電気学会論文誌Ｄ，日本，一般社団法人電気学会，２０１３年 ６月 １日，Ｖｏｌ．１３３ Ｎｏ．６ ２０１３，５９５頁−６０８頁

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ３／００ − ３／４４

Ｈ０２Ｊ １／００ − １／１６

(57)【特許請求の範囲】

【請求項1】

１次巻線及び２次巻線を有する変圧器と、
前記変圧器に対して直列に接続されたインダクタと、
１次側駆動信号によってオン／オフ動作する１次側スイッチを複数有し、前記１次側スイッチのオン／オフ動作により、入力される１次側直流電力を交流電力に変換して前記１次巻線側へ供給する１次側ブリッジ回路と、
２次側駆動信号によってオン／オフ動作する２次側スイッチを複数有し、前記２次側スイッチのオン／オフ動作により、前記２次巻線側から供給される交流電力を整流して２次側直流電力を出力する２次側ブリッジ回路と、
を備えるＤＣ／ＤＣコンバータの主回路に対して、前記１次側駆動信号及び前記２次側駆動信号を供給するＤＣ／ＤＣコンバータの制御装置であって、
前記１次側直流電力及び前記２次側直流電力を検出し、検出された１次側検出電力及び２次側検出電力と目標値とに基づき、
前記１次側駆動信号と前記２次側駆動信号との間の位相差を制御すると共に、
前記１次側検出電力と前記２次側検出電力との電力差が最小になるように前記１次側スイッチの１次側デューティと前記２次側スイッチの２次側デューティとを増減させるように構成されていることを特徴とするＤＣ／ＤＣコンバータの制御装置。

【請求項2】

前記目標値は、目標電圧値であり、
前記１次側ブリッジ回路に入力される１次側直流電圧及び１次側直流電流から前記１次側検出電力を検出すると共に、前記２次側ブリッジ回路から出力される２次側直流電圧及び２次側直流電流から前記２次側検出電力を検出し、検出された前記１次側検出電力及び前記２次側検出電力に基づき、前記主回路における電力変換損失を算出する損失算出部と、
算出された前記電力変換損失に基づき、前記１次側デューティの制御指令と前記２次側デューティの制御指令と、を生成して出力するデューティ制御部と、
前記１次側直流電圧を検出した１次側検出電圧又は前記２次側直流電圧を検出した２次側検出電圧と、前記目標電圧値と、に基づき、前記１次側直流電圧又は前記２次側直流電圧を目標電圧に追従させるための、前記１次側スイッチと前記２次側スイッチとの位相差指令を生成して出力する位相制御部と、
前記１次側デューティの制御指令と前記位相差指令とに基づいて、前記１次側スイッチの前記１次側デューティ及び位相を変調し、前記１次側スイッチへ供給するための前記１次側駆動信号を生成する１次側パルス変調器と、
前記２次側デューティの制御指令と前記位相差指令とに基づいて、前記２次側スイッチの前記２次側デューティ及び位相を変調し、前記２次側スイッチへ供給するための前記２次側駆動信号を生成する２次側パルス変調器と、
を有することを特徴とする請求項１記載のＤＣ／ＤＣコンバータの制御装置。

【請求項3】

前記デューティ制御部は、
前記１次側デューティと前記２次側デューティとをステップ状に増減させ、前記損失算出部により算出されるデューティ増減後の前記電力変換損失をデューティ増減前の前記電力変換損失と比較し、前記デューティ増減前の電力変換損失より小さい場合は、次回の前記１次側デューティ及び前記２次側デューティの制御指令として前回のデューティ制御と同じ増減方向にもう１ステップ増減させ、
前記デューティ増減後の電力変換損失が前記デューティ増減前の電力変換損失より大きい場合は、次回の前記１次側デューティ及び前記２次側デューティの制御指令として前回のデューティ制御と逆増減方向に１ステップ増減させ、
前記１次側デューティと前記２次側デューティとの増減制御を繰り返すことを特徴とする請求項２記載のＤＣ／ＤＣコンバータの制御装置。

【請求項4】

前記デューティ制御部は、
前記１次側デューティと前記２次側デューティとの和を１とし、前記１次側デューティをステップ状に増減し、前記損失算出部により算出される前記１次側デューティの増減後の前記電力変換損失を、前記１次側デューティの増減前の前記電力変換損失と比較し、前記１次側デューティの増減前の前記電力変換損失より小さい場合は、次回の前記１次側デューティ及び前記２次側デューティの制御指令として前記前回のデューティ制御と同じ増減方向にもう１ステップ増減させ、
前記１次側デューティの増減後の前記電力変換損失が、前記１次側デューティの増減前の前記電力変換損失より大きい場合は、次回の前記１次側デューティ及び前記２次側デューティの制御指令として前記前回のデューティ制御と逆増減方向に１ステップ増減させ、
前記１次側デューティの増減制御を繰り返すことを特徴とする請求項３記載のＤＣ／ＤＣコンバータの制御装置。

【請求項5】

前記変圧器、前記インダクタ、前記１次側ブリッジ回路、及び前記２次側ブリッジ回路は、
それぞれ三相の変圧器、三相のインダクタ、三相の１次側ブリッジ回路、及び三相の２次側ブリッジ回路であることを特徴とする請求項１〜４のいずれか１項記載のＤＣ／ＤＣコンバータの制御装置。

【請求項6】

前記変圧器は、Ｙ−Ｙ結線の変圧器であることを特徴とする請求項５記載のＤＣ／ＤＣコンバータの制御装置。

【請求項7】

前記変圧器は、Δ−Δ結線の変圧器であることを特徴とする請求項５記載のＤＣ／ＤＣコンバータの制御装置。

【請求項8】

前記インダクタは、外付けのインダクタ、又は前記変圧器の漏れインダクタであることを特徴とする請求項６記載のＤＣ／ＤＣコンバータの制御装置。

【請求項9】

前記インダクタは、外付けのインダクタであることを特徴とする請求項７記載のＤＣ／ＤＣコンバータの制御装置。

【請求項10】

前記三相変圧器は、
１つのコアに三相の巻線が巻かれた一体化構造をしていることを特徴とする請求項５〜９のいずれか１項記載のＤＣ／ＤＣコンバータの制御装置。

【請求項11】

前記変圧器における各相の１次側と２次側とには、直流遮断用のコンデンサがそれぞれ直列に接続されていることを特徴とする請求項１〜１０のいずれか１項記載のＤＣ／ＤＣコンバータの制御装置。

【請求項12】

前記１次側スイッチ及び前記２次側スイッチは、
半導体スイッチング素子と、
前記半導体スイッチング素子に対して逆並列に接続された外付けダイオード又は寄生ダイオードと、
前記半導体スイッチング素子に対して並列に接続された外付けコンデンサ又は寄生容量と、
をそれぞれ有することを特徴とする請求項１〜１１のいずれか１項記載のＤＣ／ＤＣコンバータの制御装置。

【請求項13】

１次巻線及び２次巻線を有する変圧器と、
前記変圧器に対して直列に接続されたインダクタと、
１次側駆動信号によってオン／オフ動作する１次側スイッチを複数有し、前記１次側スイッチのオン／オフ動作により、入力される１次側直流電力を交流電力に変換して前記１次巻線側へ供給する１次側ブリッジ回路と、
２次側駆動信号によってオン／オフ動作する２次側スイッチを複数有し、前記２次側スイッチのオン／オフ動作により、前記２次巻線側から供給される交流電力を整流して２次側直流電力を出力する２次側ブリッジ回路と、
を備えるＤＣ／ＤＣコンバータの主回路に対して、前記１次側駆動信号及び前記２次側駆動信号を供給するＤＣ／ＤＣコンバータの制御方法であって、
前記１次側直流電力及び前記２次側直流電力を検出し、検出された１次側検出電力及び２次側検出電力と目標値とに基づき、
前記１次側駆動信号と前記２次側駆動信号との間の位相差を制御すると共に、
前記１次側検出電力と前記２次側検出電力との電力差が最小になるように前記１次側スイッチの１次側デューティと前記２次側スイッチの２次側デューティとを増減させることを特徴とするＤＣ／ＤＣコンバータの制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、１次側直流電圧を２次側直流電圧に変換する直流／直流コンバータであるＤＣ／ＤＣコンバータ、例えば、三相ＤＡＢ（Dual Active Bridge）絶縁型双方向のＤＣ／ＤＣコンバータの制御装置及びその制御方法に係り、特に、ＤＣ／ＤＣコンバータの１次側直流電圧と２次側直流電圧との差が大きい場合、全ての負荷条件において最大変換効率を追従する、ＭＬＰＴ（Minimum Loss Power Tracking）制御による双方向ＤＣ／ＤＣコンバータの最適制御技術に関するものである。

【背景技術】

【0002】

従来、例えば、三相ＤＡＢ絶縁型双方向のＤＣ／ＤＣコンバータとして、特許文献１及び非特許文献１の技術が知られている。

【0003】

図２は、従来のＤＣ／ＤＣコンバータにおける主回路を示す構成図である。
このＤＣ／ＤＣコンバータの主回路１は、変圧器の漏れインダクタ（リーケージインダクタ）を利用したＹ−Ｙ結線方式の三相ＤＡＢ絶縁型双方向のＤＣ／ＤＣコンバータの主回路である。ＤＣ／ＤＣコンバータの主回路１は、１次側直流電圧Ｅ１が印加される一対の１次側端子２，３と、２次側直流電圧Ｅ２が印加される一対の２次側端子４，５と、を有している。１次側端子２，３には、電流リップル吸収用のコンデンサ６と１次側フルブリッジ部１０とが、並列に接続されている。１次側フルブリッジ部１０の３つの交流端子Ｎ１〜Ｎ３には、Ｙ−Ｙ結線の三相変圧器２０を介して、２次側フルブリッジ部３０の３つの交流端子Ｎ１１〜Ｎ１３が接続されている。２次側フルブリッジ部３０には、電流リップル吸収用のコンデンサ３７が並列に接続されている。コンデンサ３７の両電極には、２次側端子４，５が接続されている。

【0004】

１次側フルブリッジ部１０と２次側フルブリッジ部３０とは、変圧器２０を介して、左右対称になっている。１次側フルブリッジ部１０は、直列に接続された１次側スイッチ１１、交流端子Ｎ１及び１次側スイッチ１２からなる直列回路としての第１のスイッチングレグ（これは「スイッチングアーム」とも言う。）と、直列に接続された１次側スイッチ１３、交流端子Ｎ２及び１次側スイッチ１４からなる第２のスイッチングレグと、直列に接続された１次側スイッチ１５、交流端子Ｎ３及び１次側スイッチ１６からなる第３のスイッチングレグと、が並列に接続された三相フルブリッジ回路で構成されている。１次側フルブリッジ部１０の交流端子Ｎ１〜Ｎ３に接続された変圧器２０は、三相のｕ，ｖ，ｗ相の１次巻線２１ａ〜２１ｃと２次巻線２２ａ〜２２ｃとを有し、これらがＹ−Ｙ結線されている。１次巻線２１ａ〜２１ｃと２次巻線２２ａ〜２２ｃとの巻数比は、１：ｎである。

【0005】

２次巻線２２ａ〜２２ｃには、２次側フルブリッジ部３０の交流端子Ｎ１１〜Ｎ１３が接続されている。２次側フルブリッジ部３０は、直列に接続された２次側スイッチ３１、交流端子Ｎ１１及び２次側スイッチ３２からなる第４のスイッチングレグと、直列に接続された２次側スイッチ３３、交流端子Ｎ１２及び２次側スイッチ３４からなる第５のスイッチングレグと、直列に接続された２次側スイッチ３５、交流端子Ｎ１３及び２次側スイッチ３６からなる第６のスイッチングレグと、が並列に接続された三相フルブリッジ回路で構成されている。

【0006】

各スイッチ１１〜１６，３１〜３６は、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor、以下「ＩＧＢＴ」という。）や、ＭＯＳ形電界効果トランジスタ（metal-oxide-semiconductor field-effect transistor、以下「ＭＯＳＦＥＴ」という。）により構成されている。６つの１次側スイッチ１１〜１６は、図示しない制御装置から供給される６つの１次側駆動信号Ｓ１ｐ〜Ｓ６ｐによってオン／オフ動作する。６つの２次側スイッチ３１〜３６は、図示しない制御装置から供給される６つの２次側駆動信号Ｓ１ｓ〜Ｓ６ｓによってオン／オフ動作する。

【0007】

このような構成のＤＣ／ＤＣコンバータでは、各スイッチ１１〜１６，３１〜３６がソフトスイッチングを行うことで、高い効率が得られている。しかし、１次側直流電圧Ｅ１と、２次側直流電圧Ｅ２を変圧器２０の巻数比１／ｎで１次側に換算した電圧と、が等しくない場合、軽負荷の条件において、直流電圧の低い側のスイッチ（例えば、３１〜３６）は、ソフトスイッチングの条件が成立せず、損失が増加してしまう問題がある。しかも、１次側直流電圧Ｅ１と、２次側直流電圧Ｅ２を変圧器２０の巻数比１／ｎで１次側に換算した電圧と、の電圧差が大きい程、ソフトスイッチング動作しない負荷領域が拡大される。

【0008】

非特許文献１の技術では、１次側スイッチ１１〜１６のソフトスイッチング動作条件を次の（１）式で表し、２次側スイッチ３１〜３６のソフトスイッチング動作条件を次の（２）式で表している。

【0009】

【数1】

【0010】

図３は、図２のソフトスイッチング動作範囲の特性を示すグラフである。
図３の横軸は、１次側スイッチ１１〜１６と２次側スイッチ３１〜３６の位相差φ［ｄｅｇ］である。縦軸は、１次側直流電圧Ｅ１と、２次側直流電圧Ｅ２を変圧器２０の巻数比１／ｎで１次側に換算した電圧Ｅ２／ｎと、の比（これを「１次側と２次側の電圧比」という。）Ｅ２／ｎＥ１である。

【0011】

（１）式と（２）式に表した１次側スイッチ１１〜１６と２次側スイッチ３１〜３６の位相差φと、１次側と２次側の電圧比Ｅ２／ｎＥ１と、によるソフトスイッチング動作範囲の関係が、図３に示されている。

【0012】

図３において、１次側スイッチ１１〜１６の境界線４１，４２により区画された領域（Ｉ）は、１次側スイッチ１１〜１６のソフトスイッチング不可領域である。２次側スイッチ３１〜３６の境界線４３，４４により区画された領域（ＩＩ）は、２次側スイッチ３１〜３６のソフトスイッチング不可領域である。１次側スイッチ１１〜１６の境界線４１と２次側スイッチ３１〜３６の境界線４３とにより区画された領域（ＩＩＩ）と、１次側スイッチ１１〜１６の境界線４２と２次側スイッチ３１〜３６の境界線４４とにより区画された領域（ＩＶ）とは、１次側スイッチ１１〜１６と２次側スイッチ３１〜３６とのソフトスイッチング可能領域である。

【0013】

この図３に示されるように、１次と２次の電圧比Ｅ２／ｎＥ１が１から離れる程、ソフトスイッチング動作がし難くなる。又、位相差φが小さい程（即ち、軽負荷で伝送電力が小さい程）、ソフトスイッチング条件が成立し難い。

【先行技術文献】

【特許文献】

【0014】

【特許文献1】米国特許第５，０２７，２６４号明細書

【非特許文献】

【0015】

【非特許文献1】電気学会論文誌Ｄ、１３３巻６号（２０１３年）周藤龍、清水敏久「Ｙ−Δ結線による三相絶縁型双方向ＤＣ／ＤＣコンバータの軽負荷時の効率改善」ｐ．５９５―６０８

【発明の概要】

【発明が解決しようとする課題】

【0016】

しかしながら、従来のＤＣ／ＤＣコンバータでは、次のような課題があった。
特許文献１では、図２に示されたＤＣ／ＤＣコンバータの主回路１及び位相シフトによる制御方法を提案している。しかし、非特許文献１にも記載されているように、１次側と２次側の電圧比Ｅ２／ｎＥ１が１から離れる程、ソフトスイッチング動作しない条件がある。

【0017】

その改善策として、非特許文献１では、変圧器２０の結線方式をＹ−Ｙ結線からＹ−Δ結線に変更する方法を提案している。この非特許文献１の技術では、従来の制御方式を変えず、１次側と２次側の電圧比Ｅ２／ｎＥ１が０．８６〜１．１４の範囲において、全ての負荷領域でソフトスイッチング動作条件を満足するように改善されている。

【0018】

しかし、前記Ｙ−Δ結線の変圧器２０の結線方式による改善は、特許文献１の従来の制御方式であるため、制御パラメータが、１次側スイッチ１１〜１６と２次側スイッチ３１〜３６の位相差φのみであり、ソフトスイッチング動作範囲の制御ができず、前記０．８６〜１．１４のソフトスイッチング動作範囲は限界である。

【0019】

１次側直流電源Ｅ１又は２次側直流電源Ｅ２は、蓄電池やキャパシタ等の蓄電デバイスを用いることが多い。これらの蓄電デバイスに要求される充放電の電圧範囲は広く、±１４％を越えるものが多い。そのため、ＤＣ／ＤＣコンバータの１次側と２次側の電圧比Ｅ２／ｎＥ１において、前記の０．８６〜１．１４のソフトスイッチング動作範囲に対し、蓄電デバイスの電圧変動範囲を全てカバーするのは難しい。効率改善のため、広い直流電圧範囲に対してソフトスイッチング動作の改善及び最適な制御が課題となる。

【課題を解決するための手段】

【0020】

本発明のＤＣ／ＤＣコンバータの制御装置及びその制御方法は、１次巻線及び２次巻線を有する変圧器と、前記変圧器に対して直列に接続されたインダクタと、１次側駆動信号によってオン／オフ動作する１次側スイッチを複数有し、前記１次側スイッチのオン／オフ動作により、入力される１次側直流電力を交流電力に変換して前記１次巻線側へ供給する１次側ブリッジ回路と、２次側駆動信号によってオン／オフ動作する２次側スイッチを複数有し、前記２次側スイッチのオン／オフ動作により、前記２次巻線側から供給される交流電力を整流して２次側直流電力を出力する２次側ブリッジ回路と、を備えるＤＣ／ＤＣコンバータの主回路に対して、前記１次側駆動信号及び前記２次側駆動信号を供給する装置及びその方法である。

【0021】

そして、本発明の制御装置及びその制御方法は、前記１次側直流電力及び前記２次側直流電力を検出し、検出された１次側検出電力及び２次側検出電力と目標値とに基づき、前記１次側駆動信号と前記２次側駆動信号との間の位相差を制御すると共に、前記１次側検出電力と前記２次側検出電力との電力差が最小になるように前記１次側スイッチの１次側デューティと前記２次側スイッチの２次側デューティとを増減させることを特徴とする。

【発明の効果】

【0022】

本発明のＤＣ／ＤＣコンバータの制御装置及びその制御方法によれば、電力変換の最小損失を追従するためのデューティにより、ソフトスイッチング動作条件を満足しつつ、無効電力増加による損失の増加を抑制することを可能にしている。そのため、１次側直流電圧と２次側直流電圧との電圧差が大きい場合や、軽負荷時にも、ソフトスイッチング動作範囲が広がり、更に、ソフトスイッチング動作の臨界点を追従し、最大変換効率を得ることが可能になる。

【図面の簡単な説明】

【0023】

【図1】図１は本発明の実施例１におけるＤＣ／ＤＣコンバータを示す構成図である。

【図2】図２は従来のＤＣ／ＤＣコンバータにおける主回路を示す構成図である。

【図3】図３は図２のソフトスイッチング動作範囲の特性を示すグラフである。

【図4】図４は図１のＤＣ／ＤＣコンバータにおけるソフトスイッチング動作を説明するための図である。

【図5】図５は図４におけるローサイドのスイッチのターンオフから、ハイサイドのスイッチのターンオンの間の動作波形を示す図である。

【図6】図６は図１のＤＣ／ＤＣコンバータの動作例を示す波形図である。

【図7】図７は図１のソフトスイッチングの条件を満足するソフトスイッチング動作範囲を示す図である。

【図8】図８は図１のソフトスイッチング動作範囲の例を示す図である。

【図9】図９は図１中の１次側スイッチにおける損失分析の例を示す図である。

【図10】図１０は図１中の制御装置による最小損失追従制御を示すフローチャートである。

【図11】図１１は１次側デューティがδ_ｐ＞０．５の領域において電力変換の最小損失点の追従制御の概念を示す図である。

【図12】図１２は本発明の実施例２におけるＤＣ／ＤＣコンバータを示す構成図である。

【図13】図１３は本発明の実施例３におけるＤＣ／ＤＣコンバータを示す構成図である。

【図14】図１４は本発明の実施例４におけるＤＣ／ＤＣコンバータの主回路を示す構成図である。

【発明を実施するための形態】

【0024】

本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。

【実施例1】

【0025】

（実施例１の構成）
図１（ａ）〜（ｃ）は、本発明の実施例１におけるＤＣ／ＤＣコンバータを示す構成図であり、同図（ａ）はＤＣ／ＤＣコンバータの全体の構成図、及び、同図（ｂ）、（ｃ）は同図（ａ）中のスイッチの構成図である。

【0026】

本実施例１のＤＣ／ＤＣコンバータは、例えば、Ｙ−Ｙ結線の変圧器と外付けのインダクタを用いた三相絶縁型双方向のＤＣ／ＤＣコンバータである。このＤＣ／ＤＣコンバータは、双方向変換回路である主回路５０と、この主回路５０の１次側の電圧及び電流を検出する１次側検出部５５と、主回路５０の２次側の電圧及び電流を検出する２次側検出部９８と、主回路５０の２次側直流電力（例えば、２次側直流電圧Ｅ２）を目標電力（例えば、２次側目標電圧）に追従制御するための制御装置１００と、を備えている。

【0027】

主回路５０は、１次側と２次側の間の電気的絶縁を確保しつつ、双方向に電力を転送するものであり、１次側直流電圧Ｅ１及び１次側直流電流Ｉ１が供給される一対の１次側端子５１，５２と、２次側直流電圧Ｅ２及び２次側直流電流Ｉ２が供給される一対の２次側端子５３，５４と、を有している。１次側端子５１，５２と２次側端子５３，５４との間には、１次側検出部５５と、電流リップル吸収用の１次側電源フィルタ（例えば、コンデンサ）５６と、１次側ブリッジ回路としての１次側フルブリッジ部６０と、外付けのインダクタ部８０と、Ｙ−Ｙ結線された三相変圧器７０と、２次側ブリッジ回路としての２次側フルブリッジ部９０と、電流リップル吸収用の２次側電源フィルタ（例えば、コンデンサ）９７と、２次側検出部９８と、が縦続接続されている。１次側フルブリッジ部６０と２次側フルブリッジ部９０とは、変圧器７０及びインダクタ部８０を中心にして左右対称構成になっている。

【0028】

１次側端子５１，５２には、１次側検出部５５を介して、コンデンサ５６と１次側フルブリッジ部６０とが並列に接続されている。１次側検出部５５は、１次側端子５１，５２間の１次側直流電圧Ｅ１を検出して１次側検出電圧ｅ１を出力するための分圧抵抗等の電圧検出部５５ａと、１次側端子５２に流れる１次側直流電流Ｉ１を検出して１次側検出電流ｉ１を出力するためのシャント抵抗等の電流検出部５５ｂと、を有している。

【0029】

１次側フルブリッジ部６０は、直列に接続された１次側スイッチ６１、交流端子Ｎ２１及び１次側スイッチ６２からなる第１のスイッチングレグと、直列に接続された１次側スイッチ６３、交流端子Ｎ２２及び１次側スイッチ６４からなる第２のスイッチングレグと、直列に接続された１次側スイッチ６５、交流端子Ｎ２３及び１次側スイッチ６６からなる第３のスイッチングレグと、が並列接続された三相フルブリッジ回路で構成されている。第１〜第３のスイッチングレグの３つの交流端子Ｎ２１〜Ｎ２３には、インダクタ部８０を介して、変圧器７０が接続されている。インダクタ部８０は、一端が交流端子Ｎ２１に接続されたインダクタ８１と、一端が交流端子Ｎ２２に接続されたインダクタ８２と、一端が交流端子Ｎ２３に接続されたインダクタ８３と、により構成されている。３つのインダクタ８１〜８３の他端には、変圧器７０が接続されている。

【0030】

変圧器７０は、ｕ相の１次巻線７１ａ、ｖ相の１次巻線７１ｂ、ｗ相の１次巻線７１ｃ、ｕ相の２次巻線７２ａ、ｖ相の２次巻線７２ｂ、及びｗ相の２次巻線７２ｃを有し、これらの巻線がＹ−Ｙ結線されている。本実施例１では、変圧器７０の構造は限定されないが、例えば、小容量のＤＣ／ＤＣコンバータでは、１つのコアに三相の巻線が巻かれた一体化構造の変圧器を使用できる。又、大容量のＤＣ／ＤＣコンバータでは、変圧器のコアサイズが大型化するので、３つの変圧器を使用することが望ましい。３つの２次巻線７２ａ，７２ｂ，７２ｃには、２次側フルブリッジ部９０の３つの交流端子Ｎ３１〜Ｎ３３が接続されている。

【0031】

２次側フルブリッジ部９０は、直列に接続された２次側スイッチ９１、交流端子Ｎ３１及び２次側スイッチ９２からなる第４のスイッチングレグと、直列に接続された２次側スイッチ９３、交流端子Ｎ３２及び２次側端子９４からなる第５のスイッチングレグと、直列に接続された２次側スイッチ９５、交流端子Ｎ３３及び２次側端子９６からなる第６のスイッチングレグと、が並列接続された三相フルブリッジ回路で構成されている。この２次側フルブリッジ部９０には、並列に接続されたコンデンサ９７と２次側検出部９８とを介して、２次側端子５３，５４が接続されている。２次側検出部９８は、２次側端子５３，５４間の２次側直流電圧Ｅ２を検出して２次側検出電圧ｅ２を出力するための分圧抵抗等の電圧検出部９８ａと、２次側端子５４に流れる２次側直流電流Ｉ２を検出して２次側検出電流ｉ２を出力するためのシャント抵抗等の電流検出部９８ｂと、を有している。

【0032】

１次側フルブリッジ部６０内の６つの１次側スイッチ６１〜６６は、制御装置１００から供給される６つの１次側駆動信号Ｓ１ｐ〜Ｓ６ｐによってそれぞれオン／オフ動作する。２次側フルブリッジ部９０内の６つの２次側スイッチ９１〜９６は、制御装置１００から供給される６つの２次側駆動信号Ｓ１ｓ〜Ｓ６ｓによってそれぞれオン／オフ動作する。

【0033】

各スイッチ６１〜６６，９１〜９６は、例えば、図１（ｂ）に示すように、半導体スイッチング素子としてのＭＯＳＦＥＴ６１ａと、このＭＯＳＦＥＴ６１ａのドレイン及びソースに対して逆並列に接続されたダイオード６１ｂと、ＭＯＳＦＥＴ６１ａのドレイン及びソースに対して並列に接続された外付けのコンデンサ６１ｃと、により構成されている。ダイオード６１ｂは、外付けの還流ダイオード（フリーホイールダイオード）又はＭＯＳＦＥＴ６１ａの寄生ダイオードにより構成されている。コンデンサ６１ｃは、ＭＯＳＦＥＴ６１ａの寄生容量で構成しても良い。

【0034】

又、各スイッチ６１〜６６，９１〜９６は、例えば、図１（ｃ）に示すように、半導体スイッチング素子としてのＩＧＢＴ６１ｄと、このＩＧＢＴ６１ｄのコレクタ及びエミッタに対して逆並列に接続されたダイオード６１ｅと、ＩＧＢＴ６１ｄのコレクタ及びエミッタに対して並列に接続された外付けのコンデンサ６１ｆと、により構成されている。ダイオード６１ｅは、外付けのフリーホイールダイオードにより構成されている。コンデンサ６１ｆは、ＩＧＢＴ６１ｄの寄生容量で構成しても良い。

【0035】

なお、インダクタ部８０内の各インダクタ８１〜８３は、Ｙ−Ｙ結線された変圧器７０と直列に接続されている。そのため、各インダクタ８１〜８３は、変圧器７０の２次側に接続しても良い。又は、各インダクタ８１〜８３を２分割し、それぞれ変圧器７０の１次側と２次側に直列に接続しても良い。変圧器７０の各ｕ相、ｖ相、ｗ相の巻数比は同じであり、１次巻線７１ａ〜７１ｃと２次巻線７２ａ〜７２ｃとの巻数比は、例えば、１：ｎである。

【0036】

制御装置１００は、中央処理装置（ＣＰＵ）等で構成され、損失算出部１０１と、この損失算出部１０１の出力側に接続されたデューティ制御部１０２と、位相制御部１０３と、を有している。ディーティ制御部１０２と位相制御部１０３との出力側には、１次側パルス変調器１０４と２次側パルス変調器１０５とが接続されている。

【0037】

損失算出部１０１は、１次側検出部５５内の電圧検出部５５ａにより検出された１次側検出電圧ｅ１と、電流検出部５５ｂにより検出された１次側検出電流ｉ１と、２次側検出部９８内の電圧検出部９８ａにより検出された２次側検出電圧ｅ２と、電流検出部９８ｂにより検出された２次側検出電流ｉ２と、を入力し、主回路５０における電力変換損失Ｐｌｏｓｓを算出する機能を有している。この損失算出部１０１は、入力された１次側検出電圧ｅ１と１次側検出電流ｉ１とを乗算して１次側検出電力ｗ１を求める乗算器１０１ａと、入力された２次側検出電圧ｅ２と２次側検出電流ｉ２とを乗算して２次側検出電力ｗ２を求める乗算器１０１ｂと、を有し、これらの２つの乗算器１０１ａ，１０１ｂの出力側に、演算器１０１ｃが接続されている。演算器１０１ｃは、求められた１次側検出電力ｗ１と２次側検出電力ｗ２とを演算し、主回路５０の１次側と２次側間の電力変換損失Ｐｌｏｓｓを算出し、この電力変換損失Ｐｌｏｓｓをデューティ制御部１０２へ出力する機能を有している。

【0038】

デューティ制御部１０２は、入力された電力変換損失Ｐｌｏｓｓに基づき、１次側スイッチ６１〜６６における１次側デューティδｐの制御指令と、２次側スイッチ９１〜９６における２次側デューティδｓ（例えば、１−δｐ）の制御指令と、を生成して１次側パルス変調器１０４及び２次側パルス変調器１０５へ出力する機能を有している。

【0039】

位相制御部１０３は、検出された２次側検出電圧ｅ２と、電力転送する目標電力（例えば、２次側目標電圧）に対応する２次側目標電圧値ｅ２ｒｅｆと、を入力し、２次側直流電圧Ｅ２を２次側目標電圧に追従させるための、１次側スイッチ６１〜６６と２次側スイッチ９１〜９６との位相差φの指令を生成して、１次側パルス変調器１０４及び２次側パルス変調器１０５へ出力する機能を有している。

【0040】

１次側パルス変調器１０４は、入力された１次側デューティδｐの制御指令と位相差φの指令とに基づいて、１次側スイッチ６１〜６６の１次側デューティδｐ及び位相を変調し、１次側スイッチ６１〜６６へ供給するための１次側駆動信号Ｓ１ｐ〜Ｓ６ｐを生成する機能を有している。例えば、第１〜第３のスイッチングレグのハイサイドのスイッチ６１，６３，６５とローサイドのスイッチ６２，６４，６６との信号を反転させ、それぞれのスイッチングレグの駆動信号Ｓ１ｐ〜Ｓ６ｐは、２π／３の位相差を設け、１次側デューティを同じδｐとしている。

【0041】

２次側パルス変調器１０５は、入力された２次側デューティ１−δｐの制御指令と位相差φの指令とに基づいて、２次側スイッチ９１〜９６の２次側デューティδｓ（＝１−δｐ）及び位相を変調し、２次側スイッチ９１〜９６へ供給するための２次側駆動信号Ｓ１ｓ〜Ｓ６ｓを生成する機能を有している。例えば、第４〜第６のスイッチングレグのハイサイドのスイッチ９１，９３，９５とローサイドのスイッチ９２，９４，９６との信号を反転させ、それぞれのスイッチングレグの駆動信号Ｓ１ｓ〜Ｓ１ｓは、２π／３の位相差を設け、２次側デューティを同じ１−δｐとしている。

【0042】

（実施例１のソフトスイッチング動作）
図１のＤＣ／ＤＣコンバータにおけるソフトスイッチング動作のメカニズムを説明する。

【0043】

１次側検出部５５内の電圧検出部５５ａにより検出された１次側検出電圧ｅ１と、電流検出部５５ｂにより検出された１次側検出電流ｉ１と、２次側検出部９８内の電圧検出部９８ａにより検出された２次側検出電圧ｅ２と、電流検出部９８ｂにより検出された２次側検出電流ｉ２と、２次側目標電圧値ｅ２ｒｅｆと、が制御装置１００に入力される。

【0044】

制御装置１００内の損失算出部１０１において、乗算器１０１ａは、入力された１次側検出電圧ｅ１と１次側検出電流ｉ１とを乗算して１次側検出電力ｗ１を算出し、演算器１０１ｃに与える。乗算器１０１ｂは、入力された２次側検出電圧ｅ２と２次側検出電流ｉ２とを乗算して２次側検出電力ｗ２を算出し、演算器１０１ｃに与える。演算器１０１ｃは、与えられた１次側検出電力ｗ１と２次側検出電力ｗ２とを演算し、主回路５０における１次側と２次側間の電力変換損失Ｐｌｏｓｓを算出し、この電力変換損失Ｐｌｏｓｓをデューティ制御部１０２へ出力する。

【0045】

デューティ制御部１０２は、入力された電力変換損失Ｐｌｏｓｓに基づき、１次側と２次側の電圧比Ｅ２／ｎＥ１の大小に応じて、１次側スイッチ６１〜６６の１次側デューティδｐ及び２次側スイッチ９１〜９６の２次側デューティδｓの指令を生成し、その１次側デューティδｐの指令を１次側パルス変調器１０３へ与えると共に、２次側デューティδｓの指令を２次側パルス変調器１０５へ与える。位相制御部１０３は、入力された２次側検出電圧ｅ２及び２次側目標電圧値ｅ２ｒｅｆに基づき、１次側スイッチ６１〜６６と２次側スイッチ９１〜９６との位相差φの指令を生成し、この指令を１次側パルス変調器１０４及び２次側パルス変調器１０５へ与える。

【0046】

１次側パルス変調器１０４は、入力された１次側デューティδｐの指令と位相差φの指令とに基づき、１次側デューティδｐを有する１次側駆動信号Ｓ１ｐ〜Ｓ６ｐを生成し、この１次側駆動信号Ｓ１ｐ〜Ｓ６ｐによって１次側スイッチ６１〜６６をオン／オフ動作させる。更に、２次側パルス変調器１０５は、入力された位相差φの指令と２次側デューティδｓの指令とに基づき、それぞれ２π／３の位相差を有する２次側駆動信号Ｓ１ｓ〜Ｓ６ｓを生成し、この２次側駆動信号Ｓ１ｓ〜Ｓ６ｓによって２次側スイッチ９１〜９６をオン／オフ動作させる。

【0047】

反転したパルスの駆動信号Ｓ１ｐ〜Ｓ６ｐ，Ｓ１ｓ〜Ｓ６ｓにより、第１〜第６のスイッチングレグを構成するハイサイドのスイッチ６１，６３，６５，９１，９３，９５と、ローサイドのスイッチ６２，６４，６６，９２，９４，９６と、が駆動されると、スイッチングレグの交流端子Ｎ２１〜Ｎ２３，Ｎ３１〜Ｎ３３に、その駆動信号Ｓ１ｐ〜Ｓ６ｐ，Ｓ１ｓ〜Ｓ６ｓに同期した矩形波が出力される。

【0048】

主回路５０において、インダクタ８１〜８３の遅れ電流により、例えば、スイッチ６１〜６６がターンオンする前のデッドタイム中に、スイッチ６１〜６６内の半導体スイッチング素子に逆方向の電流が流れ、このスイッチ６１〜６６内の半導体スイッチング素子に対して並列に接続されたコンデンサ又は寄生容量を放電させる。この放電により、スイッチ６１〜６６内の半導体スイッチング素子の電圧がゼロになってから、スイッチ６１〜６６内の半導体スイッチング素子に対して逆並列に接続されたダイオードが導通する。その後のスイッチ６１〜６６内の半導体スイッチング素子のターンオン時にスイッチ電圧がゼロであるため、ゼロ・ボルト・スイッチング（以下「ＺＶＳ」という。）動作になる。又、例えば、フルブリッジ部６０の出力電流のゼロクロスは、ＺＶＳ後に発生するため、スイッチングレグの交流端子Ｎ２１〜Ｎ２３における電流と電圧の波形は、正弦波状でなくても電流が電圧よりも遅れる。

【0049】

図４は、図１のＤＣ／ＤＣコンバータにおけるソフトスイッチング動作を説明するための図である。この図４には、１スイッチングレグ分のハイサイドのスイッチ６１のターンオン時と、ローサイドのスイッチ６２のターンオフ時の動作が示されている。更に、図５は、図４におけるローサイドのスイッチ６２のターンオフから、ハイサイドのスイッチ６１のターンオンの間の動作波形を示す図である。

【0050】

１次側と２次側の各相のスイッチ６１〜６６，９１〜９６の動作は同じであるため、１スイッチングレグ分のハイサイドのスイッチ６１のターンオン時と、ローサイドのスイッチ６２のターンオフ時の動作が、代表例として図４に示されている。スイッチ６１，６２は、図１（ｂ）に示すＭＯＳＦＥＴ６１ａ，６２ａを使用している。図４中の符号６１ｂ，６２ｂはＭＯＳＦＥＴ６１ａ，６２ａのボディーダイオード、及び、符号６１ｃ，６２ｃはドレイン・ソース間の寄生容量である。

【0051】

図５の動作波形図において、横軸は期間Ｔ１〜Ｔ４の経過時間（ｔ）、縦軸は電圧及び電流である。図５の縦軸において、Ｓ１ｐ，Ｓ２ｐはＭＯＳＦＥＴ６１ａ，６２ａのゲートに印加される駆動信号の電圧、Ｉ８１はインダクタ８１を流れるインダクタ電流、Ｉ６１ａはＭＯＳＦＥＴ６１ａのドレイン・ソース間電流、Ｉ６１ｂはダイオード６１ｂに流れる電流、Ｉ６２ａはＭＯＳＦＥＴ６２ａのドレイン・ソース間電流、Ｉ６２ｂはダイオード６２ｂに流れる電流、Ｉ６１ｃは寄生容量６１ｃに流れる電流、Ｉ６２ｃは寄生容量６２ｃに流れる電流、Ｖ６１ｃは寄生容量６１ｃの両電極間の電圧、及び、Ｖ６２ｃは寄生容量６２ｃの両電極間の電圧である。図５の横軸のｔｄは、ＭＯＳＦＥＴ６１ａとＭＯＳＦＥＴ６２ａのデッドタイムである。

【0052】

図４及び図５において、期間Ｔ１にＭＯＳＦＥＴ６１ａがオフし、ＭＯＳＦＥＴ６２ａがオンしているため、インダクタ電流Ｉ８１は、短波線で示すように、ＭＯＳＦＥＴ６２ａに流れる。期間Ｔ２にＭＯＳＦＥＴ６１ａ，６２ａがオフし、長波線で示すように、ＭＯＳＦＥＴ６２ａに流れていたインダクタ電流Ｉ８１は、継続してスイッチングレグの交流端子Ｎ２１に向かって流れ、それぞれインダクタ電流Ｉ８１の１／２の電流で寄生容量６２ｃを充電し、寄生容量６１ｃを放電させる。寄生容量６１ｃの電圧Ｖ６１ｃがゼロまで放電完了と同時に、寄生容量６２ｃの電圧Ｖ６２ｃは、１次側直流電圧Ｅ１まで充電され、一点鎖線で示すように、期間Ｔ３にボディーダイオード６１ｂが導通する。実線で示すように、期間Ｔ４にＭＯＳＦＥＴ６１ａがターンオンし、インダクタ電流Ｉ８１がＭＯＳＦＥＴ６１ａ又はボディーダイオード６１ｂに流れる。

【0053】

ＭＯＳＦＥＴ６１ａは、ターンオン時にドレイン・ソース間の電圧Ｖ６１ｃがゼロになっていたため、ＭＯＳＦＥＴ６１ａのターンオン時はＺＶＳ動作をする。一方で、ＭＯＳＦＥＴ６２ａがターンオフの瞬間に電圧がゼロであり、長波線で示すように、ＭＯＳＦＥＴ６２ａに流れていたインダクタ電流Ｉ８１が寄生容量６２ｃを充電する。ＭＯＳＦＥＴ６２ａのドレイン・ソース間電圧Ｖ６２ｃが緩やかに上昇し、寄生容量６２ｃに電荷を蓄積するため、スイッチング損失は殆ど発生しない。寄生容量６２ｃに蓄積された電荷は、ＭＯＳＦＥＴ６２ａの次のターンオンする前のデッドタイムｔｄ中に、ＭＯＳＦＥＴ６１ａのターンオン時と同じ動作で、実線で示すインダクタ電流Ｉ８１と逆方向で放出し、無駄な損失にはならない。

【0054】

インダクタ電流Ｉ８１が上下対称であるため、ＭＯＳＦＥＴ６１ａのターンオフ直前の電流の向きは、ターンオン直前の向きと逆であり、電流値が等しい。ＭＯＳＦＥＴ６１ａのターンオフからＭＯＳＦＥＴ６２ａのターンオンまでの動作は、前記のソフトスイッチング動作と同じメカニズムであり、ハイサイドのスイッチ６１とローサイドのスイッチ６２のターンオン時のソフトスイッチング動作条件は同時に満足する。

【0055】

（実施例１の最適制御動作）
図６は、図１のＤＣ／ＤＣコンバータの動作例を示す波形図である。

【0056】

この図６には、図１中の制御装置１００で生成した１次側駆動信号Ｓ１ｐ〜Ｓ６ｐ及び２次側駆動信号Ｓ１ｓ〜Ｓ６ｓにより、１次側スイッチ６１〜６６と２次側スイッチ９１〜９６を駆動した時の１次側フルブリッジ部６０内の交流端子Ｎ２１〜Ｎ２３上の三相矩形波電圧Ｖｕｐ，Ｖｖｐ，Ｖｗｐと、２次側フルブリッジ部９０内の交流端子Ｎ３１〜Ｎ３３上の三相矩形波電圧Ｖｕｓ／ｎ，Ｖｖｓ／ｎ，Ｖｗｓ／ｎと、インダクタ８１に印加された両電極間の電圧Ｖ８１と、インダクタ８１に流れるインダクタ電流Ｉ８１と、の動作波形の例が示されている。三相矩形波電圧Ｖｕｓ／ｎ，Ｖｖｓ／ｎ，Ｖｗｓ／ｎは、２次側の第４〜第６のスイッチングレグの交流端子Ｎ３１〜Ｎ３３から出力された矩形波を変圧器７０の巻数比１／ｎで１次側に換算した矩形波である。

【0057】

なお、三相対称であるため、図面を見やすくするために、図６には、第１のスイッチングレグの交流端子Ｎ２１に接続されたインダクタ８１の両端電圧Ｖ８１と電流Ｉ８１のみが示されている。

【0058】

ハイサイドの１次側スイッチ６１のターンオン時の電流はｉ８１ａ、ターンオフ時の電流はｉ８１ｃであり、ハイサイドの２次側スイッチ９１のターンオン時の電流はｉ８１ｂ、ターンオフ時の電流はｉ８１ｄである。１次側スイッチ６１のターンオン時におけるソフトスイッチングの条件はｉ８１ａ≦０、１次側スイッチ６１のターンオフ時におけるソフトスイッチングの条件はｉ８１ｃ≧０、２次側スイッチ９１のターンオン時におけるソフトスイッチングの条件はｉ８１ｂ≧０、１次側スイッチ６１のターンオフ時におけるソフトスイッチングの条件はｉ８１ｄ≦０である。

【0059】

図７は、図１のソフトスイッチングの条件を満足するハイサイドの１次側スイッチ６１，６３，６５とハイサイドの２次側スイッチ９１，９３，９５とのソフトスイッチング動作範囲を示す図である。

【0060】

図７において、符号ａは、ハイサイドの１次側スイッチ６１，６３，６５におけるソフトスイッチングのターンオン時の境界、符号ｂは、ハイサイドの１次側スイッチ６１，６３，６５におけるソフトスイッチングのターンオフ時の境界である。符号ｃは、ハイサイドの２次側スイッチ９１，９３，９５におけるソフトスイッチングのターンオン時の境界、符号ｄは、ハイサイドの２次側スイッチ９１，９３，９５におけるソフトスイッチングのターンオフ時の境界である。

【0061】

領域（１）は、ハイサイドの１次側スイッチ６１，６３，６５のターンオン、ハイサイドの１次側スイッチ６１，６３，６５のターンオフ、ハイサイドの２次側スイッチ９１，９３，９５のターンオン、及び、ハイサイドの２次側スイッチ９１，９３，９５のターンオフについて、全てソフトスイッチング可能（図７の表中の○印）な領域である。領域（２）〜（７）は、ハイサイドの１次側スイッチ６１，６３，６５及びハイサイドの２次側スイッチ９１，９３，９５におけるターンオン及びターンオフのいずれかが、ハードスイッチング（ソフトスイッチング不可、図７の表中の×印）の領域である。

【0062】

１次側と２次側の電圧比Ｅ２／ｎＥ１が１から離れる場合、１次側スイッチ６１〜６６のデューティδｐを制御することで、軽負荷時のスイッチング動作範囲が拡大される。

【0063】

図８は、図１の１次側スイッチ６１〜６６におけるデューティδｐがδｐ＝２／３の時のハイサイドの１次側スイッチ６１，６３，６５とハイサイドの２次側スイッチ９１，９３，９５のソフトスイッチング動作範囲の例を示す図であり、図７中の要素と共通の要素には共通の符号が付されている。

【0064】

本実施例１におけるＤＣ／ＤＣコンバータの制御装置１００は、１次側スイッチ６１〜６６のディーティδｐと２次側スイッチ９１〜９６のデューティδｓ（＝１−δｐ）との和を１としている。そのため、主回路５０のインダクタ８１〜８３の両電極間に印加される電圧の偶数次高調波電圧は、位相が反転され、インダクタ８１〜８３に、電圧より位相が遅れる高調波電流が流れる。この高調波電流は、基本波電圧に対して遅れているため、スイッチ６１〜６６，９１〜９６のスイッチング時における電流が正方向に流れる前に、電圧がゼロとなり、ＺＶＳ動作をする。

【0065】

但し、１次側スイッチ６１〜６６のデューティδｐと２次側スイッチ９１〜９６のデューティδｓとは、０．５から離れる程、変圧器７０とインダクタ８１〜８３とスイッチ６１〜６６，９１〜９６とに流れる無効電流が増加し、変圧器７０とインダクタ８１〜８３の銅損やスイッチ６１〜６６，９１〜９６の導通損失が増加し、ソフトスイッチング動作による効率改善の妨げになる。

【0066】

図９は、図１中の１次側スイッチ６１〜６６のデューティの変化による損失分析（即ち、スイッチング損失、導通損失、及びトータル損失の分析）の例を示す波形図である。図９の横軸は１次側デューティδｐ、及び縦軸は電力変換損失Ｐｌｏｓｓである。

【0067】

この図９には、１次側と２次側の電圧比Ｅ２／ｎＥ１と転送電力を一定とした場合の１次側スイッチ６１〜６６における１次側デューティδｐの変化による１次側スイッチ６１〜６６の導通損失１１１と、スイッチング損失１１２と、導通損失１１１及びスイッチング損失１１２を合計したトータル損失１１３と、の関係が示されている。横軸のδｐｃは、ＺＶＳ動作の臨界点における０．５からのデューティの偏差量である。Ａ１点とＡ２点は、１次側スイッチ６１〜６６又は２次側スイッチ９１〜９６のＺＶＳ動作の臨界点であり、１次側デューティδｐ＞０．５の領域又はδｐ＜０．５の領域において、電力変換損失Ｐｌｏｓｓが最小になる。

【0068】

本実施例１のＤＣ／ＤＣコンバータは、１次側と２次側の回路が対称的で、１次側スイッチ６１〜６６のデューティδｐと２次側スイッチ９１〜９６のデューティδｓ（＝１−δｐ）との和は１であり、デューティはδｐ＞０．５の領域の時とδｐ＜０．５の領域の時の動作も対称的であり、どちらかの領域で動作させても同じ効果が得られる。

【0069】

図９のＡ１点又はＡ２点に追従するための制御は、図１の制御装置１００内の損失算出部１０１とデューティ制御部１０２とによって実行される。損失算出部１０１において、１次側検出部５５及び２次側検出部９８により検出された１次側検出電圧ｅ１、１次側検出電流ｉ１、２次側検出電圧ｅ２、及び２次側検出電流ｉ２を用いて、電力変換損失Ｐｌｏｓｓを算出する。デューティ制御部１０２において、１次側スイッチ６１〜６６のデューティδｐを０．５から０．５より大きい方向、又は、０．５より小さい方向に増減させ、損失算出部１０１にて計算された電力変換損失Ｐｌｏｓｓが最小になるように、１次側デューティδｐの増減制御を繰り返す。

【0070】

図１０は、図１中の制御装置１００による最小損失追従制御を示すフローチャートである。更に、図１１は、１次側デューティがδｐ＞０．５の領域において電力変換の最小損失点の追従制御の概念を示す図である。

【0071】

図１１において、横軸は１次側デューティδｐ、縦軸は電力変換損失Ｐｌｏｓｓである。トータル損失１１３は、図９に示すように、１次側デューティがδｐ＞０．５の領域の曲線であり、１次側スイッチ６１〜６６におけるＺＶＳ動作の臨界点Ａ１に向かって、左側が右斜め下方向Ｂ１に傾斜し、右側が左斜め下方向Ｂ２に傾斜している。図１１中のΔδｐは、デューティ制御の１ステップの制御量である。

【0072】

図１０のフローチャートに従い、１次側デューティδｐの増減制御処理を説明する。
図１０のステップＳＴ１において、デューティ制御量で１ステップの制御量Δδｐを図１中の損失算出部１０１にセットし、ステップＳＴ２へ進む。ステップＳＴ２において、損失算出部１０１は、１次側検出電圧ｅ１、１次側検出電流ｉ１、２次側検出電圧ｅ２、及び２次側検出電流ｉ２に基づき、初期値の１次側と２次側間の電力変換損失Ｐｌｏｓｓ，０（＝｜ｅ１＊ｉ１−ｅ２＊ｉ２｜）を計算し、ステップＳＴ３へ進む。ステップＳＴ３において、デューティ制御部１０２は、ＭＬＰＴ制御を開始し、デューティ０．５に対して１ステップの制御量Δδｐを加算し、初期値のデューティδｐ，０（＝０．５＋Δδｐ）を求め、ステップＳＴ４へ進む。

【0073】

ステップＳＴ４において、損失算出部１０１は、１次側検出電圧ｅ１、１次側検出電流ｉ１、２次側検出電圧ｅ２、及び２次側検出電流ｉ２に基づき、今回の１次側と２次側間の電力変換損失Ｐｌｏｓｓ，ｎ（＝｜ｅ１＊ｉ１−ｅ２＊ｉ２｜）を計算し、ステップＳＴ５へ進む。ステップＳＴ５において、デューティ制御部１０２は、今回の電力変換損失Ｐｌｏｓｓ，ｎが、前回の１次側と２次側間の電力変換損失Ｐｌｏｓｓ，ｎ−１よりも小さいか否か（Ｐｌｏｓｓ，ｎ＜Ｐｌｏｓｓ，ｎ−１）を判定し、小さいときには（Ｙｅｓ）、ステップＳＴ６へ進み、大きいときには（Ｎｏ）、ステップＳＴ８へ進む。

【0074】

ステップＳＴ６において、デューティ制御部１０２は、前回、１ステップの制御量Δδｐを増加したか否かを判定し、増加しているときには（Ｙｅｓ）、ステップＳＴ７へ進み、増加していないときには（Ｎｏ）、ステップＳＴ９へ進む。ステップＳＴ７において、デューティ制御部１０２は、今回のデューティδｐ，ｎに対して１ステップの制御量Δδｐを加算し、次回のデューティδｐ，ｎ＋１（＝δｐ，ｎ＋Δδｐ）を求め、ステップＳＴ４へ戻る。

【0075】

ステップＳＴ８において、デューティ制御部１０２は、前回、１ステップの制御量Δδｐを増加したか否かを判定し、増加しているときには（Ｙｅｓ）、ステップＳＴ９へ進み、増加していないときには（Ｎｏ）、ステップＳＴ７へ進む。ステップＳＴ９において、デューティ制御部１０２は、今回のデューティδｐ，ｎから１ステップの制御量Δδｐを減算し、次回のデューティδｐ，ｎ＋１（＝δｐ，ｎ−Δδｐ）を求め、ステップＳＴ４へ戻る。

【0076】

このように、図１０の最小損失追従制御処理では、１ステップの制御量Δδｐ毎にデューティδｐを増減させ、増減前後の電力変換損失Ｐｌｏｓｓを比較し、電力変換損失Ｐｌｏｓｓが減少した場合は、デューティδｐを前回の増減方向と同じ方向に１制御ステップ増減させ、電力変換損失Ｐｌｏｓｓが増加した場合は、デューティδｐを前回の増減方向と逆の方向に１制御ステップ増減させる。

【0077】

（実施例１の効果）
本実施例１のＤＣ／ＤＣコンバータの制御装置１００及びその制御方法によれば、図７及び図８に示したように、１次側スイッチ６１〜６６のデューティδｐと２次側スイッチ９１〜９６のデューティδｓ（＝１−δｐ）とを制御することで、１次側と２次側の電圧比Ｅ２／ｎＥ１が１から離れていても、ＺＶＳ動作を成立させ、高効率に電力を伝送させることができる。更に、図１０に示した最小電力変換損失点の追従制御により、全ての動作条件において高効率化が可能になる。

【実施例2】

【0078】

（実施例２の構成）
図１２は、本発明の実施例２におけるＤＣ／ＤＣコンバータを示す構成図であり、実施例１を示す図１（ａ）中の要素と共通の要素には共通の符号が付されている。

【0079】

本実施例２のＤＣ／ＤＣコンバータは、実施例１の主回路５０とは構成の異なる主回路５０Ａと、実施例１と同様の制御装置１００と、を備えている。本実施例２の主回路５０Ａには、実施例１のＹ−Ｙ結線の三相変圧器７０に代えて、Δ−Δ結線の三相変圧器７０Ａが設けられている。即ち、実施例１の変圧器７０では、１次巻線７１ａ〜７１ｃと２次巻線７２ａ〜７２ｃとがＹ−Ｙ結線になっている。これに対して、本実施例２の変圧器７０Ａでは、１次巻線７１ａ〜７１ｃと２次巻線７２ａ〜７２ｃとがΔ−Δ結線になっている。その他の構成は、実施例１と同様である。

【0080】

（実施例２の動作）
本実施例２のＤＣ／ＤＣコンバータにおいて、２次側フルブリッジ部９０で生成した三相矩形波が変圧器７０Ａを通してインダクタ部８０に印加される電圧は、実施例１と同様である。そのため、実施例１と同等なＺＶＳ動作範囲が得られる。

【0081】

（実施例２の効果）
本実施例２のＤＣ／ＤＣコンバータによれば、実施例１に比べて、変圧器７０Ａの定格電力ｋＶＡは同じであるが、変圧器７０Ａに印加される電圧が大きく、電流が小さい。そのため、低電圧大電流の用途に対して本実施例２のＤＣ／ＤＣコンバータを使用すれば、最適な設計ができる。

【実施例3】

【0082】

（実施例３の構成）
図１３は、本発明の実施例３におけるＤＣ／ＤＣコンバータを示す構成図であり、実施例１を示す図１（ａ）中の要素と共通の要素には共通の符号が付されている。

【0083】

本実施例３のＤＣ／ＤＣコンバータは、実施例１の主回路５０とは構成の異なる主回路５０Ｂと、実施例１と同様の制御装置１００と、を備えている。実施例１の主回路５０において、外付けのインダクタ８１〜８３は、Ｙ−Ｙ結線の三相変圧器７０から独立してこの変圧器７０と直列に接続されている。これに対して、本実施例３の主回路５０Ｂでは、実施例１と同様のＹ−Ｙ結線の三相変圧器７０の外部に、インダクタを使用せず、変圧器７０の漏れインダクタを利用している。その他の構成は、実施例１と同様である。

【0084】

（実施例３の動作）
本実施例３において、Ｙ−Ｙ結線の変圧器７０の漏れインダクタは、等価的に変圧器７０に直列に接続されるため、原理的に、実施例１の動作と全く同じである。そのため、実施例１と同等なＺＶＳ動作範囲が得られる。

【0085】

（実施例３の効果）
本実施例３のＤＣ／ＤＣコンバータによれば、実施例１に比べて、変圧器７０の外部にインダクタを必要としないため、小型化、及び効率化が可能になる。

【実施例4】

【0086】

（実施例４の構成）
図１４は、本発明の実施例４におけるＤＣ／ＤＣコンバータの主回路を示す構成図であり、実施例１を示す図１（ａ）中の要素と共通の要素には共通の符号が付されている。

【0087】

本実施例４におけるＤＣ／ＤＣコンバータの主回路５０Ｃでは、実施例１の主回路５０に対して、Ｙ−Ｙ結線の三相変圧器７０における１次側と２次側とに、直流遮断用のコンデンサ１２１〜１２３，１３１〜１３３がそれぞれ直列に接続されている。その他の構成は、実施例１と同様である。

【0088】

（実施例４の動作・効果）
１次側スイッチ６１〜６６又は２次側スイッチ９１〜９６で発生した矩形波パルスは、変圧器７０とインダクタ８１〜８３に印加される。各相の矩形波パルスのデューティが同じであれば、インダクタ８１〜８３の両電極側に印加される電圧の直流成分はゼロになる。ところで、各スイッチングレグにおけるスイッチ６１〜６６，９１〜９６の制御誤差や、スイッチ６１〜６６，９１〜９６のスイッチング遅れのばらつきにより、各スイッチングレグの交流端子Ｎ２１〜Ｎ２３，Ｎ３１〜Ｎ３３から出力される矩形波パルスのデューティはからなずしも同じではなく、それぞれの直流成分が同じではない。そのため、インダクタ８１〜８３の両電極側に印加される電圧に直流成分が残り、インダクタ８１〜８３や変圧器７０は偏励磁され、飽和してしまう。

【0089】

そこで、本実施例４では、変圧器７０の１次側と２次側に直列にコンデンサ１２１〜１２３，１３１〜１３３を挿入し、直流電圧を遮断している。これにより、インダクタ８１〜８３や変圧器７０の偏励磁を防止でき、前記の問題を解決できる。

【0090】

（実施例１〜４の変形例）
本発明において、記載された実施例に対してのみ詳細に説明したが、本発明は、技術的思想の範囲で多彩な変形及び修正が可能であることは、当業者にとって明白なことであり、このような変形及び修正が特許請求の範囲に属することは当然のことである。

【0091】

本発明の変形及び修正例としては、例えば、次の（ｉ）、（ｉｉ）のようなものがある。

【0092】

（ｉ） 実施例４を示す図１４中の直流遮断用のコンデンサ１２１〜１２３，１３１〜１３３は、実施例２を示す図１２の主回路５０Ａや、実施例３を示す図１３の主回路５０Ｂに設けて良い。これにより、実施例４と同様の作用効果を奏することができる。

【0093】

（ｉｉ） 実施例１〜４では、双方向のＤＣ／ＤＣコンバータについて説明したが、本発明は、一方向のＤＣ／ＤＣコンバータにも適用できる。又、実施例１〜４では、三相用のＤＣ／ＤＣコンバータについて説明したが、本発明は、変換効率に影響する複数の制御パラメータを有する二相等の他の相のＤＣ／ＤＣコンバータの全てに適用が可能である。

【符号の説明】

【0094】

５０，５０Ａ，５０Ｂ，５０Ｃ 主回路
５５ １次側検出部
５６，９７ コンデンサ
６０ １次側フルブリッジ部
６１〜６６ １次側スイッチ
７０，７０Ａ 三相変圧器
８０ インダクタ部
８１〜８３ インダクタ
９０ ２次側フルブリッジ部
９１〜９６ ２次側スイッチ
９８ ２次側検出部
１００ 制御装置
１０１ 損失算出部
１０２ デューティ制御部
１０３ 位相制御部
１０４ １次側パルス変調器
１０５ ２次側パルス変調器
１２１〜１２３，１３１〜１３３ コンデンサ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】