特許 6319454 半導体装置および半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6319454

(24)【登録日】2018年4月13日

(45)【発行日】2018年5月9日

(54)【発明の名称】半導体装置および半導体装置の製造方法

(51)【国際特許分類】

   H01L 29/739 20060101AFI20180423BHJP

   H01L 29/78 20060101ALI20180423BHJP

   H01L 29/06 20060101ALI20180423BHJP

   H01L 21/336 20060101ALI20180423BHJP

【ＦＩ】

   H01L29/78 655B

   H01L29/78 652P

   H01L29/78 655F

   H01L29/78 652K

   H01L29/78 653C

   H01L29/78 652D

   H01L29/06 301F

   H01L29/06 301V

   H01L29/06 301G

   H01L29/06 301D

   H01L29/78 655C

   H01L29/78 658H

   H01L29/78 658E

   H01L29/78 658A

   H01L29/78 656A

   H01L29/78 652H

【請求項の数】10

【全頁数】17

(21)【出願番号】特願2016-555145(P2016-555145)

(86)(22)【出願日】2015年9月28日

(86)【国際出願番号】JP2015077376

(87)【国際公開番号】WO2016063683

(87)【国際公開日】20160428

【審査請求日】2016年10月31日

(31)【優先権主張番号】特願2014-216872(P2014-216872)

(32)【優先日】2014年10月24日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】110000877

【氏名又は名称】龍華国際特許業務法人

(72)【発明者】

【氏名】内藤 達也

(72)【発明者】

【氏名】大月 正人

【審査官】 恩田 和彦

(56)【参考文献】

【文献】 特表２００９−５２５６１０（ＪＰ，Ａ）

【文献】 特開２００６−３４４７７９（ＪＰ，Ａ）

【文献】 特開２００６−２６９７２０（ＪＰ，Ａ）

【文献】 特開２０１１−１７１５５２（ＪＰ，Ａ）

【文献】 特開２０１３−１３８１７２（ＪＰ，Ａ）

【文献】 国際公開第２０１３／１４１１８１（ＷＯ，Ａ１）

【文献】 国際公開第２０１２／１５７７７２（ＷＯ，Ａ１）

【文献】 特開２０１３−２４７２４８（ＪＰ，Ａ）

【文献】 特開２０１１−１３４８６１（ＪＰ，Ａ）

【文献】 特開２０１０−２１９２５８（ＪＰ，Ａ）

【文献】 特開２００８−０７８２８２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２９／７３９

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／０６

Ｈ０１Ｌ ２９／７８

(57)【特許請求の範囲】

【請求項1】

半導体基板と、
前記半導体基板の表面側に形成された超接合構造と、
前記半導体基板の裏面側において前記超接合構造と重なる位置に形成され、且つ、前記超接合構造の裏面側端部と接しないように形成されたフィールドストップ層と、
前記半導体基板に形成され、前記超接合構造と、前記フィールドストップ層の一部とを含む超接合型トランジスタ素子と、
前記半導体基板に形成され、前記フィールドストップ層の一部を含むＩＧＢＴ素子と
を備え、
前記超接合型トランジスタ素子は、超接合型トランジスタ領域を含み、
前記ＩＧＢＴ素子は、ＩＧＢＴ領域を含み、
前記半導体基板は、前記超接合型トランジスタ領域と前記ＩＧＢＴ領域との境界部に、半導体装置への順電圧印加時において前記超接合型トランジスタ領域のｎ型カラムのキャリア量と前記ＩＧＢＴ領域のｎ型ベース層のキャリア量との中間のキャリア量を有する領域を有する
半導体装置。

【請求項2】

前記フィールドストップ層における不純物濃度分布は、前記半導体基板の最も裏面側に最大ピークを有する
請求項１に記載の半導体装置。

【請求項3】

前記フィールドストップ層は、プロトンを不純物として有する
請求項１または２に記載の半導体装置。

【請求項4】

前記フィールドストップ層における不純物濃度分布は、前記半導体基板の裏面側から前記半導体基板の表面側に向けて徐々に減少する
請求項１に記載の半導体装置。

【請求項5】

前記フィールドストップ層は、セレンを不純物として有する
請求項１または４に記載の半導体装置。

【請求項6】

前記超接合構造と前記フィールドストップ層との深さ方向における距離が２０μｍ以下である
請求項１から５のいずれか一項に記載の半導体装置。

【請求項7】

半導体基板と、
前記半導体基板の表面側に形成された超接合構造と、
前記半導体基板の裏面側において前記超接合構造と重なる位置に形成され、且つ、前記超接合構造の裏面側端部と接しないように形成されたフィールドストップ層と、
前記半導体基板に形成され、前記超接合構造と、前記フィールドストップ層の一部とを含む超接合型トランジスタ素子と、
前記半導体基板に形成され、前記フィールドストップ層の一部を含むＩＧＢＴ素子と
を備え、
前記半導体基板は、前記フィールドストップ層よりも裏面側にドレイン層を有し、
前記半導体基板は、前記フィールドストップ層と前記ドレイン層との間に、前記フィールドストップ層および前記ドレイン層とは異なる極性を有するフローティング領域を有する
半導体装置。

【請求項8】

前記超接合型トランジスタ素子は、超接合型トランジスタ領域を含み、
前記ＩＧＢＴ素子は、ＩＧＢＴ領域を含み、
前記半導体基板は、前記超接合型トランジスタ領域と前記ＩＧＢＴ領域との境界部に、ライフタイムキラーが注入されている欠陥領域を有する
請求項１から７のいずれか一項に記載の半導体装置。

【請求項9】

半導体装置の製造方法であって、
前記半導体装置の製造方法は、
半導体基板に超接合構造を形成する工程と、
前記半導体基板の裏面側において前記超接合構造と重なる位置であり、且つ、前記超接合構造の裏面側端部と接しないように、フィールドストップ層を形成する工程と、
前記半導体基板に、前記超接合構造と前記フィールドストップ層の一部とを含む超接合型トランジスタ素子と、前記フィールドストップ層の一部を含むＩＧＢＴ素子とを形成する工程と
を備え、
前記超接合型トランジスタ素子は、超接合型トランジスタ領域を含み、
前記ＩＧＢＴ素子は、ＩＧＢＴ領域を含み、
前記半導体基板は、前記超接合型トランジスタ領域と前記ＩＧＢＴ領域との境界部に、前記半導体装置への順電圧印加時において前記超接合型トランジスタ領域のｎ型カラムのキャリア量と前記ＩＧＢＴ領域のｎ型ベース層のキャリア量との中間のキャリア量を有する領域を有する
半導体装置の製造方法。

【請求項10】

前記超接合構造を形成する工程の後に、前記半導体基板の裏面側を研磨する工程をさらに備える
請求項９に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

従来、超接合型ＭＯＳＦＥＴを有する半導体チップと、絶縁ゲートバイポーラトランジスタを有する半導体チップとを並列に接続していた（例えば、特許文献１参照）。なお、超接合（Ｓｕｐｅｒ Ｊｕｎｃｔｉｏｎ）は、以下においてＳＪと略記する。また、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）は、以下においてＩＧＢＴと略記する。また従来、ｐ＋コレクタ層を有するＳＪ‐ＭＯＳＦＥＴ構造が知られている（例えば、特許文献２参照）。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２０１４−１３０９０９号公報（米国特許出願公開第２０１４／１８４３０３号明細書）
［特許文献２］ 特開２０１３−１０２１１１号公報（米国特許出願公開第２０１３／１３４４７８号明細書）

【発明の概要】

【発明が解決しようとする課題】

【0002】

しかしながら、特許文献１では、ＳＪ‐ＭＯＳＦＥＴを有する半導体チップとＩＧＢＴを有する半導体チップとを配線により接続してモジュール化する。それゆえ、ＳＪ‐ＭＯＳＦＥＴおよびＩＧＢＴを１つの半導体チップに形成する場合と比較して、モジュールを小型化することができない。また、特許文献２では、プロトンを有する空乏層緩和領域の上側縁がｐ型カラム層の底面とほぼ一致するように設けられる（図１、段落００５５および段落００５６）。これにより、ドナー化したプロトンとｎ−型ベース層とが接触するので、ｎ−型ベース層のキャリアである電子がｐ型カラム層のキャリアである正孔よりも多くなり、キャリアのバランスが崩れる。従って、ｎ−型ベース層とｐ型カラム層とにより空乏層が形成されにくい。

【課題を解決するための手段】

【0003】

本発明の第１の態様においては、半導体基板と、超接合構造と、フィールドストップ層とを備える半導体装置を提供する。超接合構造は、半導体基板の表面側に形成されてよい。フィールドストップ層は、半導体基板の裏面側において超接合構造と重なる位置に形成され、且つ、超接合構造の裏面側端部と接しないように形成されてよい。

【0004】

フィールドストップ層における不純物濃度分布は、半導体基板の最も裏面側に最大ピークを有してよい。フィールドストップ層は、プロトンを不純物として有してよい。

【0005】

フィールドストップ層における不純物濃度分布は、半導体基板の裏面側から半導体基板の表面側に向けて徐々に減少してよい。フィールドストップ層は、セレンを不純物として有してよい。

【0006】

超接合構造とフィールドストップ層との深さ方向における距離は、２０μｍ以下であってよい。半導体装置は、超接合型トランジスタ素子と、ＩＧＢＴ素子とを有してよい。超接合型トランジスタ素子は、半導体基板に形成されてよい。超接合型トランジスタ素子は、超接合構造と、フィールドストップ層の一部とを含んでよい。ＩＧＢＴ素子は、半導体基板に形成されてよい。ＩＧＢＴ素子は、フィールドストップ層の一部を含んでよい。

【0007】

半導体基板は、フィールドストップ層よりも裏面側にドレイン層を有してよい。半導体基板は、フィールドストップ層とドレイン層との間に、フローティング領域を有してよい。フローティング領域は、フィールドストップ層およびドレイン層とは異なる極性を有してよい。

【0008】

本発明の第２の態様においては、半導体基板に超接合構造を形成する工程と、フィールドストップ層を形成する工程と、を備える半導体装置の製造方法を提供する。フィールドストップ層を形成する工程においては、半導体基板の裏面側において超接合構造と重なる位置であり、且つ、超接合構造の裏面側端部と接しないように、フィールドストップ層を形成してよい。また、半導体装置の製造方法は、超接合構造を形成する工程の後に、半導体基板の裏面側を研磨する工程をさらに備えてよい。

【0009】

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

【図面の簡単な説明】

【0010】

【図1】半導体装置２００を半導体基板１００の表面側から見た平面図である。

【図2】半導体装置２００のＳ１−Ｓ２断面図である。

【図3】（ａ）ＳＪ‐ＭＯＳＦＥＴ部１０のＡ１‐Ａ２における不純物濃度、および、（ｂ）ＩＧＢＴ部２０のＢ１‐Ｂ２における不純物濃度を示す図である。

【図4】（ａ）ＳＪ‐ＭＯＳＦＥＴ部１０のＡ１‐Ａ２における不純物濃度、および、（ｂ）ＩＧＢＴ部２０のＢ１‐Ｂ２における不純物濃度の他の例を示す図である。

【図5】（ａ）エピタキシャル層１２０の形成工程、（ｂ）不純物をドープしたエピタキシャル層１２２を多段形成する工程、ならびに、（ｃ）エピタキシャル層１２４を形成する工程を示す図である。

【図6】（ｄ）表面構造形成工程および裏面研磨工程、（ｅ）ＦＳ層７２形成工程、ならびに、（ｆ）裏面構造形成工程を示す図である。

【図7】ＳＪ‐ＭＯＳＦＥＴ部１０の変形例である半導体装置２１０の断面図である。

【発明を実施するための形態】

【0011】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

【0012】

図１は、半導体装置２００を半導体基板１００の表面側から見た平面図である。半導体装置２００は、半導体基板１００を備える。半導体基板１００には、ＳＪ‐ＭＯＳＦＥＴ部１０およびＩＧＢＴ部２０が設けられる。半導体基板１００には、ＳＪ‐ＭＯＳＦＥＴ部１０およびＩＧＢＴ部２０をｘ‐ｙ平面において囲むように耐圧構造部３０が設けられる。

【0013】

本明細書において、ｘ方向はｙ方向に垂直な方向である。ｚ方向は、ｘ方向およびｙ方向により規定される平面に垂直な方向である。ｚ方向は、必ずしも重力の方向と平行でなくてよい。半導体基板１００のｘ方向およびｙ方向の長さは、そのｚ方向の長さよりも十分に大きい。本明細書においては便宜的に、半導体基板１００の＋ｚ側の面を表面と称し、その反対側の面を裏面と称する。ｘ‐ｙ平面は半導体基板１００の表面および裏面に平行な面である。

【0014】

本例の半導体装置２００は、それぞれｘ方向よりもｙ方向が長いＳＪ‐ＭＯＳＦＥＴ部１０およびＩＧＢＴ部２０を有する。つまり、ＳＪ‐ＭＯＳＦＥＴ部１０およびＩＧＢＴ部２０は、ｙ方向に長いストライプ形状を有する。半導体装置２００は、ＳＪ‐ＭＯＳＦＥＴ部１０とＩＧＢＴ部２０との間に境界部１２を有する。

【0015】

半導体装置２００は、ｘ方向の端部にＳＪ‐ＭＯＳＦＥＴ部１０を有する。半導体装置２００はｘ方向に沿って、ＳＪ‐ＭＯＳＦＥＴ部１０とＩＧＢＴ部２０との繰り返し構造を有する。また半導体装置２００は、ｘ方向の反対側の端部に、ＳＪ‐ＭＯＳＦＥＴ部１０を有する。つまり、半導体装置２００は、ｘ方向の両端部にはＳＪ‐ＭＯＳＦＥＴ部１０を有する。

【0016】

半導体装置２００は、半導体基板１００の表面に垂直なｘ‐ｚ面で半導体装置２００を切断した断面において、ＳＪ‐ＭＯＳＦＥＴ部１０が挟む領域に、ＩＧＢＴ部２０を有する。なお、ＳＪ‐ＭＯＳＦＥＴ部１０が挟む領域とは、２つのＳＪ‐ＭＯＳＦＥＴ部１０によりｘ方向の両側が挟まれたＩＧＢＴ部２０が設けられる領域を意味する。

【0017】

ＳＪ‐ＭＯＳＦＥＴ部１０は、１以上の超接合型トランジスタ領域を有する。また、ＩＧＢＴ部２０は、１以上のＩＧＢＴ領域を有する。ただし、ＳＪ‐ＭＯＳＦＥＴ部１０は、超接合型トランジスタ領域のみを有しＩＧＢＴ領域は有しない。また、ＩＧＢＴ部２０は、ＩＧＢＴ領域のみを有し超接合型トランジスタ領域は有しない。

【0018】

本明細書において、超接合型トランジスタ領域は、超接合型トランジスタを構成する最小単位の領域を意味する。また、ＩＧＢＴ領域は、ＩＧＢＴを構成する最小単位の領域を意味する。ＩＧＢＴ領域の耐圧は、超接合型トランジスタ領域の耐圧より高い。例えば、ＩＧＢＴ領域の耐圧は約７００Ｖであり、超接合型トランジスタ領域の耐圧は約６５０Ｖである。なお、超接合型トランジスタ領域およびＩＧＢＴ領域の詳細な構成については次図の説明において述べる。

【0019】

本明細書において、２以上の超接合型トランジスタ領域を有する超接合型トランジスタ領域の群をＳＪ‐ＭＯＳＦＥＴ部１０とする。また、１つの半導体基板１００における複数のＳＪ‐ＭＯＳＦＥＴ部１０をまとめてＳＪ‐ＭＯＳＦＥＴ素子１１と称する。同様に、２以上のＩＧＢＴ領域を有するＩＧＢＴ領域の群をＩＧＢＴ部２０とする。また、１つの半導体基板１００における複数のＩＧＢＴ部２０をまとめてＩＧＢＴ素子２１と称する。

【0020】

本例の半導体装置２００は、ｘ方向に沿ってＳＪ‐ＭＯＳＦＥＴ部１０とＩＧＢＴ部２０とを繰り返し有するので、超接合型トランジスタ領域とＩＧＢＴ領域とはそれぞれ、半導体基板１００の異なる場所に設けられる。具体的には、１以上のＩＧＢＴ領域は、２以上の超接合型トランジスタ領域が挟む領域に設けられる。また、半導体基板１００のｘ方向の両端部にはＳＪ‐ＭＯＳＦＥＴ部１０が設けられる。

【0021】

半導体装置２００の電源をオンにして、超接合型トランジスタ領域のドレイン‐ソース間電圧（Ｖ_ＤＳ）およびＩＧＢＴ領域のコレクタ‐エミッタ間電圧（Ｖ_ＣＥ）を徐々に上昇させると、所定の電圧値を境にして、ＩＧＢＴ領域を流れる電流（Ｉ_ＣＥ）が超接合型トランジスタ領域を流れる電流（Ｉ_ＤＳ）よりも多くなる。超接合型トランジスタ領域およびＩＧＢＴ領域への負荷は、電流（Ｉ_ＣＥまたはＩ_ＤＳ）と電圧（Ｖ_ＤＳまたはＶ_ＣＥ）との積で決まる。それゆえ、当該所定の電圧値よりも高い電圧をかける場合、超接合型トランジスタ領域の負荷はＩＧＢＴ領域の負荷よりも小さくなる。

【0022】

半導体装置２００の電源をオフすると超接合型トランジスタ領域およびＩＧＢＴ領域は逆バイアス状態となる。逆バイアス時において、オン状態での負荷が小さい方が破壊耐量は高くなる。所定の電圧値よりも高い電圧をかけたオン状態では、超接合型トランジスタ領域の負荷はＩＧＢＴ領域の負荷よりも小さい。それゆえ、逆バイアス時において、超接合型トランジスタ領域の破壊耐量はＩＧＢＴ領域の破壊耐量よりも高い。

【0023】

半導体基板１００において、超接合型トランジスタ領域とＩＧＢＴ領域とは電気的に並列に接続されている。超接合型トランジスタ領域は、逆回復時にダイオードとして機能する。超接合型トランジスタ領域が少な過ぎると、半導体装置２００は逆回復時にハードリカバリー特性となる。そこで、ある程度のソフトリカバリー特性を得るべく、一定数の超接合型トランジスタ領域が必要となる。また、超接合型トランジスタ領域の数がＩＧＢＴ領域の数よりも多すぎると、半導体装置２００においてＩＧＢＴの特性が失われる。それゆえ、両者のバランスが求められる。

【0024】

半導体装置２００は、超接合型トランジスタ領域が挟む領域に、２以上のＩＧＢＴ領域を有するＩＧＢＴ部２０を有する。例えば、ＳＪ‐ＭＯＳＦＥＴ部１０とＩＧＢＴ部２０とにおいて、２つの超接合型トランジスタ領域と２つのＩＧＢＴ領域とをそれぞれ設ける。なお、ＩＧＢＴ部２０におけるＩＧＢＴ領域の数とＳＪ‐ＭＯＳＦＥＴ部１０における超接合型トランジスタ領域の数との比は、製品の用途によって異なるが、１：１から３：１となることが好ましい。

【0025】

本例では、超接合型トランジスタ領域とＩＧＢＴ領域とを１つおきではなく、超接合型トランジスタ領域とＩＧＢＴ領域とを複数個おきに設ける。これにより、両者を１つおきに設ける場合と比較して境界部１２の割合を減らすことができる。

【0026】

半導体基板１００に超接合型トランジスタ領域とＩＧＢＴ領域とを有する半導体装置２００では、低電圧領域では超接合型トランジスタ領域の出力特性が得られ、かつ、高電圧ではＩＧＢＴ領域の出力特性が得られることが好ましい。しかし、超接合型トランジスタ領域とＩＧＢＴ領域とを１つおきに交互に設ける構成では、超接合型トランジスタ領域とＩＧＢＴ領域とが干渉し合うことにより異常な電圧‐電流特性（つまり、特性のとび）が発生し得る。それゆえ、超接合型トランジスタ領域とＩＧＢＴ領域とを１つおきに交互に設ける構成は望ましくない。本例では、２以上の超接合型トランジスタ領域を有するＳＪ‐ＭＯＳＦＥＴ部１０と２以上のＩＧＢＴ領域を有するＩＧＢＴ部２０とを有するので、超接合型トランジスタ領域とＩＧＢＴ領域とを１つおきに交互に設ける構成と比較して、異常な電圧‐電流特性（特性のとび）を抑えることができる。

【0027】

図２は、半導体装置２００のＳ１−Ｓ２断面図である。当該断面図における半導体装置２００は、ＳＪ‐ＭＯＳＦＥＴ部１０と、ＩＧＢＴ部２０と、ＳＪ‐ＭＯＳＦＥＴ部１０とＩＧＢＴ部２０との間にある境界部１２と、耐圧構造部３０とを有する。なお本例では、第１導電型をｎ型とし、第２導電型をｐ型として記載する。しかし他の例においては、これを反転させて第１導電型をｐ型とし、第２導電型をｎ型としてもよい。なお、特に元素および作成手法を明示しない限り、半導体基板１００のｎ型およびｐ型は、周知の元素および周知の作成手法により形成することができる。

【0028】

ＳＪ‐ＭＯＳＦＥＴ部１０は、半導体基板１００の表面側に形成された超接合構造を有する。本明細書において超接合構造とは、超接合型トランジスタ領域１４のｘ方向に隣接して繰り返して設けられるｎ型カラム５４およびｐ型カラム５６を意味する。

【0029】

ＳＪ‐ＭＯＳＦＥＴ部１０は、２以上の超接合型トランジスタ領域１４を有する。本例では、ＳＪ‐ＭＯＳＦＥＴ部１０は５つの超接合型トランジスタ領域１４を有する。ただし、図の見やすさを考慮して１つの超接合型トランジスタ領域１４だけに符号を付している。超接合型トランジスタ領域１４は、ｐ型ベース層４２、コンタクト領域４４、ソース領域４５、ゲート電極５０、ゲート絶縁膜５２、および、ｘ方向に隣接するｎ型カラム５４とｐ型カラム５６とを含む。

【0030】

本例では、ｐ型ベース層４２はｐ−型不純物を有し、コンタクト領域４４はｐ＋型不純物を有し、ソース領域４５はｎ＋型不純物を有する。また、ｘ方向に隣接するｎ型カラム５４はｎ−型不純物を有し、ｐ型カラム５６はｐ−型不純物を有する。

【0031】

２つの隣接する超接合型トランジスタ領域１４は、１つのｎ型カラム５４または１つのｐ型カラム５６を共有する。本例では、２つの隣接する超接合型トランジスタ領域１４は、１つのｎ型カラム５４を共有する。また、２つの隣接する超接合型トランジスタ領域１４は、１つのゲート電極５０およびゲート絶縁膜５２を共有する。

【0032】

ＩＧＢＴ部２０は、２以上のＩＧＢＴ領域２４を有する。図２に示す部分においては、ＩＧＢＴ部２０は６つのＩＧＢＴ領域２４を有する。ただし、図の見やすさを考慮して１つのＩＧＢＴ領域２４だけに符号を付している。ＩＧＢＴ領域２４は、ｐ型ベース層４２、コンタクト領域４４、エミッタ領域４６、ゲート電極５０、ゲート絶縁膜５２、および、ｎ型ベース層４０を含む。なお、エミッタ領域４６はｎ＋型不純物を有する。

【0033】

隣接する２つのＩＧＢＴ領域２４はｎ型ベース層４０を共有する。また、隣接する２つのＩＧＢＴ領域２４は、１つのゲート電極５０およびゲート絶縁膜５２を共有する。

【0034】

なお、逆バイアス時において、超接合型トランジスタ領域１４の耐圧をＩＧＢＴ領域２４の耐圧よりも低くするには、必要に応じて隣接するＩＧＢＴ領域２４のゲート電極５０間の間隔を隣接する超接合型トランジスタ領域１４のゲート電極５０間の間隔より広くする。また、ＩＧＢＴ領域のｎ型ベース層４０の不純物濃度を低くすることでもＩＧＢＴ領域の耐圧を高くすることができる。

【0035】

（境界部１２）本例の境界部１２のｎ型ベース層４０は、半導体装置２００に順電圧を印加してオンさせる場合、ＳＪ‐ＭＯＳＦＥＴ部１０のｎ型カラム５４よりもキャリア量が多く、ＩＧＢＴ部２０のｎ型ベース層４０よりもキャリア量が少ない領域である。ＩＧＢＴ領域２４のキャリアは正孔および電子であり、超接合型トランジスタ領域１４のキャリアは電子のみである。それゆえ半導体装置２００を順電圧で動作させる場合、ＩＧＢＴ領域２４のキャリアの量は、超接合型トランジスタ領域１４のキャリア量よりも多い。例えば、ＩＧＢＴ領域２４のキャリア量は、超接合型トランジスタ領域１４のキャリア量よりも一桁多い。

【0036】

逆バイアス時において、仮に境界部１２が無くＳＪ‐ＭＯＳＦＥＴ部１０とＩＧＢＴ部２０とが接合して連続している場合には、ＳＪ‐ＭＯＳＦＥＴ部１０とＩＧＢＴ部２０との境界部分のｎ型ベース層４０は、キャリア量が急峻に変化する部分となる。この場合、境界部分のｎ型ベース層４０には電界が強くかかるので、半導体装置２００はブレークダウンして破壊される可能性がある。

【0037】

そこで、境界部１２のｎ型ベース層４０に、順電圧印加時においてｎ型カラム５４のキャリア量とｎ型ベース層４０のキャリア量との中間のキャリア量を有する領域を設ける。本例では、ＩＧＢＴ領域２４と超接合型トランジスタ領域１４との境界部１２におけるドリフト領域としてのｎ型ベース層４０に、ライフタイムキラーが注入されている欠陥領域５８を有する。ライフタイムキラーが注入されているとは、製造工程において半導体基板１００の表面側および／または裏面側から電子線、プロトン（Ｈ^＋）またはヘリウム（Ｈｅ）を注入することにより、ｎ型ベース層４０に格子欠陥を有する欠陥領域５８が形成されることを意味してよい。

【0038】

境界部１２は、欠陥領域５８を有するので、半導体装置２００の逆バイアス時に、ｎ型カラム５４とｎ型ベース層４０との間におけるキャリア量の変化をなだらかにすることができる。よって、逆バイアス時に境界部１２のｎ型ベース層４０での電界集中を防ぎ、半導体装置２００が破壊されることを防ぐことができる。

【0039】

（表面構造）半導体基板１００の表面側の構造は、ＳＪ‐ＭＯＳＦＥＴ部１０とＩＧＢＴ部２０とで同じである。本例のゲート電極５０は、トレンチ型のゲート電極である。ゲート電極５０は、ゲート絶縁膜５２により半導体基板１００から電気的に絶縁される。ｐ型ベース層４２およびコンタクト領域４４は２つのゲート電極５０の間に設けられる。

【0040】

超接合型トランジスタ領域１４では、コンタクト領域４４とゲート電極５０との間にソース領域４５が設けられる。ＩＧＢＴ領域２４では、コンタクト領域４４とゲート電極５０との間にエミッタ領域４６が設けられる。

【0041】

絶縁層６０はゲート電極５０よりも表面側に設けられる。表面電極６２は、絶縁層６０よりも表面側に設けられる。表面電極６２は、コンタクト領域４４、ソース領域４５およびエミッタ領域４６のうち、少なくともコンタクト領域４４に接する。

【0042】

境界部１２の表面側の構造は、ＳＪ‐ＭＯＳＦＥＴ部１０およびＩＧＢＴ部２０とほぼ同じである。ただし、境界部１２とＩＧＢＴ部２０との間には、エミッタ領域４６を設けない。これにより、境界部１２がＩＧＢＴ領域２４として動作することを防止する。

【0043】

（裏面構造）ｎ型層７０は、ＩＧＢＴ部２０においては、ｎ型ベース層４０に接して、ｎ型ベース層４０の裏面側に設けられる。また、ｎ型層７０は、ＳＪ‐ＭＯＳＦＥＴ部１０においては、ｎ型カラム５４およびｐ型カラム５６の超接合構造に接して、超接合構造の裏面側に設けられる。

【0044】

仮にｎ型層７０を設けない場合、ＳＪ‐ＭＯＳＦＥＴ部１０においてｎ型カラム５４およびｐ型カラム５６とＦＳ層７２とは直接接することとなる。ＦＳ層７２はｎ＋型でありｎ型カラム５４はｎ−型であるので、ｎ型カラム５４とＦＳ層７２とが直接接すると、ｎ型カラム５４のキャリア量が増えることとなる。これにより、ｎ型カラム５４のキャリアである電子の量とｐ型カラム５６とのキャリアである正孔の量のバランスが崩れることとなる。

【0045】

ｎ型カラム５４とｐ型カラム５６とのキャリア量のバランスが崩れる場合は、逆電圧印加時にｎ型カラム５４とｐ型カラム５６とを完全空乏化することができない。そこで、ｎ型カラム５４とｐ型カラム５６とのキャリア量のバランスを取るべくｎ型層７０を設ける。本例においてｎ型層７０は、ｎ型カラム５４と同じｎ−型であってよい。

【0046】

ｎ型カラム５４とｐ型カラム５６とがそれぞれ同程度のキャリア量を有することにより電荷のプラスマイナス量が略等しくなる。これにより、逆電圧印加時にｎ型カラム５４とｐ型カラム５６とは完全空乏化される。従って、ＳＪ‐ＭＯＳＦＥＴ部１０は逆電圧印加時の耐圧を向上させる。

【0047】

ＦＳ層７２は、フィールドストップ（Ｆｉｅｌｄ Ｓｔｏｐ）層である。ＦＳ層７２はｎ型層７０よりも裏面側に設けられる。ＦＳ層７２は、半導体基板１００の裏面側においてＳＪ‐ＭＯＳＦＥＴ部１０の超接合構造と重なる位置に形成され、且つ、超接合構造の裏面側端部と接しないように形成される。

【0048】

ＦＳ層７２は、プロトン（Ｈ^＋）またはセレン（Ｓｅ）をドーズして熱処理することにより形成されてよい。本例のＦＳ層７２は、ｎ＋層である。ＦＳ層７２は、半導体装置２００に逆バイアス時に、空乏層がコレクタ層８０に到達するのを防ぐ。なお、ＦＳ層７２には、欠陥領域５８の一部が形成される。

【0049】

コレクタ層８０は、ＦＳ層７２よりも裏面側に設けられる。つまり、コレクタ層８０は、ＦＳ層７２よりも裏面側に設けられる。コレクタ層８０は、ＩＧＢＴ部２０のコレクタ層として機能する。本例のコレクタ層８０は、ｐ＋型の層である。

【0050】

ドレイン層８２は、ＦＳ層７２よりも裏面側に設けられる。ドレイン層８２は、ＳＪ‐ＭＯＳＦＥＴ部１０のドレイン層として機能する。本例のドレイン層８２は、ｎ＋型の層である。

【0051】

図２より明らかであるが、本例の超接合型トランジスタ領域１４は、ｎ型層７０の一部と、ＦＳ層７２の一部と、ドレイン層８２の一部と、裏面電極９０の一部とを含む。また、ＩＧＢＴ領域２４は、ｎ型層７０の一部と、ＦＳ層７２の一部と、コレクタ層８０の一部と、裏面電極９０の一部とをさらに含む。

【0052】

（ＳＪ‐ＭＯＳＦＥＴ部１０の動作）ＳＪ‐ＭＯＳＦＥＴ部１０の動作を簡単に説明する。ＳＪ‐ＭＯＳＦＥＴ部１０のゲート電極５０に所定の電圧が印加されると、ゲート絶縁膜５２とｐ型ベース層４２との境界近傍に反転層が形成される。また、半導体装置２００に順電圧が印加されている場合、ソース領域４５には、ドレイン層８２よりも高い所定の電圧が印加される。これにより、コンタクト領域４４、ソース領域４５、ｐ型ベース層４２に形成された反転層、ｎ型カラム５４、ＦＳ層７２およびドレイン層８２を順に通って、電子が表面電極６２から裏面電極９０へ流れる。

【0053】

（ＩＧＢＴ部２０の動作）ＩＧＢＴ部２０の動作を簡単に説明する。ＩＧＢＴ部２０のゲート電極５０に所定の電圧が印加される場合、ゲート絶縁膜５２とｐ型ベース層４２との境界近傍に反転層が形成される。また、半導体装置２００に順電圧が印加されている場合、エミッタ領域４６には、コレクタ層８０よりも高い所定の電圧が印加される。これにより、エミッタ領域４６からｎ型ベース層４０に電子が供給され、コレクタ層８０からｎ型ベース層４０に正孔が供給される。これにより、裏面電極９０から表面電極６２へ電流が流れる。

【0054】

（耐圧構造部３０）半導体装置２００は、超接合型トランジスタ領域１４のうち、最も外側の超接合型トランジスタ領域１４の外側に設けた耐圧構造部３０を備える。耐圧構造部３０は、ｘ‐ｙ平面における内周部に設けられる第１耐圧部３２と、ｘ‐ｙ平面における外周部に設けられる第２耐圧部３４とを有する。第１耐圧部３２は、ガードリング４７を有する。本例のガードリング４７はｐ＋型である。ガードリング４７は、ｎ型領域４８の表面側に設けられる。第１耐圧部３２は、絶縁層６０に設けられたスリットまたは穴を通じてガードリング４７に接続するフィールドプレート６４を有する。フィールドプレート６４およびガードリング４７は、ｘ‐ｙ平面においてＳＪ‐ＭＯＳＦＥＴ部１０およびＩＧＢＴ部２０を囲んでリング状に設けられる。

【0055】

第１耐圧部３２は、ＳＪ‐ＭＯＳＦＥＴ部１０と同様に、ｎ型カラム５４およびｐ型カラム５６の繰り返し構造を有する。ｎ型カラム５４およびｐ型カラム５６は、ｎ型領域４８の裏面側端部からＦＳ層７２の表面側端部までに渡って存在する。ｎ型カラム５４およびｐ型カラム５６の繰り返し構造により、半導体装置２００の逆バイアス時、ｘ‐ｙ平面方向への空乏層の広がりを防ぐことができる。また、フィールドプレート６４は、半導体基板１００の表面に集まってきた表面電荷を収集するので、表面電荷に起因して半導体装置２００の耐圧が変化することを防ぐことができる。

【0056】

第２耐圧部３４は、第１導電型領域としてのｎ型領域４８を有する。また第２耐圧部３４は、第２導電型カラムとしてのｐ型領域４９を有する。第２耐圧部３４のｎ型領域４８からＦＳ層７２までの間には、ｎ型ベース層４０が存在する。ｐ型領域４９は、ｎ型ベース層４０中に間隔を置いて設けられる。ｐ型領域４９の端部の深さは、超接合型トランジスタ領域１４のｐ型カラム５６の端部の深さよりも浅く設けられる。

【0057】

なお、ｐ型カラム５６の端部の深さとは、ｐ型カラム５６のＦＳ層７２近傍の端部におけるｚ座標を意味する。ｐ型領域４９の端部の深さとは、ｐ型領域４９の裏面側の端部におけるｚ座標を意味する。端部の深さが浅いとは、裏面側に位置する端部のｚ座標を比較した場合に、より表面側に位置することを意味する。

【0058】

第１耐圧部３２におけるｐ型カラム５６のピッチ幅Ｐ１と第２耐圧部３４におけるｐ型領域４９のピッチ幅Ｐ１とは、同じピッチ幅である。当該ピッチ幅Ｐ１は、ＳＪ‐ＭＯＳＦＥＴ部１０におけるｐ型カラム５６のピッチ幅Ｐ２よりも小さい。これにより、耐圧構造部３０のピッチ幅Ｐ１をＳＪ‐ＭＯＳＦＥＴ部１０のピッチ幅Ｐ２と同じにする場合よりも、逆バイアス時における半導体基板１００の端部への空乏層の広がりが抑えられるので、半導体装置２００を高耐圧化することができる。

【0059】

また、ｐ型領域４９の端部の深さをｐ型カラム５６の端部の深さよりも浅くすることにより、第２耐圧部３４にはｐ型の領域に比べてｎ型の領域が大きくなる。それゆえ、半導体装置２００の逆バイアス時空乏層が第１耐圧部３２から第２耐圧部３４に広がってきた場合に、当該空乏層にはｎ型ベース層４０から電子を主とするキャリアが供給される。これにより、空乏層が半導体基板１００のｘ方向端部に達するのを防ぐことができる。

【0060】

図３は、（ａ）ＳＪ‐ＭＯＳＦＥＴ部１０のＡ１‐Ａ２における不純物濃度、および、（ｂ）ＩＧＢＴ部２０のＢ１‐Ｂ２における不純物濃度を示す図である。横軸は厚みとしてのｚ方向の長さ（μｍ）を示し、両端の縦軸はともにｎ型およびｐ型の不純物濃度（ｃｍ^−３）を示す。

【0061】

Ａ１からＡ２までの長さおよびＢ１からＢ２までの長さは等しく、共に半導体基板１００の厚みである。半導体装置２００の耐圧に応じて、半導体基板１００の厚みは調整される。半導体装置２００の耐圧が６００Ｖから１２００Ｖである場合、半導体基板１００の厚みは６０μｍから１２０μｍとしてよい。

【0062】

ＳＪ‐ＭＯＳＦＥＴ部１０のＡ１からＡ２にかけて順に、コンタクト領域４４（ｐ＋＋型）、ｐ型ベース層４２（ｐ−型）、ｐ型カラム５６（ｐ−型）、ｎ型層７０（ｎ−型）、ＦＳ層７２（ｎ＋型）、ドレイン層８２（ｎ＋型）が設けられる。ｎ型カラム５４とＦＳ層７２との間のｎ型層７０は、ＦＳ層７２の形成に用いる不純物の影響がない領域である。つまり、ＦＳ層７２の形成に用いる不純物が拡散しない領域である。

【0063】

ＦＳ層７２は、裏面側からの不純物ドーピングにより形成する。本例では、ＦＳ層７２は、セレン（Ｓｅ）を不純物として有する。ＦＳ層７２における不純物濃度分布は、半導体基板１００の裏面側から表面側に向けて徐々に減少するよう形成する。本例では、半導体基板１００の裏面側からドープされたセレンを、ドープ後の熱処理により半導体基板１００の表面側へ熱拡散させる。ドープされたセレンがｎ型カラム５４に到達しないように熱処理温度および熱処理時間を制御する。熱処理は約９００℃であってよく、熱処理時間は約２時間であってよい。これにより、ドープしたセレンが存在しないｎ型層７０を形成する。

【0064】

ｎ型層７０の厚みは、ｎ型カラム５４およびｐ型カラム５６の超接合構造とＦＳ層７２との深さ方向における距離である。深さ方向とは、ｚ方向と平行な方向であればよく、超接合構造からＦＳ層７２への方向でもよく、ＦＳ層７２から超接合構造への方向でもよい。ｎ型層７０の厚みは、基板の厚みに依らずに一定の厚みとしてよい。例えば、ｎ型層７０の厚みは２０μｍ以下である。具体的には、ｎ型層７０の厚みは、２０、１５、１０、９、５、‥３または１μｍとしてよい。本例では、ｎ型層７０の厚みは３〜５μｍである。

【0065】

なお、本例のＦＳ層７２を形成するための不純物として、リン（Ｐ）を用いることはできない。リンは裏面側からドープしても表面側まで深くドープできない。例えば、せいぜい裏面側から１．５μｍまでしかドープすることができない。また、リンは熱処理によっても裏面側から表面側に深くドライブインさせることができない。それゆえ、リンを用いる場合には、ｎ型層７０の厚みが２０μｍよりも大きくなり、相対的にＦＳ層７２の厚みが小さくなる。一方、ＦＳ層７２はｎ型層７０よりも不純物濃度が高いことにより空乏層の拡がりを抑えることができるので、ＦＳ層７２の機能を発揮させるためには可能な限りｎ型層７０に近い位置にまでＦＳ層７２の不純物をドープする方がよい。したがって、ＦＳ層７２の不純物としては、リンではなく前述のセレンまたはプロトンを用いるのが好適である。

【0066】

本例において、ＦＳ層７２およびドレイン層８２を合わせた厚みは約２５μｍである。ただし、半導体基板１００の厚みに応じて、ＦＳ層７２およびドレイン層８２を合わせた厚みは適宜調節してよい。ドレイン層８２は、ＦＳ層７２に対してさらにｎ型不純物をドープすることにより形成する。

【0067】

ＩＧＢＴ部２０のＢ１からＢ２にかけて順に、コンタクト領域４４（ｐ＋＋型）、ｐ型ベース層４２（ｐ−型）、ｎ型ベース層４０（ｎ−型）、ｎ型層７０（ｎ−型）、ＦＳ層７２（ｎ−型）、コレクタ層８０（ｐ＋型）が設けられる。Ｂ１‐Ｂ２では、ｎ型カラム５４に代えてｎ型ベース層４０を有する点、および、ドレイン層８２に代えてコレクタ層８０を有する点において、Ａ１‐Ａ２と異なる。他の点は、Ａ１‐Ａ２と同じである。ｎ型ベース層４０は、ｎ型カラム５４と同じｎ−型である。本例では、ｎ型ベース層４０の不純物濃度は、ｎ型層７０の不純物濃度と同じ合ってよい。

【0068】

図４は、（ａ）ＳＪ‐ＭＯＳＦＥＴ部１０のＡ１‐Ａ２における不純物濃度、および、（ｂ）ＩＧＢＴ部２０のＢ１‐Ｂ２における不純物濃度の他の例を示す図である。本例では、ＦＳ層７２がプロトンを不純物として有する点で、図３の例とは異なる。他の点は、図３の例と同じである。

【0069】

ＦＳ層７２は表面側から裏面側に向かって複数のピークを有する様に形成する。ただし、裏面側から表面側に向かって徐々にピーク値が小さくなるように形成する。本例では、ＦＳ層７２における不純物濃度分布は、半導体基板１００の最も裏面側に最大ピークを有する。これにより、ＦＳ層７２は逆電圧印加時に十分なキャリアを供給できるともに、ｎ型層７０の近傍ではキャリア量を抑えることができる。なお本例では、３つの異なるｚ座標位置に不純物濃度のピークを有するが、ピークの数は３に限定されず、４以上としてもよい。

【0070】

複数回に分けて、加速電圧およびドープ量を調節することにより、複数のプロトンの不純物濃度ピークを有するＦＳ層７２を形成することができる。例えば、裏面側からドープする場合に、加速電圧をより高くすることによって、より表面側にプロトンをドープすることができる。例えば、加速電圧を１．０ＭｅＶとすると加速電圧を０．５ＭｅＶとする場合よりも表面側にプロトンをドープすることができる。本例における複数のピークを実現するべく、加速電圧は１．４５ＭｅＶから０．４ＭｅＶの範囲で適宜選択してよく、不純物のドープ量は１Ｅ＋１２ｃｍ^−２から３Ｅ＋１４ｃｍ^−２の範囲で適宜選択してよい。

【0071】

図５および図６により、半導体装置２００のＳＪ‐ＭＯＳＦＥＴ部１０、境界部１２およびＩＧＢＴ部２０の製造方法を断面により説明する。図５は、（ａ）エピタキシャル層１２０の形成工程、（ｂ）不純物をドープしたエピタキシャル層１２２を多段形成する工程、ならびに、（ｃ）エピタキシャル層１２４を形成する工程を示す図である。

【0072】

（図５（ａ）エピタキシャル層１２０の形成工程）まず、半導体基板１１０の表面側に接してエピタキシャル層１２０を形成する。本例において、半導体基板１１０およびエピタキシャル層１２０は共にｎ−型である。

【0073】

（図５（ｂ）不純物をドープしたエピタキシャル層１２２を多段形成する工程）次に、エピタキシャル層１２０の表面側から、ｐ型不純物およびｎ型不純物をそれぞれ異なる場所に局所的にドープする。ｐ型不純物はボロン（Ｂ）であってよく、ｎ型不純物はリン（Ｐ）であってよい。

【0074】

その後、エピタキシャル層１２０の表面側にエピタキシャル層１２２を形成する。本例において、エピタキシャル層１２２は、エピタキシャル層１２０と同様にｎ−型である。エピタキシャル層１２２の形成後に、エピタキシャル層１２２の表面側から、ｐ型不純物およびｎ型不純物をそれぞれ異なる場所に局所的にドープする。このとき、エピタキシャル層１２０およびエピタキシャル層１２２において、ｎ型不純物およびｐ型不純物をそれぞれドープする位置のｘおよびｙ座標は略一致させる。なおここで、ドープする位置のｘ座標およびｙ座標を略一致させるとは、不純物のドーピングに用いるマスク位置合わせ精度の誤差の範囲内であることを意味してよい。

【0075】

（図５（ｃ）エピタキシャル層１２４を形成する工程）その後、エピタキシャル層１２２の形成ならびにｐ型不純物およびｎ型不純物の局所的ドープを複数回繰り返す。その後、熱処理をすることにより、ｎ型ベース層４０、ｎ型カラム５４およびｐ型カラム５６を有するエピタキシャル層１２４を形成する。これにより、半導体基板１１０にｎ型カラム５４およびｐ型カラム５６を有する超接合構造を形成する。

【0076】

図６は、（ｄ）表面構造形成工程および裏面構研磨工程、（ｅ）ＦＳ層７２の形成工程、ならびに、（ｆ）裏面構造形成工程を示す図である。図５の（ｃ）の工程の次が、図６の（ｄ）の工程である。

【0077】

（図６（ｄ）表面構造形成工程および裏面研磨工程）まず、表面側（＋ｚ側）および／または裏面側（−ｚ側）からライフタイムキラーを導入して欠陥領域５８を形成する。その後、ゲート電極５０、ゲート絶縁膜５２、ｐ型ベース層４２、コンタクト領域４４、ソース領域４５、エミッタ領域４６、絶縁層６０および表面電極６２を含む表面構造を形成する。次に、半導体基板１１０の裏面側（−ｚ側）を研磨する。なお、半導体基板１１０は当初の厚みの全てを研磨により除去しなくてもよい。つまり、研磨後において半導体基板１１０はその厚みを残してよい。なお、裏面研磨に起因する半導体基板１００の厚みバラつきは、３〜５μｍである。

【0078】

なお、ＳＪ‐ＭＯＳＦＥＴ部１０を有するＳＪ‐ＭＯＳＦＥＴデバイスを形成する場合、上述の裏面研磨は行われない。ＳＪ‐ＭＯＳＦＥＴデバイスは、ＩＧＢＴデバイスのように半導体基板の厚みにより耐圧を調整するデバイスではないからである。ＳＪ‐ＭＯＳＦＥＴ部１０を有する半導体装置２００を形成する場合に研磨工程を有することは、本明細書における特徴の１つである。

【0079】

（図６（ｅ）ＦＳ層７２の形成工程）次に、半導体基板１１０の裏面側において、ｎ型カラム５４およびｐ型カラム５６の超接合構造およびｎ型ベース層４０と重なる位置であり、且つ、超接合構造の裏面側端部と接しないように、ＦＳ層７２を形成する。上述の様に、ＦＳ層７２はセレンをドープすることにより、または、プロトンを複数回ドープすることにより形成してよい。

【0080】

（図６（ｆ）裏面構造形成工程）次に、ＩＧＢＴ部２０の裏面側からＦＳ層７２にｐ型不純物をカウンタードープすることによりコレクタ層８０を形成する。なお、コレクタ層８０は、境界部１２の裏面側にも設けてよい。また、ＳＪ‐ＭＯＳＦＥＴ部１０の裏面側からＦＳ層７２にｎ型不純物をさらにドープすることによりドレイン層８２を形成する。最後に、裏面電極９０をコレクタ層８０およびドレイン層８２の裏面側に形成する。裏面電極９０は、スパッタリング法により形成されたアルミニウム層であってよい。

【0081】

図７は、ＳＪ‐ＭＯＳＦＥＴ部１０の変形例である半導体装置２１０の断面図である。本例では、半導体基板１００は、ＦＳ層７２とドレイン層８２との間に、フローティング領域８４を有する。当該フローティング領域８４は、ＦＳ層７２（ｎ＋型）およびドレイン層８２（ｎ＋型）とは異なる極性であるｐ型不純物を有する。その他の点は、図１の例と同じである。

【0082】

ｐ型のフローティング領域８４を裏面電極９０とコンタクトさせるとオン電圧が上昇する。それゆえ、ｐ型のフローティング領域８４は、裏面電極９０とコンタクトさせない。なお、ｐ型のフローティング領域８４を裏面電極９０とコンタクトさせなければ、ｐ型のフローティング領域８４をドレイン層８２中にのみ設けてもよい。ｐ型のフローティング領域８４をＦＳ層７２とドレイン層８２との間に設けることにより、逆回復時に高電圧が加わるとｐ型のフローティング領域８４とドレイン層８２で構成されるダイオードがアバランシェ降伏してホールが注入される。それゆえ、逆電圧印加時におけるＩＧＢＴ部２０のソフトリカバリー特性をさらに向上させることができる。

【0083】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

【0084】

請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。

【符号の説明】

【0085】

１０ ＳＪ‐ＭＯＳＦＥＴ部、１１ ＳＪ‐ＭＯＳＦＥＴ素子、１２ 境界部、１４ 超接合型トランジスタ領域、２０ ＩＧＢＴ部、２１ ＩＧＢＴ素子、２４ ＩＧＢＴ領域、３０ 耐圧構造部、３２ 第１耐圧部、３４ 第２耐圧部、４０ ｎ型ベース層、４２ ｐ型ベース層、４４ コンタクト領域、４５ ソース領域、４６ エミッタ領域、４７ ガードリング、４８ ｎ型領域、４９ ｐ型領域、５０ ゲート電極、５２ ゲート絶縁膜、５４ ｎ型カラム、５６ ｐ型カラム、５８ 欠陥領域、６０ 絶縁層、６２ 表面電極、６４ フィールドプレート、７０ ｎ型層、７２ ＦＳ層、８０ コレクタ層、８２ ドレイン層、８４ フローティング領域、９０ 裏面電極、１００ 半導体基板、１１０ 半導体基板、１２０ エピタキシャル層、１２２ エピタキシャル層、１２４ エピタキシャル層、２００ 半導体装置、２１０ 半導体装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】