特許 6323672 半導体装置及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6323672

(24)【登録日】2018年4月20日

(45)【発行日】2018年5月16日

(54)【発明の名称】半導体装置及びその製造方法

(51)【国際特許分類】

   H05K 1/14 20060101AFI20180507BHJP

   H01L 25/00 20060101ALI20180507BHJP

   H05K 3/36 20060101ALI20180507BHJP

   H01L 23/12 20060101ALI20180507BHJP

【ＦＩ】

   H05K1/14 F

   H01L25/00 B

   H05K3/36 B

   H01L23/12 B

【請求項の数】5

【全頁数】16

(21)【出願番号】特願2014-151390(P2014-151390)

(22)【出願日】2014年7月25日

(65)【公開番号】特開2016-29677(P2016-29677A)

(43)【公開日】2016年3月3日

【審査請求日】2017年6月9日

(73)【特許権者】

【識別番号】514315159

【氏名又は名称】株式会社ソシオネクスト

(74)【代理人】

【識別番号】100105360

【弁理士】

【氏名又は名称】川上 光治

(72)【発明者】

【氏名】井原 匠

【審査官】 原田 貴志

(56)【参考文献】

【文献】 特開２００５−２３６００８（ＪＰ，Ａ）

【文献】 特開２００７−００５７１３（ＪＰ，Ａ）

【文献】 特開２０００−３４９２２５（ＪＰ，Ａ）

【文献】 特開２０１２−１８６２１０（ＪＰ，Ａ）

【文献】 実開平０７−０４２１６２（ＪＰ，Ｕ）

【文献】 特開２００１−２０３４３５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０５Ｋ １／１４

Ｈ０１Ｌ ２３／１２

Ｈ０１Ｌ ２５／００

Ｈ０５Ｋ ３／３６

(57)【特許請求の範囲】

【請求項1】

第１基板と、
前記第１基板の第１領域に取り付けられた半導体素子と、
前記第１基板のうち前記第１領域と反対側の第２領域に形成された第１電極パッドと、
前記第１電極パッドに接続された第１受動部品と、
前記第１受動部品の少なくとも一部を覆い、前記第１受動部品の電極と接続する第１接続部を有する第１溝を含む導電性ブロックと、
表面に形成された凹部の底面上で前記導電性ブロックに接続され、かつ、電源に接続された第２電極パッドを含む第２基板と、
を有する半導体装置。

【請求項2】

前記導電性ブロックは、前記第１基板の前記第２領域に形成された第３電極パッドに接続されることを特徴とする請求項１に記載の半導体装置。

【請求項3】

前記第１基板のうち前記第２領域の周囲に形成された第４電極パッドと、
前記第４電極パッドに接続された導電性接続材と、
前記第２基板の前記凹部の周囲に形成され、前記導電性接続材に接続された第５電極パッドと、
を有することを特徴とする請求項１又は請求項２に記載の半導体装置。

【請求項4】

半導体素子が取り付けられた第１領域と反対側の第２領域に形成された第１電極パッドに接続された電極を有する第１受動部品の少なくとも一部を覆う溝と、前記溝内に前記第１受動部品の前記電極に接続する接続部が形成された導電性ブロックと、を有する第１基板を形成し、
前記第１基板と前記導電性ブロックを第２基板の一面に対向し、
前記第２基板の前記一面側に形成された凹部の底部に形成され、かつ電源に接続される第２電極パッドに前記第１基板上の前記導電性ブロックを接続する、
工程を有する半導体装置の製造方法。

【請求項5】

半導体素子が取り付けられた第１領域と反対側の第２領域に形成された第１電極パッドを有する第１基板を形成し、
一面に形成された凹部の底面の上の第２電極パッドに接続された導電性ブロックと、前記導電性ブロックのうち前記第２電極パッドとの接続面と反対側の面に形成された溝内の接続部に電極を接続した受動部品と、を有する第２基板を形成し、
前記第２基板と前記導電性ブロックと前記受動部品を第１基板の前記第２領域に対向し、
前記受動部品の前記電極を前記第１基板の前記第１電極パッドに接続する、
工程を有する半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置及びその製造方法に関する。

【背景技術】

【0002】

電子機器の小型化、多機能化に伴って、回路集積度の高い小型のパッケージ技術の必要性が増大しつつある。また、チップ及び基板は薄くなる傾向にあり、パッケージの上にパッケージを接続するような様々なパッケージ構造が採用されている。

【0003】

現在、サーバやス−パーコンピュータ向けの品種として、ＦＣＢＧＡ(Flip Chip-Ball Grid Array)パッケージが製品化されている。ＦＣＢＧＡパッケージは、半田バンプを介して半導体チップを基板に接続するとともに、基板の底面にボール状の例えば金属バンプを一定の間隔で格子状に並べて外部端子とした構造を有している。そのような構造を有するＦＣＢＧＡパッケージは、マザーボードに搭載され、デバイスを動作させるための電力はマザーボード側から金属バンプを介してＦＣＢＧＡパッケージ側へ給電される。

【0004】

基板主面上の半導体素子に電源を供給するため、電源用導体層を基板裏面から外周部を沿うようにして基板主面まで形成し、基板裏面で電源用導体層に電源ピンを接続することにより、電源ピンから基板主面側に電力を供給する構造が知られている。この電源用導体層は、電源用配線であり、基板の外周部でコ字状の絶縁性補強材により覆われている。また、その絶縁性補強材の上にコンデンサ等の電子部品が搭載され、絶縁性補強材の中に形成したビアを介して電子部品が電源用導体層に電気的に接続されている。

【0005】

また、ＢＧＡ型ＬＳＩが実装された第１回路基板を金属芯回路基板上に搭載する構造を有する電子部品装置が知られている。金属芯回路基板は、多層基板の内層に金属芯を設けた金属芯入り多層プリント基板であり、その一面には金属芯内に達する凹状の回路層開放部が形成されている。凹状の回路層開放部内には、空気よりも熱伝導率の高い充填剤からなる伝熱層を介してＢＧＡ型ＬＳＩの背面が取り付けられる。これにより、ＢＧＡ型ＬＳＩで発生した熱は、その背面から伝熱層と金属芯を介して外部に放熱されるようになっている。

【0006】

第１回路基板は、ＢＧＡ型ＬＳＩが取り付けられた面において、半田ボールを介して金属芯回路基板の表面の電極に接続される。また、第１回路基板では、ＢＧＡ型ＬＳＩの配置領域と反対側の面に、コンデンサ、抵抗などのチップ部品が取り付けられる。

【0007】

なお、コンデンサは、回路基板の上に取り付けられる他に、シリコン基板とその上の絶縁層の間に形成される構造が知られている。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開２００９−０２１５７９号公報

【特許文献2】特開２００５−２５９８６０号公報

【特許文献3】特開２００５−００５５４９号公報

【発明の概要】

【発明が解決しようとする課題】

【0009】

上記のように、電源用導体層を基板裏面から外周を沿わせて基板主面まで形成する構造では、電源供給用の配線が長くなってその抵抗が高くなり、電源ドロップによる電圧低下
によって半導体素子が誤動作するおそれがある。

【0010】

また、上記のように金属芯回路基板を介してＢＧＡ型ＬＳＩの発熱を放出する構造では、第１回路基板のうちＢＧＡ型ＬＳＩが取り付けられる側の面にのみ半田ボールが形成されている。このため、外部からＢＧＡ型ＬＳＩへの電源供給は、ＢＧＡ型ＬＳＩから側方に離れた半田ボールと第１回路基板の内部配線を通して行われることになり、ＢＧＡ型ＬＳＩに印加される電源電圧が低下しやすい。

【0011】

本発明の目的は、半導体素子と電子部品を低抵抗で電源に接続することができる半導体装置及びその製造方法を提供することにある。

【課題を解決するための手段】

【0012】

本実施形態の１つの観点によれば、第１基板と、前記第１基板の第１領域に取り付けられた半導体素子と、前記第１基板のうち前記第１領域と反対側の第２領域に形成された第１電極パッドと、前記第１電極パッドに接続された第１受動部品と、前記第１受動部品の少なくとも一部を覆い、前記第１受動部品の電極と接続する第１接続部を有する第１溝を含む導電性ブロックと、表面に形成された凹部の底面上で前記導電性ブロックに接続され、かつ、電源に接続された第２電極パッドを含む第２基板と、を有する半導体装置が提供される。
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解されるものである。

【発明の効果】

【0013】

本実施形態によれば、半導体素子と電子部品を低抵抗で電源に接続することができる。

【図面の簡単な説明】

【0014】

【図1】図１（ａ）〜（ｃ）は、実施形態に係る半導体装置の製造工程の一例を示す断面図である。

【図2】図２（ａ）〜（ｃ）は、実施形態に係る半導体装置の製造工程の一例を示す断面図である。

【図3】図３（ａ）、（ｂ）は、実施形態に係る半導体装置の製造工程の一例を示す断面図である。

【図4】図４（ａ）は、実施形態に係る半導体装置の製造工程における導電性ブロック取り付け工程の一例を示す斜視図、図４（ｂ）、（ｃ）は、図４（ａ）の部分拡大斜視図である。

【図5】図５（ａ）、（ｂ）は、図４（ａ）の部分拡大斜視図である。

【図6】図６（ａ）〜（ｃ）は、比較例に係る受動部品の取り付け方法を示す正面図、図６（ｄ）は、実施形態に係る半導体装置の製造工程における受動部品の取り付け方法の一例を示す正面図である。

【図7】図７（ａ）、（ｂ）は、実施形態に係る半導体装置の製造工程の第１の変形を示す断面図である。

【図8】図８（ａ）、（ｂ）は、実施形態に係る半導体装置の製造工程の第２の変形と第３の変形例を示す断面図である。

【発明を実施するための形態】

【0015】

以下に、図面を参照して実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。

【0016】

図１〜図３は、本実施形態に係る半導体装置の製造方法を示す断面図、図４、図５は、実施形態に係る半導体装置の製造工程の一部を示す斜視図である。

【0017】

次に、図１（ａ）に示す構造を形成するまでの工程について説明する。
まず、絶縁基板、例えばガラスエポキシ樹脂基板の内部に配線層１ｅ、１ｇ、ビア１ｖ、１ｕ等が形成された回路基板１を用意する。回路基板１の第１面の中央の半導体チップ実装領域Ａには、複数の第１の電極パッド１ａが間隔をおいて形成されている。

【0018】

次に、第１の電極パッド１ａに、半田バンプ３を介して半導体チップ（半導体素子）２の電極パッド２ａがフリップチップボンディングする。さらに、回路基板１と半導体チップ２と半田バンプ３の間に形成される空間に、絶縁性のアンダーフィル樹脂４、例えば熱硬化型エポキシ樹脂を充填する。なお、半導体チップ２には半導体回路が形成されている。

【0019】

回路基板１のうち半導体チップ実装領域Ａの反対側の第２面の中央の受動部品実装領域Ｂには、後述する第１、第２のコンデンサ５、６等が接続される複数の部品用電極パッド１ｂが間隔をおいて縦横に形成されている。複数の部品用電極パッド１ｂのそれぞれの表面には接続材７が形成されている。接続材７として例えば銀錫（ＡｇＳｎ）、錫銀銅（ＳｎＡｇＣｕ）、錫銅（ＳｎＣｕ）等の半田が使用される。なお、図１〜図３の断面では、複数の部品用電極パッド１ｂの一例として、第１〜第５の部品用電極パッド１ｂ_１〜１ｂ_５を一方から他方に向けて順に示している。

【0020】

複数の部品用電極パッド１ｂのうち第１、第３、第４の部品用電極パッド１ｂ_１、１ｂ_３、１ｂ_４は接地電圧（Ｇ）が印加される接地電極パッドであり、第２、第５の部品用電極パッド１ｂ_２、１ｂ_５は、接地電圧と異なる電源電圧（Ｖ）が印加される電源電圧用電極パッドである。

【0021】

回路基板１の第２面のうち受動部品実装領域Ｂの周囲には、間隔をおいて複数の第２の電極パッド１ｃが格子状に形成され、それらの上には活性剤８、例えばフラックスが塗布されている。また、回路基板１の第２面上には、部品用電極パッド１ｂ、第２の電極パッド１ｃを露出する開口部を有する保護絶縁膜１０、例えばソルダーレジスト膜が形成されている。

【0022】

第１の電極パッド１ａ、第２の電極パッド１ｃ、部品用電極パッド１ｂの一部に外部から印加される電源電圧は、さらに、回路基板１内に形成されたビア１ｖ、配線層１ｅ等を介して半導体チップ１などに印加される。また、第１の電極パッド１ａ、第２の電極パッド１ｃ、部品用電極パッド１ｂのうち接地されるパッドは、回路基板１内のビア１ｕ、配線層１ｇ等を介して半導体チップ１の接地端子用の電極パッド２ａなどに接続される。なお、図１〜図３等では、理解を容易にするために、配線構造を電源系の二層の配線層１ｅ、１ｇで記載しているが、その他に、信号線を含む多層配線（不図示）が回路基板１内に形成されている。また、電源系の配線層１ｅ、１ｇ等に接続される複数のビア１ｖ、１ｕの他に、信号系のビア（不図示）も形成されている。

【0023】

次に、図１（ｂ）に示すように、第１の導体チップ２において、電極パッド２ａが形成された面に対して反対側の背面上に板状の熱伝導材１１を形成する。熱伝導材１１として、例えば、アルミニウム、銀、銅等の金属膜或いは合金、半田又は高熱伝導絶縁性接着剤等を使用する。なお、熱伝導材１１は、半導体チップ２を回路基板１にフリップチップ接続する前に形成してもよい。

【0024】

さらに、回路基板１の第１面上に、半導体チップ２とその周囲を露出する開口を有する
絶縁性の熱硬化型接着剤層１２を形成する。その後に、熱硬化型接着剤層１２と熱伝導剤１１の上に放熱板１３を接触させて載せ、熱硬化型接着剤１２を介して回路基板１に取り付ける。熱硬化型接着材層１２は、最終的に放熱板１３が熱伝導材１１に接触する厚さに形成される。放熱板１３として、例えば、アルミニウム、アルミニウム合金、銅、銅合金等の金属を使用する。放熱板１３の表面には凹凸状のフィンが形成されていてもよい。なお、放熱板１３、熱伝導材１１等の取り付け方法については上記に限定されるものではない。

【0025】

次に、図１（ｃ）に示すように、受動部品として、例えば大きさの異なる第１、第２のコンデンサ５、６を用意する。大きい方の第１のコンデンサ５は、図４（ｂ）の左側の斜視図に示すように、互いに離れて形成される第１〜第４の電極５ａ〜５ｄを有している。第１、第３の電極５ａ、５ｃは、第１のコンデンサ５の第１側面からその上下の面に至る領域に略コ字状に形成されている。また、第２、第４の電極５ｂ、５ｄは、第１側面と反対側の第２側面からその上下の面に至る領域に略コ字状に形成されている。第１の電極５ａと第４の電極５ｄはマイナス電極であり、第２の電極５ｂと第３の電極５ｃはプラス電極であり、プラス電極とマイナス電極は前後左右で隣合って配置される。

【0026】

また、小さい方の第２のコンデンサ６は、図４（ｃ）の右側の斜視図に示すように、互いに離れて形成された第１〜第４の電極６ａ〜６ｄを有している。第１、第３の電極６ａ、６ｃは、第２のコンデンサ６の第１側面からその上下の面に至る領域に略コ字状に形成されている。また、第２、第４の電極６ｂ、６ｄは、第１側面と反対側の第２側面からその上下の面に至る領域に略コ字状に形成されている。第１の電極６ａと第４の電極６ｄはプラス電極であり、第２の電極６ｂと第３の電極６ｃはマイナス電極であり、プラス電極とマイナス電極は前後左右で隣り合って配置される。

【0027】

第１のコンデンサ５において、電源電圧Ｖが印加される第２、第３の電極５ｂ、５ｃの上面側には接続材として半田（不図示）が接続されている。また、第２のコンデンサ６において、電源電圧Ｖが印加される第１、第４の電極６ａ、６ｄの上面側には接続材として半田（不図示）が接続されている。

【0028】

第１のコンデンサ５は、図４（ａ）に例示するように、回路基板１の受動部品実装領域Ｂに例えば間隔をおいて２列で複数個配置される。第２のコンデンサ６は、回路基板１の受動部品実装領域Ｂで２列の第１のコンデンサ５の間にそれらと間隔をおいて例えば１列で複数個配置される。

【0029】

図２（ａ）に示すように、第１列目の第１のコンデンサ５における第１の電極５ａは、接続材７を介して第１の部品用電極パッド１ｂ_１の上に置かれ、第２の電極５ｂは接続材７を介して第２の部品用電極パッド１ｂ_２の上に置かれる。また、第２のコンデンサ６における第１の電極６ａは接続材７を介して第２の部品用電極パッド１ｂ_２の上に置かれ、第２の電極６ｂは接続材７を介して第３の部品用電極パッド１ｂ_３の上に置かれる。さらに、第２列目の第１のコンデンサ５における第１の電極５ａは接続材７を介して第４の部品用電極パッド１ｂ_４の上に置かれ、第２の電極５ｂは、接続材７介して第５の部品用電極パッド１ｂ_５の上に置かれる。

【0030】

第１のコンデンサ５の第３の電極５ｃは接続材７を介して電源電圧電極パッド（不図示）の上方に置かれ、第４の電極５ｄは接続材７介して接地電極パッド（不図示）の上方に置かれる。また、第２のコンデンサ６の第３の電極６ｃは接続材７介して接地電極パッド（不図示）の上方に置かれ、第４の電極６ｄは接続材７介して電源電圧電極パッド（不図示）の上方に置かれる。電源電圧電極パッド、接地電極パッドとして部品用電極パッド１ｂが使用される。

【0031】

複数の第２の電極パッド１ｃのそれぞれの上方には、活性剤８を介して半田ボール（導電性接続材）９が置かれる。なお、半田ボール９は、例えば、部品用電極パッド１ｂ上の接続材７と同じ材料から形成される。半田ボール９と第１、第２のコンデンサ６は、例えば、治具（不図示）のホールを通して回路基板１の上に配置、保持される。

【0032】

次に、図２（ｂ）と図４、図５に示すように、回路基板１の第２面の受動部品実装領域Ｂ内で、第１のコンデンサ５と第２のコンデンサ６のそれぞれの一部に重なる第１〜第４の導電性ブロック１４〜１７を載置する。第１、第２の導電性ブロック１４、１５は、第１列目の複数の第１のコンデンサ５を挟む位置に配置される。また、第３、第４の導電性ブロック１６、１７は、第２列目の複数の第１のコンデンサを挟む位置に配置される。さらに、第２、第３の導電性ブロック１５、１６は、１列に並ぶ複数の第２のコンデンサ６を挟む位置に配置される。

【0033】

第１〜第４の導電性ブロック１４〜１７は、銅、アルミニウム等のように熱伝導性が良く、体積抵抗が低く、加工し易く、融点が半田ボール９、接続材７より高い材料から形成される。さらに、第１〜第４の導電性ブロック１４〜１７は、半田ボール９より高く形成され、互いに間隔をおいて配置される。なお、図４、図５において、接続材７は省略して描かれている。

【0034】

第１の導電性ブロック１４は、図４（ａ）、（ｂ）の側面側からの斜視断面図に示すように、第１列目の第１のコンデンサ５の配置方向に沿って長く、略直方体状に形成される。その下部には、第１のコンデンサ５の一側部を覆う断面Γ状の第１の溝１４ａが形成される。第１の溝１４ａの内面には、第１のコンデンサ５の第３の電極５ｃの上面と側面に接続される凸部１４ｂが突出して形成され、その内面のその他の部分は第１のコンデンサ５から離れる深さに形成されている。第１の導電性ブロック１４の幅の狭い下面は、第１のコンデンサ５の側方で、電源電圧Ｖが印加される部品用電極パッド（不図示）に接続する形状を有してもよい。また、その下面は保護絶縁膜１０に接触させてもよい。

【0035】

第２の導電性ブロック１５は、図４（ｃ）の端面側からの斜視断面図に示すように、第１列目の第１のコンデンサ５の列と第２のコンデンサ６の列の間でそれらの長手方向に沿って配置され、略直方体状に形成されている。第２の導電性ブロック１５の下部の両側部には、第１列目の第１のコンデンサ５の他側部を覆う断面Γ字状の第２の溝１５ａと、一列に並ぶ第２のコンデンサ６の一側部を覆う断面Γ字状の第３の溝１５ｂが形成されている。

【0036】

第２の溝１５ａの内面では、第１列目の第１のコンデンサ５の第２の電極５ｂの上面と側面に接続される凸部１５ｃが突出して形成され、その他の部分は第１のコンデンサ５から離れる深さに形成されている。第３の溝１５ｂの内面では、第２のコンデンサ６の第１の電極６ａの上面と側面に接続される凸部１５ｄを有し、その他の部分は第２のコンデンサ６に接触しない深さに形成されている。第２の導電性ブロック１５の下面は、第１、第２のコンデンサ５、６の間の領域で電源電圧が印加される第２の部品用電極パッド１ｂ_２に接続する形状を有している。その下面は、保護絶縁膜１０にも接触する形状であってもよい。

【0037】

第３の導電性ブロック１６は、図５（ａ）の端面側からの斜視断面図に示すように、第２のコンデンサ６の列と第２列目の第１のコンデンサ５の列の間でそれらの長手方向に沿って配置され、略直方体状に形成されている。第３の導電性ブロック１６の下部の両側部には、一列に並ぶ第２のコンデンサ６の他側部を覆う断面Γ字状の第４の溝１６ａと、第２列目の第１のコンデンサ５の一側部を覆う断面Γ字状の第５の溝１６ｂが形成されてい
る。

【0038】

第４の溝１６ａの内面では、一列の第２のコンデンサ６の第４の電極６ｄの上面と側面に接続される凸部（不図示）が突出して形成され、その他の部分は第２のコンデンサ６から離れる深さに形成されている。第５の溝１６ｂの内面では、第２列目の第１のコンデンサ５の第３の電極５ｃの上面と側面に接続される凸部１６ｃを有し、その他の部分は第２列目の第１のコンデンサ５から離れる深さを有している。第３の導電性ブロック１６の下面は、電源電圧が印加される部品用電極パッド（不図示）に接触する形状を有している。その下面は、保護絶縁膜１０に接触させてもよい。

【0039】

第４の導電性ブロック１７は、図５（ｂ）の側面側からの斜視断面図に示すように、第２列目の第１のコンデンサ５の配置方向に沿って配置され、略直方体状に形成されている。第４の導電性ブロック１７の下部には、第２列目の第１のコンデンサ５の他側部を覆う断面Γ字状の第６の溝１７ａが形成されている。第６の溝１７ａの内面では、第２列目の第１のコンデンサ５の第２の電極５ｂの上面と側面に接続される凸部１７ｂが突出して形成され、その他の部分は第１のコンデンサ５から離れる深さに形成されている。第４の導電性ブロック１７の幅の狭い下面は、電源電圧が印加される第５の部品用電極パッド１ｂ_５に接続する形状を有している。その下面は、保護絶縁膜１０に接触させてもよい。

【0040】

第１〜第４の導電性ブロック１４〜１７において、回路基板１に対向する側の下面は、電源電圧用の部品用電極パッド１ｂとの接続抵抗が低くなるように、電源電圧用の部品用電極パッド１ｂ及びその周囲の凹凸に合わせた形状を有している。また、第１〜第４の導電性ブロック１４〜１７のそれぞれにおいて、後述するマザーボード２１に対向する側の面は、後述するブロック接続用電極パッド２６〜２９との接続抵抗が低くなる形状を有している。

【0041】

次に、半田ボール９と第１、第２のコンデンサ５、６と第１〜第４の導電性ブロック１４〜１７が載置された回路基板１を例えば加熱炉に入れ、例えば２２０℃〜２４０℃の温度で加熱し、設定時間経過後に冷却する。これにより、図２（ｃ）、図４、図５に示すように、例えば、第１のコンデンサ５の第１、第４の電極５ａ、５ｄの下端は接地電圧（Ｇ）用の第１、第４の部品用電極パッド１ｂ_１、１ｂ_４等に接続され、第２、第３の電極５ｂ、５ｃの下端は電源電圧用の第２、第５の部品用電極パッド１ｂ_２、１ｂ_５等に接続される。

【0042】

また、図２（ｃ）、図４、図５に示すように、第２のコンデンサ６の第１、第４の電極６ａ、６ｄの下端は電源電圧用の第２の部品用電極パッド１ｂ_２等に接続され、第２、第３の電極６ｂ、６ｃの下端は接地電圧用の第３の部品用電極パッド１ｂ_３等に接続される。

【0043】

第１の導電性ブロック１４は、図２（ｃ）、図４（ｂ）に示したように、第１のコンデンサ５の第３の電極５ｃ等を介して回路基板１上の電源電圧用の部品用電極パッド１ｂとその内部の電源電圧用の配線層１ｅ第に電気的に接続される。電源電圧用の配線層１ｅは、電源電圧用のビア１ｖ、電源電圧用の半田バンプ３等を介して半導体チップ２内の電源配線（不図示）に接続される。

【0044】

第２の導電性ブロック１５は、図２（ｃ）、図４（ｃ）に示したように、第１のコンデンサ５の第２の電極５ｂ、第２のコンデンサ６の第１の電極６ａ等を介して回路基板１上の電源電圧用の第２の部品用電極パッド１ｂ_２第に接続される。第２の部品用電極パッド１ｂ_２は、回路基板１内部の電源電圧用の配線層１ｅ、ビア１ｖ、電源電圧用の半田バンプ３等を介して半導体チップ２内の電源配線（不図示）に接続される。

【0045】

第３の導電性ブロック１６は、図２（ｃ）、図５（ａ）に示したように、第２のコンデンサ６の第４の電極６ｄ、第１のコンデンサ５の第３の電極５ｃ等を介して回路基板１上の電源電圧用の部品電極パッド（不図示）に接続される。その部品電極パッドは、回路基板１内部の電源電圧用の配線層１ｅ、ビア１ｖ、電源電圧用の半田バンプ３等を介して半導体チップ２内の電源配線（不図示）に接続される。

【0046】

第４の導電性ブロック１７は、図２（ｃ）、図５（ｂ）に示したように、第１のコンデンサ５の第２の電極５ｂ等を介して電源電圧用の第５の部品電極パッド１ｂ_５第に接続される。第５の部品用電極パッド１ｂ_５は、回路基板１内の電源電圧用の配線層１ｅ、ビア１ｖ、電源電圧用の半田バンプ３第を介して半導体チップ２内の電源配線（不図示）に接続される。

【0047】

上記の第１〜第４の導電性ブロック１４〜１７は分離して配置される構造となっているが、これらを一体化した形状にして第１、第２のコンデンサ５、６などに接続する構造を採用してもよい。ただし、第１〜第４の導電性ブロック１４〜１７に異なる電圧が印加される場合には別々に形成される。

【0048】

以上のように、回路基板１の第１面に半導体チップ２をフリップチップボンディングし、その裏側の第２面に第１、第２のコンデンサ５、６と第１〜第４の導電性ブロック１４〜１７を接続し、さらに第２面に半田ボール９を接続している。これにより新規構造のＦＣＢＧＡパッケージが完成する。このＦＣＢＧＡパッケージは、図３（ａ）、（ｂ）に示すように、マザーボード２１の第１面側に取り付けられる。マザーボード２１は、例えばガラスエポキシ樹脂等のプリント基板から形成される。

【0049】

マザーボード１の第１面には、回路基板１上の第１、第２のコンデンサ５、６と第１〜第４の導電性ブロック１４〜１７を挿入する部品収納用凹部２０が形成されている。部品収納用凹部２０の底面には第１〜第４の導電性ブロック１４〜１７の各々に接続される第１〜第４のブロック接続用電極パッド２６〜２９が形成されている。第１〜第４のブロック接続用電極パッド２６〜２９は、それらに同じ電圧が印加される構造では、それらが一体化された１つの電極パッドであってもよい。

【0050】

マザーボード２１の第１面のうち部品収納用凹部２０の周囲には、回路基板１側の複数の半田ボール９に個別に接続される複数の半田ボール接続用電極パッド２３ａ、２３ｂが形成されている。半田ボール接続用電極パッド２３ａ、２３ｂの上には接続材３１、例えば半田ペーストが塗布され、第１〜第４のブロック接続用電極パッド２６〜２９の上には接続材３０として例えば半田が形成されている。なお、第１〜第４のブロック接続用電極パッド２６〜２９側の接続材３０は、第１〜第４の導電性ブロック１４〜１７の表面に形成されてもよい。

【0051】

マザーボード２１内部には、表面側の半田ボール接続用電極パッド２３ａ、２３ｂ、ブロック接続用電極パッド２６〜２９等に接続される複数のビアと多層配線層が形成されている。ただし、図３などでは、理解を容易にするため、マザーボード２１内の多層配線層において、電源電圧を送電するための電源電圧用配線層２２ａと、接地電位が与えられる接地用配線層２２ｂが一層ずつ示されている。また、配線層は、このような電源系統の他に信号系統の配線層（不図示）も形成される。

【0052】

図３では、マザーボード２１内のビアとして、電源電圧用配線層２２ａと半田ボール接続用電極パッド２３ａを接続する電源電圧用ビア２４ａと、接地用配線層２２ｂと半田ボール接続用電極パッド２３ｂを接続する接地用ビア２４ｂが示されている。さらに、第１
〜第４の導電性ブロック１４〜１７と電源電圧用配線層２２ａを接続する複数の電源電圧用ビア２５ａ〜２５ｄが示され、接続抵抗を低くするために第１〜第４の導電性ブロック１４〜１７のそれぞれに複数本接続されている。なお、第１〜第４の導電性ブロック１４〜１７のそれぞれに異なる値の電圧が伝送される場合には、電源電圧用配線層２２ａは電圧値に応じて複数の層で形成される。

【0053】

回路基板１をマザーボード２１に取り付けるため、まず、図３（ａ）に示すように、回路基板１上の第１〜第４の導電性ブロック１４〜１７をマザーボード２１の部品収納用凹部２０内に嵌め込む。その後に、回路基板１の位置を微調整することにより、部品収納用凹部２０の底面の第１〜第４のブロック接続用電極パッド２６〜２９のそれぞれに、接続材３０を介して第１〜第４の導電性ブロック１４〜１７を重ねる。これと同時に、接続材３１を介して半田ボール９を半田ボール接続用電極パッド２３ａ、２３ｂに重ねる。

【0054】

その後に、マザーボード２１と回路基板１を加熱雰囲気に入れ、半田ボール９と接続材３１を例えば２２０℃〜２４０℃で溶融し、設定時間経過後に冷却する。これにより、回路基板１側の第１〜第４の導電性ブロック１４〜１７のそれぞれをマザーボード２１側の第１〜第４のブロック接続用電極パッド２６〜２９に個別に電気的に接続する。同時に、回路基板１上の複数の半田ボール９をマザーボード２１上の半田ボール接続用電極パッド２３ａ、２３ｂに個別に電気的に接続する。これにより、半導体装置の製造工程のうち上記構造のＦＣＢＧＡパッケージをマザーボード２１に取り付ける処理が終了する。

【0055】

ところで、図６（ａ）に示すように、例えば第２のコンデンサ６の第１の電極６ａと第２の電極６ｂは、それぞれ半田等の接続材７を介して第２の部品用電極パッド１ｂ_２と第３の部品用電極パッド１ｂ_３に接続される。しかし、図６（ｂ）に示すように、第２、第３の部品用電極パッド１ｂ_２、１ｂ_３上の接続材７の量が異なる原因などにより、図６（ｃ）に示すように、例えば第２のコンデンサ６の第２の電極６ｂが第３の部品用パッド１ｂ_３から離れることがある。この現象は、マンハッタン現象と呼ばれる。

【0056】

マンハッタン現象は、コンデンサのような受動部品等の実装時に発生する一般的に知られている不具合であり、リフロー炉での加熱時に、受動部品が立ち上がる現象である。これは、ハンダペースト量の過剰・不足、バラツキ、加熱のアンバランス、実装ズレなどが原因となり、溶融ハンダの表面張力が左右で差があると発生するメカニズムである。

【0057】

これに対し、本実施形態では、図６（ｄ）に示すように、リフロー加熱時に、例えば、第２のコンデンサ６の第１の電極６ａを第２の導電性ブロック１５の凸部１５ｃにより押さえ込んでいる。これと同時に、第２のコンデンサ６の第４の電極６ｄを第３の導電性ブロック１６の凸部１６ｄにより抑え込んでいる。このため、リフロー加熱時のマンハッタン現象の発生が防止される。

【0058】

ところで、ＦＣＢＧＡパッケージなどの従来の半導体パッケージでは、半導体チップから側方に離れた領域で導電性パッドと半田と内部配線を介して給電する構造となっている。このため、配線抵抗が高くなり、電源ドロップによる電圧低下により、デバイスに誤動作を生させるおそれがある。

【0059】

これに対し、本実施形態では、図３（ｂ）に示したように、マザーボード２１の電源電圧用配線層２２ａの電源電圧Ｖは、厚さ方向の短い経路を含む電源線路を通って半導体チップ２の電極パッド２ａに供給される。即ち、電源線路は、電源電圧用配線層２２ａから電源電圧用ビア２５ａ〜２５ｄ、ブロック接続用電極パッド２６〜２９、導電性ブロック１４〜１７、コンデンサ５、６、部品用電極パッド１ｂ、ビア１ｖ等を通って半導体チップ２に至る短い経路である。また、電源経路は、コンデンサ５、６を介さずに導電性ブロ
ック１４〜１７から部品用電極パッド１ｂ、ビア１ｖ等を介して半導体チップ２に達する経路も含み、さらに、半田バンプ９等を介して半導体チップ２に達する別系統の経路も含んでいる。

【0060】

従って、マザーボード２１内の電源電圧Ｖを第１〜第４の導電性ブロック１４〜１７を通して最も短い経路で回路基板１のコンデンサ５、６と内部の配線層１ｅに電源電圧Ｖを供給できる。しかも、第１〜第４の導電性ブロック１４〜１７は、回路基板１内のビア１ｖ、配線層１ｅより幅が広く、太い形状を有し、低抵抗で形成されている。さらに、第１〜第４の導電性ブロック１４〜１７に接続される電源用の第１〜第４のブロック接続用電極パッド２６〜２９のそれぞれは、マザーボード２１内の複数の電源電圧用ビア２５ａ〜２５ｄにより電源電圧用配線層２２ａに接続され、接続抵抗が低くなっている。従って、半導体チップ２とコンデンサ５、６に電源電圧Ｖを低抵抗で印加することができる。

【0061】

換言すれば、回路基板１とマザーボード２１とコンデンサ５、６の電極５ａ〜５ｄ、６ａ〜６ｄを第１〜第４の導電性ブロック１４〜１７を介して接続することで新たな電源線路を確保している。これにより、マザーボード２１側の電源用配線層２２ａから半導体チップ２までの電源線路を短縮し、且つ第１〜第４の導電性ブロック１４〜１７とコンデンサ５、６の電極５ｂ、５ｃ、６ａ、６ｄの体積が増える。このように体積抵抗率を低減すると、従来構造に比べ、マザーボード２１側から電力供給する際の電力損失を低減し、使用電力を削減することが可能となる。なお、図３（ｂ）では、第１〜第４の導電性ブロック１４〜１７を通る電源系統の他に、半田ボール９を通る電源系統も形成されているので、第１、第２のコンデンサ５、６を通さない電源を供給する電源経路として使用されてもよい。

【0062】

コンデンサ５、６において接地される電極５ａ、５ｄ、６ｂ、６ｃに対しては、第１〜第４の導電性ブロック１４〜１７に形成されるΓ字状の溝１４ａ、１５ａ、１５ｂ、１６ａ、１６ｂ、１７ａの内面に凹凸の加工を施し、コンデンサ５、６との間に隙間を設け非接触とする。これにより、電極に印加する接地と電源電圧の極性を選択することができる。なお、第１〜第４の導電性ブロック１４〜１７に接続される電子部品はコンデンサ５、６に限られるものではない。

【0063】

実使用動作時に生じる半導体チップ２の発熱に対し、従来は、熱伝導材を介し放熱板１３をメインとした放熱を行っていた。これに対し、本実施形態によれば、放熱板１３の他、上記のように、回路基板１の半導体チップ２を搭載する領域の反対側の領域にコンデンサ５、６の電極５ｂ、５ｃ、６ａ、６ｄと導電性ブロック１４〜１７を介してマザーボード２１に接続している。このため、半導体チップ２の熱は、第１〜第４の導電性ブロック１４〜１７等を通してマザーボード２１側に伝搬して放熱されるので、半導体チップ２の冷却性能を高めることが可能となる。

【0064】

以上のように、電源ノイズ対策用の第１、第２のコンデンサ５、６等の受動部品に第１〜第４の導電性ブロック１４〜１７を接続している。さらに、回路基板１とマザーボード２１に配置される電源電圧供給用の電極パッド１ｂ_１〜１ｂ_５、２６〜２９を互いに接続している。これにより、電力供給時の抵抗、電力の損失を低減し、さらに放熱性を向上し、スイッチングノイズ対策用の部品を複数搭載し、部品実装時のマンハッタン現象を防止することができ、半導体パッケージの信頼性を向上することができる、

【0065】

図７（ａ）、（ｂ）は、第１、第２のコンデンサ５、６を必要に応じて複数積層して搭載する構造を示している。この場合、第１〜第４の導電性ブロック１４〜１７の体積抵抗率とのトレードオフになるが、第１、第２のコンデンサ５、６の容量を変えることができる。これに対し、第１〜第４の導電性ブロック１４〜１７を無くして回路基板１にコンデ
ンサ５、６を重ねようとすると、第１、第２のコンデンサ５、６の上面は電極５ａ〜５ｄ、６ａ〜６ｄの凹凸などで不安定である。このためリフロー時の振動や温風により、重ねた第１のコンデンサ５や第２のコンデンサ６が回路基板１表面の保護絶縁膜１０上に脱落してしまう。しかし、本実施形態の変形例では、上記のように、第１、第２のコンデンサ５、６を第１〜第４の導電性ブロック１４〜１７により両側から支える構造となるため、脱落することなく安定した搭載が可能となる。

【0066】

第１〜第４の導電性ブロック１４〜１７の取り付けは、次のような方法で行うことも可能である。例えば、図８（ａ）に示すように、予め、回路基板１側に半田ボール９を接続し、部品用電極パッド１ｂ_１〜１ｂ_５の上に半田ペースト、半田などの接続材７を形成する。また、マザーボード２１側では、第１〜第４の導電性ブロック１４〜１７の溝１４ａ、１５ａ、１５ｂ、１６ａ、１６ｂ、１７ａに第１、第２のコンデンサ５、６を接続する。さらに、第１〜第４の導電性ブロック１４〜１７のうちコンデンサ５，６の取り付けと反対側の端面を第１〜第４のブロック接続用電極パッド２６〜２９に接続しておく。その他は、上記と同様な構造とする。そして、最終的に、回路基板１をマザーボード２１上に搭載し、リフローにより加熱し実装する。

【0067】

この接続方法は、図８（ｂ）に示すように、溝１４ａ、１５ａ、１５ｂ、１６ａ、１６ｂ、１７ａ内に複数の第１のコンデンサ５や複数の第２のコンデンサ６を積層して接続する構造でも採用されてもよい。図８（ｂ）に示すように、第１〜第４の導電性ブロック１４〜１７を予めマザーボード２１に接続しておく方法では、第１〜第４の導電性ブロック１４〜１７のうち回路基板１に対向する端面に半田ペースト、半田などの接続材３３を接続しもよい。

【0068】

ところで、上記の第１〜第４の導電性ブロック１４〜１７が存在せず、回路基板１に半導体チップ２がフリップチップ実装され、放熱板１３にて封止される従来のＦＣＢＧＡパッケージでは次のような課題が存在する。

【0069】

回路基板１に半導体チップ２がフリップチップ実装され、放熱材１３により封止されたＦＣＢＧＡパッケージを実際に使用する環境では温度変化が生じる。このため、実使用時の温度変化で、電極パッド１ａ、２ａと半田バンプ３のような接合・接着材料間の熱膨張差により、マザーボード２１の部品収納用凹部２０等の隙間のある箇所で回路基板１に複雑なうねりが発生することがある。これに追従して放熱板１３、半導体チップ２もうねるようになり、このうねりが繰り返されると、ストレスが加わって回路基板１等にクラックが発生する要因となる。この結果、回路基板１の内部の配線１ｅ、１ｇを断線させたり、半導体チップ２や半田バンプ３の接合部、また、半導体チップ２とマザーボード２１を接続する半田ボール９にクラックを発生させたりすることがある。これにより、ＦＣＢＧＡパッケージの信頼性および二次実装信頼性を低下させてしまう。さらに、うねりの力により受動部品、即ちコンデンサ５、６にもクラックを発生させてしまうおそれがある。

【0070】

これに対し、本実施形態の半導体装置では、回路基板１とマザーボード２１の間に介在される導電材である第１〜第４の導電性ブロック１４〜１７が基板補強の役割を果たし、回路基板１のうねりを抑えることができるため、ストレス負荷を軽減し信頼性を向上させることができる。しかも、第１〜第４の導電性ブロック１４〜１７は、互いに間隔をおいて配置されるため、回路基板１から第１〜第４の導電性ブロック１４〜１７に加わるストレスを横方向に逃がして回路基板１への影響を低減することができる。

【0071】

なお、上記の第１〜第４の導電性ブロック１４〜１７の取り付けは、半導体チップの近傍直下にコンデンサ等の部品を配置し、マザーボード側から電源供給する構造であれば適用が可能である。

【0072】

ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈され、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解される。

【0073】

次に、本発明の実施形態について付記する。
（付記１）第１基板と、前記第１基板の第１領域に取り付けられた半導体素子と、前記第１基板のうち前記第１領域と反対側の第２領域に形成された第１電極パッドと、前記第１電極パッドに接続された第１受動部品と、前記第１受動部品の少なくとも一部を覆い、前記第１受動部品の電極と接続する第１接続部を有する第１溝を含む導電性ブロックと、表面に形成された凹部の底面上で前記導電性ブロックに接続され、かつ、電源に接続された第２電極パッドを含む第２基板と、を有する半導体装置。
（付記２）前記導電性ブロックは、前記第１基板の前記第２領域に形成された第３電極パッドに接続されることを特徴とする付記１に記載の半導体装置。
（付記３）前記導電性ブロックの前記第１溝内の前記第１接続部は、前記第１溝の内側で突出していることを特徴とする付記１又は付記２に記載の半導体装置。
（付記４）前記第１基板のうち前記第２領域の周囲に形成された第４電極パッドと、前記第４電極パッドに接続された導電性接続材と、前記第２基板の前記凹部の周囲に形成され、前記導電性接続材に接続された第５電極パッドと、を有することを特徴とする付記１乃至付記３のいずれか１つに記載の半導体装置。
（付記５）前記導電性ブロックは、前記導電性接続材より高く形成されることを特徴とする付記４に記載の波動対装置。
（付記６）前記第１基板の前記２領域に形成された第６電極パッドと、前記第６電極パッドに接続された第２受動部品と、前記導電性ブロックに形成され、前記第２受動部品の少なくとも一部を覆い、前記第２受動部品の電極に接続される第２接続部を有する第２溝と、を有することを特徴とする付記１乃至付記５のいずれか１つに記載の半導体装置。
（付記７）前記第１受動部品と第２受動部品の少なくとも一方は複数個重ねて電気的に接続されることを特徴とする付記１乃至付記６のいずれか１つに記載の半導体装置。
（付記８）半導体素子が取り付けられた第１領域と反対側の第２領域に形成された第１電極パッドに接続された電極を有する第１受動部品の少なくとも一部を覆う溝と、前記溝内に前記第１受動部品の前記電極に接続する接続部が形成された導電性ブロックと、を有する第１基板を形成し、前記第１基板と前記導電性ブロックを第２基板の一面に対向し、前記第２基板の前記一面側に形成された凹部の底部に形成され、かつ電源に接続される第２電極パッドに前記第１基板上の前記導電性ブロックを接続する、工程を有する半導体装置の製造方法。
（付記９）半導体素子が取り付けられた第１領域と反対側の第２領域に形成された第１電極パッドを有する第１基板を形成し、一面に形成された凹部の底面の上の第２電極パッドに接続された導電性ブロックと、前記導電性ブロックのうち前記第２電極パッドとの接続面と反対側の面に形成された溝内の接続部に電極を接続した受動部品と、を有する第２基板を形成し、前記第２基板と前記導電性ブロックと前記受動部品を第１基板の前記第２領域に対向し、前記受動部品の前記電極を前記第１基板の前記第１電極パッドに接続する工程を有する半導体装置の製造方法。
（付記１０）前記導電性ブロックを前記第１基板の第３電極パッドに接続する工程を有することを特徴とする付記８又は付記９に記載の半導体装置の製造方法。

【符号の説明】

【0074】

１ 回路基板
１ｂ、１ｂ_１〜１ｂ_５ 部品用電極パッド
２ 半導体チップ
３ 半田バンプ
４ アンダーフィル樹脂
５、６ コンデンサ
９ 半田ボール
１０ 保護絶縁膜
１１ 熱伝導材
１２ 熱硬化型接着材
１３ 放熱板
１４〜１７ 導電性ブロック
２０ 凹部
２１ マザーボード
２２ａ 電源電圧用配線層
２２ｂ 接地用配線層
２３ａ、２３ｂ 半田ボール接続用電極パッド
２４ａ 電源電圧用ビア
２４ｂ 接地用ビア
２５ａ〜２５ｄ 電源電圧用ビア
２６〜２９ ブロック接続用電極パッド

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】