特許 6323938 過渡電磁波耐性を向上させるためのトリガ回路および方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6323938

(24)【登録日】2018年4月20日

(45)【発行日】2018年5月16日

(54)【発明の名称】過渡電磁波耐性を向上させるためのトリガ回路および方法

(51)【国際特許分類】

   H03K 19/003 20060101AFI20180507BHJP

   H01L 21/822 20060101ALI20180507BHJP

   H01L 27/04 20060101ALI20180507BHJP

   H03K 19/0175 20060101ALI20180507BHJP

【ＦＩ】

   H03K19/003 230

   H01L27/04 H

   H03K19/0175 220

【請求項の数】4

【全頁数】21

(21)【出願番号】特願2013-233602(P2013-233602)

(22)【出願日】2013年11月12日

(65)【公開番号】特開2014-103664(P2014-103664A)

(43)【公開日】2014年6月5日

【審査請求日】2016年11月2日

(31)【優先権主張番号】13/682,604

(32)【優先日】2012年11月20日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】504199127

【氏名又は名称】エヌエックスピー ユーエスエイ インコーポレイテッド

【氏名又は名称原語表記】ＮＸＰ ＵＳＡ，Ｉｎｃ．

(74)【代理人】

【識別番号】100142907

【弁理士】

【氏名又は名称】本田 淳

(72)【発明者】

【氏名】マイケル エイ．ストッキンガー

【審査官】 白井 亮

(56)【参考文献】

【文献】 米国特許出願公開第２００８／００７８８２（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２０１１／２２２１９６（ＵＳ，Ａ１）

【文献】 特表２０１３−５２６０７９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｋ １９／００３

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２７／０４

Ｈ０３Ｋ １９／０１７５

(57)【特許請求の範囲】

【請求項1】

方法であって、
集積回路上の過渡電圧増大を検出することと；
前記過渡電圧増大を制限するためにクランプデバイスの導電状態を制御することと
を含み、
前記検出することは、検出用の第１の時間値および第２の時間値に依存し、
検出用の前記第１の時間値は、前記集積回路の非給電状態に適用可能であり、
検出用の前記第２の時間値は、前記集積回路の給電状態に適用可能であり、
検出用の前記第１の時間値および前記第２の時間値は、共通の容量性素子の容量値に応じて決まり、
前記制御することは、制御用の第１の時間値および第２の時間値に依存し、
前記制御することは、前記クランプデバイスのアクティブ期間にわたって行われ、
前記アクティブ期間は、前記集積回路の前記非給電状態については制御用の前記第１の時間値に応じて決まり、前記集積回路の前記給電状態については制御用の前記第２の時間値に応じて決まる、方法。

【請求項2】

方法であって、
集積回路上の過渡電圧増大を検出することと；
前記過渡電圧増大を制限するためにクランプデバイスの導電状態を制御することと
を含み、
前記検出することは、検出用の第１の時間値および第２の時間値に依存し、
検出用の前記第１の時間値は、前記集積回路の非給電状態に適用可能であり、
検出用の前記第２の時間値は、前記集積回路の給電状態に適用可能であり、
検出用の前記第１の時間値および前記第２の時間値は、共通の容量性素子の容量値に応じて決まり、
前記制御することは、制御用の第１の時間値および第２の時間値に依存し、
前記制御することは、前記クランプデバイスのアクティブ期間にわたって行われ、
前記アクティブ期間は、前記集積回路の前記非給電状態については制御用の前記第１の時間値に応じて決まり、前記集積回路の前記給電状態については制御用の前記第２の時間値に応じて決まり、
前記検出することは、過渡電圧増大の速度が検出範囲内にあることに応答して行われ、
前記検出範囲は、前記集積回路の前記非給電状態については検出用の前記第１の時間値に応じて決まり、前記集積回路の前記給電状態については検出用の前記第２の時間値に応じて決まる、方法。

【請求項3】

方法であって、
集積回路上の過渡電圧増大を検出することと；
前記過渡電圧増大を制限するためにクランプデバイスの導電状態を制御することと
を含み、
前記検出することは、検出用の第１の時間値および第２の時間値に依存し、
検出用の前記第１の時間値は、前記集積回路の非給電状態に適用可能であり、
検出用の前記第２の時間値は、前記集積回路の給電状態に適用可能であり、
検出用の前記第１の時間値および前記第２の時間値は、共通の容量性素子の容量値に応じて決まり、
前記制御することは、制御用の第１の時間値および第２の時間値に依存し、
前記制御することは、前記クランプデバイスのアクティブ期間にわたって行われ、
前記アクティブ期間は、前記集積回路の前記非給電状態については制御用の前記第１の時間値に応じて決まり、前記集積回路の前記給電状態については制御用の前記第２の時間値に応じて決まり、
前記方法はさらに、前記集積回路の前記非給電状態および前記給電状態に応答する信号に基づいて検出用の前記第１の時間値と前記第２の時間値との間で選択することを含む、方法。

【請求項4】

方法であって、
集積回路上の過渡電圧増大を検出することと；
前記過渡電圧増大を制限するためにクランプデバイスの導電状態を制御することと
を含み、
前記検出することは、検出用の第１の時間値および第２の時間値に依存し、
検出用の前記第１の時間値は、前記集積回路の非給電状態に適用可能であり、
検出用の前記第２の時間値は、前記集積回路の給電状態に適用可能であり、
検出用の前記第１の時間値および前記第２の時間値は、共通の容量性素子の容量値に応じて決まり、
前記制御することは、制御用の第１の時間値および第２の時間値に依存し、
前記制御することは、前記クランプデバイスのアクティブ期間にわたって行われ、
前記アクティブ期間は、前記集積回路の前記非給電状態については制御用の前記第１の時間値に応じて決まり、前記集積回路の前記給電状態については制御用の前記第２の時間値に応じて決まり、
前記方法はさらに、前記集積回路の前記非給電状態および前記給電状態に応答する信号に基づいて検出用の前記第１の時間値と前記第２の時間値との間で選択することを含み、
前記過渡電圧増大を制限するために前記クランプデバイスの前記導電状態を前記制御することは、
前記給電状態における前記過渡電圧増大に応答することを含む、方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本願は、参照によりその全体が本明細書に組み込まれる、２０１０年５月３日に提出された「集積回路のための過電圧保護回路（ＯＶＥＲＶＯＬＴＡＧＥ ＰＲＯＴＥＣＴＩＯＮ ＣＩＲＣＵＩＴ ＦＯＲ ＡＮ ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴ）」と題する同時係属の米国特許出願第１２／７７２，７６９号（代理人整理番号ＡＣ５０２９１ＨＣ）に関連する。

【0002】

本開示は、概して集積回路（ＩＣ）に関し、より具体的には、集積回路のための過渡電磁波耐性に関する。

【背景技術】

【0003】

電子回路は、制限された電圧範囲にわたって動作するように設計される。これらの制限された電圧範囲を超える電圧にさらされることによって、これらの回路が損傷または破壊される可能性がある。この問題は、非常に小さい尺度で作製される回路に接続される多くの外部端子を有することが多い集積回路に特に顕著である。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】米国出願公開特許第２００７／０２４７７７２号明細書

【特許文献2】米国出願公開特許第２０１１／０２６７７２３号明細書

【特許文献3】米国出願公開特許第２００７／０１１５６００号明細書

【特許文献4】米国出願公開特許第２００９／００４０６７１号明細書

【特許文献5】米国出願公開特許第２００７／０２８５８５４号明細書

【特許文献6】米国出願公開特許第２００７／００６７１０４号明細書

【非特許文献】

【0005】

【非特許文献1】Ａ．ＧＥＲＤＥＭＡＮＮら。「Ｗｈｅｎ Ｇｏｏｄ Ｔｒｉｇｇｅｒ Ｃｉｒｃｕｉｔｓ Ｇｏ Ｂａｄ：Ａ Ｃａｓｅ Ｈｉｓｔｏｒｙ」，ＩＥＥＥ ３３ｒｄ Ｅｌｅｃｔｒｉｃａｌ Ｏｖｅｒｓｔｅｒｓｓ／Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ Ｓｙｍｐｏｓｉｕｍ；１１−１６ Ｓｅｐｔｅｍｂｅｒ ２０１１；６ ｐａｇｅｓ

【発明の概要】

【発明が解決しようとする課題】

【0006】

集積回路のための過渡電圧抑制回路は存在するが、それらは非給電過渡事象（すなわち、集積回路が通常動作のために電源投入されていないときに発生する過渡事象）および給電過渡事象（すなわち、通常動作のために集積回路に電力が加えられているときに発生する過渡事象）の両方に対しては良好に機能しない傾向にある。

【課題を解決するための手段】

【0007】

本開示は、添付の図面を参照することによってよりよく理解されることができ、その多数の特徴および利点が当業者に明らかとなる。

【図面の簡単な説明】

【0008】

【図1】少なくとも１つの実施形態に応じた、複数の時間値を提供するために共通のリアクタンス素子を使用する可変タイミングブロックを有するトリガ回路を備える過渡抑制システムを示すブロック図。

【図2】少なくとも１つの実施形態に応じた、複数の時間値を提供するための切り替え可能抵抗素子および共通の容量性素子を有するトリガ回路を示す簡略化された概略図。

【図3】少なくとも１つの実施形態に応じた、トリガ回路の相補型金属酸化膜半導体（ＣＭＯＳ）の実施態様を示す概略図。

【図4】少なくとも１つの実施形態に応じた、複数の時間値を提供するための線形時不変（ＬＴＩ）ブロックを有するトリガ回路を備える過渡抑制システムを示すブロック図。

【図5】少なくとも１つの実施形態に応じた、過渡電圧増大を検出し、クランプデバイスの導電状態を制御するための方法を示すフローチャート。

【図6】少なくとも１つの実施形態に応じた、過渡電圧増大を検出し、クランプデバイスの導電状態を制御するための方法を示すフローチャート。

【0009】

異なる図面において同じ参照符号が使用されている場合、これは、類似または同一の項目であることを示す。

【発明を実施するための形態】

【0010】

過渡電磁波耐性（ｔｒａｎｓｉｅｎｔ ｉｍｍｕｎｉｔｙ）を向上させるためのトリガ回路（ＴＣ）が提供される。トリガ回路は、当該トリガ回路がその上に作製される集積回路上の過渡電圧増大（ｔｒａｎｓｉｅｎｔ ｖｏｌｔａｇｅ ｉｎｃｒｅａｓｅ）を検出する。トリガ回路は、過渡電圧増大を制限するために集積回路上のクランプデバイスの導電状態を制御する。トリガ回路は、或る容量値を有する共通の容量性素子を備え、第１の時間値および第２の時間値がこの共通の容量性素子の容量値に応じて決まり、第１の時間値は集積回路の非給電状態に適用可能であり、第２の時間値は集積回路の給電状態に適用可能である。第１の時間値および第２の時間値は、その範疇にある過渡電圧増大の速度が、トリガ回路をアクティブにする検出範囲、または、クランプデバイスの導電状態の制御のアクティブ期間がそれに応じて決まる「オン」時間を含んでもよいトリガ回路パラメータを制御する。

【0011】

図１は、少なくとも１つの実施形態に応じた、複数の時間値を提供するために共通のリアクタンス素子（ｒｅａｃｔｉｖｅ ｅｌｅｍｅｎｔ）を使用する可変タイミングブロックを有するトリガ回路を備える過渡抑制システム（ｔｒａｎｓｉｅｎｔ ｓｕｐｐｒｅｓｓｉｏｎ ｓｙｓｔｅｍ）を示すブロック図である。過渡抑制システム１０１は、静電放電（ＥＳＤ）パワー・オン・リセット（ＰＯＲ）モジュール１０２と、トリガ回路モジュール１０３と、入出力（ＩＯ）モジュール１０４とを備える。過渡抑制システム１０１は、複数の電圧レールおよび信号伝達バス、ならびに過渡抑制バスをも備える。たとえば、過渡抑制システム１０１は、正電圧レールＶＤＤ１１８および負電圧レールＶＳＳ１２０と、ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６と、信号伝達バスＰＯＲ１１９およびＥＳＤ＿ＴＲＩＧＧＥＲ１１７と、過渡抑制バスＥＳＤ＿ＢＵＳ１１５とを備える。正電圧レールＶＤＤ１１８および負電圧レールＶＳＳ１２０は、過渡抑制システム１０１によって保護されるシステム構成要素に、そのようなシステム構成要素の通常動作のための電力を提供し、負電圧レールＶＳＳ１２０は概して、他の電圧がそれに対して参照されるグランド基準電位と考えられる。ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６は、過渡事象によってエネルギー付与され、過渡抑制システム１０１の要素に電力を提供して、それらがアクティブに動作して過渡事象を検出および制御することを可能にする。信号伝達バスＰＯＲ１１９は、ＰＯＲモジュール１０２からＰＯＲ信号を受信し、そのＰＯＲ信号をトリガ回路モジュール１０３に提供する。信号伝達バスＥＳＤ＿ＴＲＩＧＧＥＲ１１７は、トリガ回路モジュール１０３からトリガ信号ＴＲＩＧを受信し、そのトリガ信号ＴＲＩＧをＩＯモジュール１０４に提供する。過渡抑制バスＥＳＤ＿ＢＵＳ１１５は、過渡事象を抑制する結果として生じる大きい電流が、正電圧レールＶＤＤ１１８のような通常の電圧レールをバイパスすることを可能にし、正電圧レールＶＤＤ１１８において正供給電圧が大きく偏位することが防止される。

【0012】

ＥＳＤ ＰＯＲモジュール１０２は、ＥＳＤ ＰＯＲ回路ブロック１０５を備える。ＥＳＤ ＰＯＲ回路ブロック１０５の正供給端子は、ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６に接続されている。ＥＳＤ ＰＯＲ回路ブロック１０５の負供給端子は、電圧レールＶＳＳ１２０に接続されている。ＥＳＤ ＰＯＲ回路ブロック１０５のＰＯＲ出力は、信号伝達バスＰＯＲ１１９に接続されている。トリガ回路モジュール１０３は、トリガ回路ブロック１０６を備える。トリガ回路ブロック１０６は、可変タイミング回路ブロック１０７を備え、当該ブロックは、複数の時間値（ｍｕｌｔｉｐｌｅ ｔｉｍｅ ｖａｌｕｅｓ）を提供するのに使用される共通のリアクタンス素子を備える。トリガ回路ブロック１０６の正供給端子は、ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６に接続されている。トリガ回路ブロック１０６の負供給端子は、負電圧レールＶＳＳ１２０に接続されている。トリガ回路ブロック１０６のＰＯＲ入力端子は、信号伝達バスＰＯＲ１１９に接続されている。トリガ回路ブロック１０６のトリガ出力は、信号伝達バスＥＳＤ＿ＴＲＩＧＧＥＲ１１７に接続されている。

【0013】

ＩＯモジュール１０４は、ＩＯパッド１０８と、ダイオード１０９と、ダイオード１１０と、ダイオード１１１と、クランプデバイス１１２と、正出力ドライバ１１３と、負出力ドライバ１１４とを備える。ＩＯパッド１０８は、その上に過渡抑制システム１０１が作製される集積回路の外部端子（たとえば、ピン、ボール、バンプ、ランドなど）に対する導電性接続を提供する。ダイオード１０９、１１０、および１１１は、電流がダイオード１０９、１１０、および１１１の電流−電圧（Ｉ−Ｖ）曲線に基づくノードまたはバス間の電圧関係を維持するための経路を提供する。その間で電圧関係を維持するためにダイオードが使用されるそのようなノードまたはバスは、ＩＯパッド１０８、過渡抑制バスＥＳＤ＿ＢＵＳ１１５、ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６、正電圧レールＶＤＤ１１８、および負電圧レールＶＳＳ１２０を含んでもよい。たとえば、ＩＯモジュール１０４のダイオード１０９、１１０、および１１１と同様に構成される追加のダイオードが、正電圧レールＶＤＤ１１８のためにＶＤＤパッドセル内で使用されてもよい。それゆえ、過渡抑制バスＥＳＤ＿ＢＵＳ１１５は、ＩＯパッド・セル・モジュール１０４のダイオード１０９と類似のＶＤＤパッド・セル・ダイオードによって、少なくとも、正電圧レールＶＤＤ１１８の電圧を下回るダイオードドロップまでプルアップされる。従って、正電圧レールＶＤＤ１１８の電圧は、過渡抑制バスＥＳＤ＿ＢＵＳ１１５の電圧を決定するにあたって大きな役割を果たす傾向にある。ＩＯが負電圧レールＶＳＳ１２０と正電圧レールＶＤＤ１１８との間の範囲内で切り替わっている場合（たとえば、通常チップ動作の間）、過渡抑制バスＥＳＤ＿ＢＵＳ１１５の電圧は、ＩＯモジュール内のダイオード１０９、１１０、１１１、またはＶＤＤパッドセル内でそれらに対応するもののようなダイオードが存在することによって影響を受けるべきではない。同様に、ＩＯモジュール１０４のダイオード１１０と同様のＶＤＤパッドセル内のダイオードは、ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６を、正電圧レールＶＤＤ１１８の電圧を下回るダイオードドロップに予備調整する役割を果たし、負電圧レールＶＳＳ１２０と正電圧レールＶＤＤ１１８との間の範囲内で切り替わっている（たとえば、通常チップ動作の間）ＩＯについて、ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６の電圧は、ＩＯモジュール１０４内のダイオード１０９、１１０、１１１、またはＶＤＤパッドセル内のそれらに対応するもののようなダイオードが存在することによって影響を受けるべきではない。ダイオード１０９は、正電圧オーバーストレス事象（ｐｏｓｉｔｉｖｅ ｖｏｌｔａｇｅ ｏｖｅｒｓｔｒｅｓｓ ｅｖｅｎｔ）がＩＯパッド１０８に加わっているときは、ＩＯパッド１０８と過渡抑制バスＥＳＤ＿ＢＵＳ１１５との間に電流を通す。たとえば、ＩＯパッド１０８における電圧が過渡抑制バスＥＳＤ＿ＢＵＳ１１５の電圧を上回る１つのダイオードドロップを超えるまでに上昇すると、ダイオード１０９は、導通することになる。ダイオード１１０は、ＩＯパッド１０８において正電圧オーバーストレス事象が発生すると、ＩＯパッド１０８とＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６との間に電流を通す。たとえば、ＩＯパッド１０８における電圧がＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６の電圧を上回る１つのダイオードドロップを超えるまでに上昇すると、ダイオード１１０は導通することになる。ダイオード１１１は、ＩＯパッド１０８上に負電圧オーバーストレス事象（ｎｅｇａｔｉｖｅ ｖｏｌｔａｇｅ ｏｖｅｒｓｔｒｅｓｓ ｅｖｅｎｔ）が存在する場合に負電圧レールＶＳＳ１２０からＩＯパッド１０８までの電流路を提供する。たとえば、ＩＯパッド１０８における電圧が負電圧レールＶＳＳ１２０の電圧を下回る１つのダイオードドロップを超えるまでに下降すると、ダイオード１１１は、導通することになる。たとえば、Ｎチャネル金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であってもよいクランプデバイス１１２は、過渡抑制バスＥＳＤ＿ＢＵＳ１１５に接続されている第１の端子（たとえば、ドレイン端子）と、負電圧レールＶＳＳ１２０に接続されている第２の端子（たとえば、ソース端子）と、信号伝達バスＥＳＤ＿ＴＲＩＧＧＥＲ１１７に接続されている制御端子（たとえば、ゲート端子）と、負電圧レールＶＳＳ１２０に接続されているボディ端子とを有する。たとえば、ＰチャネルＭＯＳＦＥＴであってもよい正出力ドライバ１１３は、正電圧レールＶＤＤ１１８に接続されている第１の端子（たとえば、ソース端子）と、ＩＯパッド１０８に接続されている第２の端子（たとえば、ドレイン端子）と、正出力ドライバ１１３にＩＯパッド１０８をハイ論理レベルに駆動させるための出力ドライバ回路に接続されている制御端子（たとえば、ゲート端子）と、トラッキングウェル制御回路（ｔｒａｃｋｉｎｇ ｗｅｌｌ ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔ）に接続されているボディ端子とを有する。トラッキングウェル制御回路は、電流がＩＯパッド１０８から正電圧レールＶＤＤ１１８へと注入されることが可能になることを回避するために、正出力ドライバ１１３のボディ端子を正電圧レールＶＤＤ１１８の電圧と、ＩＯパッド１０８の電圧とのうちの高い方に維持する。たとえば、ＮチャネルＭＯＳＦＥＴであってもよい負出力ドライバ１１４は、ＩＯパッド１０８に接続されている第１の端子（たとえば、ドレイン端子）と、負電圧レールＶＳＳ１２０に接続されている第２の端子（たとえば、ソース端子）と、負出力ドライバ１１４にＩＯパッド１０８をロー論理レベルに駆動させるための出力ドライバ回路に接続されている制御端子（たとえば、ゲート端子）と、負電圧レールＶＳＳ１２０に接続されているボディ端子とを有する。

【0014】

一例として、図１の過渡抑制システム１０１は、複数のＩＯパッド１０８が１つのトリガ回路を共有することができる場合のような、パッドリングのシナリオに適用されてもよい。たとえば、トリガ回路モジュール１０３は、ＩＯモジュール１０４とＴＣモジュール１０３との特定の比（たとえば、８：１）で配置されてもよい。また、複数のＩＯモジュール１０４を備えるＩＯセグメントの役割が、単一のＥＳＤ ＰＯＲモジュール１０２によって果たされてもよい。単一のＥＳＤ ＰＯＲモジュール１０２が複数のトリガ回路モジュール１０３に結合されてもよく、当該複数のトリガ回路モジュールは、信号伝達バスＥＳＤ＿ＴＲＩＧＧＥＲ１１７を介してＩＯセグメントの複数のＩＯモジュール１０４にトリガ信号ＴＲＩＧを提供してもよい。従って、ＥＳＤ ＰＯＲモジュール１０２、トリガ回路モジュール１０３およびＩＯモジュール１０４は、１：１：ｎの比において実装されてもよく、ｎは、１よりも大きい。代替的に、ＥＳＤ ＰＯＲモジュール１０２、トリガ回路モジュール１０３およびＩＯモジュール１０４は、１：１：１の比、１：ｘ：ｘの比、ここで、ｘは１よりも大きい、または１：ｘ：ｙの比、ここで、ｘは１よりも大きくｙはｘよりも大きい、において実装されてもよい。

【0015】

図２は、少なくとも１つの実施形態に応じた、複数の時間値を提供するための切り替え可能抵抗素子および共通の容量性素子を有するトリガ回路を示す簡略化された概略図である。トリガ回路ブロック１０６は、制御ブロック２０１と、可変タイミング回路ブロック１０７と、第１のドライバブロック２０２と、第２のドライバブロック２０３とを備える。制御ブロック２０１は、制御回路ブロック２０４を備える。ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６のような電圧レールが、ＥＳＤ ＰＯＲ回路ブロック１０５に接続されている。ＥＳＤ ＰＯＲ回路ブロック１０５は、信号伝達バスＰＯＲ１１９を介して、トリガ回路ブロック１０６の制御ブロック２０１の制御回路ブロック２０４にＰＯＲ信号を提供する。制御回路ブロック２０４は、スイッチ２１０を制御するためにスイッチ２１０の制御端子に接続される第１のスイッチ制御出力２１５と、スイッチ２１１を制御するためにスイッチ２１１の制御端子に接続される第２のスイッチ制御出力２１６と、スイッチ２１２を制御するためにスイッチ２１２の制御端子に接続される第３のスイッチ制御出力２１７とを提供する。制御回路ブロック２０４は、第２のドライバブロック２０３からトリガ信号ＴＲＩＧを受信する。制御回路ブロック２０４は、ＰＯＲ信号の状態およびトリガ信号ＴＲＩＧの状態に応答して、それぞれスイッチ２１０、２１１、および２１２を制御するために、第１のスイッチ制御出力２１５、第２のスイッチ制御出力２１６、および第３のスイッチ制御出力２１７をアサートする。

【0016】

可変タイミング回路ブロック１０７は、共通の容量性素子２０５と、抵抗素子２０６と、抵抗素子２０７と、抵抗素子２０８と、抵抗素子２０９と、スイッチ２１０と、スイッチ２１１と、スイッチ２１２とを備える。共通の容量性素子２０５は、たとえば、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）として、バラクタダイオードとして、金属−絶縁体−金属（ＭＩＭ）キャパシタとして、または、適切な値のキャパシタンスを提供する任意の他の適切な素子として実装されてもよい。抵抗素子２０６、２０７、２０８、および２０９は、たとえば、抵抗器として、所望の「オン」抵抗を提供するように構成されるＭＯＳＦＥＴとして、所望の抵抗に対応する電流を提供するように構成されるバイポーラトランジスタとして、または、適切な値の抵抗を提供するための任意の他の適切な素子として実装されてもよい。ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６のような電圧レールが、共通の容量性素子２０５の第１の端子に接続されている。共通の容量性素子２０５の第２の端子はノード２１８に接続されており、当該ノードは抵抗素子２０６の第１の端子および第１のドライバブロック２０２のインバータ２１３の入力に接続されている。抵抗素子２０６の第２の端子はノード２１９に接続されており、当該ノードは抵抗素子２０７の第１の端子およびスイッチ２１０の第１の端子に接続されている。抵抗素子２０７の第２の端子はノード２２０に接続されており、当該ノードはスイッチ２１０の第２の端子、抵抗素子２０８の第１の端子、およびスイッチ２１２の第１の端子に接続されている。抵抗素子２０８の第２の端子は、抵抗素子２０９の第１の端子およびスイッチ２１１の第１の端子に接続されている。抵抗素子２０９の第２の端子は、負電圧レールＶＳＳ１２０に接続されている。スイッチ２１１の第２の端子は、負電圧レールＶＳＳ１２０に接続されている。スイッチ２１２の第２の端子は、負電圧レールＶＳＳ１２０に接続されている。

【0017】

ＰＯＲ信号、トリガ信号ＴＲＩＧ、スイッチ２１０、スイッチ２１１、およびスイッチ２１２の対応する状態、ならびに、抵抗素子２０６、抵抗素子２０７、抵抗素子２０８、および抵抗素子２０９の対応する直列結合に関する真理値表は、下記表１に示されている。

【表1】

表１において、ＰＯＲ信号およびトリガ信号ＴＲＩＧについて、０はロー論理レベルを示し、１はハイ論理レベルを示す。スイッチ２１０、２１１、および２１２について、０は開スイッチを示し、１は閉スイッチを示し、「Ｘ」は結果生じる抵抗値に影響を及ぼさない、開または閉のいずれであってもよいスイッチを示す。抵抗素子について、プラス記号は、それらが直列結合において組み合わされるときの、それらの抵抗値の合計を示す。少なくとも１つの実施形態に応じて、反対の論理レベルが使用されてもよく、異なるスイッチ命名法が使用されてもよく、または、異なる構成の抵抗素子が使用されてもよい。一例として、並列結合の抵抗素子が使用されてもよく、または、直列結合と並列結合とが組み合わさった抵抗素子が使用されてもよい。少なくとも１つの実施形態に応じて、抵抗素子２０６は、共通の容量性素子２０５と組み合わさって、約１００ナノ秒の時間値（たとえば、抵抗容量（ＲＣ）時定数）を提供し、抵抗素子２０６および抵抗素子２０８から成る直列結合は、共通の容量性素子２０５と組み合わさって、約５マイクロ秒の時間値（たとえば、ＲＣ時定数）を提供し、抵抗素子２０６および抵抗素子２０７から成る直列結合は、共通の容量性素子２０５と組み合わさって、約１０マイクロ秒の時間値（たとえば、ＲＣ時定数）を提供し、抵抗素子２０６、抵抗素子２０７、抵抗素子２０８、および抵抗素子２０９から成る直列結合は、共通の容量性素子２０５と組み合わさって、約２０ミリ秒の時間値（たとえば、ＲＣ時定数）を提供する。

【0018】

第１のドライバブロック２０２は、インバータ２１３を備える。インバータ２１３は、低インバータスイッチ点（たとえば、正電圧レールＶＤＤ１１８と負電圧レールＶＳＳ１２０との間の差の５０％よりも低い）を有するように構成されてもよく、ロー論理レベルからのわずかな電圧の増大が、ハイ論理レベルとして解釈され、インバータをハイ論理レベル出力の提供からロー論理レベル出力の提供へと切り替えることが可能である。第２のドライバブロック２０３は、インバータ２１４を備える。インバータ２１３およびインバータ２１４は、不安定性および揺らぎを回避するために制限された利得を提供するように構成される。たとえば、インバータ２１３およびインバータ２１４は、図３に示すようにそれぞれ抵抗素子３３６および３３９を使用して、または、適切に制限された利得を提供するように構成された他のインバータを使用して実装されてもよい。ノード２１８は、インバータ２１３の入力に接続されている。インバータ２１３の出力はノード２２２に接続されており、当該ノードは第２のドライバブロック２０３のインバータ２１４の入力に接続されている。第２のドライバブロックの出力は、制御ブロック２０１の制御回路ブロック２０４のトリガ入力に接続されているノード２２３において、トリガ信号ＴＲＩＧを提供する。トリガ信号ＴＲＩＧはまた、クランプデバイスの導電状態を制御するのに使用されてもよい。ノード２２３におけるトリガ信号ＴＲＩＧの通信は、信号伝達バスＥＳＤ＿ＴＲＩＧＧＥＲ１１７を介して提供されてもよく、当該バスはノード２２３に接続されてもよい。トリガ回路ブロック１０６内でのノード２２３におけるトリガ信号ＴＲＩＧのフィードバックは、トリガ回路ブロック１０６内の内部導体を介して達成されてもよい。

【0019】

たとえば、集積回路の非給電状態の間に使用されてもよいオン／オフスタイルのトリガモードを提供するために、上記表１に示すように、ＰＯＲ信号は１の値を有し、トリガ信号ＴＲＩＧは０の値を有する。制御回路ブロック２０４は、共通の容量性素子２０５と組み合わさって、ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６の過渡的電圧増大の速度の検出範囲を制御するための（たとえば、約１００ナノ秒の）時間値を決定するために、スイッチ２１０、２１１、および２１２が、抵抗素子２０６だけを選択するようにする。ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６上の電圧が相対的に遅く増大する（たとえば、集積回路に電力が印加されＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６の電圧が増大するときにそうなり得るように）ことによって、抵抗素子２０６は、共通の容量性素子２０５を充電するのに十分な電流を提供し、ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６上の電圧が上昇するにつれて共通の容量性素子２０５にわたる電圧を増大させることが可能になり、ノード２１８における電圧が負電圧レールＶＳＳ１２０に対して実質的に上昇しないようになる。従って、ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６の電圧の遅い増大は、トリガ回路をトリガするには十分でなかったため、第１のドライバブロック２０２および第２のドライバブロック２０３は変化しないままであり、ノード２２３におけるトリガ信号ＴＲＩＧは変化しないままである。しかしながら、ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６上の電圧が非常に急速に増大する（たとえば、ＥＳＤ事象のような過渡電圧ストレス事象の間にそうなり得るように）ことによって、ノード２１８は、非常に急速に電圧を引き上げられる。ノード２１８における電圧が非常に急速に増大することによってＮチャネルＭＯＳＦＥＴ３３７の制御端子（たとえば、ゲート端子）における電圧が増大し、それによって、第１のドライバブロック２０２および第２のドライバブロック２０３がノード２２３におけるトリガ信号ＴＲＩＧを迅速に作動し、当該信号はクランプデバイスの作動を開始するためにクランプデバイスに提供され、クランプデバイスの作動の作動期間を決定するために制御回路ブロック２０４にフィードバックされる。

【0020】

たとえば、集積回路の非給電状態の間に使用されてもよい相対的に短い作動期間を提供するために、上記表１に示すように、ＰＯＲ信号は１の値を有し、トリガ信号ＴＲＩＧは１の値を有する。制御回路ブロック２０４は、スイッチ２１０、２１１、および２１２に、共通の容量性素子２０５と協同してクランプデバイスの作動の作動期間を制御するための（たとえば、約５マイクロ秒の）時間値を決定するために抵抗素子２０６および２０８から成る直列結合を選択させる。その後、ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６上の電圧は、抵抗素子２０６および２０８から成る直列結合を通じて共通の容量性素子２０５を充電する。共通の容量性素子２０５がノード２１８における電圧を抑制するのに十分で、第１のドライバブロック２０２および第２のドライバブロック２０３の状態を変化させるのに十分に高い電圧まで充電されると、ノード２２３におけるトリガ信号ＴＲＩＧが停止され、それによって制御されているいかなるクランプデバイスも停止する。

【0021】

たとえば、集積回路の給電状態の間に使用されてもよい電圧調整モードを提供するために、上記表１に示すように、ＰＯＲ信号は０の値を有し、トリガ信号ＴＲＩＧは０の値を有する。制御回路ブロック２０４は、スイッチ２１０、２１１、および２１２に、共通の容量性素子２０５と協同してＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６の過渡電圧増大の速度の検出範囲を制御するための（たとえば、約１０マイクロ秒の）時間値を決定するために抵抗素子２０６および２０７から成る直列結合を選択させる。ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６上の電圧が相対的に遅く増大することによって、抵抗素子２０６および２０７から成る直列結合は、共通の容量性素子２０５を充電するのに十分な電流を提供し、ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６上の電圧が上昇するにつれて共通の容量性素子２０５にわたる電圧を増大させることが可能になり、ノード２１８における電圧が負電圧レールＶＳＳ１２０に対して実質的に上昇しないようになる。従って、ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６の電圧の遅い増大はトリガ回路をトリガするには十分でなかったため、第１のドライバブロック２０２および第２のドライバブロック２０３は変化しないままであり、ノード２２３におけるトリガ信号ＴＲＩＧは変化しないままである。しかしながら、抵抗素子２０６および２０７から成る直列結合の高い抵抗（たとえば、非給電状態における抵抗素子２０６だけのより低い抵抗と比較して）が、共通の容量性素子２０５の電荷（および、従って共通の容量性素子２０５にわたる電圧）が急速に変化することを妨げるため、ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６上の電圧が非常に急速に増大することによって、ノード２１８は、おおよそＥＳＤ＿ＢＯＯＳＴ電圧の変化に比例して電圧を引き上げられる。ノード２１８において電圧が増大することによって、ＮチャネルＭＯＳＦＥＴ３３７の制御端子（たとえば、ゲート端子）における電圧がおおよそＥＳＤ＿ＢＯＯＳＴ電圧の増大に比例して増大し、これは第１のドライバブロック２０２のインバータ２１３の利得によって増幅される。第２のドライバブロック２０３は、第１のドライバブロックの出力を反転させて、ノード２２３においてトリガ信号ＴＲＩＧを提供し、当該信号は、クランプデバイスの作動を開始するためにクランプデバイスに提供され、クランプデバイスの作動の作動期間を決定するために制御回路ブロック２０４にフィードバックされる。

【0022】

たとえば、集積回路の給電状態の間に使用されてもよい相対的に長い作動期間を提供するために、上記表１に示すように、ＰＯＲ信号は０の値を有し、トリガ信号ＴＲＩＧは１の値を有する。制御回路ブロック２０４は、スイッチ２１０、２１１、および２１２に、共通の容量性素子２０５と協同してクランプデバイスの作動の作動期間を制御するための（たとえば、約２０ミリ秒の）時間値を決定するために抵抗素子２０６、２０７、２０８、および２０９から成る直列結合を選択させる。その後、ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６上の電圧が、抵抗素子２０６、２０７、２０８、および２０９から成る直列結合を通じて共通の容量性素子２０５を充電する。共通の容量性素子２０５が、第１のドライバブロック２０２および第２のドライバブロック２０３の状態を変化させるのに十分にノード２１８における電圧を抑制するのに十分に高い電圧まで充電されると、ノード２２３におけるトリガ信号ＴＲＩＧが停止され、それによって制御されているいかなるクランプデバイスも停止する。充電時間は、抵抗素子２０６および２０８から成る直列結合のより低い抵抗の場合よりもはるかに遅いため、抵抗素子２０６および２０８から成る直列結合のより低い抵抗の場合よりも長い作動期間が提供される。

【0023】

図３は、少なくとも１つの実施形態に応じた、トリガ回路の相補型金属酸化膜半導体（ＣＭＯＳ）の実施態様を示す概略図である。トリガ回路ブロック１０６は、制御回路ブロック２０４と、可変タイミング回路ブロック１０７と、第１のドライバブロック３４２と、第２のドライバブロック３４３とを備える。制御回路ブロック２０４は、ＰチャネルＭＯＳＦＥＴ３３１と、ＰチャネルＭＯＳＦＥＴ３３２と、ＰチャネルＭＯＳＦＥＴ３３３と、ＮチャネルＭＯＳＦＥＴ３３４と、ＮチャネルＭＯＳＦＥＴ３３５とを備える。ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６のような電圧レールが、ＰチャネルＭＯＳＦＥＴ３３１のソース端子、ＰチャネルＭＯＳＦＥＴ３３２のソース端子、およびＰチャネルＭＯＳＦＥＴ３３３のソース端子に接続されている。ＰＯＲ信号は、たとえば、信号伝達バスＰＯＲ１１９を介してＰチャネルＭＯＳＦＥＴ３３１のゲート端子に接続される。ＰチャネルＭＯＳＦＥＴ３３１のドレイン端子がノード３４０に接続されており、当該ノードは、ＰチャネルＭＯＳＦＥＴ３３２のドレイン端子、ＰチャネルＭＯＳＦＥＴ３３２のゲート端子、ＰチャネルＭＯＳＦＥＴ３３３のゲート端子、およびＮチャネルＭＯＳＦＥＴ３３４のドレイン端子に接続されている。ノード３４４におけるトリガ信号ＴＲＩＧは、ＮチャネルＭＯＳＦＥＴ３３４のゲート端子に接続される。ＮチャネルＭＯＳＦＥＴ３３４のソース端子は、負電圧レールＶＳＳ１２０に接続されている。ＰチャネルＭＯＳＦＥＴ３３３のドレイン端子は、ノード３４１に接続されており、当該ノードは、ＮチャネルＭＯＳＦＥＴ３３５のドレイン端子、ＮチャネルＭＯＳＦＥＴ３３５のゲート端子、および可変タイミング回路ブロック１０７のＮチャネルＭＯＳＦＥＴ３０９のゲート端子に接続されている。ＮチャネルＭＯＳＦＥＴ３３５のソース端子は、負電圧レールＶＳＳ１２０に接続されている。

【0024】

可変タイミング回路ブロック１０７は、共通の容量性素子２０５と、ＮチャネルＭＯＳＦＥＴ３０６と、ＮチャネルＭＯＳＦＥＴ３０７と、ＮチャネルＭＯＳＦＥＴ３０９と、ＮチャネルＭＯＳＦＥＴ３１０と、ＮチャネルＭＯＳＦＥＴ３１１とを備える。ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６のような電圧レールは、共通の容量性素子２０５の第１の端子およびＮチャネルＭＯＳＦＥＴ３０６のゲート端子に接続されている。共通の容量性素子２０５の第２の端子は、ノード２１８に接続されており、当該ノードは、ＮチャネルＭＯＳＦＥＴ３０６のドレイン端子、および第１のドライバブロック３４２のＮチャネルＭＯＳＦＥＴ３３７のゲート端子に結合されている。ＮチャネルＭＯＳＦＥＴ３０６のソース端子は、ノード２１９に接続されており、当該ノードは、ＮチャネルＭＯＳＦＥＴ３０７のドレイン端子、ＮチャネルＭＯＳＦＥＴ３０７のゲート端子、およびＮチャネルＭＯＳＦＥＴ３１０のドレイン端子に接続されている。ＰＯＲ信号は、たとえば、信号伝達バスＰＯＲ１１９を介してＮチャネルＭＯＳＦＥＴ３１０のゲート端子に接続される。ＮチャネルＭＯＳＦＥＴ３０７のソース端子は、ノード３２０に接続されており、当該ノードは、ＮチャネルＭＯＳＦＥＴ３０９のドレイン端子、ＮチャネルＭＯＳＦＥＴ３１０のソース端子、およびＮチャネルＭＯＳＦＥＴ３１１のドレイン端子に接続されている。制御回路ブロック２０４のノード３４４におけるトリガ信号ＴＲＩＧが反転したものであってもよい、ノード３４５における反転トリガ信号／ＴＲＩＧは、ＮチャネルＭＯＳＦＥＴ３１１のゲート端子に接続される。負電圧レールＶＳＳ１２０は、ＮチャネルＭＯＳＦＥＴ３０９のソース端子およびＮチャネルＭＯＳＦＥＴ３１１のソース端子に接続されている。

【0025】

第１のドライバブロック３４２は、抵抗素子３３６およびＮチャネルＭＯＳＦＥＴ３３７を備える。ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６のような電圧レールは、抵抗素子３３６の第１の端子に接続されている。抵抗素子３３６の第２の端子は、ＮチャネルＭＯＳＦＥＴ３３７のドレイン端子、および第２のドライバブロック３４３のＰチャネルＭＯＳＦＥＴ３３８のゲート端子に接続されている。ＮチャネルＭＯＳＦＥＴ３３７のソース端子は、負電圧レールＶＳＳ１２０に接続されている。

【0026】

第２のドライバブロック３４３は、ＰチャネルＭＯＳＦＥＴ３３８および抵抗素子３３９を備える。ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６のような電圧レールは、ＰチャネルＭＯＳＦＥＴ３３８のソース端子に接続されている。ＰチャネルＭＯＳＦＥＴ３３８のドレイン端子は、抵抗素子３３９の第１の端子、および、たとえば、信号伝達バスＥＳＤ＿ＴＲＩＧＧＥＲ１１７を介して通信されてもよいトリガ出力に接続されている。抵抗素子３３９の第２の端子は、負電圧レールＶＳＳ１２０に接続されている。

【0027】

ノード３４４におけるトリガ信号ＴＲＩＧがハイ論理状態にある場合、ＮチャネルＭＯＳＦＥＴ３３４は、ノード３４０から負電圧レールＶＳＳ１２０へと電流を伝導する。この電流は、２つの電流ミラーを介してノード３２０に提供される。ＰチャネルＭＯＳＦＥＴ３３２およびＰチャネルＭＯＳＦＥＴ３３３は、トランジスタチャネルの幅対長さの比の差によって、固有の減衰比（ａｔｔｅｎｕａｔｉｏｎ ｒａｔｉｏ）を有する第１の電流ミラーを形成する。たとえば、そのような減衰比は約２０：１であってもよい。ＮチャネルＭＯＳＦＥＴ３３５およびＮチャネルＭＯＳＦＥＴ３０９は、トランジスタチャネルの幅対長さの比の差によって、固有の減衰比を有する第２の電流ミラーを形成する。たとえば、そのような減衰比は約２０：１であってもよい。電流ミラーの組み合わさった減衰比は、約４，０００：１の、ＮチャネルＭＯＳＦＥＴ３０９によって提供される電流を制御するための最終的な減衰比をもたらしてもよい。信号伝達バスＰＯＲ１１９のＰＯＲ信号がロー論理レベルにある場合、ＰチャネルＭＯＳＦＥＴ３３１は、ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６からノード３４０へと電流を伝導する。この電流は、第１の電流ミラーに提供される総電流を効果的にさらに低減し、それゆえ、ＮチャネルＭＯＳＦＥＴ３０９によって提供される電流をも低減する。一例において、ＰＯＲ信号のロー論理レベルの間にＮチャネルＭＯＳＦＥＴ３０９によって提供される電流の低減は、４，０００分の１であってもよい。

【0028】

図３におけるＭＯＳＦＥＴ間の所望の相互作用は、ＭＯＳＦＥＴチャネルの幅対長さの比を、異なる複数のＭＯＳＦＥＴの間で異なるように定義することによって達成されることができる。一例として、ＮチャネルＭＯＳＦＥＴ３３４、３０６、および３０７は、たとえば、ＰチャネルＭＯＳＦＥＴ３３３またはＮチャネルＭＯＳＦＥＴ３０９よりも長いチャネルを有するロングチャネルＭＯＳＦＥＴとして実装されてもよい。別の例として、ＰチャネルＭＯＳＦＥＴ３３１、ＰチャネルＭＯＳＦＥＴ３３２、およびＮチャネルＭＯＳＦＥＴ３３５は、たとえば、ＰチャネルＭＯＳＦＥＴ３３３またはＮチャネルＭＯＳＦＥＴ３０９よりも広いチャネルを有するワイドチャネルＭＯＳＦＥＴとして実装されてもよい。

【0029】

トリガ回路によって使用される信号はそれら自体が過渡的事象（ｔｒａｎｓｉｅｎｔ ｅｖｅｎｔ）によって影響を受ける場合があり、そのような信号は、それらの値をＥＳＤ事象の前に記憶するために、且つそれらの信号に対する過渡的事象の影響がトリガ回路の動作に悪影響を及ぼすことを防止するために、ラッチまたはバッファリングされてもよい。たとえば、ＰＯＲ信号は、ＥＳＤ事象が発生しはじめる前にＰＯＲ信号とはどのようなものであったかを記憶するためにラッチまたはバッファリングされてもよい。

【0030】

図４は、少なくとも１つの実施形態に応じた、複数の時間値を提供するための線形時不変（ＬＴＩ）ブロックを有するトリガ回路を備える過渡抑制システムを示すブロック図である。過渡抑制システムは、ＥＳＤ電圧レールＥＳＤ＿ＢＯＯＳＴ１１６のような電圧レールと、非線形入力ブロック４５１と、非線形（比較およびクランプ）出力ブロック４５３と、クランプデバイス１１２とを備える。非線形出力ブロック４５３は、検出・作動部４５８と、停止部（ｄｅａｃｔｉｖａｔｉｏｎ ｐｏｒｔｉｏｎ）４５９とを備える。非線形入力ブロック４５１は、ＥＳＤ ＰＯＲモジュール１０２と、線形時不変（ＬＴＩ）ブロック４５２とを備える。ＬＴＩブロック４５２は、それぞれ変数ＲＣ１、ＲＣ２、ＲＣ３、およびＲＣ４を使用する４つの四半部４５４、４５５、４５６、および４５７に分割されているものとして示されている。四半部４５４および４５５は検出フィルタリングに関連し、四半部４５６および４５７は作動期間に関連する。四半部４５４および４５６は、その上に過渡抑制システムが作製されている集積回路の非給電状態に関連し、四半部４５５および４５７は、その上に過渡抑制システムが作製されている集積回路の給電状態に関連する。電圧レールは、四半部４５４および４５５の入力４６３に接続されており、ＬＴＩブロック４５２が過渡電圧増大について電圧レールを監視することが可能になっている。電圧レールは、ＥＳＤ ＰＯＲモジュール１０２の入力４６０に接続されており、ＥＳＤ ＰＯＲモジュール１０２が、集積回路が給電されていない場合には四半部４５４の変数ＲＣ１もしくは四半部４５６の変数ＲＣ３をＬＴＩブロック４５２が使用するための選択４６１、または集積回路が給電されている場合には四半部４５５の変数ＲＣ２もしくは四半部４５７の変数ＲＣ４をＬＴＩブロック４５２が使用するための選択４６２を行うことが可能である。

【0031】

入力４６３に応答して、非給電状態について四半部４５４の変数ＲＣ１または給電状態について四半部４５５の変数ＲＣ２を適用して、ＬＴＩブロック４５２は、非線形出力ブロック４５３の検出・作動部４５８に出力４６４を提供する。検出・作動部４５８は、非給電状態について四半部４５４の変数ＲＣ１または給電状態について四半部４５５の変数ＲＣ２を使用してＬＴＩブロック４５２によってフィルタリングされているものとしての入力４６３が、そのためにクランピングが作動されるべきである（たとえば、クランピング作動のスルーレート基準を満たす）過渡電圧増大であるか否かを検出し、そうである場合には、クランプ出力４６５においてクランプ信号をアサートし、当該信号はクランプデバイス１１２の入力に接続され、当該クランプデバイスは電圧レールに接続されており、電圧レール上の電圧をクランピングする。非線形出力ブロック４５３の検出・作動部はトリガ出力４６６を提供し、当該出力は、ＬＴＩブロック４５２が非給電状態については四半部４５６の変数ＲＣ３、または給電状態については四半部４５７の変数ＲＣ４に基づいてクランプ信号の作動期間の制御を開始することを可能にするために、ＬＴＩブロック４５２の作動期間四半部４５６および４５７に接続される。適切な変数値に基づく作動期間が経過した後、ＬＴＩブロック４５２は出力４６７をアサートし、当該出力は非線形出力ブロック４５３の停止部４５９に接続される。出力４６７によって提供される停止信号を受信すると、停止部４５９はクランプ出力４６５におけるクランプ信号を停止し、それによって、クランプデバイス１１２に電圧レールにおける電圧のクランピングを停止させる。

【0032】

図５は、少なくとも１つの実施形態に応じた、過渡電圧増大を検出し、クランプデバイスの導電状態を制御するための方法を示すフローチャートである。方法、はブロック５０１において、信号に基づいて第１の時間値と第２の時間値との間で選択することによって開始する。ブロック５０１から、方法はブロック５０２へと継続する。ブロック５０２において、存在する場合には、過渡電圧増大の検出が行われる。ブロック５０２から、方法は判断ブロック５０３へと継続する。判断ブロック５０３において、過渡電圧増大の検出が行われたか否かについて判断が為される。そうでない場合、方法はブロック５０２に戻る。そうである場合、方法はブロック５０４へと継続する。ブロック５０４において、トリガ信号の提供が行われる。ブロック５０４から、方法はブロック５０５へと継続する。ブロック５０５において、トリガ信号の増幅が行われる。ブロック５０６によって示されているように、ブロック５０５のトリガ信号の増幅は、トリガ信号の反転を含んでもよい。ブロック５０５から、方法はブロック５０７へと継続する。ブロック５０７において、クランプデバイスの導電状態の制御が行われる。ブロック５０８によって示されているように、クランプデバイスの導電状態の制御は、集積回路が給電状態にあるときは比例的に応答することを含んでもよく、これによって、電圧レールが損壊すること、およびリセットが発生することを防止することができる。ブロック５０７から、方法は判断ブロック５０９へと継続し、アクティブ期間が超過したか否かについて判断が為される。そうでない場合、方法はブロック５０７に戻る。そうである場合、方法はブロック５０１に戻る。

【0033】

図６は、少なくとも１つの実施形態に応じた、過渡電圧増大を検出し、クランプデバイスの導電状態を制御するための方法を示すフローチャートである。方法はブロック６０１において、信号を受信することによって開始する。ブロック６０１から、方法はブロック６０２へと継続する。ブロック６０２において、第２の信号の受信が行われる。ブロック６０２から、方法はブロック６０３へと継続する。ブロック６０３において、集積回路が非給電状態にあるか、または給電状態にあるかに応じて、非給電状態については線形時不変（ＬＴＩ）関数の変数の第１の値、または給電状態についてはＬＴＩ関数の変数の第２の値の選択が行われる。ブロック６０４によって示されているように、ブロック６０３の動作は、非給電状態または給電状態を表す非給電／給電信号に基づいて実行されてもよい第１の値または第２の値を選択することを含んでもよい。ブロック６０５によって示されているように、ブロック６０４の動作は、上記信号および第２の信号に基づいて第１の値または第２の値を選択することを含んでもよい。選択は、上記信号および第２の信号に基づいて第１の値、第２の値、第３の値、および第４の値の間で選択することを含んでもよい。ブロック６０６によって示されているように、ブロック６０３の動作は、非作動／作動信号に基づいて選択することを含んでもよい。非作動／作動信号は、クランプデバイスの導電状態の制御の非作動状態または作動状態を表し得る。ブロック６０３から、方法はブロック６０７へと継続する。ブロック６０７において、存在する場合には、過渡電圧増大の検出が行われる。ブロック６０７から、方法は判断ブロック６０８へと継続する。判断ブロック６０８において、過渡電圧増大の検出が行われたか否かについて判断が為される。そうでない場合、方法はブロック６０７に戻る。そうである場合、方法はブロック６０９へと継続する。ブロック６０９において、クランプデバイスの導電状態の制御が行われる。ブロック６０９から、方法は判断ブロック６１０へと継続する。判断ブロック６１０において、クランピングのアクティブ期間が経過したか否かについて判断が為される。そうでない場合、方法はブロック６０９に戻る。そうである場合、方法はブロック６０１に戻る。

【0034】

少なくとも１つの実施形態に応じて、トリガ回路のトリガの感応性（ｔｒｉｇｇｅｒｉｎｇ ｓｅｎｓｉｔｉｖｅｉｔｙ）は、たとえば、電圧レールまたは過渡抑制が所望される任意の回路内の任意の他のノードであってもよい回路ノードにおける電圧の変化の速度に関する比較の根拠としての第１の時間値または第２の時間値に依存する。トリガ回路は、変化の速度が第１の時間値または第２の時間値に対応する変化の速度よりも大きいときはクランプ要素をトリガし、変化の速度が第１の時間値および第２の時間値に対応する変化の速度よりも小さいときはクランプ要素をトリガしない。

【0035】

立ち上がり時間検出器、および、ＥＳＤが検出されるときにレールクランプを完全にオンにするラッチを有するＣＭＯＳ製品のための既存のＥＳＤ保護ネットワークであって、アクティブなレールクランプは全くオンにならないか、または完全にオンになるかのいずれかであるため給電過渡事象（すなわち、システムレベルストレス）に良好に応答しない場合があり、それによって、正電圧レールＶＤＤを損壊させ、チップをリセット状態にする可能性がある、既存のＥＳＤ保護ネットワークとは異なり、少なくとも１つの実施形態は、非給電ＥＳＤと給電過渡事象とを区別し、給電過渡事象の間はラッチされたクランプをオンにするモードではなく、電圧調整モードに入る。この調整モードにおいて、トリガ回路は、供給電圧増大に比例してオンになり、それによって損壊させる供給が回避される。

【0036】

少なくとも１つの実施形態は、比例トリガ方式に基づいて、遠隔した電圧基準回路の必要を回避する。そのような遠隔した基準電圧（Ｖｒｅｆ）生成器は、相当量のダイ面積を占有する場合があり、機能的問題（たとえば、電源投入中の直流電流（ＤＣ）漏れ、近傍の電流注入に感応する、など）が発生しやすい場合があり、ＴＣから遠隔して配置されることによって、たとえば、電力バス上の電圧降下に起因して信号伝達問題および性能問題を引き起こす場合がある。集積回路の導体はディスクリート回路の導体と比較して小型で抵抗性である傾向にある。電流が相対的に抵抗の高いＩＣ電力バスのような集積回路導体を流れる結果として電圧降下が生じる可能性があり、電圧降下は、オームの法則に従って、導体を通じて流れる電流に導体の抵抗を乗算した値に等しい。さらに、複数のＴＣがともに接続されてそれらのうちの少なくとも１つが大きい電圧降下を受ける状況においては、その１つのＴＣが誤ってトリガされる結果として、機能不全が広範囲に拡散して生じる可能性がある。独立型のＶｒｅｆ生成器の必要をなくすことによって、相対的に抵抗性の集積回路導体からの独立が達成することができ、ＴＣの誤ったトリガが回避されることができる。従って、ダイ面積（たとえば、コスト）の節約、チップの機能的信頼性の増大、過渡ストレス事象の間のＥＳＤクランプ応答の改善（たとえば、ＥＳＤ応答性能の改善）が実現されることができる。

【0037】

少なくとも１つの実施形態に応じて、非給電チップ動作と給電チップ動作とを区別することによって複数の異なるＥＳＤクランプトリガ応答を提供することができるトリガ回路（ＴＣ）が提供される。そのようなＴＣは、その区別を行うためのＰＯＲ（「パワー・オン・リセット」）信号を受信し、ＰＯＲ信号は、たとえば、パッドリング内に（たとえば、ＶＳＳパッド内に）含まれている小型ＥＳＤ ＰＯＲ回路によって提供されることができる。そのようなＴＣは、別個の電圧基準（Ｖｒｅｆ）生成回路を必要とすることなく機能することができる。ＰＯＲ信号およびトリガ回路出力ノードの論理状態に基づいてＲＣ検出段内の抵抗器値（ｒｅｓｉｓｔｏｒ ｖａｌｕｅ）を切り替えることによって、ＴＣにおいて複数の異なるＥＳＤ応答が達成される。選択可能な抵抗器値と、すべての選択可能な抵抗器値について同じままであることができる共通のキャパシタ値との組み合わせが、抵抗容量（ＲＣ）時間値を提供し、それによって、共通のキャパシタ値と組み合わさったいくつかの選択可能な抵抗器値が、いくつかのＲＣ時間値を提供することが可能になり、これは、ＰＯＲ信号およびトリガ信号に応じていくつかのＥＳＤ応答を提供するために利用される。給電過渡ストレス事象（ｐｏｗｅｒｅｄ ｔｒａｎｓｉｅｎｔ ｓｔｒｅｓｓ ｅｖｅｎｔｓ）の間の比例トリガモードは、大きいＲ値を選択することによって達成される。それゆえ、初期供給電圧が、ＴＣのための内部基準電圧を提供するキャパシタＣ上に蓄積され、それによって、遠隔した電圧基準回路の必要が回避され、遠隔した電圧基準回路に依存するトリガ回路に関連する問題が回避される。

【0038】

少なくとも１つの実施形態に応じて、トリガ回路は、ＲＣフィルタ段を備え、制御信号に応じてＲ＊Ｃ値が切り替えられることができる。少なくとも１つの実施形態に応じて、トリガ回路は、ＲＣフィルタ段の出力信号を検出および増幅するための１以上のインバータ段を備え、インバータ段（複数の場合もあり）の出力（ＴＣ出力）は１以上のレール・クランプ・デバイスのゲート端子を駆動する。少なくとも１つの実施形態に応じて、トリガ回路は、ＰＯＲ回路によって監視されている（たとえば、ＥＳＤ＿ＢＯＯＳＴ電圧レール上の）ノードまたはバスにおける０ボルトから始まる電圧の増大（すなわち、電圧ランプ）があるときはいつでもハイ論理レベルにあり、チップが完全に給電されたときはロー論理レベルにあるＰＯＲ信号を受信する。たとえば、ＰＯＲ信号は、電源投入（すなわち、電力が最初に集積回路に印加されるとき）または非給電ＥＳＤ事象の間はハイ論理レベルにあり、チップが完全に給電されているとき（たとえば、給電ＥＳＤ事象の間）はロー論理レベルにある。少なくとも１つの実施形態に応じて、トリガ回路は、Ｒ＊Ｃ値を変更することによってＴＣの動作モードを設定する制御ロジックを備える。ＰＯＲ信号およびＴＣ出力（トリガ）信号は制御ロジックに対する入力として役割を果たす。少なくとも１つの実施形態に応じて、トリガ回路は、ＲＣ要素に基づいて４つの異なる時間値を提供する。たとえば、集積回路が非給電状態にある（たとえば、ＰＯＲ信号＝１）とき、トリガ回路は、過渡事象検出のための約１００ｎｓの時間値、および、アクティブなクランプ応答のオン時間のために約５μｓの時間値を提供し、集積回路が給電状態にある（たとえば、ＰＯＲ信号＝０）とき、トリガ回路は、過渡事象検出のための約１０μｓの時間値、および、アクティブなクランプ応答のオン時間のために約２０ｍｓの時間値を提供する。

【0039】

少なくとも１つの実施形態に応じて、集積回路の非給電状態に関する検出範囲を制御するための時間値は、１０ナノ秒〜１マイクロ秒である。少なくとも１つの実施形態に応じて、集積回路の非給電状態に関する検出範囲を制御するための時間値は、２０ナノ秒〜５００ナノ秒である。少なくとも１つの実施形態に応じて、集積回路の非給電状態に関する検出範囲を制御するための時間値は、５０ナノ秒〜２００ナノ秒である。

【0040】

少なくとも１つの実施形態に応じて、集積回路の給電状態に関する検出範囲を制御するための時間値は、１マイクロ秒〜１００マイクロ秒である。少なくとも１つの実施形態に応じて、集積回路の給電状態に関する検出範囲を制御するための時間値は、２マイクロ秒〜５０マイクロ秒である。少なくとも１つの実施形態に応じて、集積回路の給電状態に関する検出範囲を制御するための時間値は、５マイクロ秒〜２０マイクロ秒である。

【0041】

少なくとも１つの実施形態に応じて、集積回路の非給電状態に関する作動期間を制御するための時間値は、５００ナノ秒〜５０マイクロ秒である。少なくとも１つの実施形態に応じて、集積回路の非給電状態に関する作動期間を制御するための時間値は、１マイクロ秒〜２０マイクロ秒である。少なくとも１つの実施形態に応じて、集積回路の非給電状態に関する作動期間を制御するための時間値は、２マイクロ秒〜１０マイクロ秒である。

【0042】

少なくとも１つの実施形態に応じて、集積回路の給電状態に関する作動期間を制御するための時間値は、２ミリ秒〜２００ミリ秒である。少なくとも１つの実施形態に応じて、集積回路の給電状態に関する作動期間を制御するための時間値は、５ミリ秒〜１００ミリ秒である。少なくとも１つの実施形態に応じて、集積回路の給電状態に関する作動期間を制御するための時間値は、１０ミリ秒〜５０ミリ秒である。

【0043】

少なくとも１つの実施形態に応じて、検出範囲を制御するための時間値は、集積回路の給電状態に関しては、集積回路の非給電状態に関するものよりも約１００倍大きい。少なくとも１つの実施形態に応じて、検出範囲を制御するための時間値は、集積回路の給電状態に関しては、集積回路の非給電状態に関するものよりも５０〜２００倍大きい。

【0044】

少なくとも１つの実施形態に応じて、作動期間を制御するための時間値は、集積回路の給電状態に関しては、集積回路の非給電状態に関するものよりも約４，０００倍大きい。少なくとも１つの実施形態に応じて、作動期間を制御するための時間値は、集積回路の給電状態に関しては、集積回路の非給電状態に関するものよりも１，０００〜１０，０００倍大きい。

【0045】

少なくとも１つの実施形態に応じて、集積回路の非給電状態に関する作動期間を制御するための時間値は、集積回路の非給電状態に関する検出範囲を制御するための時間値よりも約５０倍大きい。少なくとも１つの実施形態に応じて、集積回路の非給電状態に関する作動期間を制御するための時間値は、集積回路の非給電状態に関する検出範囲を制御するための時間値よりも２０〜１００倍大きい。

【0046】

少なくとも１つの実施形態に応じて、集積回路の給電状態に関する作動期間を制御するための時間値は、集積回路の給電状態に関する検出範囲を制御するための時間値よりも約２，０００倍大きい。少なくとも１つの実施形態に応じて、集積回路の給電状態に関する作動期間を制御するための時間値は、集積回路の給電状態に関する検出範囲を制御するための時間値よりも５００〜１０，０００倍大きい。

【0047】

少なくとも１つの実施形態に応じて、２つのモード、すなわち、（非給電過渡ストレス事象のための）正規オン／オフ・スタイル・トリガ・モードおよび（給電過渡ストレス事象のための）比例調整モードにおいて動作することができるＥＳＤ ＴＣが提供される。そのようなＥＳＤ ＴＣは、別個の電圧基準回路（Ｖｒｅｆ）を必要としない。２つの動作モード（非給電対給電）を達成するのに、過渡ＥＳＤトリガ回路内の検出ＲＣ時間値の切り替えが利用される。給電動作モードは、過渡電圧増大に比例的に応答し、電圧レール上の供給電圧を損なうことを回避し、システムの意図しないリセットが引き起こされるのを回避することを可能にする。

【0048】

少なくとも１つの実施形態に応じて、Ｉ／Ｏパッドレイアウト面積要件がより小さいことに起因して、ダイサイズ低減が達成されることができる。少なくとも１つの実施形態に応じて、ＣＭＯＳ半導体製品について、過渡電磁波耐性性能の改善をもたらすことができる。

【0049】

少なくとも１つの実施形態に応じて、集積回路において過渡電圧増大を検出するためのトリガ回路は、耐電圧回路設計ライブラリにおいて定義されてもよい。そのような耐電圧回路設計ライブラリは、正電圧レールＶＤＤ１１８を上回る電圧が発生し得る集積回路ＩＯピンを実装するために使用されてもよい。

【0050】

少なくとも１つの実施形態に応じて、集積回路において過渡電圧増大を検出するためのトリガ回路は、複数のローカルなトリガ回路を遠隔して配置することを可能にし、複数のローカルなトリガ回路がそれらのトリガ信号を互いに通信するか、または複数のローカルなトリガ回路のうちの他者のトリガ信号を認識するように構成される場合であっても、複数のローカルなトリガ回路の間でトリガ回路が競合することを回避する。

【0051】

少なくとも１つの実施形態に応じて、方法は、集積回路上の過渡電圧増大を検出することと、過渡電圧増大を制限するためにクランプデバイスの導電状態を制御することとを含む。検出することおよび制御することのうちの少なくとも一方は、第１の時間値および第２の時間値に依存する。第１の時間値は集積回路の非給電状態に適用可能であり、第２の時間値は集積回路の給電状態に適用可能である。第１の時間値および第２の時間値は共通の容量性素子の容量値に応じて決まる。少なくとも１つの実施形態に応じて、検出することは第１の時間値および第２の時間値に依存し、検出することは、過渡電圧増大の速度が検出範囲内にあることに応答して行われ、検出範囲は集積回路の非給電状態については第１の時間値に応じて決まり、集積回路の給電状態については第２の時間値に応じて決まる。少なくとも１つの実施形態に応じて、制御することは第１の時間値および第２の時間値に依存し、制御することはアクティブ期間にわたって行われ、アクティブ期間は集積回路の非給電状態については第１の時間値に応じて決まり、集積回路の給電状態については第２の時間値に応じて決まる。少なくとも１つの実施形態に応じて、方法は、集積回路の非給電状態および給電状態に応答する信号に基づいて第１の時間値と第２の時間値との間で選択することをさらに含む。少なくとも１つの実施形態に応じて、過渡電圧増大を制限するためにクランプデバイスの導電状態を制御することは、給電状態の以前から存在している電圧に対する過渡電圧増大に比例して、給電状態における過渡電圧増大に応答することを含む。少なくとも１つの実施形態に応じて、方法は、過渡電圧増大の検出に応答してトリガ信号を提供することと、トリガ信号を増幅することとをさらに含む。少なくとも１つの実施形態に応じて、トリガ信号を増幅することは、トリガ信号を反転することを含む。少なくとも１つの実施形態に応じて、検出することは第１の時間値および第２の時間値に依存し、制御することは第３の時間値および第４の時間値に依存し、第３の時間値および第４の時間値は共通の容量性素子の容量値に応じて決まる。少なくとも１つの実施形態に応じて、検出することは、過渡電圧増大の速度が検出範囲内にあることに応答して行われ、検出範囲は集積回路の非給電状態については第１の時間値に応じて決まり、集積回路の給電状態については第２の時間値に応じて決まり、制御することはアクティブ期間にわたって行われ、アクティブ期間は集積回路の非給電状態については第３の時間値に応じて決まり、集積回路の給電状態については第４の時間値に応じて決まる。少なくとも１つの実施形態に応じて、第１の時間値は第２の時間値に等しくない。

【0052】

少なくとも１つの実施形態に応じて、集積回路は、クランプデバイスと、集積回路上の過渡電圧増大を検出するためのトリガ回路とを備える。トリガ回路は、過渡電圧増大を制限するためにクランプデバイスの導電状態を制御する。トリガ回路は、或る容量値を有する共通の容量性素子を備える。第１の時間値および第２の時間値は共通の容量性素子の容量値に応じて決まる。第１の時間値は集積回路の非給電状態に適用可能であり、第２の時間値は集積回路の給電状態に適用可能である。第１の時間値および第２の時間値は、その範疇にある過渡電圧増大の速度が、トリガ回路をアクティブにする検出範囲、および、クランプデバイスの導電状態の制御のアクティブ期間がそれに応じて決まる「オン」時間から成る群から選択されるトリガ回路パラメータを制御する。少なくとも１つの実施形態に応じて、第１の時間値は集積回路の非給電状態に関する検出範囲を決定し、第２の時間値は集積回路の給電状態に関する検出範囲を決定する。少なくとも１つの実施形態に応じて、トリガ回路は、共通の容量性素子に結合されている入力を有するドライバ回路を備え、ドライバ回路は、入力においてフィルタリングされた信号を検出および増幅し、クランプデバイスの制御端子を駆動するためのトリガ回路出力信号を提供するための１以上のインバータ段を備える。少なくとも１つの実施形態に応じて、トリガ回路はクランプデバイスを、集積回路が非給電状態にあるときはより高い導電性を提供し、集積回路が給電状態にあるときは電圧調整を提供するために制御されたより低い導電性を提供するように制御する。少なくとも１つの実施形態に応じて、トリガ回路は、集積回路の非給電状態の間はより高い導電性のアクティブ期間を決定するための第３の時間値を有し、集積回路の給電状態の間は制御されたより低い導電性のアクティブ期間を決定するための第４の時間値を有し、第３の時間値および第４の時間値は共通の容量性素子の容量値に応じて決まる。

【0053】

少なくとも１つの実施形態に応じて、方法は、集積回路の非給電状態については線形時不変（ＬＴＩ）関数の変数の第１の値、および、集積回路の給電状態については線形時不変（ＬＴＩ）関数の変数の第２の値を選択することであって、第１の値および第２の値は共通のリアクタンス素子に応じて決まる、選択することと、集積回路上の過渡電圧増大を検出することと、過渡電圧増大を制限するためにクランプデバイスの導電状態を制御することとを含み、検出することおよび制御することのうちの少なくとも一方はＬＴＩ関数に依存する。少なくとも１つの実施形態に応じて、検出することはＬＴＩ関数に依存し、検出することは、過渡電圧増大の速度が検出範囲内にあることに応答して行われ、検出範囲はＬＴＩ関数に応じて決まる。少なくとも１つの実施形態に応じて、制御することはＬＴＩ関数に依存し、制御することはアクティブ期間にわたって行われ、アクティブ期間はＬＴＩ関数に応じて決まる。少なくとも１つの実施形態に応じて、方法は、集積回路の非給電状態および給電状態に応答する信号を受信することをさらに含み、選択することは、当該信号に基づいてＬＴＩ関数の変数の第１の値と第２の値との間で選択することをさらに含む。少なくとも１つの実施形態に応じて、方法は第２の信号を受信することをさらに含み、第２の信号は、当該第２の信号の第１の状態においてはクランプデバイスの導電状態の制御の非作動状態を表し、当該第２の信号の第２の状態においてはクランプデバイスの導電状態の制御の作動状態を表し、ＬＴＩ関数の変数の第１の値と第２の値との間で選択することは、上記信号および第２の信号に基づいて、集積回路の非給電状態についての検出のためにはＬＴＩ関数の変数の第１の値、集積回路の給電状態についての検出のためにはＬＴＩ関数の変数の第２の値、集積回路の非給電状態についての制御のためにはＬＴＩ関数の変数の第３の値、および、集積回路の給電状態についての制御のためにはＬＴＩ関数の変数の第４の値を選択することを含み、第１の値、第２の値、第３の値、および第４の値は共通のリアクタンス素子に応じて決まる。少なくとも１つの実施形態に応じて、信号はパワー・オン・リセット（ＰＯＲ）信号である。少なくとも１つの実施形態に応じて、方法は、クランプデバイスの導電性の制御の非作動状態および作動状態に応答する信号を受信することをさらに含み、選択することは、信号に基づいてＬＴＩ関数の変数の第１の値および第２の値を検出または制御のいずれに適用すべきかを選択することを含む。

【0054】

本明細書において、具体的な実施形態を参照して本発明を説明したが、添付の特許請求の範囲に明記されているような本発明の範囲から逸脱することなくさまざまな改変および変更を為すことができる。従って、本明細書および図面は限定的な意味ではなく例示とみなされるべきであり、すべてのこのような改変が本発明の範囲内に含まれることが意図されている。本明細書において具体的な実施形態に関して記載されているいかなる利益、利点、または問題に対する解決策も、任意のまたはすべての請求項の重要な、必要とされる、または基本的な特徴または要素として解釈されるようには意図されていない。

【0055】

さらに、上述の動作の機能間の境界は例示にすぎないことを当業者は認識しよう。複数の動作の機能を単一の動作に組み合わせてもよく、かつ／または単一の動作の機能を追加の動作に分散させてもよい。その上、代替的な実施形態は、特定の動作の複数のインスタンスを含んでもよく、動作の順序はさまざまな他の実施形態においては変更してもよい。

【0056】

利益、他の利点、および問題に対する解決策が具体的な実施形態に関連して上記で説明された。しかしながら、利益、利点、問題に対する解決策、および、任意の利益、利点、または解決策を発生させまたはより明白にする任意の特徴（複数の場合もあり）は、特許請求項のいずれかまたはすべての決定的な、必要とされる、または必須の特徴であると解釈されるべきではない。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】