特許 6331054 有機ＥＬ表示パネルの製造方法、有機ＥＬ表示パネル

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6331054

(24)【登録日】2018年5月11日

(45)【発行日】2018年5月30日

(54)【発明の名称】有機ＥＬ表示パネルの製造方法、有機ＥＬ表示パネル

(51)【国際特許分類】

   G09F 9/30 20060101AFI20180521BHJP

   G09F 9/00 20060101ALI20180521BHJP

   H05B 33/10 20060101ALI20180521BHJP

   H01L 51/50 20060101ALI20180521BHJP

   H05B 33/06 20060101ALI20180521BHJP

【ＦＩ】

   G09F9/30 338

   G09F9/00 338

   G09F9/30 365

   G09F9/30 330

   H05B33/10

   H05B33/14 A

   H05B33/06

【請求項の数】6

【全頁数】18

(21)【出願番号】特願2016-553960(P2016-553960)

(86)(22)【出願日】2015年9月29日

(86)【国際出願番号】JP2015004957

(87)【国際公開番号】WO2016059757

(87)【国際公開日】20160421

【審査請求日】2017年3月3日

(31)【優先権主張番号】特願2014-211113(P2014-211113)

(32)【優先日】2014年10月15日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】514188173

【氏名又は名称】株式会社ＪＯＬＥＤ

(74)【代理人】

【識別番号】100189430

【弁理士】

【氏名又は名称】吉川 修一

(74)【代理人】

【識別番号】100190805

【弁理士】

【氏名又は名称】傍島 正朗

(72)【発明者】

【氏名】橋本 伸一郎

(72)【発明者】

【氏名】小野 晋也

【審査官】 西島 篤宏

(56)【参考文献】

【文献】 特開２０１２−２３０１５２（ＪＰ，Ａ）

【文献】 特開２００７−１４０３１５（ＪＰ，Ａ）

【文献】 特開２０１０−０１９９５０（ＪＰ，Ａ）

【文献】 特開２００９−１３４２３３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｆ ９／３０

Ｇ０９Ｆ ９／００

Ｈ０１Ｌ ５１／５０

Ｈ０５Ｂ ３３／０６

Ｈ０５Ｂ ３３／１０

(57)【特許請求の範囲】

【請求項1】

アモルファス酸化物半導体からなるチャネルを有する選択トランジスタを備え、所定の電圧のステージに載置された場合において前記チャネルが導通状態となる有機ＥＬ表示パネルの製造方法であって、
絶縁体の基板に、
前記選択トランジスタのゲート電極と、
複数の前記ゲート電極に接続されるスキャン線と、
複数の容量素子に基準電圧を与える第一共通配線とを備える第一パターンを形成し、
前記選択トランジスタのソース電極と、
前記選択トランジスタのドレイン電極と、
複数の前記ソース電極に接続されるデータ線と、
前記データ線と前記第一共通配線との前記チャネルを介した接続を分かつ第一未接続部とを備える第二パターンを形成し、
前記データ線についてオープンショート検査を実施し、
前記オープンショート検査により不具合が発見されなかった場合に、またはオープンショート検査により、不具合が発見されてリペアされた場合に、前記第一未接続部にまたがり、前記データ線と前記第一共通配線とを前記チャネルを介して接続する第一ブリッジ線を備える第三パターンを形成する
有機ＥＬ表示パネルの製造方法。

【請求項2】

前記第二パターンにおいて、前記第一未接続部は、前記データ線と前記選択トランジスタの前記ドレイン電極との間に配置される請求項１に記載の有機ＥＬ表示パネルの製造方法。

【請求項3】

前記第二パターンはさらに、
前記選択トランジスタの前記ドレイン電極と前記容量素子との間に、前記第一未接続部とは連続しない第二未接続部を備え、
前記第三パターンはさらに、
前記第二未接続部にまたがり、前記ドレイン電極と前記容量素子とを接続する第二ブリッジ線を備える請求項１または２に記載の有機ＥＬ表示パネルの製造方法。

【請求項4】

前記第二パターンにおいて、前記第二未接続部の一端部は、前記第一パターンが形成されている部分の上方に配置され、前記第二未接続部の他端部は前記第一パターンが形成されていない部分の上方に配置される請求項３に記載の有機ＥＬ表示パネルの製造方法。

【請求項5】

前記第一パターンは、
前記基板の周縁部に静電気から画素を守るために画素領域外に配置される第二共通配線を備え、
前記第二パターンは、
前記容量素子と前記第二共通配線との接続を分かつ第三未接続部を備え、
前記第三パターンは、
前記第三未接続部にまたがり、前記容量素子と前記第二共通配線とを接続する第三ブリッジ線を備える請求項１〜４のいずれか一項に記載の有機ＥＬ表示パネルの製造方法。

【請求項6】

アモルファス酸化物半導体からなるチャネルを有する選択トランジスタを備える有機ＥＬ表示パネルであって、
絶縁体の基板と、
前記選択トランジスタのゲート電極と、
複数の前記ゲート電極に接続され、前記ゲート電極と同一層に形成されるスキャン線と、
前記ゲート電極と同一層に形成される第一共通配線と、
前記選択トランジスタのソース電極と、
前記ソース電極と同一層に形成される前記選択トランジスタのドレイン電極と、
複数の前記ソース電極に接続され、前記ソース電極と同一層に形成されるデータ線と、
前記ソース電極と同一層において、前記データ線と前記第一共通配線との電気的な接続を分かつ第一未接続部と、
前記ゲート電極、および前記ソース電極と異なる層において、前記第一未接続部にまたがり、前記データ線と前記第一共通配線とを電気的に接続する第一ブリッジ線と
を備える有機ＥＬ表示パネル。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、基板上にマトリクス状に形成されたトランジスタ等により有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）を発光させて画像を表示する有機ＥＬ表示パネルの製造方法、および、有機ＥＬ表示パネルに関する。

【背景技術】

【0002】

従来、有機ＥＬを用いた表示パネルは、マトリクス状に配置される有機ＥＬ（画素）のそれぞれに電流を流して発光させるものであり、画素の発光色や輝度を制御することによりカラー画像（動画）を表示する。この画素を構成する赤色を発光する有機ＥＬ、緑色を発光する有機ＥＬ、青色を発光する有機ＥＬは、副画素と称され、当該副画素は、複数の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）などに基づき駆動が制御される。

【0003】

このように、各副画素を駆動するためには多数のＴＦＴがマトリクス状に配置されており（ＴＦＴアレイと称される）、ＴＦＴアレイは、基板上に複数層にわたって例えば低温ポリシリコンやａ−Ｓｉ（アモルファスシリコン）からなる半導体や配線用の材料や各層を分離する絶縁体が形成されている。

【0004】

ＴＦＴアレイを製造するにあたっては、各層を積層し、また、エッチングなどを行なうが、製造工程の途中で検査装置などを用いてＴＦＴアレイの不具合を検出する場合がある。例えば特許文献１には、有機ＥＬ形成工程の前にＴＦＴアレイの機能検査を行う方法が記載されている。具体的に特許文献１には、有機ＥＬを実装する前のＴＦＴアレイに対し、駆動ＴＦＴのオープンショート欠陥を検出する方法が開示されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００４−３４７７４９号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

昨今では、表示パネルの高精細化が進んでおり、表示パネル全体に縞状に張り渡された配線用の材料も細く高密度に形成されるため、ＴＦＴ自体の不具合ばかりでなく、配線の断線や隣り合う配線同士の短絡などの不具合も検出することが好ましい。

【0007】

そこで従来は、ステージ上にＴＦＴアレイを載置し、ステージ全体に所定の電圧を印加（接地も含む）することで、配線のオープンショート検査を行っていた。

【0008】

ところが、ＴＦＴを構成する半導体として、例えばＴＡＯＳ（Transparent Amorphous Oxide Semiconductor：透明アモルファス酸化物半導体）を用い、所望の性能のＴＦＴを形成した場合、従来の方法、すなわち、ＴＦＴアレイを所定の電圧のステージに載置した状態では各ＴＦＴがオン（ソース、ドレイン間に電流が流れる状態）となり、他の配線と導通した状態となって、配線のオープンショート検査を有効に行うことができないことを、発明者は見出した。

【0009】

本開示は、上記発明者の知見に基づくものであり、アモルファス酸化物半導体を用いたＴＦＴからなる表示パネルであっても、配線の有効なオープンショート検査を行って有機ＥＬ表示パネルを製造することができる方法、および、有機ＥＬ表示パネルの提供を目的とする。

【課題を解決するための手段】

【0010】

上記目的を達成するために、本開示にかかる有機ＥＬ表示パネルの製造方法は、アモルファス酸化物半導体からなるチャネルを有する選択トランジスタを備える有機ＥＬ表示パネルの製造方法であって、絶縁体の基板に、前記選択トランジスタのゲート電極と、複数の前記ゲート電極に接続されるスキャン線と、第一共通配線とを備える第一パターンを形成し、前記選択トランジスタのソース電極と、前記選択トランジスタのドレイン電極と、複数の前記ソース電極に接続されるデータ線と、前記データ線と前記第一共通配線との接続を分かつ第一未接続部とを備える第二パターンを形成し、前記データ線についてオープンショート検査を実施し、前記第一未接続部にまたがり、前記データ線と前記第一共通配線とを接続する第一ブリッジ線を備える第三パターンを形成することを特徴とする。

【0011】

また、上記目的を達成するために、本開示に係る有機ＥＬ表示パネルは、アモルファス酸化物半導体からなるチャネルを有する選択トランジスタを備える有機ＥＬ表示パネルであって、絶縁体の基板と、前記選択トランジスタのゲート電極と、複数の前記ゲート電極に接続されるスキャン線と、第一共通配線とを有する第一パターンと、前記選択トランジスタのソース電極と、前記選択トランジスタのドレイン電極と、複数の前記ソース電極に接続されるデータ線と、前記データ線と前記第一共通配線との接続を分かつ第一未接続部とを有する第二パターンと、前記第一未接続部にまたがり、前記データ線と前記第一共通配線とを接続する第一ブリッジ線を有する第三パターンとを備えることを特徴とする。

【発明の効果】

【0012】

本開示によれば、有機ＥＬ表示パネルの製造工程において、データ線のオープンショート検査を有効に実施することが可能となる。

【図面の簡単な説明】

【0013】

【図1】図１は、実施の形態に係るＴＦＴアレイの一部を示す回路図である。

【図2】図２は、選択トランジスタの構造を示す断面図である。

【図3】図３は、第一パターン形成工程により得られる第一パターンを示す平面図である。

【図4】図４は、基板周縁部の第一パターンを示す平面図である。

【図5】図５は、第一パターン形成工程に含まれる一工程を示す断面図である。

【図6】図６は、第一パターン形成工程に含まれる一工程を示す断面図である。

【図7】図７は、第一パターン形成工程に含まれる一工程を示す断面図である。

【図8】図８は、第一絶縁層形成工程により第一絶縁層が形成された状態を示す断面図である。

【図9】図９は、チャネル形成工程により得られるパターンを示す平面図である。

【図10】図１０は、チャネル形成工程に含まれる一工程を示す断面図である。

【図11】図１１は、チャネル形成工程に含まれる一工程を示す断面図である。

【図12】図１２は、第二絶縁層形成工程により第二絶縁層が第一絶縁層の上に形成された状態を示す断面図である。

【図13】図１３は、第一コンタクトホール形成工程により得られる第一コンタクトホールのパターンを示す平面図である。

【図14】図１４は、第一コンタクトホール形成工程終了後の選択トランジスタを示す断面図である。

【図15】図１５は、第二パターン形成工程により得られる配線のパターンを示す平面図である。

【図16】図１６は、基板周縁部の第二パターンを示す平面図である。

【図17】図１７は、第二パターン形成工程終了後の選択トランジスタを示す断面図である。

【図18】図１８は、データ線のオープンショート検査の状態を示す斜視図である。

【図19】図１９は、第三絶縁層形成工程により第三絶縁層が第二絶縁層の上に形成された状態を示す断面図である。

【図20】図２０は、第二コンタクトホール形成工程終了後の選択トランジスタの一部を示す断面図である。

【図21】図２１は、第三パターン形成工程により得られる配線のパターンを示す平面図である。

【図22】図２２は、基板周縁部の第三パターンを示す平面図である。

【図23】図２３は、第三パターン形成工程終了後の選択トランジスタの一部を示す断面図である。

【発明を実施するための形態】

【0014】

次に、本開示に係る有機ＥＬ表示パネルの製造方法の実施の形態について、図面を参照しつつ説明する。なお、以下の実施の形態は、本開示に係る有機ＥＬ表示パネルの製造方法、および有機ＥＬ表示パネルの一例を示したものに過ぎない。従って本開示は、以下の実施の形態を参考に請求の範囲の文言によって範囲が画定されるものであり、以下の実施の形態のみに限定されるものではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、本開示の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。

【0015】

なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。

【0016】

（実施の形態１）
以下、実施の形態に係る有機ＥＬ表示パネルの製造方法、有機ＥＬ表示パネルについて、図面を用いて説明する。

【0017】

［ＴＦＴアレイの構成］
まず、実施の形態に係る製造方法により製造される有機ＥＬ表示パネル１００の一部であるＴＦＴアレイ１０１の構成を説明する。

【0018】

図１は、実施の形態に係るＴＦＴアレイの一部を示す回路図である。

【0019】

図２は、選択トランジスタの構造を示す断面図である。なお、他のトランジスタも同様の構造を備えていてもよい。

【0020】

図１に示すように、ＴＦＴアレイ１０１は、薄膜トランジスタがマトリクス状に設けられたものである。なお、同図は、オープンショート検査前のＴＦＴアレイ１０１の回路の状態を示している。

【0021】

ＴＦＴアレイ１０１は、一つの副画素１０２につき一つの選択トランジスタ１２１を含む複数のトランジスタを備え、さらに、複数の副画素１０２にまたがって配線されるスキャン線１２２と、データ線１２４とを備えている。また、図２に示すように、選択トランジスタ１２１は、基板１１０上に薄膜状に形成されるトランジスタであり、ゲート電極１２５とソース電極１２６とドレイン電極１２７と第一絶縁層１１３、チャネル形成層１１４、第二絶縁層１１５とを備えている。

【0022】

選択トランジスタ１２１は、ゲート電極１２５がスキャン線１２２に接続され、ソース電極１２６がデータ線１２４に接続される薄膜トランジスタであり、データ線１２４に伝送される画像信号を容量素子に供給するか否かをスキャン線１２２に伝送される走査信号に基づき選択するためのトランジスタである。本実施の形態の場合、選択トランジスタ１２１はボトムゲート型が採用されている。

【0023】

基板１１０の材料は、絶縁性を備えるものであれば特に限定されるものではなく、例えば、石英ガラス、無アルカリガラス又は高耐熱性ガラス等のガラス材料で構成される場合や、ポリエチレン、ポリプロピレン、ポリイミド等の樹脂材料からなる樹脂材料で構成される場合もある。また、基板１１０は、比較的剛性の高いリジッド基板ばかりでなく、可撓性を有するフレキシブル基板であってもよい。

【0024】

ゲート電極１２５は、導電性材料からなる導電膜の単層構造又は多層構造の電極であり、基板１１０の上方に所定形状で形成される。ゲート電極１２５の材料は具体的に限定されるものではないが、例えば、金属、又は、複数種類の金属などからなる合金（例えばモリブデンタングステン等）、酸化インジウムスズ（ＩＴＯ）、アルミニウムドープ酸化亜鉛（ＡＺＯ）、ガリウムドープ酸化亜鉛（ＧＺＯ）等の導電性金属酸化物、又は、ポリチオフェンやポリアセチレン等の導電性高分子材料等を例示することができる。

【0025】

第一絶縁層１１３は、ゲート電極１２５とチャネル形成層１１４との間に配置され、ゲート電極１２５とチャネル形成層１１４とを絶縁する基板１１０全体に層状に拡がる部材である。第一絶縁層１１３は、電気絶縁性を有する材料から構成されるものであれば特に限定されるものではないが、例えば、シリコン酸化膜、窒化シリコン膜、シリコン酸窒化膜、酸化アルミニウム膜、酸化タンタル膜又は酸化ハフニウム膜等の単層膜、あるいは、これらの膜を複数積層した積層膜を例示することができる。

【0026】

チャネル形成層１１４は、アモルファス酸化物半導体からなる部分であり、ゲート電極１２５の上方において、第一絶縁層１１３上に所定形状で形成される。本実施の形態において、チャネル形成層１１４の材料には、透明アモルファス酸化物半導体（ＴＡＯＳ）が用いられており、チャネル形成層１１４を構成する金属元素は、インジウム（Ｉｎ）、タングステン（Ｗ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）などである。

【0027】

第二絶縁層１１５は、チャネル形成層１１４を覆うように第一絶縁層１１３上に配置され、基板１１０全体に層状に拡がる層間絶縁層である。

【0028】

第二絶縁層１１５は、電気絶縁性を有する材料であれば特に限定されるものではなく、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜又は酸化アルミニウム膜等の単層膜、あるいは、これらの積層膜などを例示することができる。

【0029】

また、第二絶縁層１１５には、当該第二絶縁層１１５の一部を貫通するように第一コンタクトホール１１８が形成されている。この第二絶縁層１１５の第一コンタクトホール１１８を介して、チャネル形成層１１４とソース電極１２６及びドレイン電極１２７とが接続されている。

【0030】

ソース電極１２６及びドレイン電極１２７は、第二絶縁層１１５の上方に形成される電極である。具体的には、ソース電極１２６及びドレイン電極１２７は、第二絶縁層１１５上において基板１１０に平行な方向（基板水平方向）に離間して互いに対向して配置されており、かつ、第二絶縁層１１５に形成された第一コンタクトホール１１８を介してチャネル形成層１１４に接続されている。

【0031】

ソース電極１２６及びドレイン電極１２７は、導電性材料であれば特に限定されるものではないが、例えば、アルミニウム、タンタル、モリブデン、タングステン、銀、銅、チタン又はクロム等が用いられる。また、ソース電極１２６及びドレイン電極１２７は、単層構造ばかりでなく、多層構造の電極でもよい。

【0032】

スキャン線１２２は、選択トランジスタ１２１のゲート電極１２５と接続される配線であり、画像を表示するための走査信号が伝送される配線である。スキャン線１２２に走査信号が与えられることによって、選択トランジスタ１２１のソース電極１２６とドレイン電極１２７が導通する、つまり、選択トランジスタ１２１がオンの状態となる。スキャン線１２２は、選択トランジスタ１２１のゲート電極１２５と接続されている。スキャン線１２２は、データ線１２４と交差するように複数本並んで配線されている。

【0033】

データ線１２４は、一列に並ぶ複数の選択トランジスタ１２１のソース電極１２６それぞれに接続される配線であり、画像信号が伝送される配線である。データ線１２４は、スキャン線１２２と交差するように複数本並び、ＴＦＴアレイ１０１の一端から他端に延びて配線されている。なお、本開示のオープンショート検査は、データ線１２４が他の配線（例えば隣り合う副画素に用いられる配線）などと短絡しているか、または、断線しているかを検査する。

【0034】

［ＴＦＴアレイの製造工程］
次に、ＴＦＴアレイ１０１の製造工程について、図を用いて説明する。

【0035】

まず、第一パターン形成工程を説明する。第一パターン形成工程とは、選択トランジスタ１２１、および、その他のトランジスタのゲート電極１２５、および、ゲート電極に接続されるスキャン線１２２、第一共通配線１４１、容量素子１０５を構成する第一電極１５１、その他の配線などを形成する工程である。本実施の形態の場合、第一パターン形成工程において、基板１１０の周縁部にスキャン線１２２に沿い、データ線１２４に交差する方向に設けられる第二共通配線１４２も形成される。

【0036】

図３は、第一パターン形成工程により得られる第一パターンを示す平面図である。

【0037】

図４は、基板周縁部の第一パターンを示す平面図である。

【0038】

図５〜図７は、第一パターン形成工程に含まれる一工程を示す断面図である。

【0039】

まず、図５に示すように、基板１１０の上面の全体にスパッタ法などを用いて導電膜１１１を成膜する。導電膜は銅とモリブデンの複層構造などでもよい。

【0040】

次に、図６に示すように、フォトリソグラフィなどを用いて、導電膜１１１の表面にフォトレジスト１１２のパターンを形成する。フォトレジスト１１２のパターンは、次工程のエッチングにおいて残存させたい第一パターンと同じである。

【0041】

次に、導電膜１１１のフォトレジスト１１２が形成されていない部分を、ウェットエッチング法などを用いてエッチングする。

【0042】

次に、図７に示すように、フォトレジスト１１２を除去することにより、選択トランジスタ１２１のゲート電極１２５、および、ゲート電極１２５に接続されるスキャン線１２２、その他、第一共通配線１４１、容量素子１０５を構成する第一電極１５１を含む、図３に示すような第一パターンが形成される。本実施の形態の場合、ゲート電極１２５とスキャン線１２２とは一体に形成されている。また、第二共通配線１４２も形成される。

【0043】

ここで、第一共通配線１４１とは、例えば容量素子１０５に基準電圧を与える基準電圧線である。

【0044】

第二共通配線１４２とは、例えば、静電気から画素を守るために画素領域外に配置され、同色の副画素同士を接続する配線である。

【0045】

次に、第一絶縁層形成工程を説明する。

【0046】

図８は、第一絶縁層形成工程により第一絶縁層が形成された状態を示す断面図である。

【0047】

第一絶縁層形成工程とは、導電性の材料で形成された第一パターンを覆うように層状に配置される第一絶縁層１１３（ゲート絶縁膜）を形成する工程である。第一絶縁層１１３を形成する方法は特に限定されるものではなく、例えばＣＶＤ法（化学気相蒸着法:chemical vapor deposition）などを挙示することができる。

【0048】

次に、チャネル形成工程を説明する。チャネル形成工程とはチャネル形成層１１４を形成する工程である。

【0049】

図９は、チャネル形成工程により得られるパターンを示す平面図である。

【0050】

図１０、図１１は、チャネル形成工程に含まれる一工程を示す断面図である。

【0051】

まず、図１０に示すように、第一絶縁層形成工程により形成された第一絶縁層１１３の上方にチャネル形成層であるアモルファス酸化物半導体膜１１９を基板１１０全体に拡がるように成膜する。本実施の形態の場合、スパッタリング法などを用いてＴＡＯＳをアモルファス酸化物半導体膜１１９として成膜する。

【0052】

次に、ゲート電極１２５などのパターンを形成した場合と同様に、フォトリソグラフィなどを用いて、アモルファス酸化物半導体膜１１９の表面にフォトレジストのパターンを形成し、ウェットエッチング法などを用いて不要な部分をエッチングする。

【0053】

これにより、図１１に示すように、第一絶縁層１１３を挟んでゲート電極１２５と対向する位置にチャネル形成層１１４が形成される。

【0054】

次に、第二絶縁層形成工程を説明する。

【0055】

図１２は、第二絶縁層形成工程により第二絶縁層が第一絶縁層の上に形成された状態を示す断面図である。

【0056】

第二絶縁層形成工程とは、第一絶縁層１１３の表面に島状に形成されたチャネル形成層１１４を覆うように層状に配置される第二絶縁層１１５（チャネル保護膜）を形成する工程である。第二絶縁層１１５を形成する方法は、第一絶縁層１１３を形成する方法と同様に、特に限定されるものではない。

【0057】

次に、第一コンタクトホール形成工程を説明する。

【0058】

図１３は、第一コンタクトホール形成工程により得られる第一コンタクトホールのパターンを示す平面図である。

【0059】

図１４は、第一コンタクトホール形成工程終了後の選択トランジスタを示す断面図である。

【0060】

第一コンタクトホール１１８は、異なる層に設けられたパターン同士やパターンとチャネルなどを接続するために、絶縁層を厚さ方向に貫通する孔である。例えば、第二絶縁層１１５を厚さ方向に貫通しチャネル形成層１１４に達する第一コンタクトホール１１８や、第二絶縁層１１５、および、第一絶縁層１１３を厚さ方向に貫通し、第一パターンに達する貫通孔を例示することができる。

【0061】

第一コンタクトホール１１８を形成するには、ゲート電極１２５などの第一パターンを形成した場合と同様に、フォトリソグラフィなどを用いて、第二絶縁層１１５の表面にフォトレジストのパターンを形成し、ドライエッチング法などを用いて第一コンタクトホール１１８を形成する。

【0062】

これにより、図１４に示すように、第二絶縁層１１５を厚さ方向に貫通しチャネル形成層１１４にまで達する第一コンタクトホール１１８が形成される。

【0063】

次に、第二パターン形成工程を説明する。

【0064】

図１５は、第二パターン形成工程により得られる配線のパターンを示す平面図である。

【0065】

図１６は、基板周縁部の第二パターンを示す平面図である。

【0066】

図１７は、第二パターン形成工程終了後の選択トランジスタを示す断面図である。

【0067】

第二パターン形成工程とは第二絶縁層１１５上に選択トランジスタ１２１のソース電極１２６と、ドレイン電極１２７と、データ線１２４と、第一パターンに含まれる第一共通配線１４１との接続を分かつ第一未接続部１６１等を形成する工程である。なお、第二パターンは、他のトランジスタのソース電極やドレイン電極も備えており、図１７（図２も含む）には、他のトランジスタ（本実施の形態の場合、参照トランジスタ）のドレイン電極１２７も示されている。

【0068】

本実施の形態の場合、第二パターン形成工程において、選択トランジスタ１２１のドレイン電極１２７と容量素子１０５との間に、第一未接続部１６１とは連続しない第二未接続部１６２も形成される。さらに、第二パターン形成工程において、基板１１０の周縁部、例えば画像表示領域の外側に設けられた第二共通配線１４２とデータ線１２４とを分かつ第三未接続部１６３も形成される。

【0069】

ここで、「データ線１２４と第一共通配線１４１との接続を分かつ」とは、第二パターンによっては、データ線１２４と第一共通配線１４１とが電気的に接続されないことを意味する。またこの場合、チャネルの状態にかかわらずトランジスタのソース電極とドレイン電極との間は電気的に接続されているものとしている。また、「データ線１２４と第二共通配線１４２とを分かつ第三未接続部１６３」も同様である。

【0070】

また、第一未接続部１６１とは、第二パターンにおいては電気的に接続されていないが、第三パターンによって電気的な接続が確保される部分である。これは、第二未接続部１６２、および、第三未接続部１６３も同様である。

【0071】

本実施の形態の場合、第一未接続部１６１は、選択トランジスタ１２１のドレイン電極１２７の近傍、つまり、選択トランジスタ１２１のドレイン電極１２７と他のトランジスタのドレイン電極１２７との間に配置されている。なお、第一未接続部１６１は、データ線１２４と選択トランジスタ１２１のソース電極１２６との間に設けられてもよい。このように、第一未接続部１６１をできる限りデータ線１２４の近くに配置することで、データ線１２４のインピーダンスを安定させることができ、オープンショート検査をより精度よく実施することが可能となる。

【0072】

また、第一未接続部１６１、第二未接続部１６２、および、第三未接続部１６３は、第一パターンが形成されている部分とされていない部分との境界、つまり、第一パターンにより形成された段差をまたいだ位置に配置されている。特に、第二未接続部１６２、および、第三未接続部１６３は、複数の段差を跨いだ位置に配置されている。

【0073】

次に、第二パターンの具体的な形成工程を説明する。

【0074】

第一パターンを形成する場合と同様に、第二絶縁層１１５の表面の全体にスパッタ法などを用いて導電膜を成膜する。これにより第一コンタクトホール１１８の内周面にも導電膜が成膜され、チャネル形成層１１４の一部や第一パターンの一部と導電膜とが接触した状態となる。次に、フォトリソグラフィなどを用いて、導電膜の表面にフォトレジストのパターンを形成する。次に、導電膜の不要な部分を、ウェットエッチング法などを用いてエッチングする。ここで、第一未接続部１６１、第二未接続部１６２、および、第三未接続部１６３については、フォトレジストのパターンは設けられておらず、当該部分についてはエッチングにより導電膜が除去される。

【0075】

これにより、図１５、図１６にハッチングで示すような未接続部を含む第二パターンが形成される。

【0076】

以上の工程を経ることにより形成されるデータ線１２４は、第一未接続部１６１、および、第三未接続部１６３により、第一共通配線１４１、および、第二共通配線１４２との接続が分かたれた状態となる。つまり、一本のデータ線１２４は、他との電気的な接続がない、いわゆる浮いた状態となる。

【0077】

［オープンショート検査］
次に、データ線１２４のオープンショート検査を説明する。

【0078】

図１８は、データ線のオープンショート検査の状態を示す斜視図である。

【0079】

同図に示すように、第二パターン形成工程を経て基板１１０に複数本のデータ線１２４がそれぞれ浮いた状態で形成され、選択トランジスタ１２１やその他のトランジスタ、第一パターンなどが形成されたＴＦＴアレイ１０１を、基板１１０を下にしてステージ２００上に載置する。

【0080】

ここで、選択トランジスタ１２１のチャネル形成層１１４の閾値電圧が負であり、ソース電極１２６とドレイン電極１２７との間が電気的に導通する状態であったとしても、データ線１２４は浮いた状態であるため、オープンショート検査を有効に行うことができる。

【0081】

次に、データ線１２４のオープンショート検査を実施する。オープンショート検査の方法は特に制限されるものではなく、オープンのみの検査やショートのみの検査もオープンショート検査に含まれる。本実施の形態の場合、オープンショート検査を実施するための検査装置は、所定周波数の交流電圧を接触により印加することのできる給電端子１３３と、配線の電位の変化を非接触で（容量結合で）測定することができる受電センサ１３４と備えている。

【0082】

当該検査装置を用いたオープンショート検査は、次の通りである。データ線１２４の一端部に給電端子１３３を接触させ、データ線１２４の他端部の近傍（容量結合できる程度の距離）に受電センサ１３４を配置する。給電端子１３３を介してデータ線１２４の一端に所定周波数の交流電圧を印加する。データ線１２４が断線、または、短絡していない良好な場合は、印加した交流電圧に対応する電圧の変化を受電センサ１３４に基づき取得することができる。一方、断線、または、短絡している場合には受電センサ１３４が取得する電圧の変化状態は、良好な場合とは異なる電圧の変化状態となる。以上のように電圧の変化状態を観察することによりデータ線１２４のオープンショート検査をすることができる。

【0083】

以上のオープンショート検査を各データ線１２４に対して実施する。例えば、ステージ２００とこれに載置されたＴＦＴアレイ１０１を固定しておき、ステージ２００に対して相対的に給電端子１３３と受電センサ１３４を移動させることで、縞状に並んだデータ線１２４に対して順にオープンショート検査を行えばよい。

【0084】

なお、給電端子１３３がデータ線１２４と接触するか非接触かは特に限定されず、また、受電センサ１３４がデータ線１２４と接触するか非接触かも特に限定されない。また、これらの組み合わせも任意である。

【0085】

以上のように、チャネル形成層１１４に閾値電圧が負となるようなアモルファス酸化物半導体を用いた場合であっても、個々のデータ線１２４を他から電気的に切り離した状態でオープンショート検査を行うことができる。従って、断線や短絡のないデータ線１２４を備えたＴＦＴアレイ１０１を用いて有機ＥＬ表示パネル１００を製造することができ、有機ＥＬ表示パネル１００の歩留まりを向上させることが可能となる。

【0086】

以上のオープンショート検査により、不具合が発見されたＴＦＴアレイ１０１は、可能な物はリペアされる。

【0087】

不具合が発見されなかったＴＦＴアレイ１０１やリペアされたＴＦＴアレイ１０１に対して、次の、第三絶縁層形成工程が実施される。

【0088】

次に、第三絶縁層形成工程を説明する。

【0089】

図１９は、第三絶縁層形成工程により第三絶縁層が第二絶縁層の上に形成された状態を示す断面図である。なお、同図は、第一パターンにより形成される段差部分を強調して示している。

【0090】

第三絶縁層形成工程とは、第二絶縁層１１５の表面に形成された第二パターンを覆うように層状に配置される第三絶縁層１１７を形成する工程である。第三絶縁層１１７を形成する方法は、第一絶縁層１１３を形成する方法と同様に、特に限定されるものではない。

【0091】

次に、第二コンタクトホール形成工程を説明する。

【0092】

図２０は、第二コンタクトホール形成工程終了後の選択トランジスタの一部を示す断面図である。

【0093】

第二コンタクトホール１２８は、第二パターンに設けられた第一未接続部１６１の両端縁外方近傍にあたる導電体の部分、例えば、ドレイン電極１２７などとの電気的な接続を確保するために第三絶縁層１１７の厚さ方向に設けられる貫通孔である。本実施の形態の場合、第二未接続部１６２の両端縁外方近傍にあたる導電体の部分、および、第三未接続部１６３の両端縁外方近傍にあたる導電体の部分にも第二コンタクトホール１２８が設けられている。

【0094】

第二コンタクトホール１２８の形成方法は、第一コンタクトホール１１８と同様に、フォトリソグラフィなどを用いて、第三絶縁層１１７の表面にフォトレジストのパターンを形成し、ドライエッチング法などを用いて第二コンタクトホール１２８を形成する。

【0095】

次に、第三パターン形成工程を説明する。

【0096】

図２１は、第三パターン形成工程により得られる配線のパターンを示す平面図である。

【0097】

図２２は、基板周縁部の第三パターンを示す平面図である。

【0098】

図２３は、第三パターン形成工程終了後の選択トランジスタの一部を示す断面図である。

【0099】

第三パターン形成工程とは第三絶縁層１１７上に第一ブリッジ線１７１等を形成する工程である。本実施の形態の場合、第三パターン形成工程において、第二ブリッジ線１７２、第三ブリッジ線１７３も形成される。

【0100】

ここで、第一ブリッジ線１７１とは、第二パターンとは異なる層において、第一未接続部１６１にまたがり、第一未接続部１６１の両端縁外方近傍にあたる導電体の部分と電気的に接続されることで、データ線１２４と第一共通配線１４１とを電気的に接続する導電体の配線パターンである。

【0101】

また、第三ブリッジ線１７３とは、第二パターンとは異なる層において、第三未接続部１６３にまたがり、第三未接続部１６３の両端縁外方近傍にあたる導電体の部分と電気的に接続されることで、データ線１２４と第二共通配線１４２とを電気的に接続する導電体の配線パターンである。

【0102】

また、第二ブリッジ線１７２とは、第二パターンとは異なる層において、第二未接続部１６２にまたがり、第二未接続部１６２の両端縁外方近傍にあたる導電体の部分と電気的に接続されることで、選択トランジスタ１２１のドレイン電極１２７と容量素子１０５とを電気的に接続する導電体の配線パターンである。

【0103】

また、第一未接続部１６１とは、第二パターンにおいては電気的に接続されていないが、第三パターンによって電気的な接続が確保される部分である。これは、第二未接続部１６２、および、第三未接続部１６３も同様である。

【0104】

本実施の形態の場合、第一未接続部１６１、第二未接続部１６２、および、第三未接続部１６３は、第一パターンが形成されている部分とされていない部分との境界、つまり、第一パターンにより形成された段差をまたいだ位置に配置されている。従って、第一ブリッジ線１７１、第二ブリッジ線１７２、および、第三ブリッジ線１７３も段差をまたいだ位置に配置される。

【0105】

以上によれば、第一絶縁層１１３、第二絶縁層１１５、および、第三絶縁層１１７により段差が緩和され、第一パターンが存在する部分から存在しない部分に至る傾斜が緩やかになるため、第二パターンにより傾斜が比較的きつい位置で電気的に接続するよりも、第一ブリッジ線１７１、第二ブリッジ線１７２、および、第三ブリッジ線１７３を用いて電気的に接続する場合の方が断線の可能性を抑制し、製造される有機ＥＬ表示パネル１００の歩留まりを向上させることが可能となる。

【0106】

第三パターンを形成する方法は、第一パターンを形成する場合と同様に、第三絶縁層１１７の表面の全体にスパッタ法などを用いて導電膜を成膜する。これにより第二コンタクトホール１２８の内周面にも導電膜が成膜され、未接続部の両端縁外方近傍にあたる導電体の部分と導電膜とが接触した状態となる。次に、フォトリソグラフィなどを用いて、導電膜の表面にフォトレジストのパターンを形成する。次に、導電膜の不要な部分を、ウェットエッチング法などを用いてエッチングする。

【0107】

これにより、図２１、図２２に斜め格子のハッチングで示すような第三パターンが形成される。

【0108】

以上のように、オープンショート検査によりデータ線１２４に不具合が発見されなかったＴＦＴアレイ１０１やリペアされたＴＦＴアレイ１０１に対して、第三絶縁膜を形成し、第一ブリッジ線１７１などを備えた第三パターンを形成し、さらに、その他成膜工程などを実施することにより有機ＥＬ表示パネル１００が製造される。

【0109】

以上のような製造方法によれば、チャネル形成層１１４に閾値電圧が負となるようなアモルファス酸化物半導体を用いた場合であっても、電気的に切り離された状態のデータ線１２４に対してオープンショート検査を行うことができる。従って、断線や短絡のないデータ線１２４を備えたＴＦＴアレイ１０１を用いて有機ＥＬ表示パネル１００を製造することができ、有機ＥＬ表示パネル１００の歩留まりを向上させることが可能となる。

【0110】

さらに、第一パターンにより形成される段差部分に第二パターンの未接続部を配置し、段差部分の高低差が三層以上の絶縁層によって緩和された部分に第一ブリッジ線１７１などを備える第三パターンを形成することで、パターンを形成する面の高低差に基づく断線などを回避することができ、有機ＥＬ表示パネル１００の歩留まりをさらに向上させることが可能となる。

【0111】

なお、本開示は、上記実施の形態に限定されるものではない。例えば、本明細書において記載した構成要素を任意に組み合わせて、また、構成要素のいくつかを除外して実現される別の実施の形態を本開示の実施の形態としてもよい。また、上記実施の形態に対して本開示の主旨、すなわち、請求の範囲に記載される文言が示す意味を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例も本開示に含まれる。

【0112】

例えば、本実施の形態では、第二未接続部１６２を第二パターンに設けた場合を示したが、第二未接続部１６２は省略されるものでもかまわない。

【産業上の利用可能性】

【0113】

ここに開示された技術は、アモルファス酸化物半導体を用いた薄膜トランジスタを備える有機ＥＬ表示パネルの製造において広く利用することができる。

【符号の説明】

【0114】

１０１ ＴＦＴアレイ
１０２ 副画素
１０５ 容量素子
１１０ 基板
１１１ 導電膜
１１２ フォトレジスト
１１３ 第一絶縁層
１１４ チャネル形成層
１１５ 第二絶縁層
１１７ 第三絶縁層
１１８ 第一コンタクトホール
１１９ アモルファス酸化物半導体膜
１２１ 選択トランジスタ
１２２ スキャン線
１２４ データ線
１２５ ゲート電極
１２６ ソース電極
１２７ ドレイン電極
１２８ 第二コンタクトホール
１３３ 給電端子
１３４ 受電センサ
１４１ 第一共通配線
１４２ 第二共通配線
１５１ 第一電極
１６１ 第一未接続部
１６２ 第二未接続部
１６３ 第三未接続部
１７１ 第一ブリッジ線
１７２ 第二ブリッジ線
１７３ 第三ブリッジ線
２００ ステージ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】