特許 6332446 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6332446

(24)【登録日】2018年5月11日

(45)【発行日】2018年5月30日

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/739 20060101AFI20180521BHJP

   H01L 29/78 20060101ALI20180521BHJP

   H01L 21/336 20060101ALI20180521BHJP

   H01L 21/265 20060101ALI20180521BHJP

【ＦＩ】

   H01L29/78 655B

   H01L29/78 658A

   H01L29/78 653A

   H01L21/265 F

【請求項の数】4

【全頁数】13

(21)【出願番号】特願2016-527877(P2016-527877)

(86)(22)【出願日】2015年6月11日

(86)【国際出願番号】JP2015066950

(87)【国際公開番号】WO2015190579

(87)【国際公開日】20151217

【審査請求日】2016年6月6日

(31)【優先権主張番号】特願2014-121425(P2014-121425)

(32)【優先日】2014年6月12日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100104190

【弁理士】

【氏名又は名称】酒井 昭徳

(72)【発明者】

【氏名】小野澤 勇一

【審査官】 早川 朋一

(56)【参考文献】

【文献】 米国特許出願公開第２００８／００５４３６９（ＵＳ，Ａ１）

【文献】 特開２００８−０９１８５３（ＪＰ，Ａ）

【文献】 国際公開第２０１２／１５７７７２（ＷＯ，Ａ１）

【文献】 国際公開第２０１３／０８９２５６（ＷＯ，Ａ１）

【文献】 特開２００９−１７６８９２（ＪＰ，Ａ）

【文献】 特開２０１３−１３８１７２（ＪＰ，Ａ）

【文献】 特表２０１０−５４１２６６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／７３９

Ｈ０１Ｌ ２１／３３１

Ｈ０１Ｌ ２１／２６５

(57)【特許請求の範囲】

【請求項1】

第１導電型半導体基板からなる第１導電型ドリフト層と、
前記第１導電型半導体基板の一方の主面の表面層に選択的に形成され、前記第１導電型ドリフト層よりも高ドーピング濃度の第２導電型ベース層と、
前記第２導電型ベース層の前記一方の主面の表面層に選択的に形成され、前記第２導電型ベース層よりも高ドーピング濃度の第１導電型エミッタ層と、
前記第１導電型ドリフト層、前記第２導電型ベース層、および前記第１導電型エミッタ層と、絶縁膜を挟んで対向するように形成されたゲート電極と、
前記第１導電型半導体基板の他方の主面の表面層に形成され、前記第１導電型ドリフト層よりも高ドーピング濃度の第２導電型コレクタ層と、
前記第２導電型コレクタ層と前記第１導電型ドリフト層との間に形成され、前記第１導電型ドリフト層よりも高ドーピング濃度であり、ドーピング濃度が前記第２導電型コレクタ層から前記一方の主面側に離れた箇所で最大であり、ドーパントが水素誘起ドナーからなる第１導電型第１フィールドストップ層と、
前記第２導電型コレクタ層と前記第１導電型ドリフト層との間に形成され、前記第１導電型ドリフト層よりも高ドーピング濃度であり、前記第２導電型コレクタ層に隣接する箇所でドーピング濃度が最大であるとともに前記一方の主面に向かってドーピング濃度が減少し、ドーパントがセレンか硫黄である第１導電型第２フィールドストップ層と、
を有し、
前記第１導電型第１フィールドストップ層は、前記第１導電型第２フィールドストップ層の内部に形成され、
前記第１導電型第１フィールドストップ層と前記第２導電型コレクタ層との間に、前記第１導電型第２フィールドストップ層が存在し、
前記第１導電型第１フィールドストップ層の最大ドーピング濃度Ｎｐは、前記第１導電型第２フィールドストップ層のセレンまたは硫黄の最大ドーピング濃度よりも高いことを特徴とする半導体装置。

【請求項2】

前記第１導電型第１フィールドストップ層のドーピング濃度分布は、最大ドーピング濃度Ｎｐの半値である０．５Ｎｐよりも低いドーピング濃度を示す箇所で、前記第１導電型第２フィールドストップ層のセレンのドーピング濃度と交差することを特徴とする請求項１に記載の半導体装置。

【請求項3】

前記第２導電型コレクタ層の最大ドーピング濃度と、前記第２導電型コレクタ層および前記第１導電型第２フィールドストップ層とのｐｎ接合位置におけるセレンのドーピング濃度との濃度比が１０倍以上であることを特徴とする請求項１に記載の半導体装置。

【請求項4】

前記第１導電型第２フィールドストップ層の最大ドーピング濃度は、前記第１導電型ドリフト層のドーピング濃度の１０倍より低いことを特徴とする請求項１〜３のいずれかに記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、ＦＳ（フィールドストップ）層を有するダイオードおよびＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの半導体装置に関する。

【背景技術】

【0002】

電力用の半導体装置として、４００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、３３００Ｖあるいはそれ以上の耐圧を有するダイオードやＩＧＢＴ等がある。これらはコンバータやインバータ等の電力変換装置に用いられている。電力用の半導体装置は、低損失、高効率および高破壊耐量という良好な電気的特性および低コストが求められている。特に、半導体基板を２００μｍ以下といった厚さに薄くする研削技術により、より良好な電気的特性が得られ、チップ単価の低減が図られるようになった。

【0003】

図５は、従来の半導体装置の断面構造を示す断面図である。図５においては、一般的なトレンチＩＧＢＴの断面図を示している。図５において、ｎドリフト層５１となるｎ型半導体基板の主面にはｐベース層５４となるｐ型層が形成され、対面にはｐ型コレクタ層５３となるｐ型層が形成されている。

【0004】

ｎ型半導体基板において、ｐ型コレクタ層５３よりも主面側には、ｎ型フィールドストップ層８１が形成されている。そして、ｐベース層５４の外周位置に、電界緩和のための終端領域７１となるｐ型ガードリング層７２とフィールドプレート７３とが複数個形成されている。また、ゲート電極６１ａを集約し、ゲートランナー６５に接続し、ゲートランナー６５を図示しないゲートパッドに接続している。

【0005】

このうちｎ型フィールドストップ層８１は、空乏層がｐ型コレクタ層５３にリーチスルーすることを防止するために必要な濃度と深さが要求される。リーチスルーとは、例えばｎ型ドリフト層５１を広がる空乏層が、ｎ型ドリフト層５１に隣接する層（ｐ型コレクタ層５３など）に到達する現象のことである。

【0006】

従来、ｎ型フィールドストップ層８１を形成する方法として、例えば、リンや砒素等のｎ型不純物をウェハーの裏面の研削面から照射し、適切な温度でアニールを行うことが挙げられるが、この方法では基板内部の深い位置にｎ型フィールドストップ層８１を形成することが困難であった。

【0007】

セレンや硫黄等のｎ型不純物は、拡散係数がリンや砒素よりも高いため、９００℃程度の温度で約３０μｍ拡散する。このため、リンや砒素に代えてセレンや硫黄等のｎ型不純物を用いることにより、比較的低温で深いｎ型フィールドストップ層８１を形成することができる。

【0008】

また、従来、ｎ型フィールドストップ層８１を、水素関連ドナーによって形成する方法も知られていた。水素関連ドナーとは、酸素が含まれるシリコン基板に水素（プロトン、デュトロン、トリトン等）を注入し、５００℃よりも低い温度で熱アニールを行うことで、空孔（Ｖ）、酸素（Ｏ）、水素（Ｈ）を結合させてＶＯＨ欠陥を形成させ、このＶＯＨ欠陥をドナーとして作用させるものである。注入した水素を電気的に活性化させて水素関連ドナーを得るプロセスは、４００℃程度の比較的低温のアニールで実現できる。そのため、薄型のダイオードやＩＧＢＴの製造において、ウェハーを薄くした後の工程数を著しく短縮することが可能である。

【0009】

また、従来、プロトンを複数回打ち込むことで複数のｎ型フィールドストップ層を形成し、これらの複数のｎ型フィールドストップ層を等価的に１つのブロードなｎ型フィールドストップ層として作用させる方法もあった。

【0010】

特許文献１には、プロトンを４ＭｅＶ以上の加速エネルギーで照射し、ｎ型フィールドストップ層を形成したＩＧＢＴ等が記載されている。

【0011】

特許文献２の図４等には、第１のｎ型フィールドストップ層としてセレンを拡散させ、さらに第１のｎ型フィールドストップ層の内部にプロトンを照射して第２のｎ型フィールドストップ層を形成したＩＧＢＴが記載されている。

【0012】

特許文献３の図１等には、第１のｎ型フィールドストップ層としてセレンを拡散させ、さらに第１のｎ型フィールドストップ層とｐ型コレクタ層の間に挟まれるようにリンを注入して第２のｎ型フィールドストップ層を形成したＩＧＢＴが記載されている。

【先行技術文献】

【特許文献】

【0013】

【特許文献1】特開２０１３−１３８１７２号公報

【特許文献2】米国特許出願公開第２００８／００５４３６９号明細書

【特許文献3】国際公開第２０１２／１５７７７２号

【発明の概要】

【発明が解決しようとする課題】

【0014】

しかしながら、前述のセレンは、格子間型の拡散をするために拡散係数がリンや砒素よりも大きい。そのため、リンや砒素と比べて、拡散温度や時間を変えてもｎ型層のドーピング濃度分布を調整することが難しい。例えば、セレンの拡散深さを３０μｍよりも浅くする、あるいは深くすることについては、拡散温度や時間ではうまく調整ができない。このため、上述した従来の技術では、素子の要求特性に応じたｎ型フィールドストップ層の制御が困難であるという問題があった。

【0015】

また、プロトンを複数回注入して等価的にブロードなｎ型フィールドストップ層を形成する上述した従来の技術では、１〜１０ＭｅＶオーダーの加速エネルギーで、複数回の注入が必要であるため、加速器の大型化や放射線対策などにより、コストアップの要因となるという問題があった。

【0016】

また、発明者による鋭意研究の結果、特許文献１に記載のように加速エネルギーの高いプロトンを照射すると、以下の問題が生じることがわかった。すなわち加速エネルギーの高いプロトンがシリコンに与えるダメージ（いわゆるディスオーダー）が大きいため、照射部分のキャリアのライフタイムが低下する他、キャリアの移動度も低下する。ライフタイムあるいは移動度の低下は、電気的損失の増加につながる。

【0017】

この対策として、加速エネルギーの高いプロトンを照射することによる結晶性に与えるダメージを、電気炉によるアニール（以下、炉アニールと呼ぶ）のアニール温度を高くして低減しようとする場合、所定の温度を超えるとドナーが消失するようになる。そのため、水素関連ドナーのドナー化率を高くすることと、ライフタイムあるいはキャリアの移動度を高くすることの両立が難しいという問題があった。

【0018】

この発明の目的は、前記の課題を解決して、ＩＧＢＴのターンオフ振動やダイオードの逆回復時の振動、また漏れ電流の増大を抑制することが可能となり、電気的損失を低減できる半導体装置を提供することである。

【課題を解決するための手段】

【0019】

上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置は、第１導電型半導体基板からなる第１導電型ドリフト層を有する。また、この発明にかかる半導体装置は、前記第１導電型半導体基板の一方の主面の表面層に選択的に形成され、前記第１導電型ドリフト層よりも高ドーピング濃度の第２導電型ベース層と、前記第２導電型ベース層の前記一方の主面の表面層に選択的に形成され、前記第２導電型ベース層よりも高ドーピング濃度の第１導電型エミッタ層と、を有する。さらに、この発明にかかる半導体装置は、前記第１導電型ドリフト層、前記第２導電型ベース層、および前記第１導電型エミッタ層と、絶縁膜を挟んで対向するように形成されたゲート電極を有する。また、この発明にかかる半導体装置は、前記第１導電型半導体基板の他方の主面の表面層に形成され、前記第１導電型ドリフト層よりも高ドーピング濃度の第２導電型コレクタ層を有する。そして、この発明にかかる半導体装置は、前記第２導電型コレクタ層と前記第１導電型ドリフト層との間に形成され、前記第１導電型ドリフト層よりも高ドーピング濃度であり、ドーピング濃度が前記第２導電型コレクタ層から前記一方の主面側に離れた箇所で最大であり、ドーパントが水素誘起ドナーからなる第１導電型第１フィールドストップ層と、前記第２導電型コレクタ層と前記第１導電型ドリフト層との間に形成され、前記第１導電型ドリフト層よりも高ドーピング濃度であり、前記第２導電型コレクタ層に隣接する箇所でドーピング濃度が最大であるとともに前記一方の主面に向かってドーピング濃度が減少し、ドーパントがセレンか硫黄である第１導電型第２フィールドストップ層と、を有することを特徴とする。

【0020】

また、この発明にかかる半導体装置は、上記の発明において、前記第１導電型第１フィールドストップ層が前記一方の主面側に向かって前記第１導電型第２フィールドストップ層と離間していてもよい。

【0021】

また、この発明にかかる半導体装置は、上記の発明において、前記第１導電型第１フィールドストップ層が、前記第２導電型コレクタ層と前記第１導電型第２フィールドストップ層との間に形成されていてもよい。

【発明の効果】

【0022】

この発明にかかる半導体装置によれば、ＩＧＢＴのターンオフ振動やダイオードの逆回復時の振動、また漏れ電流の増大を抑制することが可能となり、電気的損失を低減できるという効果を奏する。

【図面の簡単な説明】

【0023】

【図1】図１は、本発明の実施の形態１にかかる半導体装置の断面構造を示す断面図である。

【図2】図２は、図１のＡ１−Ａ２線上でのドーピング濃度分布を示す特性図である。

【図3】図３は、本発明の実施の形態２にかかる半導体装置の断面構造を示す断面図である。

【図4】図４は、図３のＡ１−Ａ２線上でのドーピング濃度分布を示す特性図である。

【図5】図５は、従来の半導体装置の断面構造を示す断面図である。

【発明を実施するための形態】

【0024】

以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。以下の説明における「濃度」とは、特に断らない場合はｎ型あるいはｐ型の導電性を示すドーパントの濃度、すなわちドーピング濃度のことを示す。また、半導体基板としてシリコンを中心に説明するが、シリコンに限るものではなく、セレン、水素等がドナーとなる半導体であれば構わない。例えばシリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）等である。

【0025】

（実施の形態１）
図１は、本発明の実施の形態１にかかる半導体装置の断面構造を示す断面図である。図１において、本発明の実施の形態１にかかる半導体装置は、この発明にかかる第１導電型半導体基板を実現する基体１００を備えている。基体１００は、この発明にかかる実施の形態１の半導体基板を実現する。基体１００は、例えば、シリコン半導体基板によって実現することができる。基体１００は、ｎ型ドリフト層１を備えている。ｎ型ドリフト層１は、この発明にかかる実施の形態１の第１導電型ドリフト層を実現する。

【0026】

基体１００をなすシリコン半導体基板は、例えばＣＺ（チョクラルスキー法）、ＭＣＺ（磁場を印加したチョクラルスキー法）、ＦＺ（フロートゾーン法）等で形成されたシリコンインゴットからの切り出しウェハーを用いる。ウェハーの比抵抗は、例えば１０Ωｃｍよりも高い。

【0027】

基体１００において、ｎ型ドリフト層１の一方の主面（おもて面）の表面層には、ｎ型ドリフト層１よりも高不純物濃度（高ドーピング濃度）のｐ型ベース層４とｐ型浮遊層３０とが形成されている。ｐ型ベース層４は、この発明にかかる実施の形態１の第２導電型ベース層を実現する。ｐ型ベース層４とｐ型浮遊層３０とは、拡散深さおよびドーピング濃度が同じであってもよい。

【0028】

ｐ型ベース層４のおもて面側の表面層には、ｐ型ベース層４よりも高不純物濃度（高ドーピング濃度）のｎ型エミッタ層５が選択的に形成されている。ｎ型エミッタ層５は、この発明にかかる実施の形態１の第１導電型エミッタ層を実現する。さらに、ｎ型ドリフト層１のおもて面側には、ｐ型ベース層４とｎ型エミッタ層５に接するようにエミッタ電極１２が形成されている。

【0029】

また、ｎ型ドリフト層１のおもて面には、トレンチ７が形成されている。トレンチ７は、ｎ型エミッタ層５とｐ型ベース層４に接し、さらにｎ型ドリフト層１に達するように、ｎ型ドリフト層１のおもて面側から形成されている。トレンチ７には、ゲート絶縁膜６を挟んでゲート電極１１が埋め込まれている。これにより、ＭＯＳゲート構造が備えられる。

【0030】

基体１００のおもて面側の表面層には、ゲート電極１１とエミッタ電極１２とを絶縁するために、層間絶縁膜９が形成されている。層間絶縁膜９は、この発明にかかる実施の形態１の絶縁膜を実現する。この層間絶縁膜９により、ｐ型浮遊層３０とエミッタ電極１２も絶縁されている。ゲート電極１１は、ｎ型ドリフト層１、ｐ型ベース層４、およびｎ型エミッタ層５と、ゲート絶縁膜６を挟んで対向するように形成されている。すなわち、ゲート電極１１の周囲には、ゲート絶縁膜６を介して、ｎ型ドリフト層１、ｐ型ベース層４、およびｎ型エミッタ層５が配設されている。

【0031】

基体１００の他方の主面（裏面）の表面層には、ｐ型コレクタ層３が形成されている。ｐ型コレクタ層３は、この発明にかかる実施の形態１の第２導電型コレクタ層を実現する。また、基体１００の裏面側には、ｐ型コレクタ層３に接するように、コレクタ電極１３が形成されている。

【0032】

基体１００において、ｐ型コレクタ層３よりもおもて面側には、ｐ型コレクタ層３から基体１００におけるおもて面側に向かって、ｎ型セレン・ドープフィールドストップ層２１が形成されている。ｎ型セレン・ドープフィールドストップ層２１は、基体１００に、セレンあるいは硫黄をドーパントとしてドーピングすることによって形成することができる。具体的に、例えば、基体１００の裏面側から、セレンをドーピングすることによって形成することができる。

【0033】

ｎ型セレン・ドープフィールドストップ層２１は、ｐ型コレクタ層３とｎ型ドリフト層１との間に形成されている。ｎ型セレン・ドープフィールドストップ層２１は、ｎ型ドリフト層１の不純物濃度よりも高い不純物濃度（高ドーピング濃度）である。ｎ型セレン・ドープフィールドストップ層２１は、ｐ型コレクタ層３に隣接する箇所でドーピング濃度が最大であるとともに、ｐ型コレクタ層３からおもて面に向かってドーピング濃度が減少している。

【0034】

基体１００において、ｎ型セレン・ドープフィールドストップ層２１よりもおもて面側には、ｎ型セレン・ドープフィールドストップ層２１から基体１００におけるおもて面に向かって、ｎ型プロトン・ドープフィールドストップ層２０が形成されている。ｎ型プロトン・ドープフィールドストップ層２０は、基体１００に、水素誘起ドナーからなるドーパントをドーピングすることによって形成されている。具体的に、ｎ型プロトン・ドープフィールドストップ層２０は、例えば、基体１００の裏面側から、プロトンをドーピングすることによって形成することができる。

【0035】

ｎ型プロトン・ドープフィールドストップ層２０は、ｐ型コレクタ層３とｎ型ドリフト層１との間に形成されている。ｎ型プロトン・ドープフィールドストップ層２０は、ｎ型ドリフト層１の不純物濃度よりも高い不純物濃度（高ドーピング濃度）である。ｎ型プロトン・ドープフィールドストップ層２０は、ｐ型コレクタ層３よりも基体１００のおもて面側であって、ｐ型コレクタ層３から離れた箇所において不純物濃度（ドーピング濃度）が最大となるように形成されている。

【0036】

ｎ型プロトン・ドープフィールドストップ層２０は、ｎ型セレン・ドープフィールドストップ層２１とは離れて設けられている。すなわち、ｎ型プロトン・ドープフィールドストップ層２０とｎ型セレン・ドープフィールドストップ層２１とは、基体１００の表裏方向において離間している。ｎ型プロトン・ドープフィールドストップ層２０は、この発明にかかる実施の形態１の第１導電型第１フィールドストップ層を実現する。

【0037】

図２は、図１のＡ１−Ａ２線上でのドーピング濃度分布を示す特性図である。図２において、ｐ型コレクタ層３は、基体１００の裏面の表面層から基体１００の内部にアクセプターを拡散させることによって形成されている。アクセプターは、例えばボロンである。ｐ型コレクタ層３の拡散深さは、例えば０．５μｍである。ｐ型コレクタ層３の最大ドーピング濃度は、例えば１×１０¹⁸／ｃｍ³である。

【0038】

ｎ型セレン・ドープフィールドストップ層２１においては、基体１００の裏面の表面層から基体１００におけるおもて面側に向かってドーパントが拡散している。ｎ型セレン・ドープフィールドストップ層２１のドーパントは、セレンや硫黄等の拡散係数が大きい元素であり、例えばセレンである。

【0039】

セレンや硫黄のようなｎ型不純物は、拡散係数がリンや砒素よりも高く、９００℃程度の温度で約３０μｍ拡散する。このため、セレンや硫黄のようなｎ型不純物を用いる場合、リンや砒素を用いる場合と比較して、比較的低温で深い（広い）ｎ型セレン・ドープフィールドストップ層２１を形成することができる。

【0040】

ｎ型セレン・ドープフィールドストップ層２１は、ｐ型コレクタ層３との境界領域ではドーピング濃度が補償されている。そのため、ｎ型セレン・ドープフィールドストップ層２１の最大ドーピング濃度の位置はｐ型コレクタ層３よりも基体１００におけるおもて面側に深い位置となり、最大ドーピング濃度は例えば５×１０¹⁴／ｃｍ³程度である。図２において、拡散したセレンがｎ型ドリフト層１のドーピング濃度よりも低くなる深さの位置を符号Ｐで示している。

【0041】

基体１００において、深さＰの位置よりもおもて面側の領域は、ｎ型ドリフト層１である。基体１００において、この深さＰの位置よりもさらにおもて面側には、ｎ型プロトン・ドープフィールドストップ層２０が形成されている。このｎ型プロトン・ドープフィールドストップ層２０は、ｎ型セレン・ドープフィールドストップ層２１とは離間していることが重要である。

【0042】

この実施の形態１においては、深さＰの位置よりもおもて面側であって、ｎ型プロトン・ドープフィールドストップ層２０とｎ型セレン・ドープフィールドストップ層２１との間にｎ型ドリフト層１が存在することにより、ｎ型プロトン・ドープフィールドストップ層２０とｎ型セレン・ドープフィールドストップ層２１とが、距離Ｌだけ離間している。これは、ｎ型プロトン・ドープフィールドストップ層２０が、空乏層の広がりを、ｎ型セレン・ドープフィールドストップ層２１の手前で妨げる効果を有するためである。

【0043】

従来のセレンによるフィールドストップ層では、空乏層の広がりを抑制する効果は、ｐ型コレクタ層３の手前でドーピング濃度が最大となるところでないと得られない。このため、蓄積されたキャリアは空乏層の広がりで全て掃き出されてしまい、キャリアが枯渇する。この枯渇が、ターンオフ振動を発生させる。また、特許文献２のようにセレンによるフィールドストップ層の内部にプロトンによるフィールドストップ層を形成しても、空乏層が十分広がりきることに変わりなく、キャリアの枯渇を防ぐ効果は十分ではない。

【0044】

これに対して、本発明のように、ｎ型プロトン・ドープフィールドストップ層２０を、ｎ型セレン・ドープフィールドストップ層２１とは離して、ｎ型セレン・ドープフィールドストップ層２１よりもおもて面側に形成することで、ｎ型プロトン・ドープフィールドストップ層２０よりも裏面側の蓄積キャリアがターンオフ時に枯渇することを防ぐことができる。

【0045】

ｎ型セレン・ドープフィールドストップ層２１の最大ドーピング濃度は、ｎ型ドリフト層１の濃度よりも高く、ｎ型ドリフト層１の１０倍の濃度よりは低い。従来では、ｎ型セレン・ドープフィールドストップ層２１の濃度は、ｎ型ドリフト層１の濃度に対して１０倍以上の濃度比（以下、ＦＳ層濃度比とする）を有するようにし、ｐ型コレクタ層３に空乏層がリーチスルーしないようにしていた。以下、ｎ型ドリフト層１の濃度に対するｎ型セレン・ドープフィールドストップ層２１の濃度の比を、適宜、ＦＳ層濃度比として説明する。

【0046】

これに対し、本実施の形態１の半導体装置では、ｎ型プロトン・ドープフィールドストップ層２０において空乏層のｐ型コレクタ層３側への広がりを抑える。これにより、ＦＳ層濃度比を１０倍以上とする必要が無く、それ以下とすることができる。その結果、ｎ型セレン・ドープフィールドストップ層２１のためのセレンイオン注入量（ドーズ量）を減らすことができ、拡散温度と拡散温度もそれぞれ小さくすることができる。

【0047】

また、ｐ型コレクタ層３の最大ドーピング濃度は、ｎ型セレン・ドープフィールドストップ層２１の最大ドーピング濃度の１０倍以上であることが好ましい。以下、ｐ型コレクタ層３の最大濃度とｎ型セレン・ドープフィールドストップ層２１との最大濃度の比を、コレクタ層濃度比とする。

【0048】

ｐ型コレクタ層３に隣接するｎ型セレン・ドープフィールドストップ層２１の濃度が高いと、コレクタ層濃度比が小さくなる。コレクタ層濃度比が小さいと、ｐ型コレクタ層３からの正孔の注入効率が小さくなる。そのため、ｐ型コレクタ層３の濃度バラつき、あるいはｎ型セレン・ドープフィールドストップ層２１の濃度バラつきが正孔の注入効率を変化させる。その結果、オン電圧のバラつきにつながる。

【0049】

これに対し、本実施の形態１の半導体装置では、ｎ型プロトン・ドープフィールドストップ層２０が、ｎ型セレン・ドープフィールドストップ層２１よりも距離Ｌだけ離間しているので、空乏層の広がりをｎ型セレン・ドープフィールドストップ層２１の手前で防ぐことができる。これにより、ｐ型コレクタ層３に隣接するｎ型セレン・ドープフィールドストップ層２１の濃度を前述のように低くすることができる。その結果、コレクタ層濃度比を大きくすることができ、注入効率の変化（バラつき）を抑えることができる。これにより、ＩＧＢＴのターンオフ振動やダイオードの逆回復時の振動、また漏れ電流の増大を抑制することが可能となり、電気的損失を低減できる半導体装置を提供することができる。

【0050】

（実施の形態２）
図３は、本発明の実施の形態２にかかる半導体装置の断面構造を示す断面図である。実施の形態２にかかる本発明の、実施の形態１に対する主な相違点は、ｎ型セレン・ドープフィールドストップ層２１とｐ型コレクタ層３との間に、ｎ型プロトン・ドープフィールドストップ層２０を形成したことである。実施の形態２においては、上述した実施の形態１と同一部分は同一符号で示し、説明を省略する。

【0051】

図３に示すように、本発明の実施の形態２にかかる半導体装置は、実施の形態１と同様に、基体１００からなるｎ型ドリフト層１の一方の主面（おもて面）の表面層に、トレンチ型ＭＯＳゲート構造を備えている。基体１００の表面層には、ゲート電極１１とエミッタ電極１２とを絶縁するための層間絶縁膜９が形成されている。この層間絶縁膜９により、ｐ型浮遊層３０とエミッタ電極１２も絶縁されている。

【0052】

基体１００の他方の主面（裏面）の表面層には、ｐ型コレクタ層３が形成されている。また、基体１００の裏面側には、ｐ型コレクタ層３に接するように、コレクタ電極１３が形成されている。一方、基体１００において、ｐ型コレクタ層３よりもおもて面側には、ｐ型コレクタ層３から基体１００におけるおもて面側に向かって、ｎ型プロトン・ドープフィールドストップ層２０が形成されている。ｎ型プロトン・ドープフィールドストップ層２０は、基体１００におけるｐ型コレクタ層３よりもおもて面側において、ｐ型コレクタ層３に続いて当該ｐ型コレクタ層３に接するように形成されている。

【0053】

さらに基体１００において、ｎ型プロトン・ドープフィールドストップ層２０よりもおもて面側には、ｎ型プロトン・ドープフィールドストップ層２０に接するように、ｎ型セレン・ドープフィールドストップ層２１が形成されている。このｎ型セレン・ドープフィールドストップ層２１の濃度分布、拡散深さは、実施の形態１と同様であることが好ましい。

【0054】

図４は、図３のＡ１−Ａ２線上でのドーピング濃度分布を示す特性図である。図４において、ｐ型コレクタ層３は、実施の形態１と同様の構成であって、基体１００の裏面の表面層から基体１００の内部にアクセプター（例えば、ボロン）を拡散させることによって形成されている。

【0055】

基体１００において、ｐ型コレクタ層３よりもおもて面側に形成されたｎ型プロトン・ドープフィールドストップ層２０に隣接して形成されたｎ型セレン・ドープフィールドストップ層２１は、おもて面側に向かってドーピング濃度が減少し、深さＰで示す位置において、ｎ型ドリフト層１のドーピング濃度と同じドーピング濃度となる。

【0056】

実施の形態２における各層のドーピング濃度と配置関係は、以下の特徴を有する。ｎ型プロトン・ドープフィールドストップ層２０の最大ドーピング濃度をＮｐとする。ｎ型プロトン・ドープフィールドストップ層２０のドーピング濃度は、この最大ドーピング濃度Ｎｐの位置から基体１００の裏面側（ｐ型コレクタ層３側）に向かって減少する。

【0057】

ｎ型プロトン・ドープフィールドストップ層２０のドーピング濃度分布は、最大ドーピング濃度Ｎｐの半値である０．５Ｎｐよりも低いドーピング濃度を示す箇所（例えば、図４における位置Ｑ）で、ｎ型セレン・ドープフィールドストップ層２１のセレンのドーピング濃度（図４における符号４００で示す破線を参照）と交差するように調整する。

【0058】

これにより、ｎ型プロトン・ドープフィールドストップ層２０とｐ型コレクタ層３とが離間するようになる。すなわち、ｎ型プロトン・ドープフィールドストップ層２０とｐ型コレクタ層３との間に、ｎ型セレン・ドープフィールドストップ層２１の一部が存在することにより、ｎ型プロトン・ドープフィールドストップ層２０とｐ型コレクタ層３とが離間する。そのため、ｐ型コレクタ層３の最大ドーピング濃度と、ｐ型コレクタ層３およびｎ型セレン・ドープフィールドストップ層２１とのｐｎ接合位置（図４における符号Ｒを参照）におけるセレンのドーピング濃度との濃度比（コレクタ層濃度比）が１０倍以上となる。

【0059】

仮に、ｎ型プロトン・ドープフィールドストップ層２０が、０．５Ｎｐよりも高い濃度を示す箇所でセレンのドーピング濃度と交差するように調整した場合、ｎ型プロトン・ドープフィールドストップ層２０とｐ型コレクタ層３とが直接、接するようになる。そのため、コレクタ層濃度比が１０倍以下となり、正孔の注入効率の変化の影響がオン電圧に現れるようになる。

【0060】

また、ＩＧＢＴが短絡する時に、裏面のｐ型コレクタ層とｎ型フィールドストップ層でアバランシェを起こし、素子が破壊するモード（破壊現象）が存在する。以下、この破壊現象を裏面アバランシェ降伏と呼ぶ。この裏面アバランシェ降伏による素子の破壊現象を防ぐために、ｎ型フィールドストップ層の濃度を下げて空乏層を伸びやすくし、ｐ型コレクタ層側からのホール注入を増やすことでｐ型コレクタ層側の電界を下げる方法がある。しかしながら、この方法では、空乏層を伸びやすくすることで、ゲートをオフした状態でのブロッキングモードにおける漏れ電流が増加してしまう。

【0061】

これに対し、本発明の実施の形態２の構成とすることで、ｐ型コレクタ層３からの正孔注入効率を低下させることなく、ＩＧＢＴの短絡時に正孔を注入させることができ、裏面アバランシェ降伏を抑えることができる。さらに、本発明の実施の形態２の構成とすることで、ｎ型プロトン・ドープフィールドストップ層２０があるため、ブロッキングモードにおける漏れ電流も、確実に抑えることができる。

【0062】

なお、特許文献２に記載の構成でも、裏面アバランシェ降伏を抑える効果とブロッキングモードでの漏れ電流の低減効果は得られる。しかしながら、本発明の実施の形態２の構成によれば、ｐ型コレクタ層３とｎ型プロトン・ドープフィールドストップ層２０との間の電界強度を、リンによるフィールドストップ層よりも十分小さくすることができるため、特許文献２に記載の構成と比較した場合にも、裏面アバランシェ降伏をより一層抑えることが可能である。

【0063】

上述した実施の形態１および実施の形態２においては、基体１００を構成するシリコン半導体基板に対して不純物をドーピングすることによって、ｐ型ベース層４やｐ型浮遊層３０を形成する例について説明したが、ｐ型ベース層４やｐ型浮遊層３０の形成方法はこれに限るものではない。ｐ型ベース層４やｐ型浮遊層３０は、例えば、基板となる結晶（シリコン製の基板など）の上にエピタキシャル成長をおこなうことによって形成されたものであってもよい。この場合、基板となる結晶（シリコン製の基板など）、および、エピタキシャル成長によって形成されたｐ型ベース層４およびｐ型浮遊層３０によって基体１００を実現することができる。

【産業上の利用可能性】

【0064】

以上のように、この発明にかかる半導体装置は、半導体装置に有用であり、特に、ＦＳ層を有するダイオードおよびＩＧＢＴなどの半導体装置に適している。

【符号の説明】

【0065】

１ ｎ型ドリフト層
３ ｐ型コレクタ層
４ ｐ型ベース層
５ ｎ型エミッタ層
６ ゲート絶縁膜
７ トレンチ
９ 層間絶縁膜
１１ ゲート電極
１２ エミッタ電極
１３ コレクタ電極
２０ ｎ型プロトン・ドープフィールドストップ層
２１ ｎ型セレン・ドープフィールドストップ層
３０ ｐ型浮遊層
１００ 基体

【図1】

【図2】

【図3】

【図4】

【図5】