特許 6333555 幅広い電流検知範囲のための合成された電流検知レジスタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6333555

(24)【登録日】2018年5月11日

(45)【発行日】2018年5月30日

(54)【発明の名称】幅広い電流検知範囲のための合成された電流検知レジスタ

(51)【国際特許分類】

   G01R 19/00 20060101AFI20180521BHJP

【ＦＩ】

   G01R19/00 B

【請求項の数】20

【全頁数】11

(21)【出願番号】特願2013-555575(P2013-555575)

(86)(22)【出願日】2012年2月23日

(65)【公表番号】特表2014-506680(P2014-506680A)

(43)【公表日】2014年3月17日

(86)【国際出願番号】US2012026384

(87)【国際公開番号】WO2012116224

(87)【国際公開日】20120830

【審査請求日】2015年2月21日

【審判番号】不服2017-10763(P2017-10763/J1)

【審判請求日】2017年7月19日

(31)【優先権主張番号】13/032,887

(32)【優先日】2011年2月23日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】390020248

【氏名又は名称】日本テキサス・インスツルメンツ株式会社

(73)【特許権者】

【識別番号】507107291

【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド

(74)【上記1名の代理人】

【識別番号】100098497

【弁理士】

【氏名又は名称】片寄 恭三

(72)【発明者】

【氏名】ロバート エイ ネイドレフ

【合議体】

【審判長】 中塚 直樹

【審判官】 清水 稔

【審判官】 須原 宏光

(56)【参考文献】

【文献】 米国特許第６４７９９７５（ＵＳ，Ｂ１）

【文献】 実公昭４６−１８０９９（ＪＰ，Ｙ１）

【文献】 特表２００７−５０３５９０（ＪＰ，Ａ）

【文献】 特開平９−４９８５８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

G01R 19/00

(57)【特許請求の範囲】

【請求項1】

負荷電流検知回路であって、
第１の検知レジスタ回路であって、前記第１の検知レジスタ回路に直列の負荷における電流を検知するための構成要素を有する、前記第１の検知レジスタ回路と、
前記第１の検知レジスタ回路の構成要素を複製する構成要素を有する第２の検知レジスタ回路と、
前記第２の検知レジスタ回路に結合されるレジスタと、
前記第１及び第２の検知レジスタ回路に結合される導電性ラインと、
を含み、
入力コマンド電圧が前記導電性ラインに印加され、
前記入力コマンド電圧に応答して前記第２の検知レジスタ回路が所定の応答を提供し、前記入力コマンド電圧に応答して前記第１の検知レジスタ回路が前記第１の検知レジスタ回路の能動素子に所定の検知抵抗を提供する、回路。

【請求項2】

請求項１に記載の回路であって、
前記第１の検知レジスタ回路が、検知抵抗を提供するための前記能動素子としての第１のＭＯＳＦＥＴを含み、前記第２の検知レジスタ回路が、複製された第２のＭＯＳＦＥＴを含み、
前記第１及び第２のＭＯＳＦＥＴの抵抗が前記入力コマンド電圧により提供される、回路。

【請求項3】

請求項２に記載の回路であって、
前記第１及び第２のＭＯＳＦＥＴがｎ型のＭＯＳＦＥＴである、回路。

【請求項4】

請求項２に記載の回路であって、
前記第１及び第２の検知レジスタ回路が同様に構成された回路を含み、
前記同様に構成された回路の各々が、
それぞれのＭＯＳＦＥＴのゲートに接続される出力を有する増幅器と、
前記それぞれのＭＯＳＦＥＴのドレインと前記増幅器の入力との間に接続される第１のレジスタと、
前記導電性ラインに接続される第２のレジスタと、
を含む、回路。

【請求項5】

請求項２に記載の回路であって、
前記第１及び第２の検知レジスタ回路が同様に構成された回路を含み、
前記同様に構成された回路の各々が、前記入力コマンド電圧に応答してそれぞれのＭＯＳＦＥＴの抵抗を制御するために前記導電性ラインと前記それぞれのＭＯＳＦＥＴとの間に接続される乗算器／ディバイダ回路を含む、回路。

【請求項6】

請求項２に記載の回路であって、
前記負荷における前記電流を切り替え可能に制御するために前記負荷と前記第１のＭＯＳＦＥＴとの間に接続される制御デバイスを更に含む、回路。

【請求項7】

回路であって、
第１の検知レジスタ回路であって、前記第１の検知レジスタ回路に直列の負荷における電流を検知するために検知抵抗を提供するための第１の回路能動素子を含む構成要素を有し、前記検知抵抗が入力コマンド電圧により提供される、前記第１の検知レジスタ回路と、
複製された能動素子を含む、前記第１の検知レジスタ回路の前記構成要素を複製する構成要素を有する第２の検知レジスタ回路であって、前記複製された能動素子の抵抗も前記入力コマンド電圧により提供される、前記第２の検知レジスタ回路と、
前記複製された能動素子に結合されてそれに対する負荷を提供するレジスタと、
を含み、
それにより、前記入力コマンド電圧が前記複製された能動素子の電圧を提供するとき、前記入力コマンド電圧に比例して前記負荷における前記電流により前記第１の回路能動素子において電圧が提供される、回路。

【請求項8】

請求項７に記載の回路であって、
前記第１の回路能動素子がＭＯＳＦＥＴであり、
前記回路が、
前記ＭＯＳＦＥＴのゲートに接続される出力を有する増幅器と、
前記ＭＯＳＦＥＴのドレインと前記増幅器の入力との間に接続される第１のレジスタと、
前記入力コマンド電圧に接続される第２のレジスタと、
を更に含む、回路。

【請求項9】

請求項７に記載の回路であって、
前記第１の回路能動素子がＭＯＳＦＥＴであり、
前記回路が、前記入力コマンド電圧に応答して前記ＭＯＳＦＥＴの抵抗を制御するために前記入力コマンド電圧と前記ＭＯＳＦＥＴとの間に接続される乗算器／ディバイダ回路を更に含む、回路。

【請求項10】

請求項７に記載の回路であって、
前記第１及び第２の検知レジスタ回路の構成要素の構造が同じである、回路。

【請求項11】

請求項７に記載の回路であって、
前記検知抵抗の電圧を閾値電圧と比較するように接続されるコンパレータを更に含む、回路。

【請求項12】

請求項７に記載の回路であって、
前記負荷における前記電流を切り替え可能に制御するために前記負荷と前記第１の回路能動素子との間に接続される制御デバイスを更に含む、回路。

【請求項13】

請求項１２に記載の回路であって、
前記制御デバイスがＭＯＳＦＥＴである、回路。

【請求項14】

負荷電流を検知するための方法であって、
印加される入力コマンド電圧に従って検知抵抗を有する負荷電流検知レジスタを提供するために、負荷との直列接続のための第１の回路能動素子を有する第１の検知レジスタ回路を提供することと、
複製された能動素子を有する複製された検知レジスタ回路で前記第１の検知レジスタ回路を複製することと、
前記複製された能動素子に結合されるレジスタを提供することと、
前記入力コマンド電圧を前記複製された能動素子に印加することと、
を含み、
それにより、前記複製された能動素子の所定の電圧を生成するように前記入力コマンド電圧が調節されるとき、所定の検知抵抗が前記第１の回路能動素子において提供される、方法。

【請求項15】

請求項１４に記載の方法であって、
前記第１の回路能動素子を提供することがＭＯＳＦＥＴを提供することを含み、
前記第１の検知レジスタ回路を提供することが、前記ＭＯＳＦＥＴのゲートに接続される出力を有する増幅器と、前記ＭＯＳＦＥＴのドレインと前記増幅器の入力との間に接続される第１のレジスタと、前記入力コマンド電圧に接続される第２のレジスタとを提供することを含む、方法。

【請求項16】

請求項１４に記載の方法であって、
前記第１の回路能動素子を提供することがＭＯＳＦＥＴを提供することを含み、
前記方法が、前記入力コマンド電圧に応答して前記ＭＯＳＦＥＴの抵抗を制御するために前記入力コマンド電圧と前記ＭＯＳＦＥＴとの間に接続される乗算器／ディバイダ回路を提供することを更に含む、方法。

【請求項17】

請求項１４に記載の方法であって、
前記第１の検知レジスタ回路を複製することが、同じである前記第１及び複製された検知レジスタ回路の構成要素の構造を提供することを含む、方法。

【請求項18】

請求項１４に記載の方法であって、
前記第１の回路能動素子の電圧を閾値電圧と比較するように接続される比較器を提供することを更に含む、方法。

【請求項19】

請求項１４に記載の方法であって、
前記負荷と前記第１の回路能動素子との間に接続されて前記負荷における前記電流を切り替え可能に制御する制御デバイスを提供することを更に含む、方法。

【請求項20】

請求項１９に記載の方法であって、
前記制御デバイスがＭＯＳＦＥＴである、方法。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書に記載の種々の回路及び方法実施例は、全般的に電流検知回路及び手法に関し、更に具体的には、大きなダイナミックレンジにわたる電流検知を可能にするため能動構成要素を用いて検知レジスタを合成するための回路及び手法に関連する。

【背景技術】

【0002】

電流検知レジスタは広く知られている。典型的な電流検知レジスタ回路１０の一例及びその用途を図１に示す。図１において、検知レジスタ１１、ＭＯＳＦＥＴ１２などの制御デバイス、及び負荷１４が、電源１６と参照電位１８との間に直列に接続される。検知レジスタ１１内の電流は、検知レジスタ１１の出力電圧を生成し、これは、電流検知コンパレータ２０により検知され得る。典型的に、回路１０は、レジスタ１１を用いて電流を検知し、電流検知コンパレータ２０を介して電流閾値を表す特定の電圧を探す。電流検知レジスタ回路１０は、正確であり、安定的であり、廉価であるが、オフセット及びノイズが微々たるものとなるように検知レジスタ１１のかなりの電圧を必要とする。

【0003】

回路１０は、電圧入力に基づいて負荷電流を制御するリニアレギュレータを実装するが、これは、印加される制御信号が低下するため弱く、検知レジスタ１１を横切る信号も低下し、コンパレータ２０のオフセット及びノイズは、精度及び性能を制限する。

【0004】

そのため、電流検知レジスタ回路が用いられるシステムにおいて電流検知閾値が調節されるとき、非常に低いオフセットの非常に正確な電流検知コンパレータ２０が要求されるか、又は高抵抗検知レジスタ１１が用いられる必要がある。しかし、高抵抗検知レジスタは、高電流では過剰な電圧を、低電流ではかろうじて適切な電圧を低下させる。従って、高電流レベルでは多くの電力が浪費され、低電流レベルではコンパレータ２０に重大な要求が課せられるため、この解決策は不充分である。

【0005】

これまで用いられてきた別の電流検知手法は、図２に示すような電流ミラー３０である。電流ミラー３０は、直列に接続される参照電流源３２及びＭＯＳＦＥＴ３４を有する参照サイドと、電源１６と参照電位１８との間に直列に接続されるＭＯＳＦＥＴ３６及び１２及び負荷１４を有するミラーサイドとを有する。参照電流源３２からの電流は、ＭＯＳＦＥＴ３４を介して駆動されて、そのゲート上に及び検知ＭＯＳＦＥＴ３６のゲート上に電圧を生成し、それにより、その抵抗値を設定する。検知ＭＯＳＦＥＴ３６を介する電流は、そのドレイン上の電圧を生成し、これはコンパレータ２０により検知される。

【0006】

典型的に、電流ミラー３０の参照電流部は外部電流から供給される。これによりスケーリングが可能となるが、実際には、フィードフォワード及び他の目的に用いられる、電流に比例する電圧を生成しない。

【0007】

良好な精度及び高効率のため一定の電圧閾値を提供するために幅広いダイナミックレンジにわたって制御電流を検知することができる、安定的であり予測可能な検知抵抗を提供する回路が求められている。

【発明の概要】

【0008】

本明細書に記載の概念に従って、ＭＯＳＦＥＴ又は他の能動構成要素を用いてレジスタを合成するためフィードバック回路が用いられる。マッチングされ、場合によってはスケーリングされたデバイスを備えた２つのシンセサイザを用いることにより、合成された抵抗が安定的であり予測可能であるように、外部の、正確な参照レジスタが用いられ得る。低電流が要求されるとき高抵抗が合成されるように、合成されたレジスタを電流命令信号でスケーリングするためにシステム内の乗算器又は他のコンバータを用いることができる。これにより、良好な精度及び高効率のための一定の電圧閾値が可能となる。

【0009】

そのため、本明細書に記載の一例において、負荷電流検知回路が、それと直列の負荷における電流を検知するための第１の検知レジスタ回路と、第１の検知レジスタ回路の構成要素を複製する構成要素を有する第２の検知レジスタ回路とを含む。レジスタが第２の検知レジスタ回路に結合される。第２の検知レジスタ回路における所定の応答を確立するため入力コマンド電圧が第１及び第２の検知レジスタ回路に印加されるとき、所定の検知抵抗が第１の検知レジスタ回路において確立される。

【0010】

別の例において或る回路が説明される。この回路は、それと直列の負荷における電流を検知するため入力コマンド電圧により確立される検知抵抗を提供するための第１の回路能動要素を含む第１の検知レジスタ回路を有する。第２の検知レジスタ回路が、複製された能動要素を含む第１の検知レジスタ回路の構成要素を複製する構成要素を有し、複製された能動要素の抵抗も入力コマンド電圧により確立される。複製された能動要素にそこへの負荷を提供するため高精度（ｐｒｅｃｉｓｉｏｎ）レジスタが結合される。入力コマンド電圧が、複製された能動要素の電圧を確立するとき、それに比例して第１の回路能動要素の電圧が確立される。

【0011】

更に別の例において、負荷電流を検知するための方法が説明される。この方法は、そこに印加される入力コマンド電圧に従って検知抵抗を提供するため負荷との直列接続のための第１の回路能動要素を有する第１の検知レジスタ回路を提供することを含む。第１の検知レジスタ回路は、複製された能動要素を有する複製された検知レジスタ回路で複製される。複製された能動要素に高精度レジスタが結合される。入力コマンド電圧が、複製された能動要素に印加され、複製された能動要素の所定の電圧を生成するように調節されるとき、所定の検知抵抗が第１の回路能動要素において確立される。

【図面の簡単な説明】

【0012】

【図1】図１は、従来技術に従った、典型的な電流検知レジスタ及びその用途の一例を示す電気的概略図である。

【0013】

【図2】図２は、従来技術に従った、電流ミラー検知手法の一例を示す電気的概略図である。

【0014】

【図3】図３は回路の一例を示す電気的概略図であり、それにより、負荷下の回路において検知抵抗を確立するため検知レジスタが合成され得る。

【0015】

【図4】図４は、回路の別の例を示す電気的概略図であり、それにより、負荷下の回路において検知抵抗を確立するため検知レジスタが合成され得る。

【0016】

【図5】図５は、図４の回路において例示され得る乗算器／ディバイダ回路の一例である。

【0017】

【図6】図６は、負荷下の回路において検知抵抗を確立するために用いられる検知レジスタを合成するための方法を実行する際の工程を説明するフローチャートである。

【発明を実施するための形態】

【0018】

概して、或る方法及び回路が示されており、それらにより、理想的な環境において複製された又は合成された高精度検知レジスタを生成することにより検知レジスタが合成され得、それらから、実際の負荷下で検知レジスタが構成され得る。これは多数の方式によって成され得、１つの回路４０の一例が図３に示されており、ここで参照する。

【0019】

回路４０において、第１の回路能動要素ＭＯＳＦＥＴ３６を含む構成要素を有する第１の検知レジスタ回路４２が提供される。ＭＯＳＦＥＴ３６は、それと直列の負荷１４において電流Ｉを検知する検知抵抗を提供する。ＭＯＳＦＥＴ３６の抵抗は以下に説明するように確立される。

【0020】

回路４０は、多くの電流制限用途に用いることができ、例えば、回路４０は、幅広いダイナミックレンジにわたって、例えば、１００：１又は１０００：１の範囲にわたって１つの回路で、ＬＥＤ負荷又は同様のものにおいて電流を制御することが望ましい、薄暗い照明用途に用いることができる。代替として、回路４０は、負荷１４における電流が、ＭＯＳＦＥＴ１２などの制御デバイス又は同様のものにより既知の方式で切り替えられ又は制御され得る、一次側電流検知ＬＥＤドライバ又は同様のものとして機能するように用いることができる。

【0021】

ＭＯＳＦＥＴ３６の抵抗は、下記で更に詳細に説明する方式で、ライン４４上の入力コマンド電圧Ｖｉｎにより制御される。ＭＯＳＦＥＴ３６で生成される電圧は、図示するように、この電圧を閾値電圧Ｖｔｈと比較するコンパレータ又はレギュレート増幅器２０に接続される。コンパレータ又はレギュレート増幅器２０が回路４０のための例示の用途として示されるが、合成された抵抗の電圧から得られる情報に基づいて動作する任意の回路又は他の回路を等しく有利に用いることができる。また、この回路は単一の固定閾値を有する必要はない。

【0022】

図示する例において、第１の検知レジスタ回路４２は、その出力がＭＯＳＦＥＴ３６のゲートに接続される増幅器４６を有する。増幅器４６は、例えば演算増幅器であり得るが、例えば、約２〜５の適度な利得を有し得る。ＭＯＳＦＥＴ３６のドレインと増幅器４６の入力との間にフィードバックレジスタ４８が接続され、増幅器４６の入力とライン４４上の入力コマンド電圧Ｖｉｎとの間にレジスタ５０が接続される。

【0023】

本明細書において複製された検知レジスタ回路とも称する第２の検知レジスタ回路４２’が、第１の検知レジスタ回路４２の構成要素を実質的に複製する構成要素を有して提供される。そのため、第２の検知レジスタ回路４２’は、その抵抗がライン４４上の入力コマンド電圧Ｖｉｎにより確立される、複製された能動要素ＭＯＳＦＥＴ３６’を有する。第１の検知レジスタ回路４２と同様、第２の検知レジスタ回路４２’は、その出力がＭＯＳＦＥＴ３６’のゲートに接続される増幅器４６’を有する。増幅器４６’は、例えば、増幅器４６のものと実質的に同一の構成の演算増幅器であり得る。

【0024】

ＭＯＳＦＥＴ３６’のドレインと増幅器４６’の入力との間にフィードバックレジスタ４８’が接続され、増幅器４６’の入力とライン４４上の入力コマンド電圧Ｖｉｎとの間にレジスタ５０’が接続される。レジスタ４８’及び５０’の値は、第１の検知レジスタ回路４２のレジスタ４８及び５０の値と実質的に同一であり得る。

【0025】

高精度レジスタであり得る参照レジスタ５４が、そこへの高精度負荷を提供するため供給電圧ＶとＭＯＳＦＥＴ３６’との間に直列に接続される。そのため、ライン４４上の入力コマンド電圧ＶｉｎがＭＯＳＦＥＴ３６’の電圧Ｖｒｅｆを確立するとき、それは、ＭＯＳＦＥＴ３６によって提供される抵抗を確立するためそれに比例して第１の検知レジスタ回路４２においてＭＯＳＦＥＴ３６の電圧も確立する。ＭＯＳＦＥＴ３６及び３６’は、それら自体に部分的に抵抗性があり、記載されるようにフィードバック回路において用いられるとき、これらは、可変線形レジスタのように機能するようにされ得ることに留意されたい。

【0026】

検知レジスタシンセサイザー回路６０の別の実施例を図４に示し、ここで更に参照する。回路６０において、第１の検知レジスタ回路６４が、それと直列の負荷１４において電流Ｉを検知する検知抵抗を提供するため第１の回路能動要素ＭＯＳＦＥＴ３６を有する。ＭＯＳＦＥＴ３６の検知抵抗は、ライン４４上の入力コマンド電圧により確立され、これは、乗算器／ディバイダ回路６２を介してＭＯＳＦＥＴ３６のゲートに印加される。ライン６６が、ＭＯＳＦＥＴ３６のドレインを乗算器／ディバイダ回路６２に接続する。

【0027】

上述と同様の方式で、ＭＯＳＦＥＴ３６で生成される電圧は、図示するように、この電圧を閾値電圧Ｖｔｈと比較するコンパレータ又はレギュレート増幅器２０に接続される。コンパレータ又はレギュレート増幅器２０が回路６０のための例示の用途として示されるが、合成された抵抗の電圧から得られる情報に基づいて動作する任意の回路又は他の回路を等しく有利に用いることができる。また、この回路は単一の固定閾値を有する必要はない。

【0028】

第２の検知レジスタ回路６４’が、それと直列の高精度参照レジスタ５４において電流Ｉを検知する検知抵抗を提供するために、複製された能動要素ＭＯＳＦＥＴ３６’を含む、第１の回路の構成要素を複製する構成要素を有する。

【0029】

ＭＯＳＦＥＴ３６’の検知抵抗もライン４４上の入力コマンド電圧Ｖｉｎによって確立され、これは、乗算器／ディバイダ回路６２’を介してＭＯＳＦＥＴ３６’のゲートに印加される。ライン６６が、ＭＯＳＦＥＴ３６のドレインを乗算器／ディバイダ回路６２に接続する。

【0030】

高精度レジスタであり得る参照レジスタ５４が、そこへの高精度負荷を提供するため供給電圧ＶとＭＯＳＦＥＴ３６’との間に直列に接続される。入力コマンド電圧が乗算器／ディバイダ回路６２’に印加されるとき、ＭＯＳＦＥＴ３６’において電圧Ｖｒｅｆが確立される。また、電圧が、それに比例して第１の検知レジスタ回路６４内のＭＯＳＦＥＴ３６においても確立される。そのため、複製された検知レジスタ回路６４’において所定の電流Ｉを確立することにより、第１の検知レジスタ回路６４内のＭＯＳＦＥＴ３６によって提供される抵抗、及びそのため、負荷１４における電流Ｉが確立される。

【0031】

ＭＯＳＦＥＴ３６及び３６’はそれら自体に部分的に抵抗性があり、記載されるように乗算器／ディバイダ回路６２及び６２’を備えたフィードバック回路において用いられるとき、これらは、可変線形レジスタのように機能するようにされ得ることにも注意されたい。また、図３及び図４の回路実施例の例示のためＭＯＳＦＥＴデバイスが示されているが、任意の能動デバイス、及び更に特定して言えば、電流が入力の関数である任意のデバイスを、説明される合成されたレジスタ機能を達成するためフィードバック回路と共に用いることができる。

【0032】

ここで図５を更に参照して、回路６２／６２’の一例が示されており、その例は、図４の回路６０においてそれぞれの乗算器／ディバイダ６２及び６２’として機能することができる。図から分かるように、回路６２／６２’は、それぞれ、ライン４４から及び関連するＭＯＳＦＥＴ３６又は３６’のドレインからの電圧入力を有する。電圧出力は、関連するＭＯＳＦＥＴ３６又は３６’のゲートに接続される。もちろん、回路６２／６２’は単なる一例として示されており、他の乗算器／ディバイダ回路も等しく有利に用いられ得る。

【0033】

回路４０と同様に、回路６０は、多くの電流制限用途に用いることができ、例えば、回路６０は、幅広いダイナミックレンジにわたって、例えば、１００：１又は１０００：１の範囲にわたって１つの回路で電流を制御することが望ましい、薄暗い照明用途に用いることができる。代替として、回路６０は、負荷１４が、例えば、ＬＥＤ又は同様のものであり得る、一次側電流検知ＬＥＤドライバ又は同様のものとして機能するように用いることができる。負荷１４における電流は、ＭＯＳＦＥＴ１２などの制御デバイス又は同様のものにより既知の方式で切り替えられ又は制御され得る。

【0034】

そのため、回路４０、回路６０、又は同様のもので例示されるタイプの回路は、説明される能動要素によって提供される検知抵抗の値を任意の所望の値まで確立させ得ることが分かる。能動要素が入力電圧を反転させるので、入力命令電圧が一層高いほど、能動要素の抵抗が一層低くなる。複製された回路を用いて、記載されるように、高効率、低コスト、及び高精度を含む、著しい技術的利点達成できる。

【0035】

また、例えば、検知レジスタ回路４２’及び６４’などの複製された回路の構成要素は、図示した例において第１の検知レジスタ回路４２及び６４の構成要素と実質的に同じであり得るが、複製された回路の構成要素は、第１の回路の構成要素に対して所定の比例関係を有し得ることを理解されたい。更に特定して言えば、複製された回路におけるＭＯＳＦＥＴのチャネルは、幅が、第１の回路内のＭＯＳＦＥＴのチャネルの、２倍、半分、又は他の因数であり得る。複製された回路の、レジスタ又は他の構成要素の値は、第１の回路の対応する構成要素に対して所定の比を有するように選択され得る、等である。この場合、複製された回路の参照レジスタにおいて生成される電流の値は、第１の回路能動要素において生成される抵抗の値に相関し得る。

【0036】

負荷電流を検知するための方法実施例に従って、図６のフローチャート７０を更に参照すると、ボックス７２は、そこに印加される入力コマンド電圧に従って検知抵抗を提供するため負荷と直列の接続のための第１の回路能動要素を有する第１の検知レジスタ回路を提供することを図示する。ボックス７４は、複製された能動要素を有する複製された検知レジスタ回路で第１の検知レジスタ回路を複製することを図示する。

【0037】

ボックス７６は、複製された能動要素に結合される高精度レジスタを提供することを図示する。ボックス７８は、複製された能動要素に入力コマンド電圧を印加し、それにより、複製された能動要素の所定の電圧を生成するように入力コマンド電圧が調節されるとき、所定の検知抵抗が第１の回路能動要素において確立され、それにより、負荷１４内の電流Ｉを制御することを図示する。

【0038】

また、本明細書に開示する回路要素の多くは特定のタイプ、例えば、或る導電性（例えば、ｐチャネル、ｎチャネル、ｎｐｎ又はｐｎｐ）のＭＯＳＦＥＴデバイス又はバイポーラ接合トランジスタであることが理解されるであろう。適切な回路又は供給電圧を変更して他のトランジスタタイプ及び他のトランジスタ導電性も等しく有利に用いられ得ることが分かるだろう。

【0039】

種々のデバイス又は要素に関して電気的接続、結合、及び接続を説明してきた。これらの接続及び結合は、直接的又は間接的であり得る。第１及び第２の電気的デバイス間の接続は、直接的電気的接続であり得、又は、間接的電気的接続であり得る。間接的電気的接続は、第１の電気的デバイスから第２の電気的デバイスまでの信号を処理し得る介在要素を含み得る。

【0040】

当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】