特許 6334718 保護機能を有するチップとその製造のための方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6334718

(24)【登録日】2018年5月11日

(45)【発行日】2018年5月30日

(54)【発明の名称】保護機能を有するチップとその製造のための方法

(51)【国際特許分類】

   H01C 7/10 20060101AFI20180521BHJP

   H01C 1/034 20060101ALI20180521BHJP

   H01C 13/00 20060101ALI20180521BHJP

【ＦＩ】

   H01C7/10

   H01C1/034

   H01C13/00 A

【請求項の数】15

【全頁数】14

(21)【出願番号】特願2016-549132(P2016-549132)

(86)(22)【出願日】2015年1月2日

(65)【公表番号】特表2017-504974(P2017-504974A)

(43)【公表日】2017年2月9日

(86)【国際出願番号】EP2015050006

(87)【国際公開番号】WO2015113778

(87)【国際公開日】20150806

【審査請求日】2016年9月28日

(31)【優先権主張番号】102014101092.2

(32)【優先日】2014年1月29日

(33)【優先権主張国】DE

(73)【特許権者】

【識別番号】300002160

【氏名又は名称】エプコス アクチエンゲゼルシャフト

【氏名又は名称原語表記】ＥＰＣＯＳ ＡＧ

(74)【代理人】

【識別番号】100090022

【弁理士】

【氏名又は名称】長門 侃二

(72)【発明者】

【氏名】ミヤウチ， ヤスハル

(72)【発明者】

【氏名】デュデゼク， パヴォル

(72)【発明者】

【氏名】ファイスタウアー， クリスチャン

(72)【発明者】

【氏名】フクス， ゲルハルト

(72)【発明者】

【氏名】オーバーマイヤー， シュテファン

(72)【発明者】

【氏名】アイヒホルツァー， クラウス−ディーター

(72)【発明者】

【氏名】ブロック， クリスチャン

(72)【発明者】

【氏名】ゼバスチャン， ブルンナー

【審査官】 田中 晃洋

(56)【参考文献】

【文献】 特開２００８−２７７７１６（ＪＰ，Ａ）

【文献】 特開平０３−１７３４０２（ＪＰ，Ａ）

【文献】 特開平０５−１７８６３７（ＪＰ，Ａ）

【文献】 特開２００８−２７３８１８（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００８／０２３８６０５（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｃ ７／１０

Ｈ０１Ｃ １／０３４

Ｈ０１Ｃ １３／００

(57)【特許請求の範囲】

【請求項1】

バリスタ機能を有するチップであって、
酸化亜鉛からなるバリスタ層（VS)を備え、
前記バリスタ層においてバリスタ機能を実現する多層の電極パターンを有し、
前記バリスタ層（ＶＳ)の第１の主表面上に、少なくとも２つのはんだ付け可能な、またはボンディング可能な外部接続部（ＡＫ)を有し、
前記第１の主表面上に取り付けられおり、かつ前記外部接続部のみを覆わないようにするガラス層（ＧＳ）を有し、
前記ガラス層は、主成分としてＳｉおよび／またはＧｅ，Ｂ，およびＫの酸化物を含み、当該酸化物は、合計して前記ガラス層の成分の少なくとも７０重量％を占め、かつＡｌ，Ｇａ，Ｃｒ，およびＴｉを実質的に含んでいない、
ことを特徴とするチップ。

【請求項2】

電子デバイス（ＢＥ）を接続するための、前記バリスタ層（ＶＳ）の第２の主表面上の、電気的接続面（ＡＦ）を有することを特徴とする、請求項１に記載のチップ。

【請求項3】

前記電極パターンは、少なくとも４つの、重なって配設され、交互に前記２つの外部接続部（ＡＫ）と接続されている電極層（ＥＳ）を備えることを特徴とする、請求項１または２に記載のチップ。

【請求項4】

前記ガラス層（ＧＳ）は、ＺｎＯおよびＢｉ₂Ｏ₃を含んでいないことを特徴とする、請求項１乃至３のいずれか１項に記載のチップ。

【請求項5】

前記ガラス層（ＧＳ）は、石英より良好な熱伝導性である充填材を含むことを特徴とする、請求項１乃至４のいずれか１項に記載のチップ。

【請求項6】

前記ガラス層（ＧＳ）は、ＺｒＯ₂からなる充填材粒子を含むことを特徴とする、請求項５に記載のチップ。

【請求項7】

前記ガラス層（ＧＳ）は、さらなる成分として、金属の酸化物を含み、当該金属はＬｉ，Ｎａ，Ｍｇ，Ｃａ，Ｓｒ，およびＢａから選択されており
成分Ｌｉ，Ｎａはそれぞれ最大５重量％までの割合で含まれ、これら以外の成分はそれぞれ最大１５重量％まで含まれている、
ことを特徴とする、請求項１乃至６のいずれか１項に記載のチップ。

【請求項8】

前記外部接続部（ＡＫ）および、場合により前記接続面（ＡＦ）は電解めっきされており、かつＮｉ，Ａｇ，およびＡｕの少なくとも１つを含むことを特徴とする、請求項１乃至７のいずれか１項に記載のチップ。

【請求項9】

前記バリスタ層（ＶＳ）の前記第２の主表面上に電子デバイス（ＢＥ）が取り付けられ、前記接続面（ＡＦ）と接続されており、
当該電子デバイス（ＢＥ）は、前記電極パターンと回路接続されており、かつ前記外部接続部（ＡＫ）と回路接続されている、
ことを特徴とする、請求項２乃至８のいずれか１項に記載のチップ。

【請求項10】

前記チップの厚さは最大で１０００μｍとなっていることを特徴とする、請求項１乃至９のいずれか１項に記載のチップ。

【請求項11】

前記チップの厚さは最大で５００μｍとなっていることを特徴とする、請求項１乃至９のいずれか１項に記載のチップ。

【請求項12】

前記チップの厚さは最大で２５０μｍとなっていることを特徴とする、請求項１乃至９のいずれか１項に記載のチップ。

【請求項13】

前記デバイス（ＢＥ）はＬＥＤであることを特徴とする、請求項９に記載のチップ。

【請求項14】

バリスタ機能を有するチップ（ＣＨ）の製造のための方法であって、
電極材料が印刷された、ＺｎＯの組成からなるグリーンシート（ＧＦ）を重ねて積層することによって積層体を生成するステップと、
前記グリーンシート（ＧＦ）の積層体を、多層の電極パターンを有する１つのバリスタ層（ＶＳ）に焼結するステップと、
外部接続部（ＡＫ）および／または接続面（ＡＦ）の画定のために、メタライジングペーストを前記バリスタ層（ＶＳ）の第１および／または第２の主表面に印刷するステップと、
後で外部接続部および／または接続面となる面が覆われないままとなるように、ガラスペースト（ＧＰ）をパターニングして印刷するステップと、
メタライジング部（Ｍ）およびパターニングされたガラス層（ＧＳ）を生成するために、前記メタライジングペーストおよび前記ガラスペーストを焼成および焼結するステップと、
前記外部接続部（ＡＫ）および／または接続面（ＡＦ）用に設けられ、前記ガラス層（ＧＳ）によって覆われていない前記メタライジング部（Ｍ）の領域を電解めっきまたは無電解めっきするステップと、
を備えることを特徴とする方法。

【請求項15】

請求項１４に記載の方法において、
ガラス層（ＧＳ）が印刷されて焼成され、
当該ガラス層が、主成分としてＳｉおよび／またはＧｅ，Ｂ，およびＫの酸化物を含み、当該酸化物が、合計して前記ガラス層の成分の少なくとも７０重量％を占め、かつＡｌ，Ｇａ，Ｃｒ，およびＴｉを実質的に含んでいないことを特徴とする方法。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は保護機能および表面実装可能な部品高を有するチップに関する。

【0002】

ＥＳＤ（Electro Static Discharge）によって影響を受けやすい装置、デバイス、および電源の保護のために、バリスタ機能を有するディスクリートなデバイスが使用され得る。ここでこのデバイスは非線形デバイスであり、印加された電圧が所定の電圧を越えた場合にその抵抗は大きく低下する。このためバリスタは、過電圧パルスを損害無くバイパスするのに適している。バリスタは結晶粒構造を有する酸化亜鉛セラミックスから製造される。

【0003】

バリスタは、多層セラミックスに組み込み難く、したがって通常ディスクリートなデバイスとして使用される。表面実装可能なバリスタは、はんだ付け可能もしくはボンディング可能なメタライジング部（複数）を必要とし、これらは必然的にこのバリスタの酸化亜鉛表面上に取り付けられなければならない。このような接続部の生成では、しかしながらはんだ付けおよびボンディング可能な接続部を、電解めっき補強を用いることによってのみ、良い品質で製造することができるという問題がある。しかしながら一般的に使用されている電解槽は、酸性またはアルカリ性に設定されており、このためバリスタの酸化亜鉛を溶解するので適していない。

【0004】

酸化亜鉛バリスタのはんだ付け可能もしくはボンディング可能な接続部の製造のための電解めっきは、したがってめっきされない酸化亜鉛表面に適合した保護層を必要とする。

【0005】

接続部をパターニングして製造することを可能とする、ガラスベースの保護層が既に提案されている。しかしながら、ガラスコーティングを有するバリスタは劣化することが分っており、この劣化は次第に大きくなるリーク電流や阻止電流（Sperrstrom）で明らかになる。このようなバリスタを有する回路は許容される値を越えて大きくなる電流消費を示す。さらにこの劣化は、結晶粒抵抗（Kornwiderstand）の上昇として顕わになり、そしてクランプ電圧の増加をもたらす。
厚いバリスタデバイスではこの劣化の問題は比較的僅かな劣化のみを示す一方、バリスタデバイスが薄くなるほどこの劣化は大きくなる。

【発明の概要】

【発明が解決しようとする課題】

【0006】

したがって本発明の課題は、保護機能を有する表面実装可能なチップを提供することであり、このチップは、Ｕ_Cおよびバリスタ電圧Ｕ_Vの仕様を維持しつつ、小さな阻止電流と同時に小さな部品高を備える。１つのさらなる従属的な課題によれば、大きな熱発生を有する電子デバイス用の基板が提供されなければならないことである。

【0007】

これらの課題は本発明により、請求項１に記載のバリスタ機能およびその特徴を有するチップによって解決される。本発明の有利な実施形態およびこのチップの製造のための方法が他の請求項に示されている。

【0008】

上述したバリスタデバイスでの劣化効果は特定のイオン（複数）に起因することが判明し、これらのイオンはガラス保護層からセラミックスに拡散侵入してバリスタ機能に悪影響を与えることが判明した。さらにこの問題は、主成分としてシリコンの酸化物および／またはゲルマニウム，ホウ素，およびカリウムを含むガラス保護層を用いることによって解決されることが判明した。ここでこのガラス保護層には、アルミニウム，ガリウム，クロム，およびチタン等の悪影響を与える添加物が実質的に含まれていない。ここでほぼ含まれていないということは、これらの含有量が１つの重量％値より顕著に小さいことであり、好ましくは全ガラス組成に対して０．５重量％より小さくなっていることである。他の場合で、これらの悪影響を与える添加物の割合が、１重量％程度以上では、ＵＣおよびＩＣの顕著な変化生じる。ここで上記の主成分は、このガラス層の成分の少なくとも７０重量％となっている。使用されているガラス層が上述の主成分のみから成っていることも可能である。

【0009】

保護層およびマスキング層として上述の組成のガラス層を備える、酸化亜鉛からなるバリスタ層上では、このバリスタ層上に直接、標準的な電解槽において電解めっきまたは無電解めっきでメタライジング部を問題なく生成することができ、この際この酸化亜鉛表面はこの電解浴によって浸食されることが無い。またこのガラス層もバリスタ層において何ら劣化をもたらさない。

【0010】

バリスタ機能、および、はんだ付け可能および／またはボンディング可能な外部接続部（複数）および接続面用の充分な厚さでめっきされたメタライジング部を有するチップは、長期間安定であり、またその特性に全く劣化が見られず、そしてとりわけ、許容できないリーク電流の上昇が全く無い。これは上述の組成のガラス層を用いることによって、悪影響を与えるイオン（複数）の拡散侵入およびこれによって引き起こされるこのバリスタの電気的劣化をが、うまく防止することができることを示している。

【0011】

このバリスタ機能は、従来の公知の方法では、バリスタ層内の、外部接続部と結合されている多層の電極パターンによって実現されている。

【0012】

本発明の１つの実施形態においては、上記のバリスタ層は第２の主表面上に、電子デバイスの接続に適した電気的接続面（複数）を備える。これらの接続面は、具体的にはこの第２の主表面での電子デバイスの表面実装用に形成されている。

【0013】

これらの電気的接続面は、上記のバリスタ層内の電極パターンと電気的に接続されており、これによってこのバリスタと電気的に接続されている。少なくとももう１つの接続面は、対応する接続配線（複数）を介して、上記のバリスタ層の第１の主表面上で上記の外部接続部（複数）と接続されている。このようにして上記の外部接続部を介して上記のバリスタとも、またこの上に取り付けられたデバイスとも接続することができる。上記のチップは、この電子デバイスの担体として用いられる。このチップの上記のバリスタ層は、その高い熱伝導率λ＞３０Ｗ／ｍＫのおかげで、この電子デバイスから場合により生成される損失熱をこのバリスタ層を貫通して排出するのにとりわけ適している。このチップおよびこれを用いて取り付けられるデバイスが、１つの周辺回路および具体的にはプリント回路あるいは回路基板上に取り付けられていると、このデバイスの損失熱は、このデバイスの許容できない加熱を生ずることなく、このデバイスを貫通して良好に排出することができる。熱伝導の絶対値は、基板すなわちここではチップの層厚に間接的に比例するので、充分に薄いチップは、より改善された熱伝導率というさらなる利点を示す。このチップあるいはバリスタ層は、最大１，０００μｍ、最大５００μｍおよび特に約２５０μｍの層厚を備えることができ、この薄くなった層厚によってバリスタ機能または機械的剛性が、許容できないまでに損なわれることがない。

【0014】

本発明によるチップにおいて実現されたようなバリスタが備え得る保護機能は、このバリスタにおける電極面積と共に増大する。この電極面積が大きいほど、過電圧での電流耐性が大きくなる。所定のチップサイズでは、上記の電極層（複数）の数を大きくすることで、この電極面積は大きくすることができる。これより本発明によるチップは、重なって配設され、かつ交互に上記の２つの外部接続部と接続された少なくとも４つの電極層を備える。しかしながら、一般的には、所定の層厚で最大の電流耐性が保証されるように、できるかぎり大きな数の電極層とする努力が払われる。これによって低減される、所定の層厚での異なる電極層間の距離は、酸化亜鉛材料の適合したドーピングおよび粒子サイズによって補償することができ、こうしてこの電極層の数の増大においても、所望のバリスタ電圧を所望の大きさで設定することができる。

【0015】

さらに、他の特定の、ガラスに使用され得る添加剤が、本発明によるガラス層においては、上記のバリスタ機能の障害あるいは望ましくない劣化をもたらし、このため本発明によるガラス層においては、このバリスタ層を避けなければならないことが判明した。たとえばガラス層が酸化亜鉛および酸化ビスマスを含んでいないと有利となる。酸化亜鉛および酸化ビスマスは、特にアルカリ性または酸性の電解浴におけるガラス安定性に悪影響を与える。

【0016】

このガラス層の厚さは、原則的にバリスタ層の厚さより顕著に薄く設定される。これはこのガラス層の熱伝導率がバリスタ層よりも顕著に悪いからである。１つの実施形態においては、このガラス層にはＳｉＯ₂より良好な熱伝導率を備える充填材が添加される。

【0017】

酸化ジルコンＺｒＯ₂からなる充填材粒子は、このガラス層の熱伝導率を改善し、本発明によるガラス層における充填材として適している。さらにこの充填材粒子によって、このガラス層の保護機能もその酸化亜鉛層への付着も損なわれない。

【0018】

主成分であるＳｉ，および／またはＧｅ，ＢおよびＫの他に、このガラス層は、このガラス層の保護機能を損なわず、また上記のバリスタ機能に悪影響も与えない、さらなる成分を含んでよい。このさらに許容される成分は、リチウム，ナトリウム，マグネシウム，カルシウム，ストロンチウム，およびバリウムから選択された金属の酸化物である。リチウムおよびナトリウムの酸化物は、成分としてそれぞれガラス層の最大５重量％含まれていてよく、これによって所望の特性に悪い影響を与えることはない。マグネシウム，カルシウム，ストロンチウム，およびバリウムの金属酸化物は、このガラス層の所望のガラス転移温度が設定されるまでの量で添加されてよい。

【0019】

さらに上記のガラス層は、さらに少量のイットリウムおよび他のランタニド元素を含んでよい。酸化イットリウムは約７．５重量％まで含まれていてよく、同様に上記のバリスタ層でのその僅かな拡散のために、またその良好な熱伝導率のために、このガラス層に対する好ましい充填材である。

【0020】

上記の外部接続部用および、もし設けられていれば、上記のバリスタ層上の上記の接続面用に、既存のベースメタライジング部が、好ましくは電解めっき（galvanische Abscheidung）によって補強される。この外部接続部および接続面の生成あるいは厚膜化のための好ましい金属は、ニッケル，銀，および金の内の少なくとも１つを含む。これらの材料は、好ましくは酸性またはアルカリ性の電解浴で用いられ、これに対し上記のバリスタ層は本発明によるガラスを用いて確実に保護される。

【0021】

このベースメタライジング部は、他のセラミックで知られているように、導電性のペーストの印刷および焼成によって生成することができる。

【0022】

１つの好ましい実施形態においては、上記のチップ上に取り付けられたデバイスは、発光ダイオード（ＬＥＤ）である。ＬＥＤは比較的大きな廃熱を生成し、また同時にあまりに高い温度に対しては損傷し易い。したがってここで特別な方法で、上記の基板を介した良好な熱伝導が必要とされる。本発明による、基板として使用されるバリスタ層を有するチップは、この課題を有利に達成する。さらにこのチップは、適合した小さな層厚で製造することができ、同時に、特に上記のデバイスの取り付けの際にこのデバイスを損傷しかねない過電圧に対する保護デバイスとなり、また全体としてこのチップとＬＥＤとなる構成体の小さな部品高を可能とする。

【0023】

バリスタ機能を有するチップの製造のため、まず上記のバリスタ層が生成される。加えて次に、電極材料が印刷されたグリーンシートを重ねて積層することにより、１つの積層体が生成される。グリーンシート（複数）は酸化亜鉛粒子から製造され、この酸化亜鉛粒子は微粉砕され、ドーピングされ、均質化されて、たとえば水のような溶媒およびバインダと共に、シート製造用のスラリに加工される。個々の酸化亜鉛グリーンシートを貫通する貫通接続部（複数）は、穴（複数）のパンチングにより生成され、いわゆるビアが生成され、次にこれらの貫通接続部は電極材料で充填される。この電極材料も印刷可能なペーストの形態で使用され、これも同様に微粒子成分（金属粒子）、バインダ、および溶媒を含んでいる。

【0024】

個々のグリーンシートをそれぞれパターニングし、これらのグリーンシートをそれぞれ重ねて配設することにより、既にこの積層体に、上記のビアおよび上記の電極層を介した所望の回路接続が生成される。続いてこのグリーンシート（複数）からなる積層体は、多層の電極パターンを有する１つのモノリシックなバリスタ層に焼結される。

【0025】

この完成したバリスタ層上に、ここで上記の外部接続部および上記の接続面用のメタライジング部（複数）が、このバリスタ層の第１および／または第２の主表面上にメタライジングペーストの印刷によって塗布される。印刷方法としては、たとえばシルクスクリーン印刷が適している。このバリスタ層の主表面（複数）上に印刷されたメタライジングペーストを用いて、外部接続部および／または接続面が画定され、この際ベースメタライジング部が所望の領域に生成される。

【0026】

この所望の外部接続部および／または接続面のパターニングのために、ここでこの外部接続部および／または接続面用に設けられた面が覆われないままとなるように、本発明によるガラスペーストが上記の主表面上に、このベースメタライジング部の上に塗布される。

【0027】

このガラス層の生成のために、このガラス層用に準備された成分、具体的にはシリコンおよび／またはゲルマニウムの酸化物および／または炭酸化物、または他の適合した出発物質、またホウ素およびカリウムがガラスに融解され、フリットにされる。これに続いてこのガラスは粉砕され、そして均等に混合される。次にこの粉末から上述のように印刷可能なペーストが製造され、次いで印刷される。

【0028】

次にこのガラスペーストは、ガラス層の生成のために焼成あるいは焼結される。この際、このガラス層の下の上記のメタライジング層を、この印刷されたガラスペーストと共に焼結することが可能である。しかしながら、まず上記のベースメタライジング部を焼結し、次にこのガラスペーストを印刷し、そして次にこの構成体をもう一度焼結することも可能である。

【0029】

電解または無電解のメタライジング浴においては、ここで上記のベースメタライジング部が、上記のガラス層に覆われていない領域で、所望の層厚となるように、あるいは所望の電流定格となるように厚膜化される。

【0030】

以下で実施例とこれに関連した図を用いて、本発明をより詳細に説明する。これらの図は、本発明の例示するためのみに用いられ、したがって寸法は正確に示されていない。このためこれらの図において、絶対的な寸法も相対的な寸法も用いることはできない。

【図面の簡単な説明】

【0031】

【図1】本発明による１つのチップの１つの簡単な実施形態を概略断面で示す。

【図2】外部接続部（複数）および接続面（複数）を有する１つのチップを示す。

【図3】貫通接続部（複数）を有する１つのチップを示す。

【図4a】チップのもう１つの実施形態を示す。

【図4b】図４ａの１つの変形例を示す。

【図5】上記の第２の主表面上に取り付けられた１つの電子デバイスを有する１つのチップを示す。

【図6】電極材料が印刷されたグリーンシートで様々な部分を示す。これらから１つのバリスタ層を製造することができる。

【図7】上記のグリーンシートを重ね積層し、この積層体を焼結した後のバリスタ層を示す。

【図8】外部接続部（複数）を取り付けた後の構成体を示す。

【図9】１つのガラス層を取り付けた後の構成体を示す。

【図10】外部接続部用にメタライジング部を厚膜化した後の完成したチップを示す。

【図11a】バリスタ機能を有する１つのチップの保護用の電子デバイスとの可能な回路接続を示す。

【図11b】バリスタ機能を有する１つのチップの保護用の電子デバイスとの可能な回路接続を示す。

【0032】

図１は１つのチップＣＨの１つの簡単な実施形態を示す。このチップは一体化された多層電極パターンを備え、この多層電極パターンでは、複数の電極層ＥＳがバリスタ層ＶＳ内で互いに重なり合って配設されており、これらの電極層は異なる電極あるいは異なる接続部と接続され得る。図示された実施形態においては、これらの電極層ＥＳは交互に第１および第２の外部接続部ＡＫに属しており、それぞれ１つの貫通接続部ＤＫ１，ＤＫ２を介してそれぞれの外部接続部ＡＫと接続されている。この外部接続部ＡＫによって覆われていない、バリスタ層ＶＳの第１の主表面領域（複数）はガラス層ＧＳで覆われている。これに対応して、この第１の主表面は、ガラス層コーティングかまたは外部接続部ＡＫにパターニングされたメタライジング部を備える。酸化亜鉛を含むバリスタ層自体は、この第１の主表面には現れない。このバリスタ層ＶＳの第１の主表面の反対側にある第２の主表面は、たとえば電界めっき用に用いられるような侵食性の浴に対しこの主表面を保護するために、ガラス層ＧＳ’で覆われてよい。

【0033】

図２は、本発明による１つのチップのもう１つの実施形態を示し、このチップでは図１と異なり、上記の第１の主表面上の外部接続部ＡＫの他にさらに、上記の第２の主表面上に１つの接続面ＡＦが存在しており、この接続面は上記のバリスタ層の内部において上記の電極パターンの少なくとも一部分と接続されている。ここに図示された実施形態はバリスタであり、ここでは異なる主表面上に配設されている１つの接続面ＡＦおよび１つの外部接続部ＡＫを介して、接続可能となっている。ここで上記の第２の主表面上にも１つのガラス層ＧＳ’が配設されており、このガラス層は単に上記の接続面ＡＦを排除しており、こうして上記のバリスタ層を侵食性の媒体に対して保護している。

【0034】

図３は、１つのチップのもう１つの実施形態を示し、このチップでは、図２と同様に、外部接続部ＡＫも、また接続面ＡＦも設けられており、これらはこのバリスタの電極パターンを貫通接続部ＤＫ１およびＤＫ２を介して、一方では上記の第１の主表面から、また一方では上記の第２の主表面から接続している。２つのさらなる貫通接続部ＤＫ’およびＤＫ’’は、それぞれ上記の第１の主表面上の１つの外部接続部ＡＫ’，ＡＫ’’を、それぞれ上記の第２の主表面上の１つの接続面ＡＦ’，ＡＦ’’と接続している。外部接続部ＡＦ’は、このバリスタの電極構造と直接接続されておらず、こうして外部接続部ＡＫ’を介して第１の主表面から第２の主表面に１つの電気的な接続ラインが引回されており、これはもう１つのデバイスの接続を可能としている。接続面ＡＦ’’は上記の貫通接続部を介してこのバリスタの電極パターンと接続されている。バリスタおよびこれと接続されるデバイスの全ての接続は、以上のようにして上記の第１の主表面上の外部接続部を介して可能である。上記の２つの主表面の外部接続部ＡＫおよび接続面ＡＦが設けられていない領域は、ガラス層ＧＳによって覆われており、こうしてこのバリスタ層を保護している。

【0035】

図４ａは、図１に似た１つのチップを示し、このチップでは貫通接続部ＤＫ１およびＤＫ２が外部接続部ＡＫと接続され、このバリスタの電極パターンとも、またここでは追加的に上記の第２の主表面上の接続面ＡＦとも接続されている。接続面（複数）ＡＦおよび外部接続部（複数）ＡＫは、ここではガラス層ＧＳより大きな層厚で示されている。こうしてデバイスの接続のための２つの適合した接続面ＡＦが上記の第２の主表面上に存在しており、これらを介して１つの電子デバイスがこのバリスタ機能を有するチップに対して並列に接続され、こうしてこの電子デバイスを過電圧に対して保護する。さらなる接続面ＡＦおよび外部接続部が可能であるが、簡単なデバイスに対しては不要である。このデバイスあるいは上記の接続面ＡＦに作用する、上記のバリスタ電圧を上昇させる電圧インパルスは、こうして損傷を与えずに上記の電極パターンを介して外部接続部ＡＫへ逃がされることができる。

【0036】

図４ｂは、図４ａに似た１つのチップを示し、このチップでは接続面ＡＦおよび外部接続部ＡＫが、２層または多層のメタライジング部として実装されている。ここでこれらはそれぞれ上側の、この２層または多層のメタライジング部のこのチップから離れた部分層が、最も下の部分層よりも大きな面積を備え、部分的に上記のガラス層と重なっている。これは、デバイスまたは周辺回路とのはんだ付けまたはボンディング用のより大きな面が得られ、またこの大きな面積が大きな電流定格を備えるという利点を有する。はんだまたは他のボンディング接続の固定性もこれによって改善される。

【0037】

図５は図３のチップを示し、このチップではここで第２の主表面上の１つの接続手段を用いて、接続面ＡＦ上に１つの電子デバイスＢＥが取り付けられている。この取り付けは、たとえばこの図に示すようにはんだ接続部ＬＫを介して行われてよい。このようにしてチップとデバイスＢＥとの間の電気的および機械的接続が同時に生成される。以上のようにこのチップＣＨは、デバイスＢＥの担体として用いられ、そしてこのデバイスはこのチップＣＨの外部接続部ＡＫを介して周辺回路と接続することができる。このチップに組み込まれているバリスタ機能は、デバイスＢＥの保護に用いられる。

【0038】

図６は、酸化亜鉛材料ベースの３つの異なるグリーンシートＧＦ１，ＧＦ２，およびＧＦ３を示し、これらから既に説明した本発明によるチップが組み上げられる。最も上側に示されているグリーンシートＧＦ１は、パターンまたはメタライジング部を全く備えていない。下側の２つのグリーンシートは、たとえば像と鏡像のような関係であり、これらにそれぞれ１つの電極層を含むメタライジング部が、２つの異なる貫通接続部の１つとの接続に用いられる。上記の貫通接続部は、グリーンシートがたとえばパンチ加工され、その孔部がさらに導電性のペーストで充填される。

【0039】

これらのグリーンシートの製造のために、酸化亜鉛粉末が微粉砕され、ドーパントが供給されて、再度均等に混合および粉砕される。焼結温度を所望の値に調整するために、適宜ガラス形成剤が添加される。有機バインダを用いて、このグリーンシートのある程度の成形性および結着性が保証される。このグリーンシートは、薄膜引き抜き（Folienziehen）、成形（Giesen）、または任意の他の従来技術によって形成することができる。

【0040】

第２のグリーンシートＧＦ２は、電極材料を用いて印刷され、これは電極層ＥＳ２のために焼結される。このグリーンシートにおいては、少なくとも２つの貫通接続部ＤＫが設けられ、これらは、たとえばこれらのグリーンシートへの孔部のパンチ加工によって形成される。続いてこれらの貫通接続部は、導電性の材質、通常は電極材料で充填される。

【0041】

図示された第３のグリーンシートＧＦ３は、上記の第２のグリーンシートに似ているが、しかしながら２つのグリーンシートＧＦ２，ＧＦ３において、これらの貫通接続部および印刷された電極材料のパターンは水平方向で鏡像に取り付けられており、このバリスタのそれぞれの電極層ＥＳが異なる貫通接続部と接続され、これにより異なる接続部と接続されるようになっている。

【0042】

図７は、図６に示すグリーンシートを、重ねて積層して１つのバリスタ層ＶＳにしたものである。この図においては、電極層の交互の配設を明瞭とするために、２つの内部電極層ＥＳのみが示されている。

【0043】

必要な電流定格を達成するために、妥当なバリスタ、すなわちバリスタ機能を有するチップは、基本的に、異なる接続部と交互に接続された複数の電極層を備える。図示された積層体においては、これらの電極層が２つの貫通接続部に交互に属しており、１つの主表面、ここでは第１の主表面への貫通した導通を補償するために、この積層体においては同じ被覆領域で、すなわち重なって配設されている。最上層として、ここでは何も貫通接続部のない、また電極層がない１つのグリーンシートが取り付けられており、内部にある電極層ＥＳをカバーするために用いられている。

【0044】

当然ながら貫通接続部を有するグリーンシートも使用することができ、第２の主表面から内部にある電極層または後のこの第１の主表面上の外部接続部への導通を可能とする。

【0045】

次のステップにおいては、グリーンシート（複数）が重なって積層され、また適宜押圧されたこの積層体は焼結され、ここで上記のチップが、元々は別々のグリーンシート（複数）から固いモノリシックな複合体が生成される。上記のバインダは完全に燃え尽き、このチップには、金属の電極層、上記のセラミックバリスタ層、および純粋な金属の貫通接続部が残る。

【0046】

これからこの焼結の後に得られるバリスタ層ＶＳには、上記の外部接続部ＡＫ用のメタライジング部Ｍが設けられる。このためこのメタライジング部がそれぞれ１つの貫通接続部ＤＫと接続するように、該当するこの主表面上にメタライジングペーストが印刷される。図８はこの処理段階での構造を示す。

【0047】

続いてガラスを含むペーストの層が、上述したような仕様で、上記の外部接続部が設けられたメタライジング部（複数）がこのガラスペースト層によって覆われないままとなるように印刷される。
これはシルクスクリーン印刷または他の位置分解能のある方法によって行われてよい。次にこの構成体全体はさらなる焼結処理が行われ、ここでしっかりと接着したメタライジング部および、こうして密度が高くまたしっかりと接着したガラス層ＧＳが得られる。

【0048】

代替として上記のメタライジングペーストは、上記のガラスペーストの塗布の前に焼成されてよく、またこのガラスペーストはさらなる焼結処理において別に焼成されてよい。

【0049】

図９は、外部接続部用の焼成されたメタライジング部（複数）および焼成されたガラス層ＧＳを有する構成体を示す。

【0050】

次のステップにおいては、はんだ可能な表面とするために、今まで印刷および焼成のみのメタライジング部（複数）Ｍが、電解または無電解でめっきされる。これには従来の標準的な電解浴が使用されるが、これはアルカリ性または酸性に調整されている。

【0051】

この外部接続部ＡＫ用に適合した、堆積可能な金属は、ニッケル層および金層、あるいはニッケル層および銀層を含む。この外部接続部は接続面ＳＦにも用いることができる。しかしながら、上記のチップＣＨ、特にそのバリスタ機能を損傷すること無しに、他の金属を用いた他のメタライジング部および適宜さらなる層が、電解めっきまたは無電解めっきで取り付けられてもよい。

【0052】

図１０は、外部接続部ＡＫの厚膜化後、あるいは完成後の構成体を示す。所望のアプリケーションにより、この外部接続部ＡＫの厚さは、ガラス層ＧＳの厚さを上回ってよい。ガラス層とメタライジング部あるいは外部接続部とガラス層は、互いに面一であってもよい。この外部接続部ＡＫおよび接続面ＡＦ（図６−１０には不図示）は、これらがこのガラス層の表面より深い場所にあるように、ガラス層ＧＳに沈めることも可能である。

【0053】

これらの図には、外部接続部ＡＫの生成のみ、すなわち上記のチップの第1の主表面上のはんだ可能なメタライジング部（複数）のみが記載されているが、同様にかつこれらの外部接続部ＡＫと並行して接続面ＡＦをこのチップの第２の主表面上に生成することもできる。

【0054】

１つの実施形態においては、ガラス層ＧＳの生成のために、以下の組成のガラスペーストが選択される。７８重量％のＳｉＯ₂，１９重量％のＢ₂Ｏ₃，および３重量％のＫ₂Ｏ。このようなガラスは、７７５℃の軟化点を備え、また焼結後に約２．８ｐｐｍ／Ｋの熱膨張率を有する。勿論先ずこのガラス粉末、すなわち細かく分散され均等に混合された酸化物からガラスペーストが生成される。これと並行して図８に示す処理段階までにバリスタ層ＶＳが処理される。すなわちガラス層ＧＳを取り付ける前の第1のメタライジング部Ｍの生成までが行われる。この段階で、比較目的用に、このバリスタ特性が測定される。次にこのガラスペーストが印刷されて焼成され、そしてこのバリスタは再度測定される。

【0055】

バリスタ電圧は変化せず、またリーク電流は許容される電流強度を上回らず、この実施形態では０．１μＡより小さいことが分っている。

【0056】

この試験デバイスには、メタライジング部Ｍを外部接続部ＡＫあるいは接続面ＡＦを所望の層厚に厚膜化するために、次に電解めっきが行われる。この処理段階での上記のバリスタ値の測定で、この電解めっきがバリスタ特性に何ら悪い影響を及ぼさないことが分っている。

【0057】

以上より、バリスタ機能は、印刷されて焼成されたガラス層による悪影響は無く、またこのバリスタ層がこの続いて行われる電解浴によって損傷されることもないことが分っている。

【0058】

並行実験において、充填材として１５体積％の酸化亜鉛粉末を添加したガラスペーストが用いられた。このガラス層もまた約８５０℃で焼成された。このチップの電気的測定で、ここでもバリスタ機能すなわち電気的なバリスタ特性に悪影響がないことが分った。

【0059】

本発明によるチップを用いて、１つのバリスタを実現することができ、このバリスタは、たとえば１．２×１．２ｍｍ²の部品サイズで、約１０Ｖのバリスタ電圧を備える２５０μｍの層厚を備える。クランプ電圧Ｕ_C（残留電圧“Restspannung”）は、規定の８ｋＶパルスで通常最大１００Ｖとなっている。これはこのバリスタ機能を有するチップが、このような小さな部品サイズであっても、極めて優れた保護作用を生じることを示している。その大きな熱伝導率、小さな部品サイズ、および容易にパターニングできる接続部によって、このチップは電子デバイスたとえばＬＥＤ（複数）用の基板として使用することができる。

【0060】

図１１ａおよび１１ｂは、上記のバリスタ機能を有するチップがどのように１つの電子デバイス、ここでは特に１つの発光ダイオードと回路接続することができるかの、異なる可能性を示している。

【0061】

図１１ａにおいては、バリスタＶがデバイスＢＥと並列に回路接続されている。バリスタ電圧を越えると、これよりこの電流はこのバリスタＶを流れ、この際このデバイスは、有害な電圧が消失するまでほぼ短絡される。

【0062】

図１１ｂにおいては、バリスタＶがデバイスＢＥと並列にグラウンドに対して回路接続されている。バリスタ電圧を越えると、これより有害な電圧あるいは電流は、このバリスタＶを通ってグラウンドに逃がされる。これら両方に場合において、このバリスタ電圧を越える有害な過電圧から保護される。

【0063】

好ましくは図５による構成で実現される回路接続においては、本発明によるチップは、このＬＥＤデバイスのような過大な廃熱すなわち損失熱が確実にこのバリスタ層を通って上記の外部接続部へ逃がされ、ここでこの熱は損傷を与えることなくＰＣＢ（プリント基板）内のヒートシンクに逃がすことができる。

【0064】

本発明は、以上の実施形態例に示された構造および方法に限定されない。特に上記のバリスタ層の電極パターンは、任意の数の電極層および任意のパターニングを備えてよい。上記のグリーンシート、貫通接続部、外部接続部、および接続面の数も任意に選択することができ、所望のアプリケーション用の仕様に合わせることができる。外部接続部のみ、または外部接続部ならびに接続面が設けられていてよく、これらは単独かつ互いに独立して上記の電極パターンと接続されていてよくあるいは接続されていなくともよい。

【符号の説明】

【0065】

ＡＦ ： 接続面
ＡＫ ： 外部接続部
ＢＥ ： 電子デバイス
ＣＨ ： チップ
ＤＫ ： 貫通接続部
ＥＳ ： 電極層
ＧＦ ： グリーンシート
ＧＳ ： ガラス層
ＬＫ ： はんだ接続部
Ｍ ： メタライジング部
ＶＳ ： バリスタ層
Ｖ ： バリスタ

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11A】

【図11B】