ホーム > 特許ランキング > 株式会社 日立パワーデバイス
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6338145
(24)【登録日】2018年5月18日
(45)【発行日】2018年6月6日
(54)【発明の名称】半導体装置及びそれを用いた電力変換装置
(51)【国際特許分類】
H02M 1/08 20060101AFI20180528BHJP
H02M 7/48 20070101ALI20180528BHJP
H03K 17/687 20060101ALI20180528BHJP
【ＦＩ】
H02M1/08 A
H02M7/48 Z
H03K17/687 G
【請求項の数】9
【全頁数】15
(21)【出願番号】特願2014-84165(P2014-84165)
(22)【出願日】2014年4月16日
(65)【公開番号】特開2015-204723(P2015-204723A)
(43)【公開日】2015年11月16日
【審査請求日】2017年2月7日
(73)【特許権者】
【識別番号】000233273
【氏名又は名称】株式会社 日立パワーデバイス
(74)【代理人】
【識別番号】100098660
【弁理士】
【氏名又は名称】戸田 裕二
(72)【発明者】
【氏名】竹内 悠次郎
(72)【発明者】
【氏名】橋本 貴之
【審査官】
北嶋 賢二
(56)【参考文献】
【文献】
特開２０１１−０７８１８７（ＪＰ，Ａ）
【文献】
特開２００４−１２０９７９（ＪＰ，Ａ）
【文献】
特開２０１３−２５１８８５（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０２Ｍ １／０８
Ｈ０２Ｍ ７／４８
Ｈ０３Ｋ １７／６８７
(57)【特許請求の範囲】
【請求項1】
スイッチングデバイスと、
出力端子が前記スイッチングデバイスのゲート端子に接続された第一のドライバ回路と、
前記スイッチングデバイスの主端子に直列に接続され、ゲート端子に印加される電圧により、内部の電荷量が多く順方向電圧が小さい第一の状態と内部の電荷量が少なく順方向電圧が大きい第二の状態を切り替えられるダイオードと、
出力端子が前記ダイオードのゲート端子に接続された第二のドライバ回路と、
出力端子が前記第一のドライバ回路の入力端子に接続された遅延回路と、
出力端子が前記第二のドライバ回路の入力端子に接続されたパルス生成回路と、
前記遅延回路と前記パルス生成回路の入力端子に接続されたゲート信号入力端子と
を具備し、
前記パルス生成回路により生成されるパルスのパルス幅が、前記遅延回路による遅延時間と前記ダイオードの逆回復時間との和以上である
ことを特徴とする半導体装置。
出力端子が前記スイッチングデバイスのゲート端子に接続された第一のドライバ回路と、
前記スイッチングデバイスの主端子に直列に接続され、ゲート端子に印加される電圧により、内部の電荷量が多く順方向電圧が小さい第一の状態と内部の電荷量が少なく順方向電圧が大きい第二の状態を切り替えられるダイオードと、
出力端子が前記ダイオードのゲート端子に接続された第二のドライバ回路と、
出力端子が前記第一のドライバ回路の入力端子に接続された遅延回路と、
出力端子が前記第二のドライバ回路の入力端子に接続されたパルス生成回路と、
前記遅延回路と前記パルス生成回路の入力端子に接続されたゲート信号入力端子と
を具備し、
前記パルス生成回路により生成されるパルスのパルス幅が、前記遅延回路による遅延時間と前記ダイオードの逆回復時間との和以上である
ことを特徴とする半導体装置。
【請求項2】
スイッチングデバイスと、
出力端子が前記スイッチングデバイスのゲート端子に接続された第一のドライバ回路と、
前記スイッチングデバイスの主端子に直列に接続され、ゲート端子に印加される電圧により、内部の電荷量が多く順方向電圧が小さい第一の状態と内部の電荷量が少なく順方向電圧が大きい第二の状態を切り替えられるダイオードと、
出力端子が前記ダイオードのゲート端子に接続された第二のドライバ回路と、
出力端子が前記第一のドライバ回路の入力端子に接続された遅延回路と、
出力端子が前記第二のドライバ回路の入力端子に接続されたパルス生成回路と、
前記遅延回路と前記パルス生成回路の入力端子に接続されたゲート信号入力端子と
を具備し、
前記遅延回路による遅延時間が、前記ダイオードが第一の状態から第二の状態へ切り替わることにかかる時間以上である
ことを特徴とする半導体装置。
出力端子が前記スイッチングデバイスのゲート端子に接続された第一のドライバ回路と、
前記スイッチングデバイスの主端子に直列に接続され、ゲート端子に印加される電圧により、内部の電荷量が多く順方向電圧が小さい第一の状態と内部の電荷量が少なく順方向電圧が大きい第二の状態を切り替えられるダイオードと、
出力端子が前記ダイオードのゲート端子に接続された第二のドライバ回路と、
出力端子が前記第一のドライバ回路の入力端子に接続された遅延回路と、
出力端子が前記第二のドライバ回路の入力端子に接続されたパルス生成回路と、
前記遅延回路と前記パルス生成回路の入力端子に接続されたゲート信号入力端子と
を具備し、
前記遅延回路による遅延時間が、前記ダイオードが第一の状態から第二の状態へ切り替わることにかかる時間以上である
ことを特徴とする半導体装置。
【請求項3】
請求項２に記載の半導体装置において、
前記パルス生成回路により生成されるパルスのパルス幅が、前記遅延回路による遅延時間と前記ダイオードの逆回復時間との和以上である
ことを特徴とする半導体装置。
前記パルス生成回路により生成されるパルスのパルス幅が、前記遅延回路による遅延時間と前記ダイオードの逆回復時間との和以上である
ことを特徴とする半導体装置。
【請求項4】
スイッチングデバイスと、
出力端子が前記スイッチングデバイスのゲート端子に接続された第一のドライバ回路と、
前記スイッチングデバイスの主端子に直列に接続され、ゲート端子に印加される電圧により、内部の電荷量が多く順方向電圧が小さい第一の状態と内部の電荷量が少なく順方向電圧が大きい第二の状態を切り替えられるダイオードと、
出力端子が前記ダイオードのゲート端子に接続された第二のドライバ回路と、
出力端子が前記第一のドライバ回路の入力端子に接続された遅延回路と、
出力端子が前記第二のドライバ回路の入力端子に接続されたパルス生成回路と、
前記遅延回路と前記パルス生成回路の入力端子に接続されたゲート信号入力端子と
を具備し、
前記遅延回路による遅延時間が、前記遅延回路がもつ遅延時間指示入力端子に入力される信号により決定され、
前記パルス生成回路により生成されるパルスのパルス幅が、前記パルス生成回路がもつパルス幅指示入力端子に入力される信号により決定される
ことを特徴とする半導体装置。
出力端子が前記スイッチングデバイスのゲート端子に接続された第一のドライバ回路と、
前記スイッチングデバイスの主端子に直列に接続され、ゲート端子に印加される電圧により、内部の電荷量が多く順方向電圧が小さい第一の状態と内部の電荷量が少なく順方向電圧が大きい第二の状態を切り替えられるダイオードと、
出力端子が前記ダイオードのゲート端子に接続された第二のドライバ回路と、
出力端子が前記第一のドライバ回路の入力端子に接続された遅延回路と、
出力端子が前記第二のドライバ回路の入力端子に接続されたパルス生成回路と、
前記遅延回路と前記パルス生成回路の入力端子に接続されたゲート信号入力端子と
を具備し、
前記遅延回路による遅延時間が、前記遅延回路がもつ遅延時間指示入力端子に入力される信号により決定され、
前記パルス生成回路により生成されるパルスのパルス幅が、前記パルス生成回路がもつパルス幅指示入力端子に入力される信号により決定される
ことを特徴とする半導体装置。
【請求項5】
第一のレグの上アームのスイッチングデバイスと前記第一のレグの下アームのフライホイールダイオードを第一の対とし、
前記第一のレグの下アームのスイッチングデバイスと、前記第一のレグの上アームのフライホイールダイオードを第二の対とし、
第二のレグの上アームのスイッチングデバイスと前記第二のレグの下アームのフライホイールダイオードを第三の対とし、
前記第二のレグの下アームのスイッチングデバイスと、前記第二のレグの上アームのフライホイールダイオードを第四の対とし、
第三のレグの上アームのスイッチングデバイスと前記第三のレグの下アームのフライホイールダイオードを第五の対とし、
前記第三のレグの下アームのスイッチングデバイスと、前記第三のレグの上アームのフライホイールダイオードを第六の対とし、
前記第一から第六までの対を含んで構成される電力変換装置であって、
前記第一から第六までの対の各々は半導体装置の一部として構成され、
前記半導体装置は、
スイッチングデバイスと、
出力端子が前記スイッチングデバイスのゲート端子に接続された第一のドライバ回路と、
前記スイッチングデバイスの主端子に直列に接続され、ゲート端子に印加される電圧により、内部の電荷量が多く順方向電圧が小さい第一の状態と内部の電荷量が少なく順方向電圧が大きい第二の状態を切り替えられるダイオードと、
出力端子が前記ダイオードのゲート端子に接続された第二のドライバ回路と、
出力端子が前記第一のドライバ回路の入力端子に接続された遅延回路と、
出力端子が前記第二のドライバ回路の入力端子に接続されたパルス生成回路と、
前記遅延回路と前記パルス生成回路の入力端子に接続されたゲート信号入力端子と
を具備し、
前記第一から第六までの対の各々における前記スイッチングデバイスは、前記半導体装置が具備する前記スイッチングデバイスによって構成され、
前記第一から第六までの対の各々における前記フライホイールダイオードは、前記半導体装置が具備する前記ダイオードによって構成される
ことを特徴とする電力変換装置。
前記第一のレグの下アームのスイッチングデバイスと、前記第一のレグの上アームのフライホイールダイオードを第二の対とし、
第二のレグの上アームのスイッチングデバイスと前記第二のレグの下アームのフライホイールダイオードを第三の対とし、
前記第二のレグの下アームのスイッチングデバイスと、前記第二のレグの上アームのフライホイールダイオードを第四の対とし、
第三のレグの上アームのスイッチングデバイスと前記第三のレグの下アームのフライホイールダイオードを第五の対とし、
前記第三のレグの下アームのスイッチングデバイスと、前記第三のレグの上アームのフライホイールダイオードを第六の対とし、
前記第一から第六までの対を含んで構成される電力変換装置であって、
前記第一から第六までの対の各々は半導体装置の一部として構成され、
前記半導体装置は、
スイッチングデバイスと、
出力端子が前記スイッチングデバイスのゲート端子に接続された第一のドライバ回路と、
前記スイッチングデバイスの主端子に直列に接続され、ゲート端子に印加される電圧により、内部の電荷量が多く順方向電圧が小さい第一の状態と内部の電荷量が少なく順方向電圧が大きい第二の状態を切り替えられるダイオードと、
出力端子が前記ダイオードのゲート端子に接続された第二のドライバ回路と、
出力端子が前記第一のドライバ回路の入力端子に接続された遅延回路と、
出力端子が前記第二のドライバ回路の入力端子に接続されたパルス生成回路と、
前記遅延回路と前記パルス生成回路の入力端子に接続されたゲート信号入力端子と
を具備し、
前記第一から第六までの対の各々における前記スイッチングデバイスは、前記半導体装置が具備する前記スイッチングデバイスによって構成され、
前記第一から第六までの対の各々における前記フライホイールダイオードは、前記半導体装置が具備する前記ダイオードによって構成される
ことを特徴とする電力変換装置。
【請求項6】
請求項５に記載の電力変換装置において、
前記パルス生成回路により生成されるパルスのパルス幅が、前記遅延回路による遅延時間と前記ダイオードの逆回復時間との和以上である
ことを特徴とする電力変換装置。
前記パルス生成回路により生成されるパルスのパルス幅が、前記遅延回路による遅延時間と前記ダイオードの逆回復時間との和以上である
ことを特徴とする電力変換装置。
【請求項7】
請求項５に記載の電力変換装置において、
前記遅延回路による遅延時間が、前記ダイオードが第一の状態から第二の状態へ切り替わることにかかる時間以上である
ことを特徴とする電力変換装置。
前記遅延回路による遅延時間が、前記ダイオードが第一の状態から第二の状態へ切り替わることにかかる時間以上である
ことを特徴とする電力変換装置。
【請求項8】
請求項７に記載の電力変換装置において、
前記パルス生成回路により生成されるパルスのパルス幅が、前記遅延回路による遅延時間と前記ダイオードの逆回復時間との和以上である
ことを特徴とする電力変換装置。
前記パルス生成回路により生成されるパルスのパルス幅が、前記遅延回路による遅延時間と前記ダイオードの逆回復時間との和以上である
ことを特徴とする電力変換装置。
【請求項9】
請求項５に記載の電力変換装置において、
前記遅延回路による遅延時間が、前記遅延回路がもつ遅延時間指示入力端子に入力される信号により決定され、
前記パルス生成回路により生成されるパルスのパルス幅が、前記パルス生成回路がもつパルス幅指示入力端子に入力される信号により決定される
ことを特徴とする電力変換装置。
前記遅延回路による遅延時間が、前記遅延回路がもつ遅延時間指示入力端子に入力される信号により決定され、
前記パルス生成回路により生成されるパルスのパルス幅が、前記パルス生成回路がもつパルス幅指示入力端子に入力される信号により決定される
ことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、絶縁ゲートにより内部の電荷量を制御する手段を具備するダイオードを備えた半導体装置及びそれを用いた電力変換装置に関し、特に電力変換装置を高効率かつ簡便に駆動する半導体装置に関する。
【背景技術】
【0002】
従来、ＭＯＳ制御ダイオードの一例として、ｐｎダイオードとして動作する領域とショットキーダイオードとして動作する領域とを有し、絶縁ゲートに電圧を印加することにより前記の二つの領域のどちらを動作させるかを制御可能に構成されたものがあった（例えば、特許文献１参照）。
【0003】
また、従来、パワー半導体の一種であるＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の寄生ダイオードとして、絶縁ゲートに電圧を印加することにより内部に蓄積される電荷量を制御可能に構成されたものがあった（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１１−７８１８７号公報
【特許文献2】特開２０１２−６４９０８号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
近年の省エネルギーや新エネルギー利用に対する需要の高まりを受け、インバータやコンバータに代表される電力変換装置の高効率化が急務となっている。図１は、モータ００１を可変速制御する電力変換装置の一種であるインバータの例を示している。直流電圧源００２の電気エネルギーを、パワー半導体の一種であるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を使って所望の周波数の交流に変え、モータ００１の回転数を可変速制御する。モータ００１は３相モータで、Ｕ相００３、Ｖ相００４、Ｗ相００５の入力を持つ。Ｕ相００３の入力電力は、プラス側の電源端子００６にコレクタが繋がるＩＧＢＴ００８、ＩＧＢＴ００９、ＩＧＢＴ０１０（以下、上アームのＩＧＢＴと呼ぶ）のうち、Ｕ相００３にエミッタが繋がるＩＧＢＴ００８のゲートドライブ回路０２０をオンすると供給される。Ｕ相００３の入力電力を停止するには、そのゲートドライブ回路０２０をオフすればよい。これを繰り返すことにより、所望の周波数の電力をモータ００１に供給することができる。
【0006】
ＩＧＢＴ０１１には、ＩＧＢＴ０１１と逆並列にフライホイールダイオード０１７が接続されている。例えば上アームのＩＧＢＴ００８がオフした場合、そのＩＧＢＴ００８に流れていた電流は、マイナス側の電源端子００７にエミッタが繋がるＩＧＢＴ０１１、ＩＧＢＴ０１２、ＩＧＢＴ０１３（以下、下アームのＩＧＢＴと呼ぶ）のうち、ＩＧＢＴ００８のエミッタにコレクタが繋がるＩＧＢＴ０１１と逆並列のフライホイールダイオード０１７に転流し、モータ００１のコイルに貯まっているエネルギーを開放する。再び上アームのＩＧＢＴ００８をオンすると、下アームのフライホイールダイオード０１７は非導通状態となり、上アームのＩＧＢＴ００８を通じてモータ００１に電力が供給される。このように、フライホイールダイオードはＩＧＢＴのオン、オフに応じて非導通と導通を繰り返すので、インバータを高効率化するにはフライホイールダイオードの導通損失を低減する必要がある。
【0007】
一方、上アームのＩＧＢＴがオン、オフを繰り返すと、下アームのフライホイールダイオードが導通状態から非導通状態となるとき、導通時に蓄えられた電荷が吐き出され、逆回復電流が流れる。この逆回復電流は、直流電圧源００２―高電位側００６―上アームのＩＧＢＴ―下アームのフライホイールダイオード―低電位側００７の閉回路で流れ、このスイッチング時に下アームのフライホイールダイオードの逆回復損失を発生させる。また、この逆回復電流は上アームのＩＧＢＴのターンオン電流に重畳し、上アームのＩＧＢＴのターンオン損失を増加させる。このため、インバータを高効率化するにはフライホイールダイオードの逆回復電流を低減する必要がある。また、この逆回復電流の電流変化率が大きいと、回路の寄生インダクタンスとで過剰な跳ね上がり電圧が発生し、この跳ね上がり電圧がＩＧＢＴやフライホイールダイオードの定格電圧を超えるとインバータが故障する場合がある。
【0008】
このように、フライホイールダイオードを用いた電力変換装置において、その高効率化を達成するためには、フライホイールダイオードの導通損失と逆回復損失の双方を低減する必要がある。数１００Ｖ以上の定格電圧を持つパワー半導体では、一般的に、順方向電圧降下を小さくするために、電荷を注入することで電導度を高めることができるシリコンを使ったｐｎダイオードが使われる。このとき、ダイオードのｐ層、またはｎ層に導入される不純物の濃度を高めることにより、内部に注入される電荷の量を増し、電導度をより高めることができる。これにより、順方向電圧降下をより小さくし、導通損失を低減することが可能である。しかしながら、ｐ層、またはｎ層に導入される不純物の濃度を高めたｐｎダイオードでは、導通時に内部に蓄えられる電荷の量が増えるため、逆回復電流が増加し、逆回復損失は増加する。
【0009】
これとは逆に、シリコンを使ったｐｎダイオードにおいて、ｐ層、またはｎ層に導入される不純物の濃度を低くしたｐｎダイオードでは、内部に蓄えられる電荷の量が減る。このため、逆回復電流が減少し、逆回復電流を減少させることができる。しかしながら、内部に注入される電荷の量が少なく、電導度が低いために順方向電圧降下が大きくなり、導通損失は増加する。このように、シリコンを使ったｐｎダイオードにおいては、導通損失と逆回復損失の間にトレードオフ関係がある。このため、導通損失と逆回復損失の双方を低減し、高効率な電力変換装置を実現することは難しい。
【0010】
ｐｎダイオードに対して、電荷の注入が少なく逆回復電流が極めて小さいダイオードとして、ショットキーダイオードがある。しかし、シリコンでは順方向電圧が極めて大きく、導通損失が大きくなるために、大電流を取り扱うインバータでは損失が増えてしまう。最近、シリコンに変わりシリコンカーバイド（ＳｉＣ、炭化珪素）を使ったショットキーダイオードが注目されているが、その結晶品質が悪く、製造プロセスが難しく、また大口径化がシリコンに及ばないためにコストが高く、インバータやコンバータを低価格化できないためにその普及は限定的である。
【0011】
これらの問題を解決し、高効率な電力変換装置を実現する方法として、ダイオードにＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造の絶縁ゲートを設け、このゲート電極に電圧を印加することにより、内部の電荷量を制御できるようにしたダイオード（以下、ＭＯＳ制御ダイオードと呼ぶ）をフリーホイールダイオードに用いる方法がある。ＭＯＳ制御ダイオードでは、ゲート電圧の制御により内部の電荷が多く導通損失が小さい導通モードと、内部の電荷が少なく逆回復損失が小さい逆回復モードを切り替えることができる。フリーホイールダイオードが導通している間は導通モードとし、上アームのＩＧＢＴがオフしてフリーホイールダイオードが逆回復する直前に逆回復モードへ切り替えることにより、導通損失の低減と逆回復損失の低減を両立することが可能となる。
【0012】
ＭＯＳ制御ダイオードの一例として、特許文献１では、ｐｎダイオードとして動作する領域とショットキーダイオードが動作する領域を有するダイオードにおいて、絶縁ゲートに電圧を印加することにより前記二つの領域のどちらが動作するかを制御することが可能となる技術が開示されている。ｐｎダイオード領域を動作させたときには順方向電圧降下が小さい導通モード、また、ショットキーダイオード領域を動作させたときには逆回復電流が小さい逆回復モードとなる。
【0013】
また、特許文献２において、パワー半導体の一種であるＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の寄生ダイオードについて、絶縁ゲートに電圧を印加することにより内部に蓄積される電荷量を制御することが可能となる技術が開示されている。絶縁ゲートに電圧を印加しなければ通常のｐｎダイオードとして働き、順方向電圧降下が小さい導通モードとなる。また、絶縁ゲートに電圧を印加した場合、電荷の注入効率が低下して、内部に蓄積する電荷量が少なくなるため、逆回復電流が小さい逆回復モードとなる。
【0014】
しかしながら、上記の先行技術文献に記載の技術では、ＭＯＳ制御ダイオードの構造と、ＭＯＳ制御ダイオードをフライホイールダイオードとして電力変換装置に用いた場合に、与えるべき制御信号のタイミングが開示されている。ＭＯＳ制御ダイオードは、導通時に導通モードで動作させ、逆回復直前に逆回復モードに切り替え動作させることにより電力変換回路の高効率化を達成する。このとき、ＭＯＳ制御ダイオードの導通、非導通は、電力変換装置に用いられているスイッチングデバイスの駆動タイミングによって決定される。したがって、ＭＯＳ制御ダイオードに与える制御信号のタイミングは、スイッチングデバイスの駆動信号に応じて決定しなければならない。このため、先行技術文献では、電力変換装置で用いるスイッチングデバイスの駆動信号と、ＭＯＳ制御ダイオードの制御信号の相対的な時間関係が示されている。しかし、その相対的な時間関係を満たすスイッチングデバイスの駆動信号とＭＯＳ制御ダイオードの制御信号を作るための具体的な方法や装置構成については何ら示されていない。
【0015】
図１に示すインバータにおいて、各ＩＧＢＴのドライブ回路に与えられる駆動信号は、所望の速度でモータ００１を動作させるために、マイコンで演算して作られることが一般的である。このため、フライホイールダイオードとしてＭＯＳ制御ダイオードを用いてインバータを構成する場合にも、ＭＯＳ制御ダイオードに与える制御信号を、マイコンで演算して作る方法が容易に着想できる。しかし、ＩＧＢＴそれぞれに逆並列に繋がるＭＯＳ制御ダイオード全ての制御信号を、ＩＧＢＴの駆動信号と同時に演算して作ることは、計算負荷が大きくなる問題がある。
【0016】
よって、ＭＯＳ制御ダイオードを用いた電力変換装置において、ＭＯＳ制御ダイオードを制御するための具体的な装置構成を提示し、簡便な方法で前記電力変換装置による高効率な電力変換を実現することが、本発明が解決する課題である。
【課題を解決するための手段】
【0017】
上記課題を解決するために、本発明の半導体装置は、例えば、スイッチングデバイスと、出力端子が前記スイッチングデバイスのゲート端子に接続された第一のドライブ回路と、前記スイッチングデバイスの主端子に直列に接続され、ゲート端子により内部の電荷量を制御する手段を具備するダイオードと、出力端子が前記ダイオードのゲート端子に接続された第二のドライブ回路と、出力端子が前記第一のドライブ回路の入力端子に接続された遅延回路と、出力端子が前記第二のドライブ回路の入力端子に接続されたパルス生成回路と、前記遅延回路と前記パルス生成回路の入力端子に接続されたゲート信号入力端子を具備し、前記パルス生成回路により生成されるパルスのパルス幅が、前記遅延回路による遅延時間と前記ダイオードの逆回復時間との和以上であることを特徴とする。
【0018】
また、本発明の電力変換装置は、例えば、第一のレグの上アームのスイッチングデバイスと前記第一のレグの下アームのフライホイールダイオードを第一の対とし、前記第一のレグの下アームのスイッチングデバイスと、前記第一のレグの上アームのフライホイールダイオードを第二の対とし、第二のレグの上アームのスイッチングデバイスと前記第二のレグの下アームのフライホイールダイオードを第三の対とし、前記第二のレグの下アームのスイッチングデバイスと、前記第二のレグの上アームのフライホイールダイオードを第四の対とし、第三のレグの上アームのスイッチングデバイスと前記第三のレグの下アームのフライホイールダイオードを第五の対とし、前記第三のレグの下アームのスイッチングデバイスと、前記第三のレグの上アームのフライホイールダイオードを第六の対とし、前記第一から第六までの対を含んで構成される電力変換装置であって、前記第一から第六までの対の各々は半導体装置の一部として構成され、前記半導体装置は、上記の本発明の半導体装置の構成を有し、前記第一から第六までの対の各々における前記スイッチングデバイスは、前記半導体装置が具備する前記スイッチングデバイスによって構成され、前記第一から第六までの対の各々における前記フライホイールダイオードは、前記半導体装置が具備する前記ダイオードによって構成されることを特徴とする。
【発明の効果】
【0019】
本発明によれば、ＭＯＳ制御ダイオードの導通損失と逆回復損失とを共に小さくすることができ、以て電力変換装置の高効率化を図ることが可能となる。
【図面の簡単な説明】
【0020】
【図1】従来の電力変換装置の一種であるインバータの一例を示す図である。
【図2】本発明の半導体装置を構成するＭＯＳ制御ダイオードの回路図記号を示す図である。
【図3】本発明の実施形態の一例である実施例１に係る半導体装置のブロック構成を示す図である。
【図5】本発明の実施形態の一例である実施例２に係る半導体装置のブロック構成を示す図である。
【図6】本発明の実施形態の一例である実施例３に係る電力変換装置のブロック構成を示す図である。
【発明を実施するための形態】
【0021】
本発明の半導体装置は、ＭＯＳ制御ダイオードが導通するときはＭＯＳ制御ダイオードを導通モードに保ち、ＭＯＳ制御ダイオードが逆回復動作をする直前にＭＯＳ制御ダイオードを逆回復モードへ切り替え、ＭＯＳ制御ダイオードが逆回復動作するときはＭＯＳ制御ダイオードを逆回復モードに保ち、ＭＯＳ制御ダイオードが逆回復動作を終えればＭＯＳ制御ダイオードを導通モードへ戻すことができる。これにより、ＭＯＳ制御ダイオードの導通損失と逆回復損失を同時に小さくすることができ、本発明の半導体装置を用いた電力変換装置の高効率化を図ることができる。さらに、本発明によれば、スイッチングデバイスの制御信号のみを与えることで、これに同期したＭＯＳ制御ダイオードの制御信号を作ることができる。そのため、本発明の半導体装置を用いた電力変換装置は、高効率であるだけでなく、制御方法が簡便であるという利点を有する。
【0022】
以下、本発明の実施形態の一例を、各実施例として図面を用いて詳細に説明する。
【0023】
まず、各実施例の説明に用いる図記号について説明する。図２はＭＯＳ制御ダイオードの回路図記号を示している。端子０２６がアノード、端子０２７がカソードを表している。また、ＭＯＳ制御ダイオードを導通モード、または逆回復モードへ切り替えるためのゲートを端子０２８で表す。以下、本願ではＭＯＳ制御ダイオードの回路図記号として図２で示す表記を用いる。
【実施例1】
【0024】
図３は本発明の実施形態の一例である実施例１に係る半導体装置を示している。本実施形態に係る半導体装置は、直流電圧源０２９の電気エネルギーをＩＧＢＴ０３３とＭＯＳ制御ダイオード０３２を用いて所望の大きさに変換し、誘導性負荷０３１に供給する電力変換装置の一部として機能するよう構成される。誘導性負荷０３１は、ＩＧＢＴ０３３のコレクタに接続され、直流電圧源０２９―誘導性負荷０３１―ＩＧＢＴ０３３の経路で閉回路を形成している。このため、ＩＧＢＴ０３３がオンすれば直流電圧源０２９から誘導性負荷０３１に電力が供給される。ＭＯＳ制御ダイオード０３２は、誘導性負荷０３１と並列に接続され、誘導性負荷０３１−ＭＯＳ制御ダイオード０３２の経路で閉回路を形成している。ＭＯＳ制御ダイオード０３２のアノードは、ＩＧＢＴ０３３のコレクタに接続されている。ＩＧＢＴ０３３がオフしたとき、誘導性負荷０３１に蓄えられた磁気エネルギーは、誘導性負荷０３１−ＭＯＳ制御ダイオード０３２の閉回路で電流が流れることによって開放される。ＩＧＢＴ０３３のオン、オフを高速、かつ適切な時比率で繰り返すことにより、誘導性負荷０３１に所望の大きさの電力を供給することができる。
【0025】
本実施例に係る半導体装置及びそれを用いた電力変換装置では、スイッチングデバイスとしてＩＧＢＴを採用しているが、本発明はスイッチングデバイスとしてＩＧＢＴを用いた電力変換装置に限定されるものではなく、ＭＯＳＦＥＴやパワートランジスタなど、スイッチングデバイスの種類を問わずに適用できるものである。
【0026】
ＩＧＢＴ０３３をオン、オフさせるための制御信号は、入力端子０３０に入力される。入力端子０３０に入力された信号は二つに分岐され、その一方は遅延回路０３７へ入力される。遅延回路０３７は、入力された信号の論理レベルを、その内部に設定されている時間（以下、遅延時間と呼ぶ）遅延させて出力する。入力端子０３０より分岐したもう一方の信号はパルス生成回路０３６へ入力される。パルス生成回路０３６は、入力された信号の論理レベルが偽から真へ変化する瞬間に同期し、その内部に設定されている時間幅（以下、パルス幅と呼ぶ）のパルス信号を出力する。
【0027】
遅延回路０３７が出力した信号はドライブ回路０３５へ入力される。また、パルス生成回路０３６が出力した信号はドライブ回路０３４へ入力される。ドライブ回路０３４とドライブ回路０３５は、入力された信号の論理レベルを、駆動する半導体素子に応じて必要な大きさの電圧レベルへ変換し、必要に応じて絶縁して出力する。ドライブ回路０３５が出力した電圧はＩＧＢＴ０３３のゲートへ印加され、ＩＧＢＴ０３３のオン、オフを制御する。ドライブ回路０３４が出力した電圧はＭＯＳ制御ダイオード０３２のゲートへ印加され、ＭＯＳ制御ダイオード０３２の導通モード、逆回復モードを切り替え制御する。
【0028】
図４に、図３で示す電力変換装置を動作させたときの回路各部の信号、電圧、電流波形を示す。ここで、本例では信号の論理レベルをＬｏ、Ｈｉの２値で表し、ＩＧＢＴ０３３はゲートに＋１５Ｖが印加されるとオン、０Ｖが印加されるとオフし、ＭＯＳ制御ダイオード０３２はゲートに＋１５Ｖが印加されると逆回復モード、０Ｖが印加されると導通モードで動作するものとする。ただし、本発明は前記した信号の論理レベル、ＩＧＢＴゲート電圧、ＭＯＳ制御ダイオードゲート電圧に限るものではない。ＭＯＳ制御ダイオード０３２の電圧波形は、ＭＯＳ制御ダイオード０３２のアノードに対するカソードの電圧を示し、ＭＯＳ制御ダイオード０３２の電流波形は、ＭＯＳ制御ダイオード０３２のアノードへ流れ込む向きの電流を正として示している。
【0029】
時刻ｔ0において、入力信号、遅延回路０３７の出力信号、パルス生成回路０３６の出力信号はＬｏレベルである。また、ＩＧＢＴ０３３のゲートドライブ回路０３５、ＭＯＳ制御ダイオード０３２のゲートドライブ回路０３４の出力電圧は０Ｖであり、ＩＧＢＴ０３３、ＭＯＳ制御ダイオード０３２のゲート電圧は０Ｖである。ＩＧＢＴ０３３のゲート電圧が０Ｖであるため、ＩＧＢＴ０３３はオフしており、誘導性負荷０３１に流れる電流はＭＯＳ制御ダイオード０３２を通して還流している。ＭＯＳ制御ダイオード０３２のゲート電圧が０Ｖであるから、ＭＯＳ制御ダイオード０３２は導通モードである。時刻ｔ0からｔ1の間、ＭＯＳ制御ダイオード０３２に電流が流れ続けるが、ＭＯＳ制御ダイオード０３２は導通モードであるため、その順方向電圧降下は小さく、導通損失は小さい。
【0030】
時刻ｔ1において、入力信号がＬｏからＨｉに立ち上がる。これに応じてパルス生成回路０３６はパルス信号を出力し、パルス生成回路０３６の出力信号がＬｏからＨｉに立ち上がる。これに応じてＭＯＳ制御ダイオード０３２のゲートドライブ回路０３４の出力電圧は０Ｖから＋１５Ｖに立ち上がり、ＭＯＳ制御ダイオード０３２のゲートに＋１５Ｖが印加される。このため、ＭＯＳ制御ダイオード０３２は導通モードから逆回復モードに切り替わり始める。時刻ｔ1からｔ2の間、ＭＯＳ制御ダイオード０３２は導通モードから逆回復モードに切り替わる。このため、ＭＯＳ制御ダイオード０３２の内部に蓄積している電荷が減少していき、順方向電圧降下が増大していく。
【0031】
時刻ｔ2において、ＭＯＳ制御ダイオード０３２内部の電荷は十分に減少し、その順方向電圧降下が増大する。ただし、順方向電圧降下の増大は収束値へ漸近して変化するため、ここでは、時刻ｔ1における値と収束値の差の９０％まで増大した時点をｔ2と定義し、この時点で、ＭＯＳ制御ダイオード０３２は導通モードから逆回復モードへ切り替わったとする。時刻ｔ2からｔ3の間、ＭＯＳ制御ダイオード０３２が逆回復モードで誘導性負荷０３１の電流が還流する。
【0032】
時刻ｔ3において、遅延回路０３７の出力信号がＬｏからＨｉに立ち上がる。これは、時刻ｔ1において遅延回路０３７に入力された入力信号の立ち上がりが、遅延回路０３７の内部に設定された遅延時間を経て出力されたものである。これに応じてＩＧＢＴ０３３のゲートドライブ回路０３５の出力電圧は０Ｖから＋１５Ｖに立ち上がり、ＩＧＢＴ０３３のゲートに＋１５Ｖが印加される。このため、ＩＧＢＴ０３３はオンし始める。時刻ｔ3からｔ4の間、ＩＧＢＴ０３３がオンすることに伴い、ＭＯＳ制御ダイオード０３２は逆回復動作をする。このため、ＭＯＳ制御ダイオード０３２の内部に蓄積されていた電荷が吐き出されることにより逆回復電流が流れ、ＭＯＳ制御ダイオード０３２に逆回復損失が発生する。ただし、このときＭＯＳ制御ダイオード０３２は逆回復モードであるため、その内部に蓄積されている電荷は少なく、逆回復電流は小さくなる。したがって、ＭＯＳ制御ダイオード０３２の逆回復損失は小さい。
【0033】
時刻ｔ4において、ＭＯＳ制御ダイオード０３２の内部に蓄積している電荷は全て吐き出され、逆回復電流はゼロになり、逆回復動作を終える。ただし、逆回復電流はゼロへ漸近して変化するため、ここでは、逆回復電流がそのピーク値の１０％まで減少した時点をｔ4と定義し、この時点で、ＭＯＳ制御ダイオード０３２は逆回復動作を終えたとする。同時に、誘導性負荷０３１に流れる電流は全てＩＧＢＴ０３３を流れる。時刻ｔ4からｔ5の間、ＭＯＳ制御ダイオード０３２は逆バイアス状態となり、非導通である。このため、ＭＯＳ制御ダイオード０３２の内部は空乏化している。
【0034】
時刻ｔ5において、パルス生成回路０３６の出力信号がＨｉからＬｏに立ち下がる。これは、時刻ｔ1において入力された入力信号に応じてパルス生成回路０３６がパルス信号を出力してから、パルス生成回路０３６の内部に設定されたパルス幅を経て、パルス信号が立ち下がったものである。これに応じてＭＯＳ制御ダイオード０３２のゲートドライブ回路０３４の出力電圧は＋１５Ｖから０Ｖに立ち下り、ＭＯＳ制御ダイオード０３２のゲートに０Ｖが印加される。このため、ＭＯＳ制御ダイオード０３２は逆回復モードから導通モードに切り替わり始める。時刻ｔ5からｔ6の間、ＭＯＳ制御ダイオード０３２は逆回復モードから導通モードに切り替わる。このとき、ＭＯＳ制御ダイオード０３２は逆バイアス状態であり、ＭＯＳ制御ダイオード０３２の内部は空乏化しており、蓄積電荷が存在しない。このため、この切り替えに際しては電荷の増減を伴わない。したがって、ＭＯＳ制御ダイオード０３２の逆回復モードから導通モードへの切り替えは速やかに行われる。
【0035】
時刻ｔ6において、入力信号がＨｉレベルからＬｏレベルに立ち下がる。時刻ｔ6からｔ7の間、ＭＯＳ制御ダイオード０３２は非導通である。
【0036】
時刻ｔ7において、遅延回路０３７の出力信号はＨｉレベルからＬｏレベルに立ち下がる。これは、時刻ｔ6において遅延回路０３７に入力された入力信号の立ち下りが、遅延回路０３７の内部に設定された遅延時間を経て出力されたものである。これに応じてＩＧＢＴ０３３のゲートドライブ回路０３５の出力電圧は＋１５Ｖから０Ｖに立ち下り、ＩＧＢＴ０３３のゲートに０Ｖが印加される。このため、ＩＧＢＴ０３３はオフし始める。時刻ｔ7からｔ8の間、ＩＧＢＴ０３３がオフすることに伴い、ＭＯＳ制御ダイオード０３２が導通する。このとき、ＭＯＳ制御ダイオード０３２は導通モードであるため、順方向電圧降下が小さく、導通損失は小さい。
【0037】
時刻ｔ8において、ＩＧＢＴ０３３は完全にオフし、誘導性負荷０３１に流れている電流は全てＭＯＳ制御ダイオード０３２を通して還流する。時刻ｔ8からｔ9において、ＭＯＳ制御ダイオード０３２が導通するが、ＭＯＳ制御ダイオード０３２は導通モードであるため、順方向電圧降下が小さく、導通損失は小さい。
【0038】
時刻ｔ9において、入力信号、遅延回路０３７の出力信号、パルス生成回路０３６の出力信号はＬｏレベルである。ＩＧＢＴ０３３のゲート電圧は０Ｖであるため、ＩＧＢＴ０３３はオフしており、誘導性負荷０３１に流れる電流はＭＯＳ制御ダイオード０３２を通して還流している。ＭＯＳ制御ダイオード０３２のゲート電圧は０Ｖであるから、ＭＯＳ制御ダイオード０３２は導通モードである。以上から、時刻ｔ9において、本電力変換装置の回路各部の状態は、時刻ｔ0のものと等しい。すなわち、時刻ｔ0からｔ9までを回路動作一周期として、時刻ｔ9以降、新たな周期として時刻ｔ0からｔ9までの動作が繰り返される。
【0039】
ここで、遅延回路０３７の遅延時間の設定方法について述べる。遅延時間は時刻ｔ1からｔ3までの時間幅（ｔ3−ｔ1）に相当する。このうち、時刻ｔ1からｔ2の時間幅（ｔ2−ｔ1）はＭＯＳ制御ダイオード０３２が導通モードから逆回復モードへ切り替わるために必要な時間である。時刻ｔ3からＭＯＳ制御ダイオード０３２は逆回復を始めるが、この時点でＭＯＳ制御ダイオード０３２は完全に逆回復モードに切り替わっていることが望ましい。さもなければ、時刻ｔ3からｔ4にかけてＭＯＳ制御ダイオード０３２が逆回復するとき、その内部の電荷量が十分に減少していない状態で逆回復を始めるため、逆回復損失が増大する。このことから、遅延時間は（ｔ2−ｔ1）と一致するか、それより大きいことが望まれる。
【0040】
一方、遅延時間が（ｔ2−ｔ1）より大きいとき、すなわち（ｔ3−ｔ2）がゼロ以上のとき、時刻ｔ2からｔ3の期間では、ＭＯＳ制御ダイオード０３２は逆回復モードで順方向電流が流れる。よって内部の電荷が少なく順方向電圧降下が大きいため、導通損失が大きい。したがって、この期間に生じる導通損失を最小化するためには、時間幅（ｔ3−ｔ2）は可能な限り短いことが望ましい。以上を総合すると、遅延時間はＭＯＳ制御ダイオード０３２が導通モードから逆回復モードへ切り替わるために必要な時間幅（ｔ2−ｔ1）と一致することが望ましい。
【0041】
次に、パルス生成回路０３６のパルス幅の設定方法について述べる。パルス幅は時刻ｔ1からｔ5までの時間幅（ｔ5−ｔ1）に相当する。このうち、時刻ｔ1からｔ3までの時間幅（ｔ3−ｔ1）は遅延時間であり、上で述べた方法で決定すればよい。時刻ｔ3からｔ4の期間でＭＯＳ制御ダイオード０３２は逆回復動作をするから、この期間ＭＯＳ制御ダイオード０３２は逆回復モードに保たれることが望ましい。よってパルス幅は（ｔ4−ｔ1）と一致するか、それより大きいことが望まれる。ただし、時刻ｔ7においてＩＧＢＴ０３３がオフし、ＭＯＳ制御ダイオード０３２が導通するより前には、再びＭＯＳ制御ダイオード０３２は導通モードとなっていることが望ましい。さもなければ、逆回復モードで電流が流れることなり、導通損失が増大する。このことから、時刻ｔ4においてＭＯＳ制御ダイオード０３２の逆回復動作が終了すれば、ただちにＭＯＳ制御ダイオード０３２を導通モードへ切り替えれば十分である。したがって、パルス幅は（ｔ4−ｔ1）と一致するように設定すればよい。
【実施例2】
【0042】
図５は、本発明の実施形態の一例である実施例２に係る半導体装置を示している。上述した実施例１では、遅延回路０３７の遅延時間とパルス生成回路０３６のパルス幅を予め設定しておく方法を採用したが、本発明は必ずしも当該方法に限るものではない。例えば、図５に示すように、遅延回路０５０に遅延時間指示入力端子０５６を、またパルス生成回路０４９にパルス幅指示入力端子０５５を設ける方法がある。この方法では、遅延時間とパルス幅を、それぞれ遅延時間指示入力端子０５６とパルス幅指示入力端子０５５に与える信号によって動的に変更できる。例えば、一般的に周囲温度の上昇によってダイオードの逆回復時間は長くなるが、これに応じてパルス幅を長くすることによって、常に損失を最小とするＭＯＳ制御ダイオード０４５の駆動波形をつくることができる。
【実施例3】
【0043】
図６は、本発明の実施形態の一例である実施例３に係る電力変換装置を示し、本発明の半導体装置を用いて三相モータ０５７を可変速制御する三相インバータの例を示している。本実施例に係る電力変換装置では、例えばＩＧＢＴ０５９がオフしたときに、ＭＯＳ制御ダイオード０６０がフライホイールダイオードとして単相モータ０５７に流れる電流を還流する。したがって、ＩＧＢＴ０５９とＭＯＳ制御ダイオード０６０を対として、遅延回路、パルス生成回路、ＩＧＢＴゲートドライブ回路、ＭＯＳ制御ダイオードゲートドライブ回路から成る本発明の構成を適用すればよい。なお、本発明の電力変換装置は、図６に示した電力変換装置の構成に限定されるものではなく、スイッチングデバイスと、誘導性負荷の電流を還流させるためのフライホイールダイオードとを備える電力変換装置に広く適用できるものである。
【0044】
ＩＧＢＴ０５９以外のスイッチングデバイスについても、対になるＭＯＳ制御ダイオードと本発明を適用することにより、フライホイールダイオードの導通損失と逆回復損失を同時に低減する高効率なインバータが実現できる。また、本電力変換装置に入力すべき制御信号は、六つのＩＧＢＴのゲート信号だけでよく、ＭＯＳ制御ダイオードの駆動信号は、本発明の効果によって、最適なタイミングで生成される。このため、本発明が適用された電力変換装置は、高効率であるだけでなく、制御方法が簡便である。
【符号の説明】
【0045】
００１ 三相モータ００２ 直流電圧源
００３ Ｕ相
００４ Ｖ相
００５ Ｗ相
００６ プラス側の電源端子
００７ マイナス側の電源端子
００８ Ｕ相、上アームのＩＧＢＴ
００９ Ｖ相、上アームのＩＧＢＴ
０１０ Ｗ相、上アームのＩＧＢＴ
０１１ Ｕ相、下アームのＩＧＢＴ
０１２ Ｖ相、下アームのＩＧＢＴ
０１３ Ｗ相、下アームのＩＧＢＴ
０１４ Ｕ相、上アームのフライホイールダイオード
０１５ Ｖ相、上アームのフライホイールダイオード
０１６ Ｗ相、上アームのフライホイールダイオード
０１７ Ｕ相、下アームのフライホイールダイオード
０１８ Ｖ相、下アームのフライホイールダイオード
０１９ Ｗ相、下アームのフライホイールダイオード
０２０ ＩＧＢＴ００８のゲートドライブ回路
０２１ ＩＧＢＴ００９のゲートドライブ回路
０２２ ＩＧＢＴ０１０のゲートドライブ回路
０２３ ＩＧＢＴ０１１のゲートドライブ回路
０２４ ＩＧＢＴ０１２のゲートドライブ回路
０２５ ＩＧＢＴ０１３のゲートドライブ回路
０２６ ＭＯＳ制御ダイオードのアノード
０２７ ＭＯＳ制御ダイオードのカソード
０２８ ＭＯＳ制御ダイオードのゲート
０２９ 直流電圧源
０３０ 入力端子
０３１ 誘導性負荷
０３２ ＭＯＳ制御ダイオード
０３３ ＩＧＢＴ
０３４ ＭＯＳ制御ダイオードのゲートドライブ回路
０３５ ＩＧＢＴのゲートドライブ回路
０３６ パルス生成回路
０３７ 遅延回路
０３８ パルス生成回路０３６の出力端子
０３９ 遅延回路０３９の出力端子
０４０ ゲートドライブ回路０３４の出力端子
０４１ ゲートドライブ回路０３５の出力端子
０５５ パルス幅指示入力端子
０５６ 遅延時間指示入力端子
０５７ 単相モータ
０５９ ＩＧＢＴ
０６０ ＭＯＳ制御ダイオード