(58)【調査した分野】(Int.Cl.,DB名)
【発明を実施するための形態】
【0032】
以下、添付の図面に例が図示された本発明の好ましい実施例について詳細に説明する。添付の図面を参照して提供される詳細な説明は、本発明の実施例を説明するためのものであり、本発明によって実現できる実施例のみを示すためのものではない。以下の詳細な説明は、本発明の十分な理解を提供するために具体的な内容を含む。ただし、本発明がこのような具体的な内容なしにも実行可能であるということは当業者に自明である。
【0033】
本発明で使用される用語は、当分野で広く使用される一般的な用語から選択したが、一部の用語は、出願人によって任意に選択された用語もあり、その意味は、必要に応じて以下に詳細に説明されている。したがって、本発明は、単純な用語の名称や意味ではなく、その用語に意図された意味に基づいて理解されなければならない。
【0034】
本発明は、次世代放送サービスのための放送信号を送受信する装置及び方法を提供する。本発明の一実施例に係る次世代放送サービスは、地上波放送サービス、モバイル放送サービス及びUHDTVサービスなどを含む概念である。本発明は、上述した次世代放送サービスのための放送信号を非MIMO(non−MIMO、Multi Input Multi Output)方式またはMIMO方式で処理することを一実施例とすることができる。本発明の一実施例に係る非MIMO方式は、MISO(Multi Input Single Output)、SISO(Single Input Single Output)方式などを含むことができる。
【0035】
以下で、MISO又はMIMO方式は、説明の便宜のため、2つのアンテナを使用するものとして説明するが、このような本発明は、2つ以上のアンテナを使用するシステムに適用されてもよい。
【0036】
図1は、本発明の一実施例に係る次世代放送サービスのための放送信号送信装置の構造を示す図である。
【0037】
本発明の一実施例に係る次世代放送サービスのための放送信号送信装置は、インプットフォーマッティングモジュール1000、コーディングアンドモジュレーションモジュール1100、フレームストラクチャモジュール1200、ウェーブフォームジェネレーションモジュール1300及びシグナリングジェネレーションモジュール1400を含むことができる。以下、放送信号送信装置の各モジュールの動作について説明する。
【0038】
図1に示したように、本発明の一実施例に係る次世代放送サービスのための放送信号送信装置は、入力信号として、MPEG−TS(moving picture experts group−transport stream)、IP(Internet protocol)ストリーム(v4/v6)、そして、GS(generic stream)を受信することができる。また、放送信号送信装置は、入力信号を構成する各ストリームの構成に関する管理情報(management information)を受信し、受信した管理情報を参照して最終的なフィジカルレイヤ信号(physical layer signal)を生成することができる。
【0039】
本発明の一実施例に係るインプットフォーマッティングモジュール1000は、入力されたストリームを、コーディング及びモジュレーションを行うための基準、またはサービス又はサービスコンポーネント基準によって分類し、複数のロジカルデータパイプ(logical data pipes)(又は、データパイプまたはDPデータ)として出力することができる。データパイプは、フィジカルレイヤのロジカルチャネル(logical channel)であって、サービスデータまたは関連するメタデータを伝送することができる。また、データパイプは、1つ又は複数のサービスまたはサービスコンポーネントを伝送することができる。また、各データパイプを介して伝送されるデータをDPデータと呼ぶことができる。
【0040】
また、本発明の一実施例に係るインプットフォーマッティングモジュール1000は、それぞれのデータパイプを、コーディング及びモジュレーションを行うために必要なブロック単位に分け、伝送効率を高めたり、スケジューリングを行うために必要な過程を行うことができる。インプットフォーマッティングモジュール1000の具体的な内容は後述する。
【0041】
本発明の一実施例に係るコーディングアンドモジュレーションモジュール1100は、インプットフォーマッティングモジュール1000から入力されたそれぞれのデータパイプに対してFEC(forward error correction)エンコーディングを行うことで、伝送チャネルで発生し得るエラーを放送信号受信装置が訂正(correction)できるようにする。また、本発明の一実施例に係るコーディングアンドモジュレーションモジュール1100は、FEC出力ビットデータをシンボルデータに転換し、シンボルデータに対してインターリービングを行うことで、チャネルによるバーストエラー(burst error)を訂正することができる。
図1に示したように、2つ以上のTxアンテナを介してデータを伝送するために、本発明の一実施例に係るコーディングアンドモジュレーションモジュール1100は、処理したデータを、各アンテナ出力のためのデータ経路(data path)に分けて出力することができる。
【0042】
本発明の一実施例に係るフレームストラクチャモジュール1200は、コーディングアンドモジュレーションモジュール1100から出力されたデータを信号フレームにマッピングすることができる。本発明の一実施例に係るフレームストラクチャモジュール1200は、インプットフォーマッティングモジュール1000から出力されたスケジューリング情報を用いてマッピングを行うことができ、追加的なダイバーシティ利得(diversity gain)を得るために、信号フレーム内のデータに対してインターリービングを行うことができる。
【0043】
本発明の一実施例に係るウェーブフォームジェネレーションモジュール1300は、フレームストラクチャモジュール1200から出力された信号フレームを、伝送可能な形態の信号に変換させることができる。この場合、本発明の一実施例に係るウェーブフォームジェネレーションモジュール1300は、プリアンブルシグナル(またはプリアンブル)を送信装置のディテクション(detection)のための信号に挿入し、伝送チャネルを推定して歪曲を補償するためのレファレンス信号(reference signal)を信号に挿入することができる。また、本発明の一実施例に係るウェーブフォームジェネレーションモジュール1300は、多重経路受信によるチャネル遅延拡散(channel delay spread)による影響を相殺させるために、ガードインターバル(guard interval)をおいて当該区間に特定のシーケンスを挿入することができる。また、本発明の一実施例に係るウェーブフォームジェネレーションモジュール1300は、付加的に出力信号のPAPR(peak−to−average power ratio)のような信号特性を考慮して、効率的な伝送に必要な過程を行うことができる。
【0044】
本発明の一実施例に係るシグナリングジェネレーションモジュール1400は、入力された管理情報、及びインプットフォーマッティングモジュール1000、コーディングアンドモジュレーションモジュール1100及びフレームストラクチャモジュール1200で発生した情報を用いて、最終的なフィジカルレイヤシグナリング(physical layer signaling)情報を生成する。したがって、本発明の一実施例に係る受信装置は、シグナリング情報を復号化して、受信された信号をデコーディングすることができる。
【0045】
上述したように、本発明の一実施例に係る次世代放送サービスのための放送信号送信装置は、地上波放送サービス、モバイル放送サービス及びUHDTVサービスなどを提供することができる。したがって、本発明の一実施例に係る次世代放送サービスのための放送信号送信装置は、互いに異なるサービスのための信号を時間領域でマルチプレクシングして伝送することができる。
【0046】
図2乃至
図4は、本発明の一実施例に係るインプットフォーマッティングモジュール1000を示す図である。以下、各図面について説明する。
【0047】
図2は、本発明の一実施例に係るインプットフォーマッティングモジュールを示す図である。
図2は、インプット信号がシングルインプットストリームである場合のインプットフォーマッティングモジュールを示す。
【0048】
図2に示したように、本発明の一実施例に係るインプットフォーマッティングモジュールは、モードアダプテーションモジュール2000及びストリームアダプテーションモジュール2100を含むことができる。
【0049】
図2に示したように、モードアダプテーションモジュール2000は、インプットインターフェース(input interface)ブロック2010、CRC−8エンコーダ(CRC−8 encoder)ブロック2020及びBBヘッダー挿入(BB header insertion)ブロック2030を含むことができる。以下、モードアダプテーションモジュール2000の各ブロックについて説明する。
【0050】
インプットインターフェースブロック2010は、入力されたシングルインプットストリームを、それぞれが後でFEC(BCH/LDPC)を行うためのベースバンド(baseband、BB)フレームの長さを有するデータに分けて出力することができる。
【0051】
CRC−8エンコーダブロック2020は、BBフレームデータに対してCRCエンコーディングを行ってリダンダンシーデータ(redundancy data)を追加することができる。
【0052】
BBヘッダー挿入ブロック2030は、モードアダプテーションタイプ(Mode Adaptation Type、(TS/GS/IP))、ユーザパケット長(User Packet Length)、データフィールド長(Data Field Length)、ユーザパケットシンクバイト(User Packet Sync Byte)、データフィールド内にあるユーザパケットシンクバイトのスタートアドレス(Start Address of User Packet Sync Byte in Data Field)、ハイエフィシエンシモードインジケーター(High Efficiency Mode Indicator)、インプットストリーム同期化フィールド(Input Stream Synchronization Field)などの情報を含むヘッダーをBBフレームデータに挿入することができる。
【0053】
図2に示したように、ストリームアダプテーションモジュール2100は、パディング挿入(Padding insertion)ブロック2110及びBBスクランブラ(scrambler)ブロック2120を含むことができる。以下、ストリームアダプテーションモジュール2100の各ブロックについて説明する。
【0054】
パディング挿入ブロック2110は、モードアダプテーションモジュール2000から入力されたデータが、FECエンコーディングに必要な入力データ長よりも小さい場合、そのデータが入力データ長を有するようにパディングビットを挿入し、挿入されたパディングビットを含むデータを出力することができる。
【0055】
BBスクランブラブロック2120は、入力されたビットストリームをPRBS(Pseudo Random Binary Sequence)でXOR演算してランダム化(randomize)することができる。
【0056】
上述したブロックは、設計者の意図に応じて省略されたり、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【0057】
図2に示したように、インプットフォーマッティングモジュールは、最終的にデータパイプをコーディングアンドモジュレーションモジュールに出力することができる。
【0058】
図3は、本発明の他の実施例に係るインプットフォーマッティングモジュールを示す図である。
図3は、インプット信号がマルチプルインプットストリーム(multiple input streams)である場合のインプットフォーマッティングモジュールのモードアダプテーションモジュール3000を示す図である。
【0059】
マルチプルインプットストリームを処理するためのインプットフォーマッティングモジュールのモードアダプテーションモジュール3000は、マルチプルインプットストリームを独立に処理することができる。
【0060】
図3に示したように、マルチプルインプットストリームをそれぞれ処理するためのモードアダプテーションモジュール3000は、インプットインターフェースブロック、インプットストリームシンクロナイザ(input stream synchronizer)ブロック3100、補償遅延(compensating delay)ブロック3200、ヌルパケット削除(null packet deletion)ブロック3300、CRC−8エンコーダブロック及びBBヘッダー挿入ブロックを含むことができる。以下、モードアダプテーションモジュール3000の各ブロックについて説明する。
【0061】
インプットインターフェースブロック、CRC−8エンコーダブロック及びBBヘッダー挿入ブロックの動作は、
図2で説明した通りであるので省略する。
【0062】
インプットストリームシンクロナイザブロック3100は、ISCR(Input Stream Clock Reference)情報を伝送して、放送信号受信装置がTSあるいはGSを復元するのに必要なタイミング情報を生成することができる。
【0063】
補償遅延ブロック3200は、送信装置によるタイミング情報を含むデータの処理によるデータパイプ間の遅延が発生した場合、放送信号受信装置で入力データに同期を合わせることができるように入力データを遅延させて出力することができる。
【0064】
ヌルパケット削除ブロック3300は、不必要に伝送される入力ヌルパケットを入力データから削除し、ヌルパケットが除去された位置に応じて削除されたヌルパケットの個数を入力データに挿入して伝送することができる。
【0065】
上述したブロックは、設計者の意図に応じて省略されたり、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【0066】
図4は、本発明の更に他の実施例に係るインプットフォーマッティングモジュールを示す図である。
【0067】
具体的に、
図4は、インプット信号がマルチプルインプットストリームである場合のインプットフォーマッティングモジュールのストリームアダプテーションモジュールを示す図である。
【0068】
インプット信号がマルチプルインプットストリームである場合のインプットフォーマッティングモジュールのストリームアダプテーションモジュールは、スケジューラ(scheduler)4000、1−フレーム遅延(1−frame delay)ブロック4100、イン−バンドシグナリング又はパディング挿入(In−band signaling or padding insertion)ブロック4200、フィジカルレイヤシグナリング生成(physical layer signaling generation)ブロック4300及びBBスクランブラ(scrambler)ブロック4400を含むことができる。以下、ストリームアダプテーションモジュールの各ブロックの動作について説明する。
【0069】
スケジューラ4000は、デュアル極性(dual polarity)を含む多重アンテナを使用するMIMOシステムのためのスケジューリングを行うことができる。また、スケジューラ4000は、
図1で説明したコーディングアンドモジュレーションモジュール内のビットトゥセルデマックス(bit−to−cell demux)ブロック、セルインターリーバ(cell interleaver)ブロック、タイムインターリーバ(time interleaver)ブロックなどの各アンテナ経路のための信号処理ブロックに使用されるパラメータを発生させることができる。
【0070】
1−フレーム遅延ブロック4100は、データパイプ内に挿入されるイン−バンドシグナリング情報のために、次のフレームに対するスケジューリング情報が現在のフレームに伝送され得るように、入力データを1つの信号フレームだけ遅延させることができる。
【0071】
イン−バンドシグナリング又はパディング挿入ブロック4200は、1つの伝送フレームだけ遅延されたデータに、遅延されていないフィジカルレイヤシグナリング(physical layer signaling、PLS)−ダイナミックシグナリング(dynamic signaling)情報を挿入することができる。この場合、イン−バンドシグナリング又はパディング挿入ブロック4200は、パディングのための空間がある場合にパディングビットを挿入したり、イン−バンドシグナリング情報をパディング空間に挿入することができる。また、スケジューラ4000は、イン−バンドシグナリングとは別個に、現在のフレームに対するPLS−ダイナミックシグナリング情報を出力することができる。したがって、後述するセルマッパー(cell mapper)は、スケジューラ4000で出力したスケジューリング情報に従って入力セルをマッピングすることができる。
【0072】
フィジカルレイヤシグナリング生成ブロック4300は、イン−バンドシグナリング情報を除いて、伝送フレームのプリアンブルシンボル(preamble symbol)やスプレッディングされてデータシンボル(data symbol)などに伝送されるフィジカルレイヤシグナリングデータを生成することができる。この場合、本発明の一実施例に係るフィジカルレイヤシグナリングデータは、シグナリング情報と呼ぶことができる。また、本発明の一実施例に係るフィジカルレイヤシグナリングデータは、PLS−プレ(pre)情報とPLS−ポスト(post)情報とに分離できる。PLS−プレ情報は、PLS−ポスト情報をデコーディングするのに必要なパラメータ及びスタティックPLSシグナリングデータ(static PLS signaling data)を含むことができ、PLS−ポスト情報は、データパイプをデコーディングするのに必要なパラメータを含むことができる。データパイプをデコーディングするのに必要なパラメータは、スタティックPLSシグナリングデータ(static PLS signaling data)とダイナミックPLSシグナリングデータ(dynamic PLS signaling data)とに分離できる。スタティックPLSシグナリングデータは、スーパーフレームに含まれた全てのフレームに共通に適用され得るパラメータであって、スーパーフレーム単位で変更され得る。ダイナミックPLSシグナリングデータは、スーパーフレームに含まれたフレーム毎に異ならせて適用され得るパラメータであって、フレーム単位で変更され得る。したがって、受信装置は、PLS−プレ情報をデコーディングしてPLS−ポスト情報を獲得し、PLS−ポスト情報をデコーディングして所望のデータパイプをデコーディングすることができる。
【0073】
BBスクランブラブロック4400は、ウェーブフォームジェネレーションブロック(waveform generation block)の出力信号のPAPR値が低くなるようにPRBSを発生させ、入力ビットストリームとXOR演算して出力することができる。
図4に示したように、BBスクランブラブロック4400のスクランブリングは、データパイプとPLS情報の両方に対して適用され得る。
【0074】
上述したブロックは、設計者の意図に応じて省略されたり、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【0075】
図4に示したように、ストリームアダプテーションモジュールは、最終的に各データパイプをコーディングアンドモジュレーションモジュールに出力することができる。
【0076】
図5は、本発明の一実施例に係るコーディングアンドモジュレーションモジュールを示す図である。
【0077】
図5のコーディングアンドモジュレーションモジュールは、
図1で説明したコーディングアンドモジュレーションモジュールの一実施例に該当する。
【0078】
上述したように、本発明の一実施例に係る次世代放送サービスのための放送信号送信装置は、地上波放送サービス、モバイル放送サービス及びUHDTVサービスなどを提供することができる。
【0079】
本発明の一実施例に係る次世代放送サービスのための放送信号送信装置が提供しようとするサービスの特性に応じてQoS(quality of service)が異なるので、各サービスに対応するデータが処理される方式が変わらなければならない。したがって、本発明の一実施例に係るコーディングアンドモジュレーションモジュールは、入力されたデータパイプに対して、それぞれの経路別にSISO、MISO及びMIMO方式を独立に適用して処理することができる。結果的に、本発明の一実施例に係る次世代放送サービスのための放送信号送信装置は、各データパイプを介して伝送するサービスやサービスコンポーネント別にQoSを調節することができる。
【0080】
したがって、本発明の一実施例に係るコーディングアンドモジュレーションモジュールは、SISO方式のための第1ブロック5000、MISO方式のための第2ブロック5100、MIMO方式のための第3ブロック5200及びPLS−プレ/ポスト情報を処理するための第4ブロック5300を含むことができる。
図5に示されたコーディングアンドモジュレーションモジュールは一実施例に過ぎず、設計者の意図に応じて、コーディングアンドモジュレーションモジュールは、第1ブロック5000及び第4ブロック5300のみを含んでいてもよく、第2ブロック5100及び第4ブロック5300のみを含んでいてもよく、第3ブロック5200及び第4ブロック5300のみを含んでいてもよい。すなわち、設計者の意図に応じて、コーディングアンドモジュレーションモジュールは、各データパイプを同一又は異ならせて処理するためのブロックを含むことができる。
【0081】
以下、コーディングアンドモジュレーションモジュールの各ブロックについて説明する。
【0082】
第1ブロック5000は、入力されたデータパイプをSISO方式によって処理し、FECエンコーダ(encoder)ブロック5010、ビットインターリーバ(bit interleaver)ブロック5020、ビットトゥセルデマックス(bit to cell demux)ブロック5030、コンステレーションマッパー(constellation mapper)ブロック5040、セルインターリーバ(cell interleaver)ブロック5050及びタイムインターリーバ(time interleaver)ブロック5060を含むことができる。
【0083】
FECエンコーダブロック5010は、入力されたデータパイプに対してBCHエンコーディング及びLDPC(low density parity check)エンコーディングを行ってリダンダンシーを追加し、受信装置が伝送チャネル上の誤りを訂正できるようにする。
【0084】
ビットインターリーバブロック5020は、FECエンコーディングが行われたデータパイプのビットストリームをインターリービング規則に従ってインターリービングして、伝送チャネル上で発生し得るバーストエラーに対してロバスト性を有するように処理することができる。したがって、QAMシンボルにディープフェージング(deep fading)あるいはイレイジャー(erasure)が加えられた場合、各QAMシンボルにはインターリービングされたビットがマッピングされているので、全コードワード(codeword)ビットのうち連続したビットに誤りが発生することを防止することができる。
【0085】
ビットトゥセルデマックスブロック5030は、入力されたビットストリームの順序及びコンステレーションマッピング規則を全て考慮して、FECブロック内の各ビットが適切なロバスト性(robustness)を有して伝送され得るように入力ビットストリームの順序を決定することができる。
【0086】
また、ビットインターリーバブロック5020は、FECエンコーダブロック5010とコンステレーションマッパーブロック5040との間に位置し、放送信号受信装置のLDPCデコーディングを考慮して、コンステレーションマッパーの互いに異なる信頼値及び最適の値を有するビット位置に、FECエンコーダブロック5010によって行われるLDPCエンコーディングの出力ビットを連結させることができる。したがって、ビットトゥセルデマックスブロック5030は、類似又は同一の機能を有するブロックによって代替されてもよい。
【0087】
コンステレーションマッパーブロック5040は、入力されたビットワード(bit word)を1つのコンステレーションにマッピングすることができる。この場合、コンステレーションマッパーブロック5040は、追加的にローテーションアンドQ−ディレイ(rotation & Q−delay)を行うことができる。すなわち、コンステレーションマッパーブロック5040は、入力されたコンステレーションをローテーション角(rotation angle)に応じてローテーションした後、イン−フェーズ(In−phase)成分とQ−フェーズ(Quadrature−phase)成分とに分けた後、Q−フェーズ成分のみを任意の値だけディレイさせることができる。その後、コンステレーションマッパーブロック5040は、コンステレーションを、ペアになったイン−フェーズ成分とQ−フェーズ成分を用いて新しいコンステレーションに再マッピングすることができる。
【0088】
また、コンステレーションマッパーブロック5040は、最適のコンステレーションポイントを見つけるために、コンステレーションポイントを2次元平面上で移動させることができる。この過程を通じて、コーディングアンドモジュレーションモジュール1100の能力を最適化することができる。また、コンステレーションマッパーブロック5040は、IQバランスドコンステレーションポイント及びローテーションを用いて、前述した動作を行うことができる。コンステレーションマッパーブロック5040は、類似又は同一の機能を有するブロックによって代替されてもよい。
【0089】
セルインターリーバブロック5050は、一つのFECブロックに該当するセルをランダムにインターリービングして出力し、各FECブロックに該当するセルが互いに異なる順序で出力されるようにすることができる。
【0090】
タイムインターリーバブロック5060は、多数のFECブロックに属するセルをインターリービングして出力することができる。したがって、FECブロックに該当するセルは、タイムインターリービングデプス(time interleaving depth)だけの区間内に分散されて伝送されるので、ダイバーシティ利得(diversity gain)を獲得することができる。
【0091】
第2ブロック5100は、入力されたデータパイプをMISO処理し、第1ブロック5000と同様に、FECエンコーダブロック、ビットインターリーバブロック、ビットトゥセルデマックスブロック、コンステレーションマッパーブロック、セルインターリーバブロック及びタイムインターリーバブロックを含むことができるが、MISOプロセシング(processing)ブロック5110をさらに含むという点で異なる。第2ブロック5100は、第1ブロック5000と同様に、入力動作からタイムインターリーバ動作まで同一の役割の過程を行うので、同一のブロックについての説明は省略する。
【0092】
MISOプロセシングブロック5110は、入力されたセルに対して、伝送ダイバーシティ(transmit diversity)を与えるMISOエンコーディングマトリックス(encoding matrix)に従ってエンコーディングを行い、MISOプロセシングされたデータを2つの経路を介して出力することができる。本発明の一実施例に係るMISOプロセシングは、OSTBC(orthogonal space time block coding)/OSFBC(orthogonal space frequency block coding、いわゆるAlamouti coding)を含むことができる。
【0093】
第3ブロック5200は、入力されたデータパイプをMIMO処理し、
図5に示したように、第2ブロック5100と同様に、FECエンコーダブロック、ビットインターリーバブロック、ビットトゥセルデマックスブロック、コンステレーションマッパーブロック、セルインターリーバブロック及びタイムインターリーバブロックを含むことができるが、MIMOプロセシングブロック5220を含むという点でデータ処理過程が異なる。
【0094】
すなわち、第3ブロック5200の場合、FECエンコーダブロック及びビットインターリーバブロックは、第1及び2ブロック5000,5100と機能は異なるが、基本的な役割は同一である。
【0095】
ビットトゥセルデマックスブロック5210は、MIMOプロセシングの入力数と同じ数の出力ビットストリームを生成し、MIMOプロセシングのためのMIMO経路を介して出力することができる。この場合、ビットトゥセルデマックスブロック5210は、LDPCとMIMOプロセシングの特性を考慮して、受信装置のデコーディング性能を最適化するように設計することができる。
【0096】
コンステレーションマッパーブロック、セルインターリーバブロック、タイムインターリーバブロックも、機能は異なり得るが、基本的な役割は第1及び2ブロック5000,5100で説明したものと同一である。また、
図5に示したように、コンステレーションマッパーブロック、セルインターリーバブロック、タイムインターリーバブロックは、MIMOプロセシングのためのMIMO経路の数だけ存在し得る。この場合、コンステレーションマッパーブロック、セルインターリーバブロック、タイムインターリーバブロックは、各経路を介して入力されるデータに対して、それぞれ同一あるいは独立に動作することができる。
【0097】
MIMOプロセシングブロック5220は、2つの入力セルに対してMIMOエンコーディングマトリックスを使用してMIMOプロセシングを行い、MIMOプロセシングされたデータを2つの経路を介して出力することができる。本発明の一実施例に係るMIMOエンコーディングマトリックスは、空間多重化(spatial multiplexing)、ゴールデンコード(Golden code)、フルレートフルダイバーシティコード(Full−rate full diversity code)、線形分散符号(Linear dispersion code)などを含むことができる。
【0098】
第4ブロック5300は、PLS−プレ/ポスト情報を処理するためのブロックであって、SISO又はMISOプロセシングを行うことができる。
【0099】
第4ブロック5300に含まれたビットインターリーバブロック、ビットトゥセルデマックスブロック、コンステレーションマッパーブロック、セルインターリーバブロック、タイムインターリーバブロック及びMISOプロセシングブロックなどは、上述した第2ブロック5100に含まれたブロックと機能は異なり得るが、基本的な役割は同一である。
【0100】
第4ブロック5300に含まれたショートニング/パンクチャリング(shortening/puncturing)されたFECエンコーダブロック5310は、入力データの長さがFECエンコーディングを行うのに必要な長さよりも短い場合に備えたPLS経路のためのFECエンコーディング方式を用いてPLSデータを処理することができる。具体的には、ショートニング/パンクチャリングされたFECエンコーダブロック5310は、入力ビットストリームに対してBCHエンコーディングを行い、ノーマルLDPC(normal LDPC)エンコーディングに必要な所望の入力ビットストリームの長さだけゼロパディング(zero padding)を行い、LDPCエンコーディングを行った後、パディングしたゼロ値を除去して、エフェクティブコードレート(effective coderate)がデータパイプレートと同一又は低くなるようにパリティービットをパンクチャリングすることができる。
【0101】
第1ブロック5000乃至第4ブロック5300に含まれたブロックは、設計者の意図に応じて省略されたり、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【0102】
図5に示したように、コーディングアンドモジュレーションモジュールは、各経路別に処理されたデータパイプ、PLS−プレ情報、PLS−ポスト情報をフレームストラクチャモジュールに出力することができる。
【0103】
図6は、本発明の一実施例に係るフレームストラクチャモジュールを示す図である。
【0104】
図6に示されたフレームストラクチャモジュールは、
図1で説明したフレームストラクチャモジュール1200の一実施例に該当する。
【0105】
本発明の一実施例に係るフレームストラクチャブロックは、少なくとも1つのセルマッパー(cell−mapper)6000、少なくとも1つのディレイ補償(delay compensation)モジュール6100及び少なくとも1つのブロックインターリーバ(block interleaver)6200を含むことができる。セルマッパー6000、ディレイ補償モジュール6100及びブロックインターリーバ6200の数は、設計者の意図に応じて変更可能である。以下、フレームストラクチャブロックの各モジュールについて説明する。
【0106】
セルマッパー6000は、コーディングアンドモジュレーションモジュールから出力されたSISO、MISOまたはMIMO処理されたデータパイプに対応するセル、データパイプ間に共通に適用され得るコモンデータ(common data)に対応するセル、PLS−プレ/ポスト情報に対応するセルを、スケジューリング情報に従って信号フレームに割り当てる(配列する)ことができる。コモンデータは、全部又は一部のデータパイプ間に共通に適用され得るシグナリング情報を意味し、特定のデータパイプを介して伝送することができる。コモンデータを伝送するデータパイプをコモンデータパイプ(common data pipe)と呼ぶことができ、これは、設計者の意図に応じて変更可能である。
【0107】
本発明の一実施例に係る放送信号送信装置が2つの出力アンテナを使用し、上述したMISOプロセシングにおいてアラモウチコーディング(Alamouti coding)を使用する場合、アラモウチコーディングによる直交性(orthogonality)を維持するために、セルマッパー6000はペアワイズセルマッピング(pair−wise cell mapping)を行うことができる。すなわち、セルマッパー6000は、入力セルに対して連続した2つのセルを1つの単位で処理してフレームにマッピング(配列)することができる。したがって、各アンテナの出力経路に該当する入力経路内のペアになったセルは、伝送フレーム内で互いに隣接する位置に割り当てられ(配列され)得る。
【0108】
ディレイ補償ブロック6100は、次の伝送フレームに対する入力PLSデータセルを1つのフレームだけディレイし、現在の伝送フレームに該当するPLSデータを獲得することができる。この場合、現在のフレームに該当するPLSデータは、現在の信号フレーム内のプリアンブルパートを介して伝送され得、次の信号フレームに対するPLSデータは、現在の信号フレーム内のプリアンブルパートまたは現在の信号フレームの各データパイプ内のイン−バンドシグナリングを介して伝送され得る。これは、設計者の意図に応じて変更可能である。
【0109】
ブロックインターリーバ6200は、信号フレームの単位となる伝送ブロック内のセルをインターリービングすることによって、追加的なダイバーシティ利得を獲得することができる。また、ブロックインターリーバ6200は、上述したペアワイズマッピングが行われた場合、入力セルに対して、連続した2つのセルを1つの単位として処理してインターリービングを行うことができる。したがって、ブロックインターリーバ6200から出力されるセルは、同一の2つの連続したセルになり得る。
【0110】
ペアワイズマッピング及びペアワイズインターリービング(pair−wise interleaving)が行われる場合、少なくとも1つのセルマッパーと少なくとも1つのブロックインターリーバは、それぞれの経路を介して入力されるデータに対して同一に動作したり、あるいは独立に動作することができる。
【0111】
上述したブロックは、設計者の意図に応じて省略されたり、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【0112】
図6に示したように、フレームストラクチャモジュールは、少なくとも1つの信号フレームをウェーブフォームジェネレーションモジュールに出力することができる。
【0113】
図7は、本発明の一実施例に係るウェーブフォームジェネレーションモジュールを示す図である。
【0114】
図7に示されたウェーブフォームジェネレーションモジュールは、
図1で説明したウェーブフォームジェネレーションモジュール1300の一実施例に該当する。
【0115】
本発明の一実施例に係るウェーブフォームジェネレーションモジュールは、
図6で説明したフレームストラクチャモジュールから出力された信号フレームの入力を受け、出力するためのアンテナの数だけ信号フレームを変調して伝送することができる。
【0116】
具体的には、
図7に示されたウェーブフォームジェネレーションモジュールは、m個のTxアンテナを使用する放送信号送信装置のウェーブフォームジェネレーションモジュールの実施例であって、m個の経路だけ入力されたフレームを変調して出力するためのm個の処理ブロックを含むことができる。m個の処理ブロックは、全て同一の処理過程を行うことができる。以下では、m個の処理ブロックのうち最初の処理ブロック7000の動作について説明する。
【0117】
最初の処理ブロック7000は、レファレンス信号挿入及びPAPRリダクション(reference signal insertion & PAPR reduction)ブロック7100、インバースウェーブフォームトランスフォーム(Inverse waveform transform)ブロック7200、PAPRリダクション(PAPR reduction in time)ブロック7300、ガードシーケンス挿入(Guard sequence insertion)ブロック7400、プリアンブル挿入(preamble insertion)ブロック7500、ウェーブフォームプロセシング(waveform processing)ブロック7600、その他のシステム挿入(other system insertion)ブロック7700及びDAC(digital analog converter)ブロック7800を含むことができる。
【0118】
レファレンス信号挿入及びPAPRリダクションブロック7100は、各信号ブロック毎に定められた位置にレファレンス信号を挿入し、時間ドメインでのPAPR値を低下させるためにPAPRリダクションスキーム(reduction scheme)を適用することができる。本発明の一実施例に係る放送送受信システムがOFDMシステムである場合、レファレンス信号挿入及びPAPRリダクションブロック7100は、アクティブサブキャリア(active subcarrier)の一部を使用せずに保存する方法を用いることができる。また、レファレンス信号挿入及びPAPRリダクションブロック7100は、放送送受信システムに応じてPAPRリダクションスキームを選択的な動作として使用しなくてもよい。
【0119】
インバースウェーブフォームトランスフォームブロック7200は、伝送チャネルの特性とシステム構造を考慮して、伝送効率及びフレキシビリティが向上する方式で入力信号をトランスフォームすることができる。本発明の一実施例に係る放送送受信システムがOFDMシステムである場合、インバースウェーブフォームトランスフォームブロック7200は、逆FFTオペレーション(Inverse FFT operation)を使用して周波数領域の信号を時間領域の信号に変換する方式を用いることができる。本発明の一実施例に係る放送送受信システムがシングルキャリアシステム(single carrier system)である場合、インバースウェーブフォームトランスフォームブロック7200はウェーブフォームジェネレーションモジュール内で使用されなくてもよい。
【0120】
PAPRリダクションブロック7300は、入力された信号に対して、時間領域でPAPRを低下させるための方法を適用することができる。本発明の一実施例に係る放送送受信システムがOFDMシステムである場合、PAPRリダクションブロック7300は、簡単に最大振幅(peak amplitude)をクリッピング(clipping)する方法を用いてもよい。また、PAPRリダクションブロック7300は、選択的なブロックであって、本発明の一実施例に係る放送送受信システムで使用されなくてもよい。
【0121】
ガードシーケンス挿入ブロック7400は、伝送チャネルの遅延拡散(delay spread)による影響を最小化するために、隣接する信号ブロック間にガードインターバル(guard interval)をおき、必要に応じて特定のシーケンスを挿入することができる。したがって、受信装置は、同期化やチャネル推定を容易に行うことができる。本発明の一実施例に係る放送送受信システムがOFDMシステムである場合、ガードシーケンス挿入ブロック7400は、OFDMシンボルのガードインターバル区間にサイクリックプレフィックス(cyclic prefix)を挿入してもよい。
【0122】
プリアンブル挿入ブロック7500は、受信装置がターゲットシステム信号(target system signal)を迅速且つ効率的に獲得できるように送受信装置間の約束された既知のタイプ(known type)の信号(プリアンブル又はプリアンブルシンボル)を伝送信号に挿入することができる。本発明の一実施例に係る放送送受信システムがOFDMシステムである場合、プリアンブル挿入ブロック7500は、多数のOFDMシンボルで構成された信号フレームを定義し、毎信号フレームの開始部分にプリアンブルシンボルを挿入することができる。すなわち、プリアンブルは、基本的なPLSデータを伝送することができ、フレームの開始部分に位置することができる。
【0123】
ウェーブフォームプロセシングブロック7600は、入力ベースバンド信号に対して、チャネルの伝送特性に合わせてウェーブフォームプロセシングを行うことができる。ウェーブフォームプロセシングブロック7600は、伝送信号の帯域外放出(out−of−band emission)の基準を得るためにSRRC(square−root−raised cosine)フィルタリング(filtering)を行ってもよい。本発明の一実施例に係る放送送受信システムがマルチキャリアシステムである場合、ウェーブフォームプロセシングブロック7600は使用されなくてもよい。
【0124】
その他のシステム挿入ブロック7700は、同一のRF信号帯域幅内に放送サービスを提供する互いに異なる2つ以上の放送送受信システムのデータを共に伝送できるように、複数の放送送受信システムの信号を時間領域でマルチプレクシングすることができる。この場合、互いに異なる2つ以上の放送送受信システムとは、互いに異なる放送サービスを伝送するシステムを意味する。互いに異なる放送サービスは、地上波放送サービス、モバイル放送サービスなどを意味し得る。また、各放送サービスと関連するデータは、互いに異なるフレームを介して伝送され得る。
【0125】
DACブロック7800は、入力デジタル信号をアナログ信号に変換して出力することができる。DACブロック7800から出力された信号は、m個の出力アンテナを介して伝送され得る。本発明の一実施例に係る伝送アンテナは、垂直(vertical)又は水平極性(horizontal polarity)を有することができる。
【0126】
上述したブロックは、設計者の意図に応じて省略されたり、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【0127】
図8は、本発明の一実施例に係る次世代放送サービスのための放送信号受信装置の構造を示す図である。
【0128】
本発明の一実施例に係る次世代放送サービスのための放送信号受信装置は、
図1で説明した次世代放送サービスのための放送信号送信装置に対応し得る。本発明の一実施例に係る次世代放送サービスのための放送信号受信装置は、シンクロナイゼーションアンドデモジュレーション(synchronization & demodulation)モジュール8000、フレームパーシング(frame parsing)モジュール8100、デマッピングアンドデコーディング(demapping & decoding)モジュール8200、アウトプットプロセッサ(output processor)8300及びシグナリングデコーディング(signaling decoding)モジュール8400を含むことができる。以下、放送信号受信装置の各モジュールの動作について説明する。
【0129】
シンクロナイゼーションアンドデモジュレーションモジュール8000は、m個の受信アンテナを介して入力信号を受信し、放送信号受信装置に対応するシステムに対する信号検出及び同期化を行い、放送信号送信装置で行った方式の逆過程に該当するデモジュレーションを行うことができる。
【0130】
フレームパーシングモジュール8100は、入力された信号フレームに対してパーシングし、ユーザが選択したサービスを伝送するデータを抽出することができる。フレームパーシングモジュール8100は、放送信号送信装置でインターリービングを行った場合、これに対する逆過程としてデインターリービングを行うことができる。この場合、抽出しなければならない信号及びデータの位置は、シグナリングデコーディングモジュール8400から出力されたデータをデコーディングして、放送信号送信装置で行ったスケジューリング情報などを復元して獲得することができる。
【0131】
デマッピングアンドデコーディングモジュール8200は、入力信号をビットドメインデータに変換した後、必要に応じてデインターリービング過程を行うことができる。デマッピングアンドデコーディングモジュール8200は、伝送効率のために適用されたマッピングに対してデマッピングを行い、伝送チャネル上で発生したエラーに対してデコーディングを通じてエラー訂正(error correction)を行うことができる。この場合、デマッピングアンドデコーディングモジュール8200は、シグナリングデコーディングモジュール8400から出力されたデータをデコーディングして、デマッピング及びデコーディングに必要な伝送パラメータを獲得することができる。
【0132】
アウトプットプロセッサ8300は、放送信号送信装置で伝送効率を高めるために適用した様々な圧縮/信号処理過程の逆過程を行うことができる。この場合、アウトプットプロセッサ8300は、シグナリングデコーディングモジュール8400から出力されたデータから、必要な制御情報を獲得することができる。アウトプットプロセッサ8300の出力は、放送信号送信装置に入力された信号に該当し、MPEG−TS、IPストリーム(v4 or v6)及びGSであり得る。
【0133】
シグナリングデコーディングモジュール8400は、シンクロナイゼーションアンドデモジュレーションモジュール8000によってデモジュレートされた信号からPLS情報を獲得することができる。上述したように、フレームパーシングモジュール8100、デマッピングアンドデコーディングモジュール8200及びアウトプットプロセッサ8300は、シグナリングデコーディングモジュール8400から出力されたデータを用いて当該モジュールの機能を行うことができる。
【0134】
図9は、本発明の一実施例に係るシンクロナイゼーションアンドデモジュレーションモジュールを示す図である。
【0135】
図9に示されたシンクロナイゼーションアンドデモジュレーションモジュールは、
図8で説明したシンクロナイゼーションアンドデモジュレーションモジュールの一実施例に該当する。また、
図9に示されたシンクロナイゼーションアンドデモジュレーションモジュールは、
図7で説明したウェーブフォームジェネレーションモジュールの逆動作を行うことができる。
【0136】
図9に示したように、本発明の一実施例に係るシンクロナイゼーションアンドデモジュレーションモジュールは、m個のRxアンテナを使用する放送信号受信装置のシンクロナイゼーションアンドデモジュレーションモジュールの実施例であって、m個の経路だけ入力された信号を復調するためのm個の処理ブロックを含むことができる。m個の処理ブロックは、全て同一の処理過程を行うことができる。以下では、m個の処理ブロックのうち最初の処理ブロック9000の動作について説明する。
【0137】
最初の処理ブロック9000は、チューナー9100、ADCブロック9200、プリアンブルディテクター(preamble detector)9300、ガードシーケンスディテクター(guard sequence detector)9400、ウェーブフォームトランスフォーム(waveform transform)ブロック9500、時間/周波数同期化(Time/freq sync)ブロック9600、レファレンス信号ディテクター(reference signal detector)9700、チャネル等化部(Channel equalizer)9800及びインバースウェーブフォームトランスフォーム(inverse waveform transform)ブロック9900を含むことができる。
【0138】
チューナー9100は、所望の周波数帯域を選択し、受信した信号の大きさを補償してADCブロック9200に出力することができる。
【0139】
ADCブロック9200は、チューナー9100から出力された信号をデジタル信号に変換することができる。
【0140】
プリアンブルディテクター9300は、デジタル信号が放送信号受信装置に対応するシステムの信号であるか否かを確認するためにプリアンブル(またはプリアンブル信号又はプリアンブルシンボル)をディテクトすることができる。この場合、プリアンブルディテクター9300は、プリアンブルを介して受信される基本的な伝送パラメータを復号することができる。
【0141】
ガードシーケンスディテクター9400は、デジタル信号内のガードシーケンスをディテクトすることができる。時間/周波数同期化ブロック9600は、ディテクトされたガードシーケンスを用いて時間/周波数同期化を行うことができ、チャネル等化部9800は、ディテクトされたガードシーケンスを用いて受信/復元されたシーケンスを通じてチャネルを推定することができる。
【0142】
ウェーブフォームトランスフォームブロック9500は、放送信号送信装置がインバースウェーブフォームトランスフォームを行った場合、これに対する逆変換過程を行うことができる。本発明の一実施例に係る放送送受信システムがマルチキャリアシステムである場合、ウェーブフォームトランスフォームブロック9500はFFT変換過程を行うことができる。また、本発明の一実施例に係る放送送受信システムがシングルキャリアシステムである場合、受信された時間領域の信号が周波数領域で処理されたり、時間領域で処理される場合、ウェーブフォームトランスフォームブロック9500は使用されなくてもよい。
【0143】
時間/周波数同期化ブロック9600は、プリアンブルディテクター9300、ガードシーケンスディテクター9400、レファレンス信号ディテクター9700の出力データを受信し、検出された信号に対して、ガードシーケンス検出、ブロックウィンドウポジショニング(block window positioning)を含む時間同期化及びキャリア周波数同期化を行うことができる。このとき、周波数同期化のために、時間/周波数同期化ブロック9600はウェーブフォームトランスフォームブロック9500の出力信号をフィードバックすることができる。
【0144】
レファレンス信号ディテクター9700は、受信されたレファレンス信号を検出することができる。したがって、本発明の一実施例に係る放送信号受信装置は、同期化を行ったり、チャネル推定(channel estimation)を行うことができる。
【0145】
チャネル等化部9800は、ガードシーケンスやレファレンス信号から、各伝送アンテナから各受信アンテナまでの伝送チャネルを推定し、推定されたチャネルを用いて受信データに対するチャネル等化(equalization)を行うことができる。
【0146】
インバースウェーブフォームトランスフォームブロック9900は、同期及びチャネル推定/等化を効率的に行うためにウェーブフォームトランスフォームブロック9500がウェーブフォームトランスフォームを行った場合、再び元の受信データドメインに復元する役割を果たすことができる。本発明の一実施例に係る放送送受信システムがシングルキャリアシステムである場合、ウェーブフォームトランスフォームブロック9500は、同期/チャネル推定/等化を周波数領域で行うためにFFTを行うことができ、インバースウェーブフォームトランスフォームブロック9900は、チャネル等化が完了した信号に対してIFFTを行うことによって、伝送されたデータシンボルを復元することができる。本発明の一実施例に係る放送送受信システムがマルチキャリアシステムである場合、インバースウェーブフォームトランスフォームブロック9900は使用されなくてもよい。
【0147】
上述したブロックは、設計者の意図に応じて省略されたり、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【0148】
図10は、本発明の一実施例に係るフレームパーシングモジュールを示す図である。
【0149】
図10に示されたフレームパーシングモジュールは、
図8で説明したフレームパーシングモジュールの一実施例に該当する。また、
図10に示されたフレームパーシングモジュールは、
図6で説明したフレームストラクチャモジュールの逆動作を行うことができる。
【0150】
図10に示したように、本発明の一実施例に係るフレームパーシングモジュールは、少なくとも1つのブロックデインターリーバ(block deinterleaver)10000及び少なくとも1つのセルデマッパー(cell demapper)10100を含むことができる。
【0151】
ブロックデインターリーバ10000は、m個の受信アンテナの各データ経路に入力されてシンクロナイゼーションアンドデモジュレーションモジュールで処理されたデータに対して、各信号ブロック単位でデインターリービングを行うことができる。この場合、
図8で説明したように、放送信号送信装置がペアワイズインターリービングを行った場合、ブロックデインターリーバ10000は、各入力経路に対して連続した2つのデータを1つのペアとして処理することができる。したがって、ブロックデインターリーバ10000は、デインターリービングを行った場合にも、連続した2つのデータを出力することができる。また、ブロックデインターリーバ10000は、放送信号送信装置が行ったインターリービング過程の逆過程を行って元のデータ順に出力することができる。
【0152】
セルデマッパー10100は、受信された信号フレームから、コモンデータに対応するセル、データパイプに対応するセル及びPLSデータに対応するセルを抽出することができる。必要な場合、セルデマッパー10100は、多数の部分に分散されて伝送されたデータをマージング(merging)し、1つのストリームとして出力することができる。
図6で説明したように、放送信号送信装置で2つの連続したセル入力データが1つのペアとして処理されてマッピングされた場合、セルデマッパー10100は、放送信号送信装置のマッピング動作の逆過程として、連続した2つの入力セルを1つの単位として処理するペアワイズセルデマッピングを行うことができる。
【0153】
また、セルデマッパー10100は、現在のフレームを通じて受信したPLSシグナリングデータに対して、それぞれPLS−プレ及びPLS−ポスト情報をそれぞれ抽出して出力することができる。
【0154】
上述したブロックは、設計者の意図に応じて省略されたり、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【0155】
図11は、本発明の一実施例に係るデマッピングアンドデコーディング(demapping & decoding)モジュールを示す図である。
【0156】
図11に示されたデマッピングアンドデコーディングモジュールは、
図8で説明したデマッピングアンドデコーディングモジュールの一実施例に該当する。また、
図11に示されたデマッピングアンドデコーディングモジュールは、
図5で説明したコーディングアンドモジュレーションモジュールの逆動作を行うことができる。
【0157】
上述したように、本発明の一実施例に係る放送信号送信装置のコーディングアンドモジュレーションモジュールは、入力されたデータパイプに対して、それぞれの経路別にSISO、MISO及びMIMO方式を独立に適用して処理することができる。したがって、
図11に示されたデマッピングアンドデコーディングモジュールは、放送信号送信装置に対応してフレームパーサーから出力されたデータをそれぞれSISO、MISO、MIMO処理するためのブロックを含むことができる。
【0158】
図11に示したように、本発明の一実施例に係るデマッピングアンドデコーディングモジュールは、SISO方式のための第1ブロック11000、MISO方式のための第2ブロック11100、MIMO方式のための第3ブロック11200、及びPLSプレ/ポスト情報を処理するための第4ブロック11300を含むことができる。
図11に示されたデマッピングアンドデコーディングモジュールは一実施例に過ぎず、設計者の意図に応じて、デマッピングアンドデコーディングモジュールは、第1ブロック11000及び第4ブロック11300のみを含んでいてもよく、第2ブロック11100及び第4ブロック11300のみを含んでいてもよく、第3ブロック11200及び第4ブロック11300のみを含んでいてもよい。すなわち、設計者の意図に応じて、デマッピングアンドデコーディングモジュールは、各データパイプを同一又は異ならせて処理するためのブロックを含むことができる。
【0159】
以下、デマッピングアンドデコーディングモジュールの各ブロックについて説明する。
【0160】
第1ブロック11000は、入力されたデータパイプをSISO処理するためのブロックであって、タイムデインターリーバ(time deinterleaver)ブロック11010、セルデインターリーバ(cell deinterleaver)ブロック11020、コンステレーションデマッパー(constellation demapper)ブロック11030、セルトゥビットマックス(cell−to−bit mux)ブロック11040、ビットデインターリーバ(bit deinterleaver)ブロック11050及びFECデコーダ(decoder)ブロック11060を含むことができる。
【0161】
タイムデインターリーバブロック11010は、
図5で説明したタイムインターリーバブロック5060の逆過程を行うことができる。すなわち、タイムデインターリーバブロック11010は、時間領域でインターリービングされた入力シンボルを元の位置にデインターリービングすることができる。
【0162】
セルデインターリーバブロック11020は、
図5で説明したセルインターリーバブロック5050の逆過程を行うことができる。すなわち、セルデインターリーバブロック11020は、1つのFECブロック内でスプレッドされたセルの位置を元の位置にデインターリービングすることができる。
【0163】
コンステレーションデマッパーブロック11030は、
図5で説明したコンステレーションマッパーブロック5040の逆過程を行うことができる。すなわち、コンステレーションデマッパーブロック11030は、シンボルドメインの入力信号をビットドメインのデータにデマッピングすることができる。また、コンステレーションデマッパーブロック11030は、ハードデシジョン(hard decision)を行い、決定されたビットデータを出力することもできる。また、コンステレーションデマッパーブロック11030は、ソフトデシジョン(soft decision)値あるいは確率的な値に該当する各ビットのLLR(log−likelihood ratio)を出力することができる。もし、放送信号送信装置が追加的なダイバーシティ利得を得るためにローテーションコンステレーションを適用した場合、コンステレーションデマッパーブロック11030は、ローテーションコンステレーションに相応する2次元LLRデマッピング(2−Dimensional LLR demapping)を行うことができる。このとき、コンステレーションデマッパーブロック11030は、LLRを計算するとき、放送信号送信装置でI又はQ成分に対して行われたディレイ値を補償できるように計算を行うことができる。
【0164】
セルトゥビットマックスブロック11040は、
図5で説明したビットトゥセルデマックスブロック5030の逆過程を行うことができる。すなわち、セルトゥビットマックスブロック11040は、ビットトゥセルデマックスブロック5030でマッピングされたビットデータを元のビットストリームの形態に復元することができる。
【0165】
ビットデインターリーバブロック11050は、
図5で説明したビットインターリーバブロック5020の逆過程を行うことができる。すなわち、ビットデインターリーバブロック11050は、セルトゥビットマックスブロック11040から出力されたビットストリームを元の順にデインターリービングすることができる。
【0166】
FECデコーダブロック11060は、
図5で説明したFECエンコーダブロック5010の逆過程を行うことができる。すなわち、FECデコーダブロック11060は、LDPCデコーディングとBCHデコーディングを行うことで、伝送チャネル上で発生したエラーを訂正することができる。
【0167】
第2ブロック11100は、入力されたデータパイプをMISO処理するためのブロックであって、
図11に示したように、第1ブロック11000と同様に、タイムデインターリーバブロック、セルデインターリーバブロック、コンステレーションデマッパーブロック、セルトゥビットマックスブロック、ビットデインターリーバブロック及びFECデコーダブロックを含むことができるが、MISOデコーディングブロック11110をさらに含むという点で異なる。第2ブロック11100は、第1ブロック11000と同様に、タイムデインターリーバから出力まで同一の役割の過程を行うので、同一のブロックについての説明は省略する。
【0168】
MISOデコーディングブロック11110は、
図5で説明したMISOプロセシングブロック5110の逆過程を行うことができる。本発明の一実施例に係る放送送受信システムがSTBCを使用したシステムである場合、MISOデコーディングブロック11110はアラモウチデコーディング(Alamouti decoding)を行うことができる。
【0169】
第3ブロック11200は、入力されたデータパイプをMIMO処理するためのブロックであって、
図11に示したように、第2ブロック11100と同様に、タイムデインターリーバブロック、セルデインターリーバブロック、コンステレーションデマッパーブロック、セルトゥビットマックスブロック、ビットデインターリーバブロック及びFECデコーダブロックを含むことができるが、MIMOデコーディングブロック11210を含むという点でデータ処理過程が異なる。第3ブロック11200に含まれたタイムデインターリーバ、セルデインターリーバ、コンステレーションデマッパー、セルトゥビットマックス、ビットデインターリーバブロックの動作は、第1及び第2ブロック11000,11100に含まれた当該ブロックの動作と機能は異なり得るが、基本的な役割は同一である。
【0170】
MIMOデコーディングブロック11210は、m個の受信アンテナの入力信号に対して、セルデインターリーバの出力データの入力を受け、
図5で説明したMIMOプロセシングブロック5220の逆過程としてMIMOデコーディングを行うことができる。MIMOデコーディングブロック11210は、最適の復号化性能を得るためにMLデコーディング(Maximum likelihood decoding)を行ったり、複雑度を減少させたスフィアーデコーディング(Sphere decoding)を行うことができる。または、MIMOデコーディングブロック11210は、MMSEディテクションを行ったり、反復デコーディング(iterative decoding)を共に結合して行うことによって、向上したデコーディング性能を確保することができる。
【0171】
第4ブロック11300は、PLS−プレ/ポスト情報を処理するためのブロックであって、SISO又はMISOデコーディングを行うことができる。第4ブロック11300は、
図5で説明した第4ブロック5300の逆過程を行うことができる。
【0172】
第4ブロック11300に含まれたタイムデインターリーバ、セルデインターリーバ、コンステレーションデマッパー、セルトゥビットマックス、ビットデインターリーバブロックの基本的な動作は、第1〜第3ブロック11000,11100,11200に含まれた当該ブロックの動作と機能は異なり得るが、基本的な役割は同一である。
【0173】
第4ブロック11300に含まれたFECデコーダ(Shortened/Punctured FEC decoder)11310は、
図5で説明したFECエンコーダブロック5310の逆過程を行うことができる。すなわち、FECデコーダ11310は、PLSデータの長さに応じてショートニング/パンクチャリング(shortening/puncturing)されて受信されたデータに対してデショートニング/デパンクチャリング(de−shortening/de−puncturing)を行った後、FECデコーディングを行うことができる。この場合、データパイプに使用されたFECデコーダを同一にPLSデータにも使用できるので、PLSデータのみのための別途のFECデコーダハードウェアを必要としないので、システムの設計が容易であり、効率的なコーディングが可能であるという利点がある。
【0174】
上述したブロックは、設計者の意図に応じて省略されたり、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【0175】
図11に示したように、本発明の一実施例に係るデマッピングアンドデコーディングモジュールは、各経路別に処理されたデータパイプ及びPLS情報をアウトプットプロセッサに出力することができる。
【0176】
図12及び
図13は、本発明の一実施例に係るアウトプットプロセッサを示す図である。
【0177】
図12は、本発明の一実施例に係るアウトプットプロセッサを示す図である。
図12に示されたアウトプットプロセッサは、
図8で説明したアウトプットプロセッサの一実施例に該当する。
図12に示されたアウトプットプロセッサは、デマッピングアンドデコーディングモジュールから出力されたシングルデータパイプを受信してシングルアウトプットストリームを出力するためのもので、
図2で説明したインプットフォーマッティングモジュールの逆動作を行うことができる。
【0178】
図12に示されたアウトプットプロセッサは、BBデスクランブラ(descrambler)ブロック12000、パディング除去(Padding removal)ブロック12100、CRC−8デコーダ(CRC−8decoder)ブロック12200及びBBフレームプロセッサ(BB frame processor)ブロック12300を含むことができる。
【0179】
BBデスクランブラブロック12000は、入力されたビットストリームに対して、放送信号送信装置で使用したものと同一のPRBSを発生させ、ビットストリームとXOR演算をしてデスクランブルを行うことができる。
【0180】
パディング除去ブロック12100は、放送信号送信装置で必要に応じて挿入されたパディングビットを除去することができる。
【0181】
CRC−8デコーダブロック12200は、パディング除去ブロック12100から入力されたビットストリームに対してCRCデコーディングを行ってブロックエラーを確認することができる。
【0182】
BBフレームプロセッサブロック12300は、BBフレームヘッダーを介して伝送された情報をデコーディングし、デコーディングされた情報を用いてMPEG−TS、IPストリーム(v4 or v6)またはGSを復元することができる。
【0183】
上述したブロックは、設計者の意図に応じて省略されたり、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【0184】
図13は、本発明の他の実施例に係るアウトプットプロセッサを示す図である。
図13に示されたアウトプットプロセッサは、
図8で説明したアウトプットプロセッサの一実施例に該当する。また、
図13に示されたアウトプットプロセッサは、デマッピングアンドデコーディングモジュールから出力されたマルチプルデータパイプを受信する。マルチプルデータパイプに対するデコーディングは、複数のデータパイプに共通に適用され得るコモンデータ及びこれと関連するデータパイプをマージングしてデコーディングする過程、または、放送信号受信装置が多数のサービスあるいはサービスコンポーネント(階層映像サービス(scalable video service)を含む)を同時にデコーディングする過程を含むことができる。
【0185】
図13に示されたアウトプットプロセッサは、
図12で説明したアウトプットプロセッサの場合と同様に、BBデスクランブラブロック、パディング除去ブロック、CRC−8デコーダブロック及びBBフレームプロセッサブロックを含むことができる。各ブロックの動作は、
図12で説明したブロックの動作と異なり得るが、基本的な役割は同一である。
【0186】
図13に示されたアウトプットプロセッサに含まれたデジッタバッファ(De−jitter buffer)ブロック13000は、マルチプルデータパイプ間の同期化のために放送信号送信装置で任意に挿入されたディレイを、復元されたTTO(time to output)パラメータによって補償することができる。
【0187】
ヌルパケット挿入(null packet insertion)ブロック13100は、復元されたDNP(deleted null packet)情報を参考にしてストリームから除去されたヌルパケットを復元することができ、コモンデータを出力することができる。
【0188】
TSクロック再生成(TS clock regeneration)ブロック13200は、ISCR(input stream time reference)情報を基準として出力パケットの時間同期を復元することができる。
【0189】
TS再結合(TS recombining)ブロック13300は、ヌルパケット挿入ブロック13100から出力されたコモンデータ及びこれと関連するデータパイプを再結合(recombining)し、元のMPEG−TS、IPストリーム(v4 or v6)あるいはGSに復元することができる。TTO、DNP、ISCR情報は、BBフレームヘッダーを介して獲得することができる。
【0190】
イン−バンドシグナリングデコーダ(in−band signaling decoder)ブロック13400は、データパイプの各FECフレーム内のパディングビットフィールド(padding bit field)を介して伝送されるイン−バンドフィジカルレイヤシグナリング情報を復元して出力することができる。
【0191】
図13に示されたアウトプットプロセッサは、PLS−プレ経路とPLS−ポスト経路によって入力されるPLS−プレ情報及びPLS−ポスト情報をそれぞれBBデスクランブルし、デスクランブルされたデータに対してデコーディングを行って元のPLSデータを復元することができる。復元されたPLSデータは、放送信号受信装置内のシステムコントローラー(system controller)に伝達され、システムコントローラーは、放送信号受信装置のシンクロナイゼーションアンドデモジュレーションモジュール、フレームパーシングモジュール、デマッピングアンドデコーディングモジュール及びアウトプットプロセッサモジュールに必要なパラメータを供給することができる。
【0192】
上述したブロックは、設計者の意図に応じて省略されたり、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【0193】
図14は、本発明の他の実施例に係るコーディングアンドモジュレーションモジュールを示す図である。
【0194】
図14に示されたコーディングアンドモジュレーションモジュールは、
図1及び
図5で説明したコーディングアンドモジュレーションモジュールの他の実施例に該当する。
【0195】
図14に示されたコーディングアンドモジュレーションモジュールは、
図5で説明したように、各データパイプを介して伝送するサービスやサービスコンポーネント別にQoSを調節するために、モジュールは、SISO方式のための第1ブロック14000、MISO方式のための第2ブロック14100、MIMO方式のための第3ブロック14200及びPLS−プレ/ポスト情報を処理するための第4ブロック14300を含むことができる。また、本発明の一実施例に係るコーディングアンドモジュレーションモジュールは、上述したように、設計者の意図に応じて、各データパイプを同一又は異ならせて処理するためのブロックを含むことができる。
図14に示された第1ブロック〜第4ブロック14000〜14300は、
図5で説明した第1ブロック〜第4ブロック5000〜5300とほぼ同一のブロックを含んでいる。
【0196】
しかし、第1ブロック〜第3ブロック14000〜14200に含まれたコンステレーションマッパーブロック14010の機能が、
図5の第1ブロック〜第3ブロック5000〜5200に含まれたコンステレーションマッパーブロック5040の機能と異なるという点、第1ブロック〜第4ブロック14000〜14300のセルインターリーバとタイムインターリーバとの間にローテーション及びI/Qインターリーバ(rotation & I/Q interleaver)ブロック14020が含まれているという点、及びMIMO方式のための第3ブロック14200の構成が、
図5に示されたMIMO方式のための第3ブロック5200の構成と異なるという点で相違する。以下では、
図14に示された第1ブロック〜第4ブロック14000〜14300と
図5で説明した第1ブロック〜第4ブロック5000〜5300との相違点を中心に説明する。
【0197】
図14に示されたコンステレーションマッパーブロック14010は、入力されたビットワードをコンプレックスシンボルにマッピングすることができる。ただし、
図5に示されたコンステレーションマッパーブロック5040とは異なり、コンステレーションローテーションを行わなくてもよい。
図14に示されたコンステレーションマッパーブロック14010は、上述したように、第1ブロック〜第3ブロック14000,14100,14200に共通に適用され得る。
【0198】
ローテーション及びI/Qインターリーバブロック14020は、セルインターリーバから出力されたセルインターリービングされたデータの各コンプレックスシンボルのイン−フェーズとQ−フェーズコンポーネントを独立にインターリービングしてシンボル単位で出力することができる。ローテーション及びI/Qインターリーバブロック14020の入力データ及び出力シンボルの数は2つ以上であり、これは、設計者の意図に応じて変更可能である。また、ローテーション及びI/Qインターリーバブロック14020は、イン−フェーズ成分に対してはインターリービングを行わなくてもよい。
【0199】
ローテーション及びI/Qインターリーバブロック14020は、上述したように、第1ブロック〜第4ブロック14000〜14300に共通に適用され得る。この場合、ローテーション及びI/Qインターリーバブロック14020がPLS−プレ/ポスト情報を処理するための第4ブロック14300に適用されるか否かは、上述したプリアンブルを介してシグナリングすることができる。
【0200】
MIMO方式のための第3ブロック14200は、
図14に示したように、Q−ブロックインターリーバ(Q−block interleaver)ブロック14210及びコンプレックスシンボル生成(complex symbol generator)ブロック14220を含むことができる。
【0201】
Q−ブロックインターリーバブロック14210は、FECエンコーダから入力されたFECエンコーディングが行われたFECブロックのパリティパートに対してパーミュテーション(permutation)を行うことができる。これを通じて、LDPC Hマトリックスのパリティパートを情報パート(information part)と同一にサイクリック構造(cyclic structure)にすることができる。Q−ブロックインターリーバブロック14210は、LDPC HマトリックスのQサイズを有する出力ビットブロックの順序をパーミュテーションした後、行−列ブロックインターリービング(row−column block interleaving)を行って最終ビットストリームを生成することができる。
【0202】
コンプレックスシンボル生成ブロック14220は、Q−ブロックインターリーバブロック14210から出力されたビットストリームの入力を受け、コンプレックスシンボルにマッピングして出力することができる。この場合、コンプレックスシンボル生成ブロック14220は、少なくとも2つの経路を介してシンボルを出力することができる。これは、設計者の意図に応じて変更可能である。
【0203】
上述したブロックは、設計者の意図に応じて省略されたり、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【0204】
図14に示したように、本発明の他の実施例に係るコーディングアンドモジュレーションモジュールは、各経路別に処理されたデータパイプ、PLS−プレ情報、PLS−ポスト情報をフレームストラクチャモジュールに出力することができる。
【0205】
図15は、本発明の他の実施例に係るデマッピングアンドデコーディングモジュールを示す図である。
【0206】
図15に示されたデマッピングアンドデコーディングモジュールは、
図11で説明したデマッピングアンドデコーディングモジュールの他の実施例に該当する。また、
図15に示されたデマッピングアンドデコーディングモジュールは、
図14で説明したコーディングアンドモジュレーションモジュールの逆動作を行うことができる。
【0207】
図15に示したように、本発明の他の実施例に係るデマッピングアンドデコーディングモジュールは、SISO方式のための第1ブロック15000、MISO方式のための第2ブロック15100、MIMO方式のための第3ブロック15200及びPLS−プレ/ポスト情報を処理するための第4ブロック15300を含むことができる。また、本発明の一実施例に係るデマッピングアンドデコーディングモジュールは、上述したように、設計者の意図に応じて、各データパイプを同一又は異ならせて処理するためのブロックを含むことができる。
図15に示された第1ブロック〜第4ブロック15000〜15300は、
図11で説明した第1ブロック〜第4ブロック11000〜11300とほぼ同一のブロックを含んでいる。
【0208】
しかし、第1ブロック〜第4ブロック15000〜15300のタイムデインターリーバとセルデインターリーバとの間にI/Qデインターリーバ及びデローテーション(I/Q deinterleaver & derotation)ブロック15010が含まれているという点、第1ブロック〜第3ブロック15000〜15200に含まれたコンステレーションデマッパーブロック15020の機能が、
図11の第1ブロック〜第3ブロック11000〜11200に含まれたコンステレーションデマッパーブロック11030の機能と異なるという点、及びMIMO方式のための第3ブロック15200の構成が、
図11に示されたMIMO方式のための第3ブロック11200の構成と異なるという点で相違する。以下では、
図15に示された第1ブロック〜第4ブロック15000〜15300と、
図11で説明した第1ブロック〜第4ブロック11000〜11300との相違点を中心に説明する。
【0209】
I/Qデインターリーバ及びデローテーションブロック15010は、
図14で説明したローテーション及びI/Qインターリーバブロック14020の逆過程を行うことができる。すなわち、I/Qデインターリーバ及びデローテーションブロック15010は、放送信号送信装置でI/Qインターリービングされて伝送されたI及びQコンポーネントに対してそれぞれデインターリービングを行うことができ、復元されたI/Qコンポーネントを有するコンプレックスシンボルを再びデローテーションして出力することができる。
【0210】
I/Qデインターリーバ及びデローテーションブロック15010は、上述したように、第1ブロック〜第4ブロック15000〜15300に共通に適用され得る。この場合、I/Qデインターリーバ及びデローテーションブロック15010がPLS−プレ/ポスト情報を処理するための第4ブロック15300に適用されるか否かは、上述したプリアンブルを介してシグナリングすることができる。
【0211】
コンステレーションデマッパーブロック15020は、
図14で説明したコンステレーションマッパーブロック14010の逆過程を行うことができる。すなわち、コンステレーションデマッパーブロック15020は、デローテーションを行わずに、セルデインターリービングされたデータに対してデマッピングを行うことができる。
【0212】
MIMO方式のための第3ブロック15200は、
図15に示したように、コンプレックスシンボルパーシング(complex symbol parsing)ブロック15210及びQ−ブロックデインターリーバ(Q−block deinterleaver)ブロック15220を含むことができる。
【0213】
コンプレックスシンボルパーシングブロック15210は、
図14で説明したコンプレックスシンボル生成ブロック14220の逆過程を行うことができる。すなわち、コンプレックスシンボルパーシングブロック15210は、コンプレックスデータシンボルをパーシングし、ビットデータにデマッピングして出力することができる。この場合、コンプレックスシンボルパーシングブロック15210は、少なくとも2つの経路を介してコンプレックスデータシンボルの入力を受けることができる。
【0214】
Q−ブロックデインターリーバブロック15220は、
図14で説明したQ−ブロックインターリーバブロック14210の逆過程を行うことができる。すなわち、Q−ブロックデインターリーバブロック15220は、行−列デインターリービング(row−column deinterleaving)によってQサイズのブロックを復元した後、パーミュテーション(permutation)された各ブロックの順序を元の順序通りに復元した後、パリティデインターリービングを通じてパリティビットの位置を元通りに復元して出力することができる。
【0215】
上述したブロックは、設計者の意図に応じて省略されたり、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【0216】
図15に示したように、本発明の他の実施例に係るデマッピングアンドデコーディングモジュールは、各経路別に処理されたデータパイプ及びPLS情報をアウトプットプロセッサに出力することができる。
【0217】
上述したように、本発明の一実施例に係る放送信号送信装置及び方法は、同一のRFチャネル内で互いに異なる放送送受信システムの信号をマルチプレクシングして送信することができ、本発明の一実施例に係る放送信号受信装置及び方法は、それに対応して信号を処理することができる。したがって、フレキシブル(flexible)な放送送受信システムを提供することができる。
【0218】
図16は、本発明の他の実施例に係るウェーブフォームジェネレーションモジュール及びシンクロナイゼーションアンドデモジュレーションモジュールを示した図である。
【0219】
図16(a)は、他の実施例に係るウェーブフォームジェネレーションモジュールを示す。他の実施例に係るウェーブフォームジェネレーションモジュールは、前述したウェーブフォームジェネレーションモジュールに対応してもよい。他の実施例に係るウェーブフォームジェネレーションモジュールは、新たなレファレンスシグナル挿入&PAPRリダクション(reference signal insertion & PAPR reduction)ブロックを含むことができる。新たなレファレンスシグナル挿入&PAPRリダクションブロックは、前述したレファレンスシグナル挿入&PAPRリダクションブロックに対応してもよい。
【0220】
本発明は、毎シグナルブロック(signal block)ごとに定められた位置に挿入されるCP(continuous pilot)パターンの生成方法を提供する。また、本発明は、少ないメモリ(ROM)を用いてCPを運営する方法を提供する。本発明に係る新たなレファレンスシグナル挿入&PAPRリダクションブロックは、本発明が提供するCPパターンの生成及び運営方法によって動作することができる。
【0221】
図16(b)は、他の実施例に係るシンクロナイゼーションアンドデモジュレーションモジュールである。他の実施例に係るシンクロナイゼーションアンドデモジュレーションモジュールは、前述したシンクロナイゼーションアンドデモジュレーションモジュールに対応してもよい。他の実施例に係るシンクロナイゼーションアンドデモジュレーションモジュールは、新たなレファレンスシグナルディテクター(Reference signal detector)を含むことができる。新たなレファレンスシグナルディテクターは、前述したレファレンスシグナルディテクターに対応してもよい。
【0222】
本発明に係る新たなレファレンスシグナルディテクターは、本発明が提供するCPの生成及び運営方法によるCPを用いて、受信部の動作を行うことができる。CPは、受信部の同期化に用いることができる。新たなレファレンスシグナルディテクターは、受信されたレファレンスシグナルを検出し、受信機が同期化を行ったり、チャネル推定を行ったりするのに助けとなり得る。ここで、同期化は、コースオートフリークエンシーコントロール(coarse auto frequency control(AFC))、ファインAFC(fine AFC)及び/又はCPE(common phase error correction)を通じて行うことができる。
【0223】
送信機において、OFDMシンボルの様々なセルはレファレンス情報(reference information)を通じて変調されてもよい。このとき、レファレンス情報は、パイロット(pilot)と呼ぶことができる。パイロットには、SP(scattered pilot)、CP(continual pilot)、エッジパイロット(edge pilot)、FSS(Frame signaling symbol)パイロット、FES(Frame edge symbol)パイロットなどがあり得る。それぞれのパイロットは、パイロットタイプやパターンに応じて、特定のブーステッドパワーレベル(boosted power level)で伝送されてもよい。
【0224】
CPは、前述したパイロットのうちの1つであってもよい。CPは、少ない量でOFDMシンボル内にランダムに分布して運営されてもよい。この場合、CPの位置情報をメモリに格納するインデックステーブル(index table)方法が効率的であり得る。ここで、インデックステーブルは、レファレンスインデックステーブル、CPセット(CP set)、CPグループ(CP group)などと呼ぶことができる。CPセットは、FFTサイズ及びSPパターンに応じて決定されてもよい。
【0225】
CPは各フレームに挿入されてもよい。具体的には、CPは、各フレームのシンボルに挿入することができる。CPは、CPパターンを持って挿入され、挿入過程はインデックステーブルに従って行うことができる。しかし、SPパターンが多様化し、NOC(number of active carrier)モードが増加するに伴い、インデックステーブルの大きさが増加するという問題があり得る。
【0226】
本発明は、このような問題点を解決するために、相対的に少ないメモリを用いてCPを運営する方法を提供する。本発明は、パターン反転(pattern reversal)方法及びポジションマルチプレクシング(position multiplexing)方法を提供する。この方法による場合、受信機に要求されるメモリストレージ量を減少させることができる。
【0227】
CPパターンのデザインコンセプトは、次の通りである。まず、各OFDMシンボル内のNOA(number of active data carrier)を一定に維持する。このとき、一定に維持されたNOAは、与えられたNOC(またはFFTモード)及びSPパターンに従うものであってもよい。
【0228】
CPパターンをNOCとSPパターンに基づいて変更させながら、次の2つの条件を確認することができる。2つの条件は、シグナリング情報(signaling information)を減少させること、及びタイムインターリーバとキャリアマッピング(carrier mapping)とのインタラクション(interaction)を単純化させることであり得る。
【0229】
その後、SP−ベアリングキャリア(SP−bearing carrier)とノンSP−ベアリングキャリア(non SP−bearing carrier)に位置するCPが公平に(fairly)選択され得る。この選択過程は、周波数セレクティブチャネル(frequency selective channel)のために実行されてもよい。この選択過程は、CPが、スペクトルにわたってほぼ均等な分布(roughly even distribution)を有してランダムに分布するように行うことができる。CPの位置は、NOCの増加に伴って共に増加することができる。これは、CPの全オーバーヘッド(overhead)を保存するためであり得る。
【0230】
パターン反転方法について簡略に説明する。NOC又はSPパターンにおいて使用できるCPパターンは、インデックステーブルに基づいて生成することができる。最も小さい値を有するNOCを基準として、CPの位置値をインデックステーブル化することができる。このインデックステーブルをレファレンスインデックステーブルと呼ぶことができる。このとき、CPの位置値はランダムに位置してもよい。さらに大きい値を有するNOCに対しては、インデックステーブルの分布パターンを反転させることによってインデックステーブルを拡張することができる。この拡張は、従来技術による単純な繰り返しによるものではなくてもよい。実施例に応じて、インデックステーブルの分布パターンを反転させる前に、サイクリックシフト(cyclic shifting)が行われてもよい。パターン反転方法によると、少ないメモリでもCPの運営が可能である。パターン反転方法は、NOC、SPモードに適用することができる。また、パターン反転方法によると、スペクトル上のCPの位置を均等且つランダムに分布させることができる。パターン反転方法についての詳細は後述する。
【0231】
ポジションマルチプレクシング方法について簡略に説明する。パターン反転方法と同様に、NOC又はSPパターンにおいて使用できるCPパターンは、インデックステーブルに基づいて生成することができる。まず、CPをランダムに位置させる位置値をインデックステーブル化することができる。このインデックステーブルをレファレンスインデックステーブルと呼ぶことができる。インデックステーブルは、全てのNOCモードに利用/適用可能なように十分に大きく設計することができる。その後、任意のNOCに対して、CPの位置がスペクトル上で均等且つランダムに分布するように、インデックステーブルが様々な方法でマルチプレクシングされてもよい。ポジションマルチプレクシング方法についての詳細は後述する。
【0232】
図17は、本発明の一実施例に係るSPが含まれているCP(CP bearing SP)及びSPが含まれていないCP(CP not bearing SP)の定義を示した図である。
【0233】
前述したパターン反転方法及びポジションマルチプレクシング方法に対する技術に先立ち、ランダムCPポジション発生器(random CP position generator)について説明する。パターン反転方法及びポジションマルチプレクシング方法の場合、ランダムCPポジション発生器が必要になり得る。
【0234】
ランダムCPポジション発生器において、いくつかの仮定(assumption)が必要になり得る。まず、CP位置は、与えられたNOCにおいて、PN発生器によってランダムに選択されると仮定することができる。すなわち、CP位置は、PRBS発生器を用いてランダムに発生してレファレンスインデックステーブルに与えられると仮定することができる。各OFDMシンボルでのNOAは一定に維持されると仮定することができる。これは、SPが含まれているCP(CP bearing SP)及びSPが含まれていないCP(CP not bearing SP)を適宜選択することによって達成することができる。
【0235】
図17において、彩色した部分のないCPは、SPが含まれていないCPを図式化したものであり、彩色した部分を有するCPは、SPが含まれているCPを図式化したものである。
【0236】
図18は、本発明の一実施例に係るレファレンスインデックステーブルを示した図である。
【0237】
図18に示されたレファレンスインデックステーブルは、前述した仮定を用いて生成されたレファレンスインデックステーブルの例示であり得る。レファレンスインデックステーブルは8K FFTモード(NOC:6817)、SPモード(Dx:2,Dy:4)を考慮した。
図18(a)に示したインデックステーブルは、
図18(b)に示したグラフで表現することができる。
【0238】
図19は、ポジションマルチプレクシング方法を用いたCPパターン生成方法#1において、レファレンスインデックステーブルを構成する概念を示した図である。
【0239】
ポジションマルチプレクシング方法を用いたCPパターン生成方法#1を説明する。
【0240】
レファレンスインデックステーブルを構成する場合、インデックステーブルは一定の大きさのサブインデックステーブル(sub index table)に分けることができる。各サブインデックステーブルに対して、互いに異なるPN発生器(または互いに異なるシード(seed))が使用されてCP位置が生成され得る。
図19は、8、16、32K FFTモードを考慮した場合において、レファレンスインデックステーブルを示したものである。すなわち、8K FFTモードの場合、1つのサブインデックステーブルがPN1によって生成され得る。16K FFTモードの場合、2つのサブインデックステーブルがそれぞれPN1、PN2によって生成され得る。生成されたCP位置は、前述した仮定に基づいて生成されたものであり得る。
【0241】
例えば、16K FFTモードをサポートするときには、PN1とPN2発生器を通じて得られるCP位置情報を順次配列することによって全体的なCP位置を分布させることができる。また、32K FFTモードをサポートするときには、PN3とPN4発生器を通じて得られるCP位置情報を追加的に配列することによって全体的なCP位置を分布させることができる。
【0242】
これによって、CPをスペクトル上で均等且つランダムに分布させることができるようになる。また、CP位置間にコリレーション特性(correlation property)を提供することができる。
【0243】
図20は、ポジションマルチプレクシング方法を用いたCPパターン生成方法#1において、レファレンスインデックステーブルの生成方法の一実施例を示した図である。
【0244】
本実施例において、Dx=3、Dy=4を有するSPパターンを考慮してCP位置情報を発生させることができる。また、本実施例は、8K/16K/32K FFTモード(NOC:1817/13633/27265)で実行することができる。
【0245】
CP位置値は、8K FFTモードを基本としてサブインデックステーブルに格納されてもよい。16K FFTモード以上のFFTモードをサポートする場合、サブインデックステーブルが、基本的に格納されたサブインデックステーブルに追加されてもよい。追加されるサブインデックステーブルの値は、基本的に格納されたサブインデックステーブルの値に所定の値を加算したり、基本的なサブインデックステーブルをシフトすることによって得られる。
【0246】
サブインデックステーブルPN1、PN2、PN3の最後に与えられるCP位置値は、当該サブインデックステーブルが拡張されるときに必要な値を意味し得る。すなわち、最後に与えられるCP位置値は、マルチプレクシングのための値であり得る。最後に与えられるCP位置値は、同図に楕円で示されている。
【0247】
最後に与えられるCP位置値vは、次のように示すことができる。
【0249】
vは、D
x・D
yの整数倍(i)で表現され得る。8K FFTモードが適用される場合、サブインデックステーブルPN1の最後の位置値は適用されなくてもよい。16K FFTモードが適用される場合、サブインデックステーブルPN1の最後の位置値は適用される一方、サブインデックステーブルPN2の最後の位置値は適用されなくてもよい。同様に、32K FFTモードが適用される場合、サブインデックステーブルPN1、PN2、PN3の最後の位置値が全て適用され得る。
【0250】
ポジションマルチプレクシング方法を用いたCPパターン生成方法#1において、前述したマルチプレクシングルールは、次の数式のように表現できる。これは、与えられたレファレンスインデックステーブルから、各FFTモードに使用されるCP位置を発生させるための数式であり得る。
【0252】
数式2は、与えられたレファレンスインデックステーブルに基づいて、各FFTモードに使用されるCP位置値を生成するための数式であり得る。ここで、CP_8/16/32Kは、それぞれ8K、16K、32K FFTモードにおけるCPパターンを意味する。PN_1/2/3/4は、それぞれのサブインデックステーブルの名である。S
PN_1/2/3/4は、それぞれPN1、PN2、PN3、PN4サブインデックステーブルのサイズを意味する。α
1/2/3は、それぞれ、追加されたCP位置を均等に分布させるためのシフト値(shifting value)を意味する。
【0253】
CP_8K(k)及びCP_16K(k)において、k値は、S
PN1−1、S
PN12−1までに限定されている。ここで、−1が付く理由は、前述したように、最後に与えられるCP位置値vは除外されるためである。
【0254】
図21は、ポジションマルチプレクシング方法を用いたCPパターン生成方法#2において、レファレンスインデックステーブルを構成する概念の一実施例を示した図である。
【0255】
ポジションマルチプレクシング方法を用いたCPパターン生成方法#2を説明する。
【0256】
ポジションマルチプレクシング方法を用いたCPパターン生成方法#2は、FFTモードによるCPパターンをサポートする方式で行うことができる。CPパターン生成方法#2は、PN1、PN2、PN3、PN4などをマルチプレクシングして各FFTモードに合うCPをサポートする方式で行うことができる。ここで、PN1〜PN4は、サブインデックステーブルであって、互いに異なるPN生成器によって生成されたCP位置で構成され得る。PN1〜PN4は、CP位置値がランダム且つ均等に分布したシーケンス(sequence)であると仮定することができる。レファレンスインデックステーブルの生成は、前述したポジションマルチプレクシング方法を用いたCPパターン生成方法#1とほぼ同一であるが、具体的なマルチプレクシング方式は異なり得る。
【0257】
1つのパイロットデンシティブロック(pilot density block)は、N
blkで表現することができる。同一の帯域幅内で、FFTモードに応じて、割り当てられたN
blkの数が異なり得る。すなわち、8K FFTモードの場合、1個、16K FFTモードの場合、2個、32K FFTモードの場合、4個のN
blkが割り当てられていてもよい。各FFTモードに応じて、割り当てられた領域にPN1〜PN4がマルチプレクシングされて、CPパターンが生成され得る。
【0258】
各PN1〜PN4は、ランダム且つ均等なCP分布を有するように生成され得る。したがって、任意の特定のチャネルによる影響を緩和することができる。特にPN1の場合、該当するCP位置値が8K、16K、32Kのフィジカルスペクトル(physical spectrum)において同一のポジションに位置するように設計することができる。この場合、簡単なPN1を用いて、同期のための受信アルゴリズムを具現することができる。
【0259】
また、PN1〜PN4は、優れたクロスコリレーション(cross correlation)特性及びオートコリレーション(auto correlation)特性を有するように設計されていてもよい。
【0260】
16K FFTモードにおいてCP位置が追加的に決定されるPN2の場合、8K FFTモードにおいて定められたPN1の位置に対して、優れたオートコリレーション特性及び均等分布特性を有するようにCP位置が決定され得る。同様に、32K FFTモードにおいてCP位置が追加的に決定されるPN3、PN4の場合、16K FFTモードにおいて定められたPN1、PN2の位置に基づいてオートコリレーション特性及び均等分布特性が最適化されるようにCP位置が決定され得る。
【0261】
スペクトルの両エッジ(edge)の一定の部分は、CPが配置されなくてもよい。したがって、ICFO(integral frequency offset)が発生したとき、CPの一部分が消失することを緩和させることができる。
【0262】
図22は、ポジションマルチプレクシング方法を用いたCPパターン生成方法#2において、レファレンスインデックステーブルの生成方法を示した図である。
【0263】
8K FFTモードの場合にPN1、16K FFTモードの場合にPN1及びPN2、32K FFTモードの場合にPN1、PN2、PN3、PN4が生成され得る。この生成過程は、定められたマルチプレクシングルールによって行われてもよい。
【0264】
図22は、8K FFTモードを基準としたとき、1つのパイロットデンシティブロックN
blkで表現できる領域に、16K FFTモードの場合に2個、32K FFTモードの場合に4個のパイロットデンシティブロックN
blkが含まれ得ることが示されている。各FFTモードに応じて生成されたPNがマルチプレクシングされて、CPパターンが生成され得る。
【0265】
8K FFTモードの場合、PN1をそのまま用いてCPパターンを生成することができる。すなわち、PN1が、8K FFTモードにおけるCPパターンであり得る。
【0266】
16K FFTモードの場合、1番目のパイロットデンシティブロック(1
st N
blk)にPN1が、2番目のパイロットデンシティブロック(2
nd N
blk)にPN2が配置されて、CPパターンが生成され得る。
【0267】
32K FFTモードの場合、1番目のパイロットデンシティブロック(1
st N
blk)にPN1が、2番目のパイロットデンシティブロック(2
nd N
blk)にPN2が、3番目のパイロットデンシティブロック(3
rd N
blk)にPN3が、4番目のパイロットデンシティブロック(4
th N
blk)にPN4が配置されて、CPパターンが生成され得る。本実施例では、PN1〜PN4が順次配置されているが、PN2が3番目のパイロットデンシティブロック(3
rd N
blk)に配置されてもよい。これは、16K FFTモードと比較したとき、スペクトルの類似の位置にCPが挿入されるようにするためである。
【0268】
ポジションマルチプレクシング方法を用いたCPパターン生成方法#2において、前述したマルチプレクシングルールは、次の数式のように表現できる。次の数式は、与えられたレファレンスインデックステーブルから、各FFTモードに使用されるCP位置を発生させるための数式であり得る。
【0270】
数式3は、与えられたレファレンスインデックステーブルに基づいて、各FFTモードに使用されるCP位置値を生成するための数式であり得る。ここで、CP_8/16/32Kは、それぞれ8K、16K、32K FFTモードにおけるCPパターンを意味し得る。PN1〜PN4は、各シーケンスであり得る。このシーケンスは、4つの疑似ランダムシーケンス(pseudo random sequences)であり得る。また、ceil(X)は、XのCEIL関数であって、Xと同一又は大きい整数のうち最小値を出力する関数であり得る。mod(X,N)は、モジュロ関数であって、XをNで割った残りを出力することができる。
【0271】
16K FFTモードと32K FFTモードのために、PN1〜PN4シーケンスは、各FFTモードに応じて定められたオフセット位置にマルチプレクシングされ得る。前記数式において、オフセットの値は、基本N
blkの定められた整数倍の値のモジュロ演算値で表現され得る。このオフセット値は、任意の異なる値を有することができる。
【0272】
図23は、ポジションマルチプレクシング方法を用いたCPパターン生成方法#3において、レファレンスインデックステーブルの生成方法の一実施例を示した図である。
【0273】
本実施例において、PN1〜PN4は、CP位置値がランダム且つ均等に分布したシーケンスであると仮定することができる。また、前述したように、PN1〜PN4は、8K、16K,32Kに対してコリレーション及び均等分布の特性を満足するように最適化されていてもよい。
【0274】
本実施例は、チャネル推定のためのSPパターンに関するものであってもよい。また、本実施例は、フリークエンシーディレクション(frequency direction)への距離Dxが8、タイムディレクション(time direction)への距離Dyが2である場合に関するものであってもよい。本実施例は、他のパターンに対しても適用可能である。
【0275】
前述したように、8K FFTモードの場合にPN1、16K FFTモードの場合にPN1及びPN2、32K FFTモードの場合にPN1、PN2、PN3、PN4が生成され得る。この生成過程は、定められたマルチプレクシングルールによって行うことができる。
【0276】
図23には、8K FFTモードを基準としたとき、1つのパイロットデンシティブロックN
blkで表現できる領域に、16K FFTモードの場合に2個、32K FFTモードの場合に4個のパイロットデンシティブロックN
blkが含まれ得ることが示されている。
【0277】
各FFTモードに応じて生成されたPNがマルチプレクシングされて、CPパターンが生成され得る。各FFTモードにおいて、CPは、SPと重なるように位置したり(SP bearing)、SPと重ならないように位置してもよい(non SP bearing)。本実施例では、SPと重なるかまたは重ならない位置にCPが位置するためのマルチプレクシングルールが適用され得る。これは、周波数領域で同一の位置にパイロットが位置するようにするためであり得る。
【0278】
SPベアリングの場合、SPのオフセットパターンに対して、CP位置がランダム且つ均等に分布するようにPN1〜PN4が位置してもよい。ここで、PN1〜PN4は、SPベアリングセット(SP bearing set)をなすシーケンスであり得る。PN1〜PN4は、FFTモード別に、マルチプレクシングルールに従って位置し得る。すなわち、16K FFTモードの場合に、PN1に追加されるPN2は、PN1が位置するSPのオフセットパターンを除いた残りの位置に位置し得る。PN1が位置するSPのオフセットパターンを除いた残りの位置にPN2が位置するように、PN2に対する位置オフセットが設定されるか、または関係式を通じて定められたパターンでPN2が配置されてもよい。同様に、32K FFTモードの場合、PN3及びPN4は、PN1及びPN2が位置するSPのオフセットパターンを除いた残りの位置に位置するように設定され得る。
【0279】
ノンSPベアリングの場合、PN1〜PN4が関係式に従って位置してもよい。ここで、PN1〜PN4は、ノンSPベアリングセット(non SP bearing set)をなすシーケンスであり得る。
【0280】
ポジションマルチプレクシング方法を用いたCPパターン生成方法#3において、前述したマルチプレクシングルールは、次の数式のように表現できる。次の数式は、与えられたレファレンスインデックステーブルから、各FFTモードに使用されるCP位置を発生させるための数式であり得る。
【0284】
前記数式は、与えられたレファレンスインデックステーブルに基づいて、各FFTモードに使用されるCP位置値を生成するための数式であり得る。ここで、CP_8/16/32Kは、それぞれ8K、16K、32K FFTモードにおけるCPパターンを意味する。CP
sp_8/16/32Kは、それぞれ8K、16K、32K FFTモードにおけるSPベアリングCPパターンを意味する。CP
nonsp_8/16/32Kは、それぞれ8K、16K、32K FFTモードにおけるノンSPベアリングCPパターンを意味する。PN1
sp、PN2
sp、PN3
sp、PN4
spは、それぞれSPベアリングパイロットのためのシーケンスを示す。このシーケンスは、4つの疑似ランダムシーケンスであり得る。このシーケンスはSPベアリングセットに含まれてもよい。PN1
nonsp,PN2
nonsp,PN3
nonsp,PN4
nonspは、それぞれノンSPベアリングパイロットのためのシーケンスを示す。このシーケンスは、4つの疑似ランダムシーケンスであり得る。このシーケンスはノンSPベアリングセットに含まれてもよい。α
16K、α
32K、α2
32K、β
16K、β
32K、β2
32Kは、CPポジションオフセットを示す。
【0285】
それぞれのSPベアリングCPパターンは、数式4に示したように、PN1
sp、PN2
sp、PN3
sp、PN4
spを用いて生成され得る。それぞれのノンSPベアリングCPパターンは、数式5に示したように、PN1
nonsp,PN2
nonsp、PN3
nonsp、PN4
nonspを用いて生成され得る。数式6に示したように、各FFTモードのCPパターンは、SPベアリングCPパターンとノンSPベアリングCPパターンからなることができる。すなわち、ノンSPベアリングCPインデックステーブルにSPベアリングCPインデックステーブルが追加されてレファレンスインデックステーブルが生成され得る。結果的に、ノンSPベアリングCPインデックステーブル及びSPベアリングCPインデックステーブルによってCP挿入が行われ得る。ここで、ノンSPベアリングCP位置値は、コモンCPセット(common CP set)と呼ぶことができる。また、SPベアリングCP位置値は、追加CPセット(additional CP set)と呼ぶことができる。
【0286】
各CPポジションオフセットは、前述したように、マルチプレクシングのために予め設定された値であり得る。各CPポジションオフセットは、FFTモードに関係なく同一の周波数に割り当てられるか、あるいはCPの特性を補正するのに用いられてもよい。
【0287】
図24は、パターン反転方法を用いたCPパターン生成方法#1において、レファレンスインデックステーブルを構成する概念を示した図である。
【0288】
パターン反転方法を用いたCPパターン生成方法#1を説明する。
【0289】
前述したように、レファレンスインデックステーブルを生成するとき、テーブルを一定の大きさのサブインデックステーブルに分けることができる。このサブインデックステーブルは、それぞれ互いに異なるPN発生器(または互いに異なるシード(seed))を用いて生成されたCP位置を含むことができる。
【0290】
パターン反転方法において、8K、16K、32K FFTモードにおいて必要な2つのサブインデックステーブルは、2つの互いに異なるPN発生器によって生成され得る。そして、32K FFTモードの場合に追加で必要な2つのサブインデックステーブルは、予め生成された2つのサブインデックステーブルを反転させて生成することができる。
【0291】
すなわち、16K FFTモードをサポートする場合、PN1とPN2によるCP位置を順次配列することによって、CP位置分布を得ることができる。しかし、32K FFTモードをサポートする場合には、PN1とPN2によるCP位置を反転させることによってCP位置分布を得ることができる。
【0292】
これによって、32K FFTモードでのCPインデックステーブルは、16K FFTモードでのCPインデックステーブルを含むことができる。また、16K FFTモードでのCPインデックステーブルは、8K FFTモードでのCPインデックステーブルを含むことができる。実施例によって、32K FFTモードでのCPインデックステーブルを格納し、これから8K、16K FFTモードでのCPインデックステーブルを選択/抽出することで、8K、16K FFTモードでのCPインデックステーブルが生成されてもよい。
【0293】
前述したパターン反転方法による場合、CPの位置が、スペクトル上で均等且つランダムに分布することができる。また、前述したポジションマルチプレクシング方法と比較したとき、必要なレファレンスインデックステーブルの大きさを減らすことができるという利点がある。また、受信機に要求されるメモリストレージ量を減少させることができる。
【0294】
図25は、パターン反転方法を用いたCPパターン生成方法#1において、レファレンスインデックステーブルの生成方法の一実施例を示した図である。
【0295】
本実施例では、Dx=3、Dy=4を有するSPパターンを考慮してCP位置情報を発生させることができる。また、本実施例は、8K/16K/32K FFTモード(NOC:1817/13633/27265)で実行されてもよい。
【0296】
CP位置値は、8K FFTモードを基本モードとしてサブインデックステーブルに格納されてもよい。16K FFTモード以上のFFTモードをサポートする場合、サブインデックステーブルが、基本的に格納されたサブインデックステーブルに追加されてもよい。追加されるサブインデックステーブルの値は、基本的に格納されたサブインデックステーブルに所定の値を加算したり、基本的なサブインデックステーブルをシフトすることによって得られる。
【0297】
32K FFTモードのインデックステーブルは、PN1、PN2のサブインデックステーブルのパターンを反転させて得たサブインデックステーブルを用いて生成され得る。
【0298】
サブインデックステーブルPN1、PN2の最後に与えられるCP位置値は、当該サブインデックステーブルが拡張されるときに必要な値を意味する。すなわち、最後に与えられるCP位置値は、マルチプレクシングのための値であり得る。最後に与えられるCP位置値は、
図20に楕円で示されている。
【0299】
サブインデックステーブルの最後に与えられるCP位置値vは、次のように示すことができる。
【0301】
vは、D
x・D
yの整数倍(i)で表現され得る。8K FFTモードが適用される場合、サブインデックステーブルPN1の最後の位置値は適用されなくてもよい。16K FFTモードが適用される場合、サブインデックステーブルPN1の最後の位置値は適用される一方、サブインデックステーブルPN2の最後の位置値は適用されなくてもよい。
【0302】
32K FFTモードのためのインデックステーブルは、16K FFTモードのためのインデックステーブル、及び16K FFTモードのためのインデックステーブルを反転させたインデックステーブルを用いて生成され得る。したがって、サブインデックステーブルPN1の最後の位置値は2回使用され、サブインデックステーブルPN2の最後の位置値は1回のみ使用され得る。
【0303】
サブインデックステーブルの拡張において、vによる拡張は、実施例によって、必要な場合もあり、必要でない場合もある。すなわち、vなしに拡張/反転する実施例もあり得る。
【0304】
パターン反転方法を用いたCPパターン生成方法#1において、前述したマルチプレクシングルールは、次の数式のように表現できる。次の数式は、与えられたレファレンスインデックステーブルから、各FFTモードに使用されるCP位置を発生させるための数式であり得る。
【0306】
数式8によって、各FFTモードでのCPパターンが生成され得る。ここで、記号は、前述したものと同一であり得る。β(ベータ)は、8K FFTモードのNOAと最も近い整数を意味する。すなわち、NOAが6817である場合、βは6816であり得る。
【0308】
図26は、パターン反転方法を用いたCPパターン生成方法#2において、レファレンスインデックステーブルを構成する概念の一実施例を示した図である。
【0309】
パターン反転方法を用いたCPパターン生成方法#2を説明する。
【0310】
前述したように、レファレンスインデックステーブルを生成するとき、テーブルを一定の大きさのサブインデックステーブルに分けることができる。このサブインデックステーブルは、それぞれ互いに異なるPN発生器(または互いに異なるシード(seed))を用いて生成されたCP位置を含むことができる。
【0311】
8K、16K、32K FFTモードにおいて必要な2つのサブインデックステーブルは、2つの互いに異なるPN発生器によって生成され得る。これは、前述したものと同一であり得る。32K FFTモードの場合、追加で必要な2つのサブインデックステーブルは、予め生成された2つのサブインデックステーブルを反転して生成することができる。しかし、パターン反転方法を用いたCPパターン生成方法#2の場合、予め生成された2つのサブインデックステーブルを単純に反転させるものではなく、パターンをサイクリックシフトさせた後、反転させることで、必要な2つのサブインデックステーブルを生成することができる。実施例によって、反転させる動作が先に行われた後、サイクリックシフトが行われてもよい。また、実施例によって、サイクリックシフトではなく、単純なシフトが行われてもよい。
【0312】
これによって、32K FFTモードでのCPインデックステーブルは、16K FFTモードでのCPインデックステーブルを含むことができる。また、16K FFTモードでのCPインデックステーブルは、8K FFTモードでのCPインデックステーブルを含むことができる。実施例によって、32K FFTモードでのCPインデックステーブルを格納し、これから8K、16K FFTモードでのCPインデックステーブルを選択/抽出することで、8K、16K FFTモードでのCPインデックステーブルが生成されてもよい。
【0313】
前述したように、16K FFTモードをサポートする場合、PN1とPN2によるCP位置値を順次配列することによって、CP位置分布を得ることができる。しかし、32K FFTモードをサポートする場合に、パターン反転方法を用いたCPパターン生成方法#2によると、PN1とPN2によるCP位置値をサイクリックシフトさせた後、反転させることによって、CP位置分布を得ることができる。
【0314】
パターン反転方法を用いたCPパターン生成方法#2による場合、CPの位置がスペクトル上で均等且つランダムに分布することができる。また、前述したポジションマルチプレクシング方法と比較したとき、必要なレファレンスインデックステーブルの大きさを減らすことができるという利点がある。また、受信機に要求されるメモリストレージ量を減少させることができる。
【0315】
パターン反転方法を用いたCPパターン生成方法#2において、前述したマルチプレクシングルールは、次の数式のように表現できる。次の数式は、与えられたレファレンスインデックステーブルから、各FFTモードに使用されるCP位置を発生させるための数式であり得る。
【0317】
数式9によって、各FFTモードでのCPパターンが生成され得る。ここで、記号は、前述したものと同一であり得る。β(ベータ)は、8K FFTモードのNOAと最も近い整数を意味する。すなわち、NOAが6817である場合、βは6816であり得る。γ
1/2は、サイクリックシフト値であり得る。
【0319】
前述したCPパターン生成方法以外にも、他の方法によってCPパターンを生成することができる。実施例によって、特定のFFTサイズのCPセット(CPパターン)は、他のFFTサイズのCPセットをベースとして有機的、従属的に生成され得る。このとき、CPセットの全部あるいは一部が生成過程のベースとなり得る。例えば、16K FFTモードでのCPセットは、32K FFTモードでのCPセットからCP位置が選別/抽出されて生成され得る。同様に、8K FFTモードでのCPセットは、32K FFTモードでのCPセットからCP位置が選別/抽出されて生成され得る。
【0320】
他の実施例によって、CPセットは、SPベアリングCP位置及び/又はノンSPベアリングCP位置を含むことができる。ノンSPベアリングCP位置は、コモンCPセット(Common CP set)と呼ぶことができる。SPベアリングCP位置は、追加CPセット(Additional CP set)と呼ぶことができる。すなわち、CPセットは、コモンCPセット及び/又は追加CPセットを含むことができる。CPセットにコモンCPセットのみを含む場合をノーマルCPモード(normal CP mode)と呼ぶことができる。CPセットにコモンCPセットと追加CPセットの両方を含む場合を拡張CPモード(extended CP mode)と呼ぶことができる。
【0321】
コモンCPセットは、FFTサイズに応じて異なる値を有することができる。実施例によって、コモンCPセットは、前述したパターン反転方法及び/又はポジションマルチプレクシング方法によって生成され得る。
【0322】
追加CPセットは、SISO又はMIMOなどの伝送方式に応じて異なり得る。さらなるロバスト性が要求される状況において(例えば、モバイル受信)、または他の理由によって、追加CP位置が、追加CPセットによってCPセットにさらに追加され得る。
【0323】
結果的に、このようなCPセット(レファレンスインデックステーブル)に基づいてCP挿入が行われ得る。
【0324】
図27は、本発明の一実施例に係る放送信号送信方法を示す。
【0325】
送信方法は、DPデータをエンコーディングするステップ、少なくとも1つの信号フレームを生成するステップ、及び/又はOFDM方式でデータを変調して放送信号を送信するステップを含む。
【0326】
DPデータをエンコーディングするステップにおいて、前述したコーディングアンドモジュレーションモジュールが、それぞれのデータ経路でDPデータをエンコーディングすることができる。DPは、PLP(physical layer pipe)と呼ぶこともできる。DPデータをエンコーディングするステップは、LDPCエンコーディングステップ、ビットインターリービングステップ、コンステレーションへのマッピングステップ、MIMOエンコーディングステップ、及び/又はタイムインターリービングステップを含むことができる。
【0327】
LDPCエンコーディングステップは、前述したLDPCエンコーディングに該当する。LDPCエンコーディングは、コードレートに応じてDPデータに対して行うことができる。
【0328】
ビットインターリービングステップは、前述したビットインターリーバによるビットインターリービングに該当する。ビットインターリービングは、LDPCエンコーディングされたDPデータに対して行うことができる。
【0329】
コンステレーションへのマッピングステップは、前述したコンステレーションマッパーによるコンステレーションマッピングに該当する。コンステレーションへのマッピングは、ビットインターリービングされたDPデータに対して行うことができる。
【0330】
MIMOエンコーディングステップは、前述したMIMOエンコーダによるMIMOエンコーディングに該当する。MIMOエンコーディングは、MIMOマトリックスを用いて行うことができる。MIMOマトリックスは、パワー不均衡の調節のためのMIMO係数を有することができる。MIMOエンコーディングは、マッピングされたDPデータに対して行うことができる。
【0331】
タイムインターリービングステップは、前述したタイムインターリーバによるタイムインターリービングに該当する。タイムインターリービングは、MIMOエンコーディングされたDPデータに対して行うことができる。
【0332】
少なくとも1つの信号フレームを生成するステップにおいて、前述したフレームストラクチャモジュールは、エンコーディングされたDPデータを配列する(または割り当てる)ことによって信号フレームを生成することができる。
【0333】
OFDM方式でデータを変調して放送信号を送信するステップにおいて、前述したウェーブフォームジェネレーションモジュールは、OFDM方式でデータを変調して放送信号を送信することができる。
【0334】
本実施例において、変調するステップは、生成された信号フレームでCPを挿入するステップを含むことができる。CPを挿入するステップは、CPセットに基づいて行うことができる。CPセットは、前述したように、CPの位置に関する情報を含むことができる。CPセットは、前述したレファレンスインデックステーブルに該当する。CPセットは、FFTサイズに基づいて定義することができる。
【0335】
本発明の他の実施例に係る放送信号送信方法において、CPセットは、コモンCPセット及び追加CPセットを含む。コモンCPセット及び追加CPセットは前述した。追加のCP位置が、SISO方式及びMIMO方式のようなエンコーディング方式に基づいて追加され得る。または、低いSNR(signal−to−noise ratio)状況で、追加のCP位置は、高いロバスト性を確保するために追加され得る。
【0336】
本発明の他の実施例に係る放送信号送信方法において、32K FFTサイズに基づいて定義されたコモンCPセットでのCPの位置に関する情報は、16K FFTサイズに基づいて定義されたコモンCPセットでのCPの位置に関する情報を含む。32K FFTモードのCPセットは16K FFTモードのCPセットを含むことができる。すなわち、32K FFTモードのCPセットは、16K FFTモードのCPセットで使用可能なCP位置を含むことができる。パターン反転方法において、32K FFTモードのCPセットは、16K FFTモードのCPセットを用いて生成することができる。したがって、32K FFTモードのCPセットは、16K FFTモードのCPセットにも含まれ得るCPの位置に関する情報を含むことができる。他の実施例において、16K FFTモードのCPセットは、32K FFTモードのCPセットから抽出することができる。したがって、32K FFTモードのCPセットは、16K FFTモードのCPセットにも含まれ得るCPの位置に関する情報を有することができる。この関係は、16K FFTモードのCPセットと8K FFTモードのCPセットとの間で設定され得る。
【0337】
本発明の他の実施例に係る放送信号送信方法において、前述したように、コモンCPセットは、ノンSP−ベアリングCPの位置に関する情報を含み、追加CPセットは、SP−ベアリングCPの位置に関する情報を含む。コモンCPセットはノンSP−ベアリングCP位置を含むことができ、追加CPセットはSP−ベアリングCP位置を含むことができる。
【0338】
本発明の他の実施例に係る放送信号送信方法において、32K FFTサイズに基づいて定義されたコモンCPセットは、第1サブセット、第2サブセット、第3サブセット、第4サブセットを含む。第3サブセットは、第1サブセットをインバート(invert)及びシフトして生成する。第4サブセットは、第2サブセットをインバート及びシフトして生成する。第1、第2、第3、第4サブセットは、パターン反転方法を用いたCPパターン生成方法#2において各サブセットに該当し得る。あるサブセットをインバート及びシフトして、他のサブセットを生成することができる。パターン反転方法を用いたCPパターン生成方法#2は、上記によく述べられている。
【0339】
前述したステップは、設計に応じて省略されたり、類似又は同一の機能を行うステップによって代替されてもよい。
【0340】
図28は、本発明の一実施例に係る放送信号受信方法を示す。
【0341】
受信方法は、放送信号を受信してOFDM方式によってデータを復調するステップ、少なくとも1つの信号フレームをパーシングするステップ、及び/又はDPデータをデコーディングするステップを含む。
【0342】
放送信号を受信してOFDM方式によってデータを復調するステップにおいて、前述したシンクロナイゼーションアンドデモジュレーションモジュールは、放送信号を受信してOFDM方式によってデータを復調する。
【0343】
少なくとも1つの信号フレームをパーシングするステップにおいて、前述したフレームパーシングモジュールは、DPデータをデマッピングすることによって信号フレームをパーシングする。
【0344】
DPデータをデコーディングするステップにおいて、前述したデマッピングアンドデコーディングモジュールはDPデータをデコーディングする。DPデータをデコーディングするステップは、タイムデインターリービングステップ、MIMOデコーディングステップ、コンステレーションからのデマッピングステップ、ビットデインターリービングステップ、及び/又はLDPCデコーディングステップを含むことができる。
【0345】
タイムデインターリービングステップにおいて、前述したタイムデインターリーバはDPデータをタイムデインターリービングすることができる。
【0346】
MIMOデコーディングステップにおいて、前述したMIMOデコーダはDPデータをMIMOデコーディングすることができる。MIMOデコーディングは、MIMO係数を含むMIMOマトリックスを用いて行うことができる。MIMO係数は、パワー不均衡を調節するのに使用することができる。
【0347】
コンステレーションからのデマッピングステップにおいて、前述したコンステレーションデマッパーはデマッピングを行うことができる。デマッピングはDPデータに行うことができる。
【0348】
ビットデインターリービングステップにおいて、前述したビットデインターリーバはビットデインターリービングを行うことができる。
【0349】
LDPCデコーディングステップにおいて、前述したLDPCデコーダ(またはFECデコーダ)は、LDPCコードによってDPデータをデコーディングすることができる。
【0350】
本実施例において、復調ステップは、信号フレームでCPを獲得するステップを含む。CPは、CPセットに基づいて位置する。CPセットは、前述したCPセット(またはレファレンスインデックステーブル)に該当する。CPセットは、CPの位置に関する情報を含むことができる。CPセットはCPの位置を含むことができる。CPセットはFFTサイズに基づいて定義することができる。
【0351】
本発明の他の実施例に係る放送信号受信方法において、CPセットは、コモンCPセット及び追加CPセットを含む。コモンCPセット及び追加CPセットは前述した。追加のCP位置が、SISO方式及びMIMO方式のようなエンコーディング方式に基づいて追加され得る。または、低いSNR状況で、追加のCP位置は、高いロバスト性を確保するために追加され得る。
【0352】
本発明の他の実施例に係る放送信号受信方法において、32K FFTサイズに基づいて定義されたコモンCPセットでのCPの位置に関する情報は、16K FFTサイズに基づいて定義されたコモンCPセットでのCPの位置に関する情報を含む。32K FFTモードのCPセットは16K FFTモードのCPセットを含むことができる。すなわち、32K FFTモードのCPセットは、16K FFTモードのCPセットで使用可能なCP位置を含むことができる。パターン反転方法において、32K FFTモードのCPセットは、16K FFTモードのCPセットを用いて生成することができる。したがって、32K FFTモードのCPセットは、16K FFTモードのCPセットにも含まれ得るCPの位置に関する情報を含むことができる。他の実施例において、16K FFTモードのCPセットは、32K FFTモードのCPセットから抽出することができる。したがって、32K FFTモードのCPセットは、16K FFTモードのCPセットにも含まれ得るCPの位置に関する情報を有することができる。この関係は、16K FFTモードのCPセットと8K FFTモードのCPセットとの間で設定され得る。
【0353】
本発明の他の実施例に係る放送信号受信方法において、前述したように、コモンCPセットは、ノンSP−ベアリングCPの位置に関する情報を含み、追加CPセットは、SP−ベアリングCPの位置に関する情報を含む。コモンCPセットはノンSP−ベアリングCP位置を含むことができ、追加CPセットはSP−ベアリングCP位置を含むことができる。
【0354】
本発明の他の実施例に係る放送信号受信方法において、32K FFTサイズに基づいて定義されたコモンCPセットは、第1サブセット、第2サブセット、第3サブセット、第4サブセットを含む。第3サブセットは、第1サブセットをインバート及びシフトして生成する。第4サブセットは、第2サブセットをインバート及びシフトして生成する。第1、第2、第3、第4サブセットは、パターン反転方法を用いたCPパターン生成方法#2において各サブセットに該当し得る。あるサブセットをインバート及びシフトして、他のサブセットを生成することができる。パターン反転方法を用いたCPパターン生成方法#2は、上記によく述べられている。
【0355】
前述したステップは、設計に応じて省略されたり、類似又は同一の機能を行うステップによって代替されてもよい。
【0356】
本発明を明確性のために、添付のそれぞれの図面を参照して説明したが、添付の図面に示した実施例を併合して新しい実施例を設計することができる。また、上記説明で言及された実施例を実行するためのプログラムが記録されたコンピュータで読み取り可能な記録媒体が当業者の必要によって設計されれば、それも請求項及びその同等範囲に属し得る。
【0357】
本発明に係る装置及び方法は、上記説明で言及された実施例の構成及び方法によって制限されない。また、上記説明で言及された実施例は、様々な変形を可能にするために、全体的又は部分的に他のものと選択的に結合する方式で構成され得る。
【0358】
また、本発明に係る方法は、ネットワーク装置に提供されたプロセッサが読み取り可能な記録媒体でプロセッサが読み取り可能なコードで実現することができる。プロセッサが読み取り可能な媒体は、プロセッサが読み取り可能なデータを格納できる全ての種類の記録装置を含むことができる。プロセッサが読み取り可能な媒体は、例えば、ROM、RAM、CD−ROM、磁気テープ、フロッピーディスク、光データ格納装置などのうち一つを含むことができ、また、インターネットを介した伝送などのようなキャリアウェーブの形態で具現されるものも含む。また、プロセッサが読み取り可能な記録媒体は、ネットワークで接続されたコンピュータシステムに分散されて、分散システムによってプロセッサが読み取り可能なコードが格納され、実行され得る。
【0359】
本発明の思想及び範囲を逸脱しない限り、本発明において様々な変形及び変更が可能であることは、当業者に理解されるであろう。したがって、本発明は、請求項及びその同等範囲内にある本発明の変形及び変更を含むように意図される。
【0360】
本明細書では、装置発明と方法発明が全て言及されており、両発明に対する説明が互いに相補的に適用され得る。
〔発明を実施するための形態〕
【0361】
様々な実施例が、発明を実施するための最良の形態で説明された。