特許 6346902 エレクトロルミネッセンスナノワイヤを製造する最適化された方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6346902

(24)【登録日】2018年6月1日

(45)【発行日】2018年6月20日

(54)【発明の名称】エレクトロルミネッセンスナノワイヤを製造する最適化された方法

(51)【国際特許分類】

   H01L 33/22 20100101AFI20180611BHJP

   H01L 33/06 20100101ALI20180611BHJP

   H01L 33/08 20100101ALI20180611BHJP

【ＦＩ】

   H01L33/22

   H01L33/06

   H01L33/08

【請求項の数】10

【全頁数】13

(21)【出願番号】特願2015-548296(P2015-548296)

(86)(22)【出願日】2013年10月10日

(65)【公表番号】特表2016-504768(P2016-504768A)

(43)【公表日】2016年2月12日

(86)【国際出願番号】EP2013071161

(87)【国際公開番号】WO2014095110

(87)【国際公開日】20140626

【審査請求日】2016年8月12日

(31)【優先権主張番号】1262474

(32)【優先日】2012年12月20日

(33)【優先権主張国】FR

(73)【特許権者】

【識別番号】515151273

【氏名又は名称】アレディア

(74)【代理人】

【識別番号】110001173

【氏名又は名称】特許業務法人川口國際特許事務所

(72)【発明者】

【氏名】カッリ，カルロ

【審査官】 小濱 健太

(56)【参考文献】

【文献】 特開２００３−２９８１０６（ＪＰ，Ａ）

【文献】 特表２０１２−５１３１１５（ＪＰ，Ａ）

【文献】 国際公開第２０１１／１６００５１（ＷＯ，Ａ１）

【文献】 国際公開第２０１２／１５６６２０（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ３３／００−３３／６４

(57)【特許請求の範囲】

【請求項1】

基板の表面上にナノワイヤ（ＮＴ_ｎ）の配列を作製するプロセスであって、前記ナノワイヤが、電気的又は光学的制御の作用の下で少なくとも１つの波長（λ）で放射線を放射することが可能な部分を含み、かつ少なくとも部分的に導電性上部層を介して互いに電気的に接続されている、プロセスにおいて、活性ナノワイヤ（ＮＴ_ｊ）の中で不良ナノワイヤ（ＮＴ_ｉ）のサブセットを特定することを可能にする工程を含み、前記工程が、
− 前記放射波長（λ）に感受性のあるネガ型フォトレジストの層を製造し、前記ナノワイヤの前記配列を覆う段階と、
− 電気的制御又は光学的制御の下で前記ナノワイヤの前記配列を活性化することにより、前記活性ナノワイヤが前記放射線を放射し、前記放射線が前記ネガ型レジストの溶解度を低下させる段階と、
− 前記レジストを現像し、溶解度を低下させた区域を残し、前記活性ナノワイヤ（ＮＴ_ｊ）を囲み、溶解度が低下されなかった領域において前記レジストを除去する段階と、
前記不良ナノワイヤに位置する前記導電性層を除去する段階と、
を含み、
前記レジストは、２つの連続するナノワイヤ間の隙間（Ｏ_ｉ）を含有し、
前記プロセスはさらに、前記隙間（Ｏ_ｉ）において前記波長λに吸収性のある機能部（Ｍ_λｉ）を製造する段階を含むことを特徴とする、プロセス。

【請求項2】

基板の表面上にナノワイヤ（ＮＴ_ｎ）の配列を作製するプロセスであって、前記ナノワイヤが、電気的又は光学的制御の作用の下で少なくとも１つの波長（λ）で放射線を放射することが可能な部分を含み、かつ少なくとも部分的に上部導電性層を介して互いに電気的に接続されているプロセスにおいて、活性ナノワイヤ（ＮＴ_ｊ）の中で不良ナノワイヤ（ＮＴ_ｉ）のサブセットを特定する工程を含み、前記工程が、
− 前記放射波長に吸収性があり、かつ補助波長（λ_ａ）と称される波長に感受性のあるポジ型フォトレジストの層を堆積させ、前記ナノワイヤの全体を覆う段階と、
− 前記ポジ型レジストを、２つの連続するナノワイヤ間に位置する領域を除いて、前記補助波長（λ_ａ）の放射線で露光させて、溶解度を低下させた機能部（Ｍ_λｊ）を作成する段階と、
− 前記ポジ型レジストを現像して、前記基板の表面上の２つの連続するナノワイヤ間に溶解度を低下させた前記ポジ型レジスト機能部（Ｍ_λｊ）のみを残す段階と、
− 前記放射波長（λ）に感受性のあるネガ型フォトレジストの層を堆積させ、前記ナノワイヤの全体及び２つの連続するナノワイヤ間に位置する前記機能部の全体を覆う段階と、
− 電気的制御又は光学的制御の下で前記ナノワイヤの全体を活性化することにより、前記活性ナノワイヤが前記放射線を放射し、前記放射線が前記ネガ型レジストの溶解度を低下させる段階と、
− 前記ネガ型フォトレジストを現像し、溶解度を低下させた区域を残し、前記活性ナノワイヤを囲み、溶解度が低下されなかった領域において前記ネガ型フォトレジストを除去する段階と、
− 前記不良ナノワイヤに位置する前記導電性層を除去する段階と、
を含むことを特徴とするプロセス。

【請求項3】

前記ナノワイヤの構造が、ＩＩＩ−Ｖヘテロ接合に基づくことを特徴とする、請求項１または２に記載の基板の表面上にナノワイヤ（ＮＴ_ｎ）の配列を作製するプロセス。

【請求項4】

前記ナノワイヤが、約２３５ｎｍとなり得る波長での光学的制御により活性化されることを特徴とする、請求項１〜３のいずれか一項に記載の基板の表面上にナノワイヤ（ＮＴ_ｎ）の配列を作製するプロセス。

【請求項5】

前記導電性層が、化学的操作により除去されることを特徴とする、請求項１〜４のいずれか一項に記載の基板の表面上にナノワイヤ（ＮＴ_ｎ）の配列を作製するプロセス。

【請求項6】

前記ナノワイヤが、ＧａＮ又はＧａＮを含有する合金に基づくことを特徴とする、請求項１〜５のいずれか一項に記載の基板の表面上にナノワイヤ（ＮＴ_ｎ）の配列を作製するプロセス。

【請求項7】

ＧａＮ又はＧａＮを含有する合金、ＧａＮ又はｎドープＧａＮを含有する合金、及びＧａＮ又はｐドープＧａＮを含有する合金に基づくヘテロ接合ナノワイヤのエピタキシャル成長を含むことを特徴とする、請求項６に記載の基板の表面上にナノワイヤ（ＮＴ_ｎ）の配列を作製するプロセス。

【請求項8】

前記基板に垂直な面における軸方向のエピタキシャル成長の工程を含むことを特徴とする、請求項７に記載の基板の表面上にナノワイヤ（ＮＴ_ｎ）の配列を作製するプロセス。

【請求項9】

前記基板の面に平行な面における半径方向のエピタキシャル成長の工程を含むことを特徴とする、請求項７に記載の基板の表面上にナノワイヤ（ＮＴ_ｎ）の配列を作製するプロセス。

【請求項10】

基板の表面上への発光ダイオードの配列のウエハスケール作製のプロセスにおいて、
− 前記基板の表面上にナノワイヤ（ＮＴ_ｎ）の一連の配列を作製する前記プロセスであって、前記ナノワイヤが、少なくとも１つの波長（λ）で放射線を放射することが可能な光伝導性部分を含む、請求項１〜９のいずれか一項に記載のプロセスと、
− 前記基板を切断し、それぞれがナノワイヤ（ＮＴ_ｎ）の１つの配列を含む単一の発光ダイオードを得る段階と、
を含むことを特徴とする、プロセス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の分野は、発光ナノワイヤに基づき、かつ、例えば、光を生成するために使用され得る部品、特に発光ダイオード（ＬＥＤ）の分野に関する。

【背景技術】

【0002】

過去数年の間に、例えば、ｐ−ｎ接合を含有し、かつ並列に一括して接続される垂直ＩｎＧａＮ／ＧａＮナノワイヤに基づく可視発光ダイオード（ＬＥＤ）が製造されている。

【0003】

一般に、用語「ナノワイヤ」は、その基部の大きさが数百ナノメートルほどに小さく成り得るワイヤを指す。

【0004】

その潜在的な固有の特性（良好な結晶品質、垂直自由表面での歪み緩和、導波による良好な光取り出し効率、等）により、ナノワイヤは、平面（２Ｄ）構造で作製された従来のＧａＮのＬＥＤが現在直面する問題を軽減する非常に有望な候補と考えられている。

【0005】

ナノワイヤＬＥＤを製造するための、異なる成長法に基づく２つのアプローチが、ＣＥＡ、Ｇｒｅｎｏｂｌｅで開発されている。

【0006】

第１の技術的アプローチは、ＩｎＧａＮ量子井戸を含有するＧａＮナノワイヤを、分子線エピタキシ（ＭＢＥ）により、軸方向構成でエピタキシャル成長させることを含む。これらのナノワイヤから作製されるデバイスは、緑色スペクトル領域で非常に劇的な結果をもたらしている。処理された１ｍｍ^２のチップは、１００ｍＡのＤＣ動作電流に対して５５０ｎｍで約１０μＷを放射することができる。

【0007】

図１は、このような構成を示し、下部接点１０に接触する基板１１（典型的にはシリコンから成る）の表面上のナノワイヤＮＴ_ｉ、及び透明層１２により確保される上部ｐ型接点を示しており、接点再分配は、厚い再分配接点１３を介して達成される。軸方向に構造化されたナノワイヤＮＴ_ｉは、典型的にはｎドープＧａＮから成り得るｎドープ区域、ＩｎＧａＮから成るか又は量子井戸若しくは多量子井戸構造を有する活性区域ＺＡ、及びｐドープＧａＮから成り得るｐドープ区域を含有する。

【0008】

分子線エピタキシ（ＭＢＥ）法を用いれば、ランダムな核形成メカニズムにより特定の不均一性が現れるが、典型的には、５５０ｎｍでの単一ワイヤの放射に対して５０ｎＷの光強度、すなわち、１００ナノワイヤエミッタ／ｍｍ^２で５Ｗ／ｍｍ^２が得られている。

【0009】

より最近では、金属有機化学蒸着（ＭＯＣＶＤ）成長法により、半径方向ＬＥＤ構造（コア／シェル構造）を含有するＩｎＧａＮ／ＧａＮナノワイヤを製造することが可能になっている。

【0010】

図２は、この種の構成を示し、ナノワイヤＮＴ_ｎは、例えばシリコン基板とＧａＮナノワイヤとの間の格子整合を可能にする核形成層２１で覆われる基板２０の表面上に製造される。

【0011】

ナノワイヤの構造は、典型的には１０^１９ｃｍ^−３のドーパント密度でドープされたｎドープＧａＮから成るコア２２で構成される光伝導性部分と、それぞれＩｎＧａＮ及び非ドープＧａＮであり得る交互層２４、２３で構成される量子井戸構造と、最後に典型的には１０^１９ｃｍ^−３のドーパント密度でドープされたｐドープＧａＮ層２５とを含む。絶縁誘電体層２６は、コア２２及び上部接点を絶縁するために設けられる。それは、典型的には、ＳｉＯ_２又はＳｉＮの堆積物であってもよい。上部接点は、光伝導性構造の放射波長に対して透明な上部導電性層２７を介して作られている。

【0012】

この技術的アプローチでは、ＬＥＤ構造はコア／シェル構成を有するので、活性区域の面積は、２ＤナノワイヤＬＥＤアプローチよりも大きい。

【0013】

この特性には２つの利点があり、活性区域において、放射面積を増大させ、電流密度を低下させる。完全なＭＯＣＶＤナノワイヤＬＥＤ構造が、シリコン基板上に製造されており、青色スペクトル領域（４５０ｎｍ）での発光が、技術的な処理後のナノワイヤの統合配列に対して得られている。

【0014】

ナノワイヤを成長させるために使用される技術によって、数十万のワイヤを、典型的には１ｍｍ^２となり得る領域上のチップの表面上に製造することができる。

【0015】

このような新規構造は、ナノテクノロジの出現を利用するものであるが、放射面積の増大、及びそれ故に放射光束の増大という利点を有する。

【0016】

それでも、この種のＬＥＤは、並列接続された非常に相当な数のナノワイヤで構成されるので、非常に小数の不良ナノワイヤでさえも作製プロセス再現性不良の原因となり、ＬＥＤ故障を引き起こし得ることが留意されるだろう。

【0017】

具体的には、数ミリメートル角の基本ＬＥＤが０．１％未満の不良ナノワイヤを含む場合、これは、約１００の使用不能なナノワイヤに相当する。これは、特に、活性区域が正常に機能しなくなる短絡又は構造欠陥によるものであり、作製プロセスにおいて生成される。

【0018】

一般に、ナノワイヤはまた、その放射波長よりも短い第１の波長で放射線を吸収することが可能であってもよく、したがって、所望の放射波長で放射するように光学的に制御することが可能である。

【発明の概要】

【発明が解決しようとする課題】

【0019】

このような状況において、本発明は、デバイス、及び特にＬＥＤを作製する最適化されたプロセスであって、不良ナノワイヤを分離することを可能にするプロセスを提供するものである。

【課題を解決するための手段】

【0020】

より正確には、本発明の一つの主題は、基板の表面上にナノワイヤの配列を作製するプロセスであって、前記ナノワイヤが、電気的又は光学的制御の作用の下で少なくとも１つの波長λで放射線を放射することが可能な部分を含み、かつ少なくとも部分的に導電性上部層を介して互いに電気的に接続されているプロセスにおいて、活性ナノワイヤの中で不良ナノワイヤのサブセットを特定することを可能にする工程を含み、前記工程が、
− 前記放射波長λに感受性のあるネガ型フォトレジストの層を製造し、前記ナノワイヤの配列を覆う段階と、
− 電気的制御の下又は光学的制御の下で前記ナノワイヤの配列を活性化することにより、前記活性ナノワイヤが前記放射線を前記レジストに向けて放射し、前記放射線が前記ネガ型レジストの溶解度を低下させる段階と、
− 前記不良ナノワイヤと同じ水準の前記レジストを現像し、溶解度を低下させた区域を残し、前記活性ナノワイヤを囲む段階と、
− 前記不良ナノワイヤの上方の前記導電性層を除去する段階と、
を含むことを特徴とする、プロセスである。

【0021】

前記レジストが２つの連続するナノワイヤ間の隙間を含有する、本発明の一変形例によれば、プロセスは、前記隙間において前記波長λに吸収性のある機能部を製造する段階を含む。

【0022】

有利には、ネガ型フォトレジストは、ナノワイヤの形状に合うコンフォーマルコーティングを形成するようにコンフォーマルであってもよい。

【0023】

本発明の別の主題は、基板の表面上にナノワイヤの配列を作製するプロセスであって、前記ナノワイヤが、電気的又は光学的制御の作用の下で少なくとも１つの波長λで放射線を放射することが可能な部分を含み、かつ少なくとも部分的に上部導電性層を介して互いに電気的に接続されているプロセスにおいて、活性ナノワイヤの中で不良ナノワイヤのサブセットを特定する工程を含み、前記工程が、
− 補助波長λ_ａと称される波長に吸収性があり、かつ感受性のあるポジ型フォトレジストの層を堆積させ、前記ナノワイヤの全体を覆う段階と、
− 前記ポジ型レジストを、２つの連続するナノワイヤ間に位置する領域を除いて、前記補助波長λ_ａの放射線で露光させる段階と、
− 前記ポジ型レジストを現像して、前記基板の表面上の２つの連続するナノワイヤ間の前記領域に位置する溶解度を低下させた機能部を規定する段階と、
− 前記放射波長λに感受性のあるネガ型フォトレジストの層を堆積させ、前記ナノワイヤの全体及び２つの連続するナノワイヤ間に位置する機能部の全体を覆う段階と、
− 電気的制御又は光学的制御の下で前記ナノワイヤの全体を活性化することにより、前記活性ナノワイヤが前記放射線を放射し、前記放射線が前記ネガ型レジストの溶解度を低下させる段階と、
− 不良ナノワイヤと同じ水準の前記ネガ型フォトレジストを現像し、溶解度を低下させた区域を残し、前記活性ナノワイヤを囲む段階と、
− 前記不良ナノワイヤの上方の前記導電性層を除去する段階と、
を含むことを特徴とするプロセスである。

【0024】

本発明の一変形例によれば、ＧａＮ又はＧａＮに基づく合金から成り得る、ナノワイヤの構造は、ＩＩＩ−Ｖヘテロ接合に基づく。

【0025】

本発明の一変形例によれば、プロセスは、前記ネガ型フォトレジストを通して接点を製造する段階を含む。

【0026】

本発明の一変形例によれば、前記ナノワイヤの活性化は、ネガ型フォトレジストにおいて約３００〜４００ｍＪ／ｃｍ^２の線量を生じる。

【0027】

本発明の一変形例によれば、前記ナノワイヤが、光学的制御により活性化される。別の波長で放射線を放射するために、典型的には、ナノワイヤの放射波長よりも短い２３５ｎｍの励起波長で放射し、ナノワイヤの活性区域が感受性のあるＨｅＣｄレーザーを使用することができる。

【0028】

本発明の一変形例によれば、導電性層は、化学的操作により除去される。

【0029】

本発明の一変形例によれば、基板は、典型的には１０^１９ｃｍ^−３のドーパント密度でドープされた高ｎドープシリコンから成る。

【0030】

有利には、シリコン基板に対する前記波長λで放射される放射線の反射を確実にする機能が提供されるように、ナノワイヤ間の隙間に金属層を堆積させるようにしてもよい。

【0031】

本発明の一変形例によれば、プロセスは、ＧａＮ又はＧａＮを含有する合金、ＧａＮ又はｎドープＧａＮを含有する合金、及びＧａＮ又はｐドープＧａＮを含有する合金に基づくヘテロ接合ナノワイヤのエピタキシャル成長を含む。

【0032】

本発明の一変形例によれば、プロセスは、基板に垂直な面における軸方向エピタキシャル成長の工程を含む。

【0033】

本発明の一変形例によれば、プロセスは、基板の面に平行な面における半径方向エピタキシャル成長の工程を含む。

【0034】

本発明の一変形例によれば、エピタキシャル成長工程は、ＭＯＣＶＤにより実行される。

【0035】

本発明の一変形例によれば、導電性層は、インジウム錫酸化物（ＩＴＯ）又は酸化亜鉛から成る。

【0036】

本発明の一変形例によれば、プロセスは、基板上の基板ナノワイヤ間に、波長λでの放射に対して反射性であり得る金属層を堆積させる工程を含む。

【0037】

本発明の別の主題は、発光ダイオードを作製するプロセスにおいて、本発明による基板の表面上にナノワイヤの配列を作製するプロセス、を含むことを特徴とするプロセスである。

【0038】

本発明のさらに別の主題は、基板の表面上への発光ダイオードの配列のウエハスケール作製のプロセスにおいて、
− 前記基板の表面上にナノワイヤの一連の配列を作製するプロセスであって、前記ナノワイヤが、本発明により、少なくとも１つの波長λで放射線を放射することが可能な光伝導性部分を含む、プロセスと、
− 前記基板を切断し、それぞれがナノワイヤの１つの配列を含む単一の発光ダイオードを得る段階と、
を含むことを特徴とする、プロセスである。

【0039】

以下の、添付の図面に関連して与えられる非限定的な説明を読むことにより、本発明がより良く理解され、他の利点が明らかになるだろう。

【図面の簡単な説明】

【0040】

【図1】従来技術による、軸方向に構造化されたナノワイヤを使用する第１のＬＥＤ構成を示す図である。

【図2】従来技術による、半径方向に構造化されたナノワイヤを使用する第２のＬＥＤ構成を示す図である。

【図3】基板の表面上にナノワイヤを作製する本発明によるプロセスの第１の実施例の第２の工程に使用されるコンフォーマルネガ型レジストの堆積を示す図である。

【図4a-4c】本発明によるプロセスの第１の実施例の第３の工程であって、吸収性機能部と、このように得られたその構造の電気的制御部とを製造する段階を含み、かつ不良ナノワイヤを特定することを可能にする、工程を示す図である。

【図5】本発明によるプロセスの第１の実施例における不良ナノワイヤの露光に関する第４の工程を示す図である。

【図6】ネガ型レジストの完全な除去に関する第５の工程を示す図である。

【図7a-7b】従来の作製プロセス、及び本発明のプロセスによる、相互接続線へのナノワイヤの接続を示す概略上面図である。

【図8a-8d】本発明によるプロセスの第２の実施例の第１の一連の工程であって、ポジ型フォトレジストを使用する段階と、作製の第１の実施例の図４ａに示されるものと同等の構造を得ることを可能にするポジ型レジスト機能部を製造する段階と、を含む工程を示す図である。

【発明を実施するための形態】

【0041】

本発明は、以下で、青色スペクトル領域（４５０ｎｍ）で放射するＧａＮ系の光伝導性材料を使用し、コア／シェル構造であり、かつシリコン基板上に作製される発光ダイオードの作製という面において、より正確に説明されるだろう。

【0042】

一般に、使用される基板はＧａＮ、又はサファイア若しくは実際にシリコンから成り得るが、後者は、マイクロエレクトロニクス技術における基板として非常に広く使用されるので、特に大量生産に関するコストの点で、やはり多くの利点を有する。

【0043】

作製プロセスの第１の実施例が、特に図３〜５に基づいて、コア／シェル構造に関して、説明される。

【0044】

従来技術と共通する第１の一連の工程：
図２に示されるようなナノワイヤＮＴ_ｎの配列が製造される。

【0045】

第２の一連の工程：
図３に示されるように、光伝導性ナノワイヤの放射波長範囲で感受性のあるネガ型フォトレジスト３０が、その後、堆積される。この種のネガ型レジストを用いれば、露光された区域において、光子がネガ型フォトレジストと反応し、その溶解度特性を低下させ、露光されたレジストは、より溶解し難くなる。

【0046】

選択された機能部は、現像剤にあまり可溶性でない区域が、基板の表面上の場所に残されるので、その後、現像剤（典型的には水性塩基性溶液）に暴露することができ、レジストの残りの部分が、その中に溶解される。

【0047】

レジストはさらに、コンフォーマルコーティングを形成可能なように、すなわち、ナノワイヤの形状にできるだけ厳密に合うように、選択することができる。それは、例えば、ＭｉｃｈｒｏＣｈｅｍ製の噴霧可能なＸＰ Ｍｉｃｒｏｓｐｒａｙ（著作権）レジストであってもよい。形成されたコンフォーマルレジストコーティングにより、隙間又は開口Ｏｉを２つの隣接するナノワイヤ間に残すことが可能になる。

【0048】

フォトレジストの堆積の工程中、接点パッド（図示せず）は保護される。

【0049】

第３の一連の工程：
プロセスは、その後、継続し、図４ａに示されるように、隙間Ｏｉ内のインクの堆積により、ナノワイヤの感受性波長範囲に吸収性のある材料から成る吸収性機能部Ｍ_λｉを規定することが可能となる。典型的には、それは、アクリル溶液内の銅フタロシアニン及びジスアゾピラゾロンの混合物であってもよい。

【0050】

制御パッドから電流を注入することにより、ナノワイヤは、図４ｂに示されるように活性化される。この図は、２つの活性ナノワイヤＮＴ_ｊ及び１つの不良ナノワイヤＮＴ_ｉを示し、ナノワイヤにより放射される放射線が太い矢印で表される。吸収インク及びこのような隙間Ｏ_ｉ内の機能部Ｍ_λｉの利点は、それらが、不良ナノワイヤを被服するレジストが近隣のナノワイヤにより照明されることを防ぐという事実にある。

【0051】

生成された照明は、レジストの領域３０ｂにおいて、露光レジスト部を未露光レジスト部と異なるように描く図４ｃに示されるように、比較的不溶性のレジストの区域を作成する。

【0052】

このテストフェーズを実行するために、電子テストシステムとナノワイヤの配列が製造された基板との間のインタフェースとして作用する制御ボードを使用することが有利には可能である。

【0053】

典型的には、制御ボードは、テスト台と機械的に結合され、制御装置と電気的に接続される。その目的は、テストシステムとナノワイヤの配列を含む基板上の回路との間の電気的経路を提供することであり、ほとんどの場合、基板が基本モジュールへ切断される前に、このようにして、ウエハスケールで回路をテストし、検証することが可能となる。

【0054】

電気的制御の代替には、光学的制御がある。具体的には、選択された放射波長で放射線を放射させるために、全てのナノワイヤＮＴ_ｎをそれらが感受性のある波長で励起することも可能である。

【0055】

ナノワイヤの放射波長よりも短い２３５ｎｍであり、レジスト３０を透過する励起波長で放射するレーザーを使用することが可能である。例えば構造的欠陥により不良であるナノワイヤは、ネガ型フォトレジストの溶解度を変更することが可能な放射線を放射することができないだろうし、したがって、活性ナノワイヤＮＴ_ｉの周りに保護外被を維持することが可能である。

【0056】

第４の一連の工程：
フォトレジストは、その後、現像され、吸収要素も取り込んでいる、比較的不溶性にされなかった領域（したがって、領域３０ｂを除く全ての領域）において除去される。特に金属元素に対する選択行動で知られる、水酸化テトラメチルアンモニウム（ＴＭＡＨ）から構成される群から選択される、四級アンモニウム化合物に基づく溶液を使用することが有利に可能である。この溶液の濃度は、例えば、０．２６Ｎであってもよい。

【0057】

その後、ＩＴＯから成り得る、前記ナノワイヤが露光されたための短絡により不良であるナノワイヤと同じ水準の導電性層２７を除去することが可能である。この除去は、化学エッチングで実行されてもよい。典型的には、ＩＴＯの場合、２対１．５の比率のＨＣｌ及びＦｅＣｌ_３に基づく溶液が使用されてもよい。図５は、この導電性層の除去を示している。

【0058】

第５の工程：
活性ナノワイヤＮＴ_ｊの周りに残るレジストは、その後、図６に示されるように、アセトンで除去することができる。

【0059】

上記一連の工程の組は、このように、導電性層で覆われる活性ナノワイヤＮｊのみをもたらす。

【0060】

このようにして、高品質ＬＥＤの製造を可能にする光伝導性ナノワイヤの配列を含む基板が得られる。

【0061】

図７ａ及び７ｂは、従来技術、及び本発明による、不良ナノワイヤを分離することを可能にする上部接触層を示している。

【0062】

図７ａは、その周囲に、基板上の接点再分配リング４０を示しており、不良ナノワイヤを含むナノワイヤＮＴ_ｎの全体は、上部導電性層２７に接触する。

【0063】

図７ｂは、本発明のプロセスで得られる構成を示しており、不良ナノワイヤＮ_ｉがもはや層２７に接触せず、前記不良ナノワイヤが離脱され、それらの頂部２５、及び局所的には誘電体層２６が露光されることを示している。

【0064】

作製プロセスの第２の実施例：
本発明のプロセスの一変形例は、ポジ型フォトレジストを使用し、吸収性機能部を製造し、その後、非コンフォーマルネガ型フォトレジスト使用する段階を含んでもよい。

【0065】

これを行うために、図８ａに示されるように、特に上述の第１の実施例の第１の一連の工程における工程の組の後に、基板の表面上にナノワイヤを製造するために、ナノワイヤの放射領域（典型的には、この波長は、ＵＶ領域に位置してもよく、より正確には、３７０ｎｍ未満でもよい）以外のスペクトル領域に属する補助波長λ_ａに感受性のあるポジ型フォトレジスト５０が堆積される。

【0066】

図８ｂは、溶解度の増加した領域５０ａを形成することを可能にする、局所露光工程を示している。

【0067】

このポジ型レジストの現像は、図８ｃに示されるように、基板の表面上で２つの連続するナノワイヤ間に機能部Ｍ_λｊ（前記ポジ型レジストの現像中に溶解されなかった）を残す。

【0068】

次に、このレジスト用にコンフォーマルコーティングを形成する必要なく、波長λに感受性のあるネガ型フォトレジスト３０が堆積され、図８ｄに示されるように、レジストは、ポジ型レジスト及び機能部Ｍ_λｊにわたって堆積される。

【0069】

上記工程の組は、上述の第１の例示的なプロセスのものと均等であってもよい。

【0070】

前述のナノワイヤを作製するプロセスがどのようなものであれ、それは、ナノワイヤがサブセットに編成され、それぞれのサブセットが接続パッドに接続される、１０^７ナノワイヤ／ｃｍ^２の程度であり得る濃度を有するナノワイヤを含むウエハを、ウエハスケールで処理することを可能にする。テスト方法は、ウエハスケールで、それぞれ全ての不良ナノワイヤを暴露し、かつ電気的に分離することを可能にし、その後、個別のＬＥＤを製造することを意図する単一の切断を実行することを可能にする。

【図1】

【図2】

【図3】

【図4a】

【図4b】

【図4c】

【図5】

【図6】

【図7a】

【図7b】

【図8a】

【図8b】

【図8c】

【図8d】