特許 6350265 ΔΣ変調器およびそのプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6350265

(24)【登録日】2018年6月15日

(45)【発行日】2018年7月4日

(54)【発明の名称】ΔΣ変調器およびそのプログラム

(51)【国際特許分類】

   H03M 3/02 20060101AFI20180625BHJP

【ＦＩ】

   H03M3/02

【請求項の数】5

【全頁数】13

(21)【出願番号】特願2014-258601(P2014-258601)

(22)【出願日】2014年12月22日

(65)【公開番号】特開2016-119587(P2016-119587A)

(43)【公開日】2016年6月30日

【審査請求日】2017年6月20日

(73)【特許権者】

【識別番号】710014351

【氏名又は名称】オンキヨー株式会社

(72)【発明者】

【氏名】日月 伸也

【審査官】 北村 智彦

(56)【参考文献】

【文献】 特表２００６−５２３９９９（ＪＰ，Ａ）

【文献】 米国特許第０６１５７３３１（ＵＳ，Ａ）

【文献】 米国特許第０５７４２２４６（ＵＳ，Ａ）

【文献】 米国特許第０５８４１３８６（ＵＳ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｍ ＩＥＥＥ Ｘｐｌｏｒｅ

３／００−１１／００

(57)【特許請求の範囲】

【請求項1】

ｍ値（ｍ：３以上の整数）デジタル信号をｎ値（ｎ：ｍより小さい２以上の整数）デジタル信号に変換して出力するΔΣ変調器であって、
該ｍ値デジタル信号が減算器に入力されるループフィルタと、
該ループフィルタから出力される第１出力信号を入力されてｙ値（ｙ：ｍ≧ｙ≧ｎを満たす２以上の整数）デジタル信号である第２出力信号を出力するｙ値量子化器と、
該第１出力信号および該第２出力信号が入力されて、該第１出力信号の絶対値が所定値以上の場合に該第１出力信号を該ループフィルタの該減算器に帰還し、該第１出力信号の絶対値が所定値未満の場合に該第２出力信号を該ループフィルタの該減算器に帰還する切換器と、
該切換器が該ループフィルタに帰還する信号を入力信号として該ｎ値デジタル信号を出力するΔΣ変調部と、
を備え、
該切換器の該所定値が、該ｎ値デジタル信号が取り得る量子化値の絶対値の最大値よりも大きく設定されている、
ΔΣ変調器。

【請求項2】

前記ｎ＝２の場合に、前記ΔΣ変調部が、１次ΔΣ変調の信号処理を行う１次ΔΣ変調部または２次ΔΣ変調の信号処理を行う２次ΔΣ変調部である、
請求項１に記載のΔΣ変調器。

【請求項3】

前記ｎ＝ｙ＝２の場合に、前記ｙ値量子化器が、出力する２値デジタル信号の信号値を第１の量子化値または第２の量子化値のいずれかに定める入力信号に対する閾値を、ゼロ値に設定されている、
請求項１または２に記載のΔΣ変調器。

【請求項4】

前記ｎ＝ｙ＝２の場合に、前記ｙ値量子化器の前記第１の量子化値および前記第２の量子化値が、絶対値の等しい正および負の量子化値として設定されている、
請求項１から３のいずれかに記載のΔΣ変調器。

【請求項5】

ｍ値（ｍ：３以上の整数）デジタル信号をｎ値（ｎ：ｍより小さい２以上の整数）デジタル信号に変換して出力するΔΣ変調の信号処理をコンピュータに実行させるプログラムであって、
該プログラムは、該コンピュータのプロセッサに、
該ｍ値デジタル信号が減算器に入力されるループフィルタの信号処理を実行させるステップと、
該ループフィルタから出力される第１出力信号を入力されてｙ値デジタル信号である第２出力信号を出力するｙ値量子化の信号処理を実行させるステップと、
該第１出力信号および該第２出力信号が入力されて、該第１出力信号の絶対値が所定値以上の場合に該第１出力信号を該ループフィルタの該減算器に帰還し、該第１出力信号の絶対値が所定値未満の場合に該第２出力信号を該ループフィルタの該減算器に帰還する切換処理を実行させるステップと、
該切換器が該ループフィルタに帰還する信号を入力信号として該ｎ値デジタル信号を出力するΔΣ変調処理を実行させるステップと、
を含み、
該切換処理の該所定値が、該ｎ値デジタル信号が取り得る量子化値の絶対値の最大値よりも大きく設定されている、
プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ΔΣ変調器およびそのプログラムに関し、特に、ｍ値（ｍ：３以上の整数）デジタル信号をｎ値（ｎ：ｍより小さい２以上の整数）デジタル信号に変換して出力するΔΣ変調器およびそのプログラムに関する。

【背景技術】

【0002】

ＰＣＭ（Pulse Code Modulation）音声信号等のマルチビットデジタル音声信号を、１ビットデジタル音声信号または２値デジタル音声信号に変換するのに、ΔΣ変調器が用いられている。ΔΣ変調器は、量子化器をループフィルタの帰還ループ中に設け、高速で標本化した量子化雑音のパワースペクトル密度分布の形状を整形し、通過帯域のダイナミックレンジを向上させることによって、ｍ値デジタル信号をより小さな量子化語長数であるｎ値デジタル信号に符号化することができる。このようなノイズシェーピングの動作およびサンプリング周波数を十分に高く設定することにより、ΔΣ変調器が出力する出力信号は、少ない量子化値数で広いダイナミックレンジが得られる利点がある。

【0003】

ΔΣ変調器では、量子化器の対応量子化値数に対して入力信号の振幅レベルが大きい場合に、ΔΣ変調の信号処理の動作が不安定になる場合があるという問題がある。例えば、最終段の２値量子化器から２値デジタル音声信号を出力するΔΣ変調器では、動作が不安定になると、０（ゼロ）データを入力する、あるいは、変調器の内部状態を修正するための介入を行う、フィードバックにリミッターを設ける、等の様々な対策が検討されている。

【0004】

例えば、従来には、変調器入力信号の振幅が高次変調器の動作範囲を越える時に高次変調器の次数が一時的に低下され、変調器入力信号の振幅に無関係に変調器が安定化される高次のΔΣ変調器がある（特許文献１）。このΔΣ変調器は、具体的には、積分器段の電圧を監視して検出される入力信号レベルが高次変調器の安定動作範囲を越える場合に、高次変調器の次数を低下させて変調器を、入力信号レベルに無関係に安定な、１次、２次もしくは３次変調器へと一時的に変換させることにより安定度を確保し、第１の積分器段の復帰を回避する。

【0005】

また、従来には、自身の積分出力を１サンプル遅延した信号と下記するフィードバック信号とを加算し、その加算出力をリミッターに入力し、そのリミッターの出力と積分入力を加算することで前記積分出力を得る積分器を複数段直列に結合し、初段の積分器に入力信号を加え、終段の積分器の出力を量子化器に入力し、その量子化器の出力信号を１サンプル遅延するとともに適宜に係数を掛けた信号を各積分器に対するフィードバック信号とすることを特徴とする分散フィードバック式ΔΣ変調器がある（特許文献２）。

【0006】

また、従来には、１ビットで表現されるデジタル信号が所定の信号処理を施されることによって１ビットを越える信号振幅になったデジタル処理済み信号が入力され、入力される上記デジタル処理済み信号に所定のΔΣ変調処理を行なう場合に、出力信号振幅を１ビットで表現されるように処理する発明に関し、上記入力される処理済みデジタル信号の信号振幅を少なくともｎ値（ｎは２以上の整数）に量子化可能な量子化振幅値を備える第１の量子化手段を備える２次以上の第１のΔΣ変調手段と、上記第１のΔΣ変調手段から出力される変調信号を上記デジタル信号の信号振幅値と等しい量子化振幅値を備える第２の量子化手段を備える２次以下の第２のΔΣ変調手段とを備えるデジタル信号処理装置がある（特許文献３）。

【0007】

【特許文献1】特許第３１４２９４６号公報

【特許文献2】特許第３３０３５８５号公報

【特許文献3】特許第４２１４８５０号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明は、上記の従来技術と共通の問題をより簡易に解決するためになされたものであり、その目的は、出力するｎ値デジタル信号よりも入力されるｍ値デジタル信号の量子化値数が大きくて、量子化器に入力される入力信号の振幅レベルが相対的に大きくなる場合にも、ΔΣ変調の信号処理の動作が安定するΔΣ変調器およびそのプログラムを提供することにある。

【課題を解決するための手段】

【0009】

本発明のΔΣ変調器は、ｍ値（ｍ：３以上の整数）デジタル信号をｎ値（ｎ：ｍより小さい２以上の整数）デジタル信号に変換して出力するΔΣ変調器であって、ｍ値デジタル信号が減算器に入力されるループフィルタと、ループフィルタから出力される第１出力信号を入力されてｙ値（ｙ：ｍ≧ｙ≧ｎを満たす２以上の整数）デジタル信号である第２出力信号を出力するｙ値量子化器と、第１出力信号および第２出力信号が入力されて、第１出力信号の絶対値が所定値以上の場合に第１出力信号をループフィルタの減算器に帰還し、第１出力信号の絶対値が所定値未満の場合に第２出力信号をループフィルタの減算器に帰還する切換器と、切換器がループフィルタに帰還する信号を入力信号としてｎ値デジタル信号を出力するΔΣ変調部と、を備え、切換器の所定値が、ｎ値デジタル信号が取り得る量子化値の絶対値の最大値よりも大きく設定されている。

【0010】

好ましくは、本発明のΔΣ変調器は、ｎ＝２の場合に、ΔΣ変調部が、１次ΔΣ変調の信号処理を行う１次ΔΣ変調部または２次ΔΣ変調の信号処理を行う２次ΔΣ変調部である。

【0011】

好ましくは、本発明のΔΣ変調器は、ｎ＝ｙ＝２の場合に、ｙ値量子化器が、出力する２値デジタル信号の信号値を第１の量子化値または第２の量子化値のいずれかに定める入力信号に対する閾値を、ゼロ値に設定されている。

【0012】

また、好ましくは、本発明のΔΣ変調器は、ｎ＝ｙ＝２の場合に、ｙ値量子化器の第１の量子化値および第２の量子化値が、絶対値の等しい正および負の量子化値として設定されている。

【0013】

また、本発明のプログラムは、ｍ値（ｍ：３以上の整数）デジタル信号をｎ値（ｎ：ｍより小さい２以上の整数）デジタル信号に変換して出力するΔΣ変調の信号処理をコンピュータに実行させるプログラムであって、プログラムは、コンピュータのプロセッサに、ｍ値デジタル信号が減算器に入力されるループフィルタの信号処理を実行させるステップと、ループフィルタから出力される第１出力信号を入力されてｙ値（ｙ：ｍ≧ｙ≧ｎを満たす２以上の整数）デジタル信号である第２出力信号を出力するｙ値量子化の信号処理を実行させるステップと、第１出力信号および第２出力信号が入力されて、第１出力信号の絶対値が所定値以上の場合に第１出力信号をループフィルタの減算器に帰還し、第１出力信号の絶対値が所定値未満の場合に第２出力信号をループフィルタの減算器に帰還する切換処理を実行させるステップと、切換器がループフィルタに帰還する信号を入力信号としてｎ値デジタル信号を出力するΔΣ変調処理を実行させるステップと、を含み、切換処理の所定値が、ｎ値デジタル信号が取り得る量子化値の絶対値の最大値よりも大きく設定されている。

【0014】

以下、本発明の作用について説明する。

【0015】

本発明のΔΣ変調器は、ｍ値（ｍ：３以上の整数）デジタル信号をｎ値（ｎ：ｍより小さい２以上の整数）デジタル信号に変換して出力するΔΣ変調器であって、ｎ＝２の場合には、２値デジタル信号を出力する１ビットΔΣ変調器を構成する。本発明のΔΣ変調器は、ハードウェアで構成する場合のほかに、コンピュータに信号処理を実行させる複数のステップを含むプログラムを実行させることにより、実現可能である。特に本発明のΔΣ変調器は、構成が簡易になるので、非常に高いサンプリング周波数で動作する２値デジタル信号を出力する１ビットΔΣ変調器を、デジタル信号処理で構成する場合に利点がある。

【0016】

本発明のΔΣ変調器は、ｍ値デジタル信号が減算器に入力されるループフィルタと、ループフィルタから出力される第１出力信号を入力されてｙ値（ｙ：ｍ≧ｙ≧ｎを満たす２以上の整数）デジタル信号である第２出力信号を出力するｙ値量子化器と、第１出力信号および第２出力信号が入力されて、第１出力信号の絶対値が所定値以上の場合に第１出力信号をループフィルタの減算器に帰還し、第１出力信号の絶対値が所定値未満の場合に第２出力信号をループフィルタの減算器に帰還する切換器と、切換器がループフィルタに帰還する信号を入力信号としてｎ値デジタル信号を出力するΔΣ変調部と、を備える。したがって、このΔΣ変調器では、入力されるｍ値デジタル信号が、ｎ値デジタル信号に変換されて出力される。

【0017】

ここで、本発明のΔΣ変調器では、切換器の所定値が、ｙ値デジタル信号が取り得る量子化値の絶対値の最大値よりも大きく設定されている。したがって、ループフィルタの減算器に帰還信号を帰還する切換器が、ループフィルタから出力される第１出力信号の絶対値が所定値以上の場合に第１出力信号を帰還し、所定値未満の場合にｙ値デジタル信号であるｙ値量子化器が出力する第２出力信号を帰還するように選択的に動作する。その結果、ループフィルタから出力される第１出力信号の絶対値レベルに応じて、ΔΣ変調器を構成するループフィルタへの帰還信号のレベルを増大させて安定的にΔΣ変調の信号処理を行うことができ、量子化器に入力される入力信号の振幅レベルが相対的に大きくなる場合にも、変調器の内部状態を修正するための介入を行う必要がなくなり、ΔΣ変調の信号処理の動作を安定させることができる。

【0018】

さらに、本発明のΔΣ変調器は、ｎ＝２の場合に、ΔΣ変調部を１次ΔΣ変調の信号処理を行う１次ΔΣ変調部または２次ΔΣ変調の信号処理を行う２次ΔΣ変調部として構成することができる。動作が不安定になることがない１次ΔΣ変調部または２次ΔΣ変調部を用いることで、１ビットΔΣ変調の信号処理の動作を安定させることができる。

【0019】

また、ΔΣ変調器は、ｎ＝ｙ＝２の場合に、ｙ値量子化器が出力する２値デジタル信号の信号値を第１の量子化値または第２の量子化値のいずれかに定める入力信号に対する閾値を、ゼロ値に設定すればよい。ループフィルタから出力される信号レベルが１ビット以下の場合に、帰還信号を２値デジタル信号である１ビット信号にすることができ、１ビットΔΣ変調の信号処理の動作を安定させることができる。

【0020】

また、ΔΣ変調器は、ｎ＝ｙ＝２の場合に、ｙ値量子化器の第１の量子化値および第２の量子化値が、絶対値の等しい正および負の量子化値として設定することができる。この場合には、出力される２値デジタル信号への変換における量子化誤差が少なくなる利点がある。

【発明の効果】

【0021】

本発明のΔΣ変調器およびそのプログラムは、出力するｎ値デジタル信号よりも入力されるｍ値デジタル信号の量子化値数が大きくて、量子化器に入力される入力信号の振幅レベルが相対的に大きくなる場合にも、ΔΣ変調の信号処理の動作を安定させることができる。

【図面の簡単な説明】

【0022】

【図1】本発明の好ましい実施形態によるΔΣ変調器１について説明する図である。（実施例１）

【図2】ΔΣ変調器１の量子化器の動作を説明するグラフである。（実施例１）

【図3】ΔΣ変調器１の入力信号レベルに対するＳＮＲレベルの特性カーブを説明するグラフである。（実施例１、比較例）

【発明を実施するための形態】

【0023】

以下、本発明の好ましい実施形態によるΔΣ変調器およびそのプログラムについて説明するが、本発明はこれらの実施形態には限定されない。

【実施例1】

【0024】

図１は、本発明の好ましい実施形態によるΔΣ変調器１について説明する図である。具体的には、ΔΣ変調器１は、入力端子２に入力されるデジタル音声信号であるｍ値（ｍ：３以上の整数）デジタル信号を、ｎ値（ｎ：ｍより小さい２以上の整数）デジタル信号に変調して出力端子３から出力するΔΣ変調器であり、図１は、その内部構成を示すブロック図である。なお、説明に不要な一部の構成や、内部構造等は、図示ならびに説明を省略する。

【0025】

ΔΣ変調器１は、デジタルシグナルプロセッサ（ＤＳＰ）で構成され得る。その場合には、ＤＳＰを制御する制御回路としての（図示しない）マイクロコンピュータ（マイコン）が接続され、マイコンがＤＳＰにプログラムをロードさせて実行させるように制御する。したがって、ΔΣ変調器１は、ｎ＝２とする場合には、マルチビットのデジタル音声信号を１ビットΔΣ変調して、２値のデジタル音声信号として出力するオーディオ機器に適用し得る。

【0026】

例えば、本実施例のΔΣ変調器１に入力されるｍ値デジタル音声信号は、同期したステレオ音声信号ＬおよびＲのデータの組である１６ビットＰＣＭ信号である。ただし、入力されるｍ値デジタル音声信号は、１チャンネルのモノラル信号であっても、３チャンネル以上のマルチチャンネル信号であってもよい。したがって、図１は、モノラル音声信号であるｍ値デジタル音声信号に対応する一つのシグナルフローとしてまとめて図示している。

【0027】

ΔΣ変調器１は、ループフィルタ４と、ｙ値量子化器７と、後述する第１出力信号および第２出力信号が入力されて、選択的にそれらのいずれかを出力するセレクタ６と、ｎ値ΔΣ変調部８と、を備える。ΔΣ変調器１の入力端子２に入力されるｍ値デジタル信号は、後述するループフィルタ４の減算器１１に入力される。ループフィルタ４は、第１出力信号をｙ値量子化器７とセレクタ６とに出力する。ｙ値量子化器７は、ｙ値デジタル信号である第２出力信号をセレクタ６に出力する。セレクタ６は、出力信号をループフィルタ４に帰還するとともに、出力信号をｎ値ΔΣ変調部８に入力する。ｎ値ΔΣ変調部８は、出力端子３にｎ値デジタル信号を出力する。

【0028】

ループフィルタ４は、入力端子２に入力されたｍ値デジタル信号を入力される減算器１１と、減算器１１の出力信号が入力される加算器１２と、加算器１２の出力信号が分岐されて入力される遅延器１３と、加算器１２の出力信号が入力される減算器１４と、減算器１４の出力信号が入力される加算器１５と、加算器１５の出力信号が分岐されて入力される遅延器１６と、セレクタ６の出力信号を遅延させて、その出力信号を減算器１１並びに減算器１４に帰還する遅延器１７と、を含む。

【0029】

ループフィルタ４の遅延器１３、１６または１７は、入力されるデジタル信号を１サンプル遅延させて出力する遅延器である。ΔΣ変調器１におけるΔΣ変調の信号処理は、入力されるｍ値デジタル信号のサンプリング周波数よりも高いｎ値デジタル信号のサンプリング周波数で動作する。

【0030】

ループフィルタ４の減算器１１または１４は、一方の入力信号に他方の入力信号を位相反転させた負の入力信号を加算する加算器により実現される。具体的には、減算器１１は、入力端子２に入力されたｍ値デジタル信号から遅延器１７からの出力信号を減算して加算器１２に出力する。また、減算器１４は、加算器１２の出力信号から遅延器１７からの出力信号を減算して加算器１５に出力する。

【0031】

加算器１２は、減算器１１の出力信号と遅延器１３の出力信号とを加算して減算器１４に出力する。加算器１２の出力信号は、分岐されて遅延器１３に入力されるので、加算器１２および遅延器１３は、減算器１１の出力信号を積分して減算器１４に出力する積分器として機能する。同様に、加算器１５は、減算器１４の出力信号と遅延器１６の出力信号とを加算して出力する。加算器１５の出力信号は、分岐されて遅延器１６に入力されるので、加算器１５および遅延器１６は、減算器１４の出力信号を積分して出力する積分器として機能する。

【0032】

ｍ値デジタル信号を入力されるループフィルタ４は、加算器１５の出力信号をその出力信号である第１出力信号とする。第１出力信号は、ｙ値量子化器７とセレクタ６とが構成するいわば拡張された量子化器に入力され、セレクタ６は、その出力信号をループフィルタ４に帰還する。また、ｙ値量子化器７は、ｙ値デジタル信号である第２出力信号をセレクタ６に出力する。また、ｎ値ΔΣ変調部８は、ループフィルタ４に帰還する信号を入力信号として出力端子３にｎ値デジタル信号を出力する。したがって、本実施例のループフィルタ４を含むΔΣ変調器１は、ｎ値ΔΣ変調部８への信号出力の段階で、２次ΔΣ変調器を構成する。

【0033】

なお、ループフィルタ４は、ｎ値ΔΣ変調部８への信号出力の段階で１次ΔΣ変調器を構成するように、上記の構成から減算器１４と、加算器１５と、遅延器１６と、を省略してもよい。また、ループフィルタ４は、さらなる減算器および積分器を含む高次ΔΣ変調器を構成するループフィルタであってもよい。したがって、本実施例のΔΣ変調器１のループフィルタ４の詳しい動作の説明は、ここでは省略する。

【0034】

ｙ値量子化器７は、ループフィルタ４から入力される第１出力信号を、ｙ値デジタル信号である第２出力信号に量子化して出力する。ｙ値量子化器７から出力される第２出力信号は、セレクタ６に出力される。したがって、ｙ値量子化器７は、例えばｙ＝２とする場合には、第２出力信号として｛０、１｝、あるいは、｛−１、１｝、といった２値の量子化値のいずれかを第１出力信号に応じて出力する。

【0035】

セレクタ６には、第１出力信号および第２出力信号が入力される。セレクタ６は、第１出力信号の絶対値により選択的に第１出力信号または第２出力信号のいずれかを出力し、その出力信号をループフィルタ４の遅延器１７に入力する。具体的には、セレクタ６は、第１出力信号の絶対値が所定値以上の場合に第１出力信号をループフィルタ４に帰還し、それ以外の場合、つまり、第１出力信号の絶対値が所定値未満の場合に第２出力信号をループフィルタ４に帰還する。

【0036】

図２はΔΣ変調器１の量子化器の動作を説明するグラフである。具体的には、図２（ａ）は、ｙ＝２とする場合のｙ値量子化器７の動作を説明するグラフであり、図２（ｂ）は、ｙ値量子化器７およびセレクタ６が、いわば拡張された量子化器として動作する様子を説明するグラフである。図２（ａ）および（ｂ）の横軸は、ループフィルタ４が出力する第１出力信号のデジタル信号の量子化値である。また、図２（ａ）の縦軸は、ｙ値量子化器７から出力される第２出力信号の量子化値である。さらに、図２（ｂ）の縦軸は、セレクタ６からループフィルタ４に帰還される信号の量子化値である。以下では、図２を用いて、ΔΣ変調器１のｙ値量子化器７およびセレクタ６の動作を中心に説明する。

【0037】

図２（ａ）に示すように、ｙ値量子化器７は、ループフィルタ４から入力される第１出力信号が０以上の正の値の場合に量子化値｛１｝を第２出力信号として出力し、第１出力信号が０未満の負の値の場合に量子化値｛−１｝を第２出力信号として出力する。この場合には、ｙ値量子化器７が出力する第２出力信号の量子化値を｛−１｝または｛１｝のいずれかに定める入力信号に対する閾値が、入力信号のゼロ値｛０｝に設定されている。また、ｙ値量子化器７は、｛−１、１｝という絶対値の等しい正および負の量子化値を含むように、第２出力信号を出力する。

【0038】

また、図２（ｂ）に示すように、セレクタ６は、第１出力信号の絶対値が所定値｛２｝以上の場合に第１出力信号をループフィルタ４に帰還し、第１出力信号の絶対値が所定値｛２｝未満の場合に第２出力信号をループフィルタ４に帰還する。つまり、セレクタ６は、第１出力信号の絶対値が所定値｛２｝未満の場合には、｛−１、１｝のいずれかの量子化値を含む第２出力信号をループフィルタ４に出力する。一方、セレクタ６は、第１出力信号の絶対値が所定値｛２｝以上の場合には、第１出力信号をそのままループフィルタ４に出力する。

【0039】

セレクタ６は、ループフィルタ４に出力する入力信号を、第１出力信号を選択するように切り換えるか、第２出力信号を選択するように切り換えるか、を定める第１出力信号の絶対値の所定値を、設定可能である。このセレクタ６の所定値は、出力信号であるｎ値デジタル信号が取り得る量子化値の絶対値の最大値よりも大きく設定されていればよい。図２に示すｙ＝２の場合には、出力信号であるｙ値デジタル信号が取り得る量子化値の絶対値の最大値は｛１｝であるので、第１出力信号の絶対値の所定値を｛２｝とする上記の場合は、この条件を満たしている。セレクタ６における所定値は、ループフィルタ４への出力信号であるｙ値デジタル信号が取り得る量子化値の絶対値の最大値が整数で表される場合には、好ましくは本実施例のように、その最大値に｛１｝を加えた次の量子化値と等しく設定するのがよい。

【0040】

したがって、ｙ値量子化器７およびセレクタ６は、図２（ｂ）に示すような入出力特性を有するいわば拡張された量子化器として動作し、ループフィルタ４にフィードバックする帰還信号を出力する。その結果、ｙ値量子化器７およびセレクタ６は、ｙ値量子化器７に入力される入力信号の振幅レベルが相対的に大きくなる場合に、その絶対値が所定値以上であればｙ値量子化器７をいわばバイパスした帰還信号をループフィルタ４にフィードバックするように動作する。

【0041】

また、ｙ値量子化器７およびセレクタ６から出力されてループフィルタ４にフィードバックされる帰還信号は、分岐されてｎ値ΔΣ変調部８に入力される。ｎ値ΔΣ変調部８は、ΔΣ変調の信号処理を行って、ｎ値デジタル信号を出力端子３に出力する。したがって、ｙ値量子化器７およびセレクタ６は、ｙ値量子化器７に入力される入力信号の振幅レベルが相対的に大きくなる場合に、その絶対値が所定値以上であればｙ値量子化器７をいわばバイパスした信号をｎ値ΔΣ変調部８に入力するように動作する。

【0042】

つまり、このΔΣ変調器１では、ループフィルタ４から出力される第１出力信号の絶対値レベルに応じて、ΔΣ変調器１を構成するループフィルタ４への帰還信号のレベルを増大させて安定的にΔΣ変調の信号処理を行うことができる。ループフィルタ４の減算器１１または１４に入力される帰還信号のレベルが増大すれば、ループフィルタ４から出力されてｙ値量子化器７に入力される第１出力信号の振幅レベルが相対的に小さくなるので、ΔΣ変調の信号処理の動作を安定させることができる。これは、このΔΣ変調器１において、ｙ値量子化器７の量子化誤差がある程度の閾値を超えて大きくなると、自動的にその量子化誤差をゼロにするように制御が働くことに等価だからである。

【0043】

また、このΔΣ変調器１では、ΔΣ変調の信号処理の動作を安定させるのに、結果的にΔΣ変調器１の内部状態を修正するための介入を行う必要がなく、また、フィードバックの経路にリミッターを設ける必要もなくなる利点がある。仮に、ΔΣ変調器１に入力されるｍ値デジタル信号をあらかじめ減衰させてデジタル信号のヘッドルームを確保する場合にも、減衰量のマージンを最小とすることができる利点がある。

【0044】

また、ｎ値ΔΣ変調部８は、ｎ＝２の場合に、１次ΔΣ変調の信号処理を行う１次ΔΣ変調部または２次ΔΣ変調の信号処理を行う２次ΔΣ変調部として構成することができる。動作が不安定になることがない１次ΔΣ変調部または２次ΔΣ変調部を用いることで、１ビットΔΣ変調の信号処理の動作を安定させることができる。また、このΔΣ変調器１では、ｎ値ΔΣ変調部８をｎ＝２と設定して、１ビットΔΣ変調信号を出力するのに、ｙ値量子化器７においてｙを３以上に設定し、３値以上のΔΣ変調信号をｎ値ΔΣ変調部８に入力することもできる。

【0045】

また、このΔΣ変調器１は、ｎ＝ｙ＝２の場合に、安定的な１ビットΔΣ変調器１を簡易な構成で実現できる利点がある。ｙ値量子化器７は、出力する第２出力信号の量子化値を｛−１｝または｛１｝のいずれかに定める入力信号に対する閾値を、入力信号のゼロ値｛０｝に設定されていればよい。また、ｙ値量子化器７が｛−１、１｝という絶対値の等しい正および負の量子化値を含むように、第２出力信号を出力するので、出力される２値デジタル信号への変換における量子化誤差が少なくなる利点がある。

【0046】

図３は、ΔΣ変調器１の入力信号レベルに対するＳＮＲレベルの特性カーブを説明するグラフである。横軸は、入力端子２に入力されるｍ値デジタル信号の正弦波信号入力の振幅レベルを示し、振幅レベルのフルスケールを０ｄＢＦＳとしている。縦軸は、ΔΣ変調器の変換の精度に関してよく用いられる指標である正弦波信号入力に対する信号対雑音比：ＳＮＲ（Signal -to-Noise Ratio）レベルである。ＳＮＲレベルは、出力されるｎ値デジタル信号の信号レベルが雑音レベルよりも実質的に遙かに大きく、広いダイナミックレンジを有している状態であることを示すように大きな値をとることが好ましい。また、ＳＮＲレベルは、入力信号レベルに対して大きく変化しないことが好ましく、動作が不安定的なΔΣ変調の信号処理では、入力されるｍ値デジタル信号の信号レベルが大きくなると、急激にＳＮＲレベルが低下することになる。

【0047】

図３の（ａ）に示す曲線は、本実施例の１ビットΔΣ変調器１のＳＮＲレベルの特性カーブを示す。ただし、ΔΣ変調器１のループフィルタ４は、（図示しない）８次のＣＲＦＢ（Cascade of Resonators with distributed Feedback：分布帰還を有する共振器の縦続構造）を採用する場合であり、ｍ＝２＾１６、ｎ＝ｙ＝２である。また、図３の（ｂ）に示す曲線は、本実施例の他の１ビットΔΣ変調器１のＳＮＲレベルの特性カーブを示し、図３の（ａ）場合との相違点は、ｙ値量子化器７における設定値ｙをｙ＝４と設定して、第２出力信号として４値の量子化値のいずれかを第１出力信号に応じて出力するように設定されている点である。また、図３の（ｃ）に示す曲線は、比較例の（図示しない）ΔΣ変調器１０のＳＮＲレベルの特性カーブを示す。

【0048】

比較例の（図示しない）ΔΣ変調器１０は、本実施例のΔΣ変調器１においてセレクタ６を含まないように構成する従来の１ビットΔΣ変調器であって、ｙ値量子化器７から出力される第２出力信号を、そのままループフィルタ４に帰還する場合に等価である。したがって、比較例のΔΣ変調器１０については、図示並びに説明を省略する。

【0049】

図３の（ｃ）に示すように、比較例のΔΣ変調器１０では、入力されるｍ値デジタル信号の正弦波信号入力の振幅レベルが−６ｄＢＦＳを超える程度に大きくなると、急激にＳＮＲレベルが低下し、ＳＮＲとして０ｄＢに到達することがわかる。これは、ΔΣ変調器１０の動作が不安定になり、適切なΔΣ変調信号としての１ビットデジタル信号が出力端子３から出力されない状態になることを意味している。

【0050】

一方で、図３の（ａ）または（ｂ）に示すように、本実施例のΔΣ変調器１では、入力されるｍ値デジタル信号の正弦波信号入力の振幅レベルが−６ｄＢＦＳを超える程度に大きくなると、急激にＳＮＲレベルが低下するのは同様であるが、さらに入力の振幅レベルが大きくなったとしても、ＳＮＲとして０ｄＢに到達することがない。これは、本実施例のΔΣ変調器１が絶対安定に動作することになり、従来礼に比較して、適切なΔΣ変調信号としての１ビットデジタル信号が出力端子３から出力される状態になることを意味している。

【0051】

このように本実施例のΔΣ変調器１では、従来技術に比べて、ｙ値量子化器７に入力される入力信号の振幅レベルが相対的に大きくなる場合にも、ΔΣ変調の信号処理の動作を安定させることができる。つまり、ループフィルタ４から出力される第１出力信号の絶対値レベルに応じて、ΔΣ変調器を構成するループフィルタ４への帰還信号のレベルを増大させて安定的にΔΣ変調の信号処理を行うことができる。その結果、ｙ値量子化器７に入力される入力信号の振幅レベルが相対的に大きくなる場合にも、変調器の内部状態を修正するための介入を行う必要がなくなり、ΔΣ変調の信号処理の動作を安定させることができる。

【0052】

なお、上記の説明では、ｍ＝２＾１６、ｎ＝ｙ＝２またはｎ＝２、ｙ＝４の場合を取り上げているが、入力端子２に入力されるデジタル音声信号の量子化値の数を意味するｍ値は、ｍ≧ｙ≧ｎの関係を満たす３以上の整数であればよく、また、出力端子３に出力されるデジタル音声信号の量子化値の数を意味するｎ値は、ｍより小さい２以上の整数であればよい。例えば、ΔΣ変調器１は、｛−１、０、１｝、といった３値の量子化値のいずれかを第１出力信号に応じて出力する３値ΔΣ変調器として構成することができる。

【0053】

本実施例のΔΣ変調器１では、少なくとも、セレクタ６において設定される所定値が、ｎ値デジタル信号が取り得る量子化値の絶対値の最大値よりも大きく設定されていればよい。その結果、ループフィルタ４の減算器に帰還信号を帰還するセレクタ６が、ループフィルタ４から出力される第１出力信号の絶対値が所定値以上の場合に第１出力信号を帰還し、所定値未満の場合にｎ値デジタル信号であるｎ値量子化器が出力する第２出力信号を帰還するように選択的に動作することができるので、ΔΣ変調の信号処理の動作を安定させることができる。

【0054】

また、上記の説明では、セレクタ６において設定される所定値を、第１出力信号の絶対値（例えば、｛２｝）としているが、ループフィルタ４に出力する入力信号を、第１出力信号を選択するように切り換えるか、第２出力信号を選択するように切り換えるか、を定める第１出力信号の所定値を、第１出力信号が正の値の場合と負の値の場合とで、異なる絶対値の値に設定してもよい。つまり、セレクタ６は、ループフィルタ４から出力される第１出力信号の絶対値がある程度小さい場合に、ｎ値デジタル信号であるｎ値量子化器が出力する第２出力信号を帰還するように選択的に動作すればよいのであって、セレクタ６において正の第１所定値および負の第２所定値を別々に設定してもよい。この場合には、セレクタ６は、第１出力信号が、正の第１所定値以上の場合または負の第２所定値以下の場合に、第１出力信号をループフィルタ４の減算器に帰還し、正の第１所定値未満でかつ負の第２所定値より大きい場合に、第２出力信号をループフィルタ４の減算器に帰還すればよい。

【0055】

また、上記実施例では、ΔΣ変調器１をデジタルシグナルプロセッサ（ＤＳＰ）で構成しているが、もちろん、ΔΣ変調の信号処理を実現するΔΣ変調器１は、音声信号を取り扱う演算能力を有する他の（図示しない）プロセッサのみで構成してもよい。その場合にも、コンピュータのプロセッサには、以下に説明するプログラムがロードされて実行される。したがって、以下では、上述の図１〜図３の図示における図番を共通に用いて説明し、ΔΣ変調の信号処理のプログラムのフローチャートは省略する。

【0056】

このΔΣ変調の信号処理のプログラムは、プロセッサに、ｍ値デジタル信号が減算器に入力されるループフィルタ４の信号処理を実行させるステップＳ１と、ループフィルタ４から出力される第１出力信号を入力されてｙ値デジタル信号である第２出力信号を出力するｙ値量子化器７によるｎ値量子化の信号処理を実行させるステップＳ２と、第１出力信号および第２出力信号が入力されて、第１出力信号の絶対値が所定値以上の場合に第１出力信号をループフィルタ４の減算器に帰還し、第１出力信号の絶対値が所定値未満の場合に第２出力信号をループフィルタ４の減算器に帰還するセレクタ６による切換処理を実行させるステップＳ３と、セレクタ６がループフィルタ４に帰還する信号を入力信号としてｎ値ΔΣ変調部８によるｎ値デジタル信号を出力するΔΣ変調処理を実行させるステップＳ４と、を実行させる。

【0057】

このステップＳ３において、セレクタ６による切換処理の所定値は、ｙ値デジタル信号が取り得る量子化値の絶対値の最大値よりも大きく設定される。したがって、ΔΣ変調の信号処理のプログラムは、プロセッサに入力されるｍ値デジタル信号をｙ値デジタル信号に変換して出力することができる。また、ループフィルタ４から出力される第１出力信号の絶対値レベルに応じて、ΔΣ変調器１を構成するループフィルタ４への帰還信号のレベルを増大させて安定的にΔΣ変調の信号処理を行うことができる。

【0058】

もちろん、プロセッサは、ｎ＝ｙ＝２の場合に、安定的な１ビットΔΣ変調器１を簡易な構成で実現できる。ｙ値量子化器７は、出力する第２出力信号の量子化値を｛−１｝または｛１｝のいずれかに定める入力信号に対する閾値を、入力信号のゼロ値｛０｝に設定されていればよい。また、ｙ値量子化器７が｛−１、１｝という絶対値の等しい正および負の量子化値を含むように、設定されていればよい。出力される２値デジタル信号への変換における量子化誤差が少なくなる利点がある。

【0059】

なお、このΔΣ変調の信号処理のプログラムは、コンピュータのプロセッサに限らず、デジタル音声信号を取り扱うことが出来るプロセッサを搭載する電子機器で実行可能である。例えば、携帯電話、スマートフォン、等の音声信号専用のプロセッサを備えていないものであっても、ＣＰＵにおいてデジタル音声信号の演算能力をそなえていればよい。

【産業上の利用可能性】

【0060】

本発明のΔΣ変調器およびそのプログラムは、ステレオ音声信号を再生するステレオ装置のみならず、マルチチャンネルサラウンド音声再生装置を含む音響再生システム、あるいは、持ち運びが可能なポータブル機器、スマートフォンなどの電子機器にも適用が可能である。

【符号の説明】

【0061】

１ ΔΣ変調器
２ 入力端子
３ 出力端子
４ ループフィルタ
６ セレクタ
７ ｙ値量子化器
８ ｎ値ΔΣ変調部
１１、１４ 減算器
１２、１５ 加算器
１３、１６、１７ 遅延器

【図1】

【図2】

【図3】