(58)【調査した分野】(Int.Cl.,DB名)
前記直流電源から前記商用交流電力への変換にあたって、前記第1変換部の出力する電圧が、前記脈流波形の波高値に対して所定の割合以下となる期間内にあるとき、前記制御部は、前記第2変換部を、高周波でインバータ動作させることにより、前記期間内の前記交流波形の電圧を生成する請求項1に記載の変換装置。
前記第1コンデンサは、スイッチングによる高周波の電圧変動を平滑化するが、前記脈流波形は平滑化しない程度のキャパシタンスを有する請求項1〜請求項4のいずれか1項に記載の変換装置。
前記直流電源が蓄電池であり、前記直流電源から前記商用電力系統への電力変換を上り方向とすると、前記制御部は、前記第2変換部を下り方向へのAC/DCコンバータとして動作させ、前記第1変換部を下り方向へのDC/DCコンバータとして動作させることにより、下り方向への電力変換を行い、前記蓄電池を充電する、請求項1〜請求項5のいずれか1項に記載の変換装置。
【発明を実施するための形態】
【0008】
[実施形態の要旨]
本発明の実施形態の要旨としては、少なくとも以下のものが含まれる。
【0009】
(1)これは、直流電源と商用電力系統との間に介在する変換装置であって、前記直流電源と前記商用電力系統との間に設けられ、平滑用の第1コンデンサが接続されたDCバスと、前記直流電源と前記DCバスとの間に設けられ、絶縁トランスを有するDC/DCコンバータ、及び、直流リアクトルを含み、前記直流電源からの直流電圧を、前記商用電力系統の交流波形の絶対値に相当する脈流波形を含む電圧に変換するか又はその逆変換をする第1変換部と、前記DCバスと前記商用電力系統との間に設けられ、前記脈流波形を含む電圧を1周期ごとに極性反転して交流波形に変換するか又はその逆変換をする第2変換部と、前記第2変換部と前記商用電力系統との間に設けられ、交流リアクトル及び第2コンデンサを含むフィルタ回路と、前記第1変換部及び前記第2変換部を制御する制御部と、を備えている。そして、前記制御部は、前記第1コンデンサ、前記直流リアクトル、前記第2コンデンサ、前記交流リアクトル、及び、前記DCバス側に換算した前記絶縁トランスの等価回路を考慮して、前記DCバスの電圧目標値及び前記交流リアクトルの電流目標値を決定することにより、前記商用電力系統との間に流れる系統電流を前記商用電力系統の電圧と同期させる。
【0010】
上記(1)の変換装置では、必要な波形を作るのは主として第1変換部であり、第2変換部のスイッチング回数が大幅に減ることにより、第1変換部及び第2変換部の全体としてのスイッチング損失を低減しつつ、系統連系を行うことができる。
【0011】
(2)また、(1)の変換装置において、前記直流電源から前記商用交流電力への変換にあたって、前記第1変換部は、前記直流電圧を、前記脈流波形の電圧に変換するようにしてもよい。
この場合、交流波形の基になる(1/2)周期の波形は全て第1変換部によって生成され、第2変換部は出力する交流波形の周波数の2倍の周波数で極性反転のみを行う。すなわち、第2変換部は、高周波のスイッチングを伴うインバータ動作を行わない。そのため、交流リアクトルによる損失を低減することができる。
【0012】
(3)また、(1)の変換装置において、前記直流電源から前記商用交流電力への変換にあたって、前記第1変換部の出力する電圧が、前記脈流波形の波高値に対して所定の割合以下となる期間内にあるとき、前記制御部は、前記第2変換部を、高周波でインバータ動作させることにより、前記期間内の前記交流波形の電圧を生成するようにしてもよい。
【0013】
脈流波形の波高値に対して所定の割合以下となる期間内とは、目標電圧のゼロクロス近傍を意味している。すなわちこの場合、目標電圧のゼロクロス近傍では第2変換部が交流波形の生成に寄与し、それ以外は第1変換部が交流波形の生成に寄与する。第1変換部のみによって脈流波形の全域を生成しようとすると、ゼロクロス近傍で波形の歪みが生じる場合があるが、第2変換部のインバータ動作を局部的に活用することにより、このような波形の歪みを防止し、より滑らかな交流波形の出力を得ることができる。第2変換部をインバータ動作させる期間は短いので、従来のインバータ動作に比べて損失が少ない。交流リアクトルによる損失も少なくなる。
【0014】
(4)また、(3)の変換装置において、前記所定の割合とは、18%〜35%であることが好ましい。
この場合、ゼロクロス近傍での波形の歪みを防止し、かつ、損失低減の効果も十分に確保することができる。例えば、「所定の割合」を18%未満にすると、ゼロクロス近傍での僅かな歪みが残る可能性がある。35%より大きくすると、第2変換部における高周波のインバータ動作期間が長くなるので、その分、損失低減の効果が薄れる。
【0015】
(5)また、(1)〜(4)のいずれかの変換装置において、前記第1コンデンサは、スイッチングによる高周波の電圧変動を平滑化するが、前記脈流波形は平滑化しない程度のキャパシタンスを有するべきである。
この場合、スイッチングに伴う高周波の電圧変動は除去しつつ、所望の脈流波形を保つことができる。
【0016】
(6)また、(1)〜(5)のいずれかの変換装置において、前記直流電源が蓄電池であり、前記直流電源から前記商用電力系統への電力変換を上り方向とすると、前記制御部は、前記第2変換部を下り方向へのAC/DCコンバータとして動作させ、前記第1変換部を下り方向へのDC/DCコンバータとして動作させることにより、下り方向への電力変換を行い、前記蓄電池を充電するようにしてもよい。
この場合、ハードウェア構成は変えなくとも、制御部による制御を変えるだけで、商用電力系統から受電して直流電源を充電することができ、その場合でも、スイッチング損失を低減することができる。
【0017】
[実施形態の詳細]
以下、実施形態の詳細について、図面を参照して説明する。
【0018】
<変換装置の構成及び動作の基本>
図1は、本発明の一実施形態に係る変換装置を備えたシステムの概略構成の一例を示すブロック図である。図において、変換装置100の入力端には、直流電源としての太陽光発電パネル8が接続され、出力端には、交流の商用電力系統10が接続されている。このシステムは、太陽光発電パネル8が発電する直流電力を交流電力に変換し、商用電力系統10に出力する連系運転を行う。なお、太陽光発電パネル8は一例であり、系統連系が許される他の直流電源装置(例えば風力発電装置)でも同様である。
【0019】
図において、変換装置100は、太陽光発電パネル8が出力する直流電力が与えられる第1変換部(DC/DCコンバータ)1と、第1変換部1の出力を交流電力に変換して商用電力系統10に出力する第2変換部(インバータ)2と、これらの変換部の動作を制御する制御部3とを備えている。
【0020】
図2は、本発明の一実施形態に係る変換装置100の回路図である。
図において、変換装置100は、第1変換部1と、第2変換部2と、制御部3と、フィルタ回路4を主要な構成要素として、構成されている。第1変換部1には、太陽光発電パネル8の出力が、平滑用のコンデンサ9を介して入力される。コンデンサ9の両端に印加される直流電圧は、電圧センサ21によって検出され、検出した電圧の情報は、制御部3に送られる。
【0021】
上記第1変換部1は、DC/DCコンバータであり、入力側から順に、4つのスイッチング素子Q1,Q2,Q3,Q4によって構成されるフルブリッジ回路11と、絶縁トランス12と、2つのスイッチング素子Q5,Q6によって構成される整流回路13と、直流リアクトル6とを備え、これらは図示のように接続されている。スイッチング素子Q1〜Q4,Q5,Q6のオン/オフは、制御部3によって制御される。
【0022】
絶縁トランス12の2次側巻線12sは、センタータップを有し、ここに、DCバス5の一方の電路が接続されている。スイッチング素子Q5,Q6は交互にオン動作し、整流出力は、直流リアクトル6を介してDCバス5に提供される。直流リアクトル6に流れる電流は電流センサ22によって検出され、検出した電流の情報は、制御部3に送られる。DCバス5には平滑用のコンデンサ7が接続されている。また、DCバス5の電圧は、電圧センサ23によって検出され、検出した電圧の情報は、制御部3に送られる。
【0023】
第2変換部2は、4つのスイッチング素子Q7,Q8,Q9,Q10によって構成されるインバータである。第2変換部2の出力は、フィルタ回路4を通って、商用電力系統10との系統連系に供される。スイッチング素子Q7〜Q10のオン/オフは、制御部3によって制御される。第2変換部2の出力電圧は電圧センサ24によって検出され、検出した電圧の情報は、制御部3に送られる。
【0024】
フィルタ回路4は、交流リアクトル41及びコンデンサ42を備えている。交流リアクトル41に流れる電流は電流センサ25によって検出され、検出した電流の情報は、制御部3に送られる。また、商用電力系統10の電圧は電圧センサ26によって検出され、検出した電圧の情報は、制御部3に送られる。
なお、上記スイッチング素子Q1〜Q10としては、例えば図示しているFET(Field Effect Transistor)や、IGBT(Insulated Gate Bipolar Transistor)を用いることができる。
【0025】
《制御の第1例》
次に、上記変換装置100の動作について説明する。まず、制御部3は、第1変換部1のフルブリッジ回路11(スイッチング素子Q1〜Q4)を、PWM制御する。
図3は、フルブリッジ回路11に対するゲート駆動パルスを示す図である。図中、二点鎖線で示す波形が、目標電圧である交流電圧である。ゲート駆動パルスの周波数は、交流電圧の周波数(50又は60Hz)に比べて格段に高周波(例えば20kHz)であるため、個々のパルスは描けないが、交流波形の絶対値のピークでパルス幅が最も広くなり、絶対値が0に近づくほど狭くなる。
【0026】
図4は、ゲート駆動パルスの作り方を示す図である。上段は、高周波の搬送波と、参照波としての交流波形の正弦波の絶対値とを示す図である。なお、横軸の時間は、非常に短い時間を拡大しているため、参照波は直線状に見えているが、例えば0〜π/2に向かって上昇しているところである。搬送波は2組(太めの線と、細めの線)重ねて表示してあり、時間的に互いに半周期ずれた2つの台形状波形からなる。すなわち、斜めに立ち上がってレベル1を少し保ち、その後0に急落するのが1つの台形波形の1サイクルであり、このような波形が連続的に出現し、かつ、2組の波形は半周期ずれている。
【0027】
上記のような搬送波と参照波とを比較し、正弦波の絶対値の方が大きい区間に対応したパルスを出現させると、下段に示すPWM制御されたゲート駆動パルスが得られる。なお、ゲート駆動パルスは、スイッチング素子Q1,Q4をオンにするパルスと、スイッチング素子Q2,Q3をオンにするパルスが交互に出力される。これにより、絶縁トランス12の1次巻線に正電圧と負電圧とが交互に、かつ、均等に与えられる。なお、参照波(正弦波)のゼロクロス近傍は、パルス幅が出にくいので、
図3に示した様に、ゼロクロス近傍はゲート駆動パルスが出力されないに等しい状態となる。
【0028】
上記のようなゲート駆動パルスで駆動されたフルブリッジ回路11の出力は絶縁トランス12によって所定の巻数比で変圧された後、整流回路13によって整流されるとともに、直流リアクトル6及びコンデンサ7によって平滑化される。平滑は高周波のスイッチングの痕跡を消す程度には作用するが、商用周波数程度の低周波を平滑化することはできない。すなわち、そのような結果となるよう、直流リアクトル6のインダクタンス及びコンデンサ7のキャパシタンスは、適正値に選定されている。キャパシタンスが適正値より格段に大きいと、商用周波数程度の低周波まで平滑化されて、波形の形状がなまってしまう。適正値を選択することにより、スイッチングに伴う高周波の電圧変動は除去しつつ、所望の脈流波形を得ることができる。
【0029】
なお、整流回路13は、制御部3からゲート駆動パルスを与えなくても(スイッチング素子Q5,Q6が双方オフでも)、素子内蔵のダイオードにより整流を行うことができるが、ゲート駆動パルスを与えれば同期整流を行うことができる。すなわち、ダイオード整流をする場合にダイオードに電流が流れるタイミングで、制御部3からスイッチング素子Q5,Q6にゲート駆動パルスを与える。そうすれば同期整流方式となって、電流は半導体素子の方を流れるため、整流回路13全体の電力損失を低減することができる。なお、同期整流を行うには、IGBTは不適で、FETを使用する必要がある。
【0030】
図5の(a)は、このようにして得ようとする第1変換部1の出力波形の目標値(理想値)である。なお、横軸が時間、縦軸が電圧を表している。すなわち、これは、交流電圧の交流波形を全波整流した脈流波形となる。この場合、目標電圧である交流電圧の周波数は、例えば50Hzである。従って、脈流波形の1周期は、(1/50)秒=0.02秒のさらに1/2であり、0.01秒である。また、この例では、波高値が282.8V(200×2
1/2)、実効値は200Vである。
また、
図5の(b)は、実際にDCバス5(コンデンサ7の両端)に現れる脈流波形の電圧である。(a)との比較により明らかなように、ほぼ、目標値通りの脈流波形が得られる。
【0031】
図6は、第2変換部2のインバータを構成するスイッチング素子Q7〜Q10のゲート駆動パルスである。(a)は、スイッチング素子Q7,Q10に対するゲート駆動パルス、(b)は、スイッチング素子Q8,Q9に対するゲート駆動パルスである。図示のように、交互に1/0となることにより、
図5に示した脈流波形は、脈流1周期ごとに極性反転する。
【0032】
図7は、このようにして出力される交流電圧を表すグラフであり、(a)は目標電圧(理想値)、(b)は実際に検出された交流電圧である。ゼロクロス付近に若干の歪みはあるが、概ね正確な交流波形が得られている。
【0033】
以上のように、上記の変換装置100によれば、第1変換部1のハードウェア構成はDC/DCコンバータであるが、直流電圧を、単なる直流電圧に変換するのではなく、交流波形の絶対値に相当する脈流波形に変換する。従って、交流波形の基になる波形は第1変換部1によって生成される。そして、第2変換部2は、脈流波形を含む電圧を1周期ごとに極性反転して交流波形の目標電圧に変換する。
【0034】
この場合の、第2変換部2のインバータは、従来のインバータ動作に比べてスイッチング回数が激減する。すなわち、例えば20kHz程度の高周波から、100Hz(例えば50Hzの交流1周期あたりに2回)に激減(1/200)する。また、第2変換部2がスイッチングを行うのは、ゼロクロスのタイミングであるため、スイッチングをする際の電圧が極めて低い(理想的には0V)。従って、第2変換部2のスイッチング損失が大幅に低減される。
【0035】
以上のような損失の低減により、変換装置100の変換効率を格段に向上させることができる。
【0036】
《制御の第2例》
図8は、制御の第2例による、フルブリッジ回路11に対するゲート駆動パルスを示す図である。図中、二点鎖線で示す波形が、目標電圧の交流電圧である。ゲート駆動パルスの周波数は、交流電圧の周波数(50又は60Hz)に比べて格段に高周波(例えば20kHz)であるため、個々のパルスは描けないが、交流波形の絶対値のピークでパルス幅が最も広くなり、絶対値が0に近づくほど狭くなる。
図3との違いは、交流波形のゼロクロス近傍において
図3よりも広い範囲で、ゲート駆動パルスが出力されない点である。
【0037】
図9の(a)は、
図8のゲート駆動パルスによって得ようとしている第1変換部1の出力波形の目標値(理想値)である。なお、横軸が時間、縦軸が電圧を表している。すなわち、これは、交流電圧の交流波形を全波整流したような脈流波形を含むものとなっている。この場合、目標電圧である交流電圧の周波数は、例えば50Hzである。従って、脈流波形の1周期は、(1/50)秒=0.02秒のさらに1/2であり、0.01秒である。また、この例では、波高値が282.8V(200×2
1/2)である。
【0038】
また、
図9の(b)は、実際にDCバス5(コンデンサ7の両端)に現れる脈流波形の電圧である。(a)との比較により明らかなように、ほぼ、目標値通りの脈流波形が得られるが、目標電圧の波高値に対して所定の割合以下、例えば100V以下の電圧となる期間内で、波形が少し歪んでいる。
【0039】
図10の(a)は、
図9の(b)と同様の図に、ゼロクロス近傍の目標電圧の波形を点線で書き加えた図である。また、
図10の(b)、(c)は、第2変換部2のインバータを構成するスイッチング素子Q7〜Q10のゲート駆動パルスである。(b)は、スイッチング素子Q7,Q10に対するゲート駆動パルス、(c)は、スイッチング素子Q8,Q9に対するゲート駆動パルスである。図中の縦方向の細かい線が入っている領域は、高周波のスイッチングによりPWM制御が行われる。
【0040】
図示のように、(b)、(c)のゲート駆動パルスは交互に1/0となる。これにより、(a)の脈流波形は、脈流1周期ごとに反転する。また、制御部3は、(b)すなわちスイッチング素子Q7,Q10の制御に関して、(a)に示す、第1変換部1が出力する電圧が例えば100V以下である場合には、スイッチング素子Q7,Q10を高周波でスイッチングさせ、インバータ動作を行わせる。これにより、ゼロクロス近傍での目標電圧に近づくように第2変換部2から電圧が出力される。また、制御部3は、(c)においても同様に、例えば100V以下の電圧である場合には、スイッチング素子Q8,Q9を高周波でスイッチングさせ、インバータ動作を行わせる。これにより、ゼロクロス近傍での目標電圧の電圧に近づくように、第2変換部2から電圧が出力される。
【0041】
図11は、このようにして出力される交流電圧を表すグラフであり、(a)は目標電圧(理想値)、(b)は実際に検出された交流電圧である。(b)に示すように、ゼロクロス付近の歪みも無く、高精度に、目標電圧通りの交流波形が得られている。
【0042】
以上のように、制御の第2例を適用する変換装置100によれば、第1変換部1のハードウェア構成はDC/DCコンバータであるが、直流電圧を、単なる直流電圧に変換するのではなく、交流波形の絶対値に相当する脈流波形(但し、ゼロクロス近傍を除く。)に変換する。従って、交流波形の基になる波形は主として第1変換部1によって生成される。また、第2変換部2は、第1変換部1が出力した脈流波形を含む電圧を1周期ごとに極性反転して交流波形の目標電圧に変換する。さらに、第2変換部2は、ゼロクロス近傍についてのみ、インバータ動作を行って第1変換部1が生成しなかったゼロクロス近傍の交流波形を生成し、出力する。
【0043】
すなわちこの場合、目標電圧のゼロクロス近傍では第2変換部2が交流波形の生成に寄与し、それ以外は第1変換部1が交流波形の生成に寄与する。第1変換部1のみによって脈流波形の全域を生成しようとすると、ゼロクロス近傍で波形の歪みが生じる場合があるが、第2変換部2のインバータ動作を局部的に活用することにより、このような波形の歪みを防止し、より滑らかな交流波形の出力を得ることができる。
【0044】
なお、第2変換部2をインバータ動作させる期間は短いので、従来のインバータ動作に比べれば損失が極めて少ない。また、交流リアクトル41による損失も、従来のインバータ動作に比べれば少ない。さらに、インバータ動作するゼロクロス近傍の期間は比較的電圧が低いことも、スイッチングによる損失及び交流リアクトル41による損失を低減させることに寄与する。
以上のような損失の低減により、変換装置100の変換効率を向上させることができ、しかも、より滑らかな交流波形の出力を得ることができる。
【0045】
なお、第2変換部2を高周波でインバータ動作させる期間を決める基準は、波高値に対して所定の割合以下となること、である。上記の例では波高値282.8Vに対して所定の割合とする閾値を100Vとしたので、所定の割合とは、100V/282.8V≒0.35である。但し100Vは、余裕を見た値であり、
図5の(b)では50V以下で歪みが現れている。従って、閾値を50Vまで下げてもよい。50Vの場合には、所定の割合とは、50V/282.8V≒0.18である。
【0046】
従って、「所定の割合」としては、18%〜35%が好適であると考えられる。電圧の実効値が200V以外の場合も同様に、波高値に対して18%〜35%が好適である。「所定の割合」を18%未満にすると、ゼロクロス近傍での僅かな歪みが残る可能性がある。35%より大きくすると、第2変換部2における高周波のインバータ動作期間が長くなるので、その分、損失低減の効果が薄れる。
【0047】
<系統連系のための制御>
図12は、
図2と同じ回路図であるが、制御部3及び電流センサ・電圧センサの図示を省略し、各センサが検出する以下の電気的な諸量その他の記号を追記した回路図である。
Vgdc:コンデンサ9の両端に印加される直流電源電圧検出値
Igdc:直流リアクトル6に流れる電流検出値
Vdc:DCバス電圧検出値
Vgac_i:第2変換部2の出力電圧検出値
Igac_i:交流リアクトル41の電流検出値
Vgac:系統電圧
なお、変換装置100から商用電力系統10に流れる系統電流Igac_oは、制御上必要な量ではないので、電流センサを設けなかったが、実験等では図示しない電流センサにより実測される。
以下、
図12を参照して、系統連系に必要な制御について説明する。
【0048】
《第2変換部の制御》
まず、第2変換部2から商用電力系統10へ最終的に出力される出力電流目標値Igac_o*を、正弦波の電流とすると、
Igac_o*=A
msinωt ・・・(1)
である。ここで、A
mは定数、ωは商用電力系統の周波数fに対する角周波数、tは時間である。
なお、末尾の記号「*」は、当該記号を付さない記号が表す物理量の目標値又はその近似値であることを意味する(以下同様。)。
【0049】
図13は、交流リアクトル41の電流目標値Igac_i*についてのブロック線図である。この図は、電流目標値Igac_i*が、出力電流目標値Igac_o*に、コンデンサ42に流れる無効電流を加味したものであることを表している。すなわち、商用電力系統10の系統電圧をVgac、コンデンサ42のキャパシタンスをC3とすると、
Igac_i*=Igac_o* + C3×d(Vgac)/dt ・・・(2)
となる。
【0050】
図14は、インバータ2の出力電圧目標値Vgac_i*についてのブロック線図である。この図は、出力電圧目標値Vgac_i*が、系統電圧Vgacに、交流リアクトル41による電圧降下を加味したものであることを表している。すなわち、交流リアクトル41のインダクタンスをL2とすると、
Vgac_i*=Vgac + L2×d(Igac_i*)/dt ・・・(3)
である。
【0051】
図15は、インバータ2の参照波Vref_invについてのブロック線図である。図に示すように、交流リアクトル41の電流目標値Igac_i*と電流検出値Igac_iとの偏差を求め、比例制御を働かせる。その出力値に外乱補償として系統電圧Vgacを足し、その和の値をDCバス電圧検出値Vdcで割る。そしてリミッタを作用させてインバータ2の参照波Vref_invを算出する。
【0052】
《第1変換部の制御》
図16は、DCバス電圧目標値Vdc*を算出するための、直流リアクトル6(インダクタンスL1)の電流近似値Igdc_approx*についてのブロック線図である。なお、ここでの電流近似値Igdc_approx*には、直流リアクトル6と絶縁トランス12の電圧降下の影響分が考慮されていない。DCバス電圧目標値Vdc*の算出については、後述する。図において、インバータ2の出力電圧目標値Vgac_i*及び出力電流目標値Igac_i*からインバータ出力電力を計算し、それをDCバス電圧目標値Vdc*で割り、その値をAとする。すなわち、
A=Vgac_i* × Igac_i* / Vdc* ・・・(4)
である。
【0053】
次に別項として、コンデンサ7(中間コンデンサ)への電流を算出するため、DCバス電圧目標値Vdc*をA/D変換周期の1回分遅らせて、その値を微分器に通し、コンデンサ7のキャパシタンスC2を乗じ、その値をBとする。すなわち、
B=C2×d(Vdc*)/dt ・・・(5)
である。
【0054】
なお、A/D変換周期の1回分を遅らせる理由は、理想としては制御計算中には即時の値を使用したい。しかし、Igdc_approx*を算出するのにVdc*を使用し、次段落でVdc*を算出するのにIgdc_approx*を使用しているため、近似としてIgdc_approx*を算出する際のVdc*に関してA/D変換1回前の値を使用するようにしているのである。
そして上記AとBとを互いに足し、直流リアクトル6の電流近似値Igdc_approx*とする。
Igdc_approx*=A+B ・・・(6)
【0055】
図17は、DCバス電圧目標値Vdc*を算出するブロック線図である。また、
図18は、DCバス側(2次側)に換算した絶縁トランス12の等価回路図である。絶縁トランス12は、1次側の漏れインダクタンスLtr1、抵抗Rtr1、2次側の漏れインダクタンスLtr2、抵抗Rtr2、及び、励磁インダクタンスLtr3を、T型接続した図示の回路と等価である。
【0056】
図17の左上ブロックでは、インバータ2の出力電圧目標値Vgac_i*の絶対値と、直流リアクトル6の電流近似値Igdc_approx*から直流リアクトル6の電圧降下分を算出した値とが、互いに加算される。
そして、その値に
図18のようなDCバス側換算とした絶縁トランス12の等価回路を考えたときの抵抗値と漏れインダクタンス値から絶縁トランス12の電圧降下分を算出した値を足し合わせ、その値をCとする。
【0057】
ここで
図18の等価回路において並列に接続されている励磁インダクタンスLtr3は漏れインダクタンスLtr1,Ltr2に比べインダクタンス値が大きい。そのため、励磁インダクタンスLtr3へ分流する電流を0と近似したが、等価回路の各線路に流れる正確な電流値を計算する際は各インピーダンス成分から計算すればよい。
C=|Vgac_i*| +
L1×d(Igdc_approx*)/dt +
Ltr1×d(Igdc_approx*)/dt +
Ltr2×d(Igdc_approx*)/dt +
Rtr1×Igdc_approx* +
Rtr2×Igdc_approx* ・・・(7)
【0058】
そしてDCバス電圧下限値を適切な値に指定し、Cとその値とを比較したとき最大(大きい方)となる値をDCバス電圧目標値Vdc*とする。
当該DCバス電圧下限値とは、前述の《制御の第1例》の場合は0である。また、《制御の第2例》の場合は、スイッチング素子Q7,Q10(
図2)を高周波でスイッチングさせてインバータ動作を開始する電圧であり、その値は、前述のように例えば100Vである。
【0059】
そして
図19のブロック線図において、DCバス電圧目標値Vdc*とDCバス電圧検出値Vdcとの偏差を計算し、比例積分制御によって直流リアクトル6の電流目標値Igdc*を決定する。
そして
図20のブロック線図において、直流リアクトル6の電流目標値Igdc*と電流検出値Igdcとの偏差に比例積分制御を働かせ、その結果にDCバス電圧検出値Vdcを足し、直流電源電圧Vgdcで割ることで、第1変換部(DC/DCコンバータ)1の参照波Vref_cnvを決定する。ここで直流電源電圧検出値Vgdcについては絶縁トランス12の巻き数比を考慮する必要があり、例えば絶縁トランス12の巻数比が、1:2である場合は、DCバス側換算で電圧センサ21による検出値の2倍の値とすることができる。
【0060】
《検証》
以上の制御方式により得られる結果を、
図21〜
図32に示す。
図21〜26は、DCバス電圧目標値の下限値を0Vとした《制御の第1例》の結果であり、
図21は、DCバス電圧目標値Vdc*の波形である。横軸は時間[秒]、縦軸は電圧[V]を表している。
図22は、DCバス電圧検出値Vdcの波形である。横軸は時間[秒]、縦軸は電圧[V]を表している。DCバス電圧検出値Vdcは、下限値が0Vより若干上がっているが、概ね、DCバス電圧目標値Vdc*と合っている。
【0061】
図23は、交流リアクトル41の電流目標値Igac_i*の波形である。横軸は時間[秒]、縦軸は電流[A]を表している。
図24は、交流リアクトル41の電流検出値Igac_iの波形である。横軸は時間[秒]、縦軸は電流[A]を表している。電流検出値Igac_iは、電流目標値Igac_i*に正確に追従していることがわかる。
【0062】
図25は、系統電流検出値Igac_oの波形である。横軸は時間[秒]、縦軸は電流[A]を表している。
図26は、系統電圧検出値Vgacの波形である。横軸は時間[秒]、縦軸は電圧[V]を表している。系統電流検出値すなわち、系統への逆潮流電流は正弦波状になり系統電圧と同期し、位相が良く一致している。
以上の結果から《制御の第1例》の制御方式を実行する変換装置100は、系統連系ができることが示された。
【0063】
図27〜32は、DCバス電圧目標値の下限値を100Vとした《制御の第2例》の結果であり、
図27は、DCバス電圧目標値Vdc*の波形である。横軸は時間[秒]、縦軸は電圧[V]を表している。
図28は、DCバス電圧検出値Vdcの波形である。横軸は時間[秒]、縦軸は電圧[V]を表している。DCバス電圧検出値Vdcは、100V付近で若干歪んでいるが、概ね、DCバス電圧目標値Vdc*と合っている。
【0064】
図29は、交流リアクトル41の電流目標値Igac_i*の波形である。横軸は時間[秒]、縦軸は電流[A]を表している。
図30は、交流リアクトル41の電流検出値Igac_iの波形である。横軸は時間[秒]、縦軸は電流[A]を表している。電流検出値Igac_iは、電流目標値Igac_i*に正確に追従していることがわかる。
【0065】
図31は、系統電流検出値Igac_oの波形である。横軸は時間[秒]、縦軸は電流[A]を表している。
図32は、系統電圧検出値Vgacの波形である。横軸は時間[秒]、縦軸は電圧[V]を表している。系統電流検出値すなわち、系統への逆潮流電流は歪が少ない正弦波状になり系統電圧と同期し、位相が良く一致している。
以上の結果から《制御の第2例》の制御方式を実行する変換装置100は、系統連系ができることが示された。
【0066】
《まとめ》
以上のように、系統電圧の位相と周波数に同期して制御することにより歪が少ない正弦波状の系統電流を生成することができた。
インバータの高周波スイッチング停止期間があることから一般的なインバータと比較して、スイッチング損失が少なく、交流リアクトル41の鉄損も少なくなり、変換装置100全体の効率が向上する。効率向上に際し、一般的な絶縁型変換装置の回路に部品を追加することなく、制御部3の制御方法を変更するだけであることも注目に値する。
【0067】
<逆方向への変換装置>
なお、以上の説明では、太陽光発電パネル8から商用電力系統10への系統連系について述べたが、逆に、商用電力系統10から蓄電池への充電動作も可能である。
図33は、かかる逆方向への変換装置を備えたシステムの概略構成の一例を示すブロック図である。図において、変換装置100の入力端(右)には、交流の商用電力系統10が接続されている。変換装置100の出力端には、蓄電池30が接続されている。このシステムは、商用電力系統の交流電力を変換装置100が直流電力に変換し、蓄電池30に充電するものである。変換装置100のハードウェアは
図2と同様である。
【0068】
この場合、
図2における第2変換部2はAC/DCコンバータとなって、交流を直流に変換する。第1変換部1はDC/DCコンバータであって、DCバス5の電圧を、蓄電池30の充電に適した電圧に変更する。
その場合には、制御部3は、第2変換部2として系統連系インバータの出力(マイナスの出力すなわち入力)電流目標値Ia*を
Ia* = −A
msinωt ・・・(8)
というように、系統電圧と逆位相になるように指定すればよい。このような逆方向の場合でも、インバータの高周波スイッチング停止期間があることから一般的なインバータと比較して、スイッチング損失が少なく、交流リアクトル41の鉄損も少なくなり、変換装置100全体の効率が向上し、また、歪みが少なく系統電圧と同期した系統電流を生成することができる。
【0069】
<その他>
なお、
図2においては第1変換部1のDC/DCコンバータとして絶縁トランス12の2次側がセンタータップ方式となっている回路を採用したが、絶縁トランス12の1次側をセンタータップ方式として、2次側はフルブリッジ回路としてもよい。さらには、1次側・2次側共に、フルブリッジ回路とすることもできる。
【0070】
図34は、本発明の他の実施形態に係る変換装置100の回路図である。
図12との違いは、第1変換部1における整流回路13がフルブリッジ回路13F(スイッチング素子Q5,Q5a,Q6,Q6a)に置き換わり、直流リアクトル6が、絶縁トランス12の1次側及び2次側にそれぞれ1次側インダクタンスLp,2次側インダクタンスLsとして存在している点である。これにより、第1変換部1は、デュアルアクティブコンバータとなっている。その他の構成は
図12と同様である。
このように、第1変換部1は、絶縁トランス12の1次側・2次側が共にフルブリッジ回路11,13Fで構成され、フルブリッジと絶縁トランス12との間に直流リアクトル6(1次側インダクタンスLp、2次側インダクタンスLs)が設けられた回路であってもよい。
【0071】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。