特許 6361747 炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6361747

(24)【登録日】2018年7月6日

(45)【発行日】2018年7月25日

(54)【発明の名称】炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置

(51)【国際特許分類】

   C30B 29/36 20060101AFI20180712BHJP

   C30B 25/20 20060101ALI20180712BHJP

   C30B 33/02 20060101ALI20180712BHJP

   C30B 33/08 20060101ALI20180712BHJP

   H01L 21/205 20060101ALN20180712BHJP

【ＦＩ】

   C30B29/36 A

   C30B25/20

   C30B33/02

   C30B33/08

   !H01L21/205

【請求項の数】6

【全頁数】10

(21)【出願番号】特願2016-573204(P2016-573204)

(86)(22)【出願日】2015年12月16日

(86)【国際出願番号】JP2015085248

(87)【国際公開番号】WO2016125404

(87)【国際公開日】20160811

【審査請求日】2016年12月27日

(31)【優先権主張番号】特願2015-18481(P2015-18481)

(32)【優先日】2015年2月2日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100086689

【弁理士】

【氏名又は名称】松井 茂

(74)【代理人】

【識別番号】100157772

【弁理士】

【氏名又は名称】宮尾 武孝

(72)【発明者】

【氏名】宮崎 正行

【審査官】 有田 恭子

(56)【参考文献】

【文献】 特開２０１６−１２７１７７（ＪＰ，Ａ）

【文献】 特開２０１２−００４２７０（ＪＰ，Ａ）

【文献】 国際公開第２０１６／０６３６３２（ＷＯ，Ａ１）

【文献】 特開２０１３−０６３８９１（ＪＰ，Ａ）

【文献】 特開２０１２−２４８８５９（ＪＰ，Ａ）

【文献】 特開２００８−２２２５０９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｃ３０Ｂ １／００−３５／００

Ｈ０１Ｌ ２１／２０５

(57)【特許請求の範囲】

【請求項1】

炭化ケイ素基板上に炭化ケイ素のエピタキシャル膜を形成する工程（Ａ）と、
該エピタキシャル膜の表面を化学機械研磨して、算術平均表面粗さＲａが０．３ｎｍ以下となるまで平坦化処理する工程（Ｂ）と、
前記平坦化処理されたエピタキシャル膜の表面を熱酸化して犠牲酸化膜を形成する工程（Ｃ）と、
該犠牲酸化膜を除去する工程（Ｄ）と、
前記犠牲酸化膜を除去したエピタキシャル膜の表面を脱イオン水で洗浄する工程（Ｅ）と、
を含む、炭化ケイ素半導体装置の製造方法。

【請求項2】

前記工程（Ａ）に用いられる炭化ケイ素基板は、化学機械研磨によって、算術平均表面粗さＲａが１ｎｍ以下に平坦化されている請求項１に記載の炭化ケイ素半導体装置の製造方法。

【請求項3】

前記工程（Ｂ）において、
前記エピタキシャル膜の研磨量が０．３μｍ以上１μｍ以下である請求項１記載の炭化ケイ素半導体装置の製造方法。

【請求項4】

前記工程（Ｃ）において、
前記犠牲酸化膜の厚さが２０ｎｍ以上１００ｎｍ以下である請求項１記載の炭化ケイ素半導体装置の製造方法。

【請求項5】

前記工程（Ｃ）において、
前記犠牲酸化膜の形成温度が８００℃以上１３５０℃以下である請求項１記載の炭化ケイ素半導体装置の製造方法。

【請求項6】

前記工程（Ｄ）において、
前記犠牲酸化膜をフッ化水素酸を含む水溶液で除去する請求項１記載の炭化ケイ素半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、炭化ケイ素半導体装置の製造方法、及び炭化ケイ素半導体装置に関するもので、より詳細には、炭化ケイ素基板上に形成された炭化ケイ素エピタキシャル膜の欠陥数を低減する方法に関する。

【背景技術】

【0002】

従来のパワー半導体装置はシリコン基板上に形成されていたが、シリコン材料では物性的に性能限界に近づきつつあり、基板耐圧が高く、電力損失が低く、高温動作と高周波動作が可能な炭化ケイ素（ＳｉＣ）半導体装置が注目されている。ＳｉＣ半導体装置は、低抵抗のＳｉＣ基板を下地として、その上にＳｉＣエピタキシャル膜を形成し、不純物をイオン注入して、デバイス構造を作り込む方法が一般的である。

【0003】

ＳｉＣには、ＳｉとＣの結合時の周期構造の違いにより、２Ｈ、３Ｃ、４Ｈ、６Ｈ、１５Ｒなどのポリタイプ（結晶多形）が多く存在し、結晶成長中に不整合が発生し易いという問題がある。このため、ＳｉＣ単結晶の作製時には、異種ポリタイプの結晶混在が避けられず、結晶不整合による転位等の結晶欠陥が多数存在する。ＳｉＣ基板上にＳｉＣエピタキシャル膜を形成すると、ＳｉＣ基板表面の貫通螺旋転位や貫通刃状転位などがそのままの形態で、あるいは基底面転位やキャロット欠陥に転換されて、エピタキシャル膜に伝搬し、エピタキシャル膜の欠陥となる可能性がある。

【0004】

一方、ＳｉＣエピタキシャル膜には、下地起因ではない欠陥も存在する。例えば、成膜によって生じるステップバンチング、他にはダウンフォールと呼ばれるエピタキシャル成長中にウエハ表面に異物が付着することによって生じる欠陥などがある。

【0005】

ＳｉＣエピタキシャル膜中に結晶欠陥があると、製造されたＳｉＣ半導体装置において漏れ電流異常や耐圧不良となるため、製品歩留まりが低下する。

【0006】

下記の特許文献１〜５には、エピタキシャル膜形成前にＳｉＣ基板表面に対して実施される欠陥低減方法が開示されている。また、特許文献６には、ＳｉＣ基板上にＳｉＣエピタキシャル膜を形成し、該エピタキシャル膜の表面粗さＲａが１ｎｍ以上になるまで加熱し、次いでＲａが０．５ｎｍ未満になるまで平坦化処理する、エピタキシャル膜の欠陥低減方法が開示されている。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２００５−３１１３４８号公報

【特許文献2】特開２００６−３２６５５号公報

【特許文献3】特開２００８−２３０９４４号公報

【特許文献4】特開２０１０−１８２７８２号公報

【特許文献5】国際公開２０１０／０９００２４号

【特許文献6】特開２００８−２２２５０９号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

しかしながら、特許文献１〜５に記載された方法には、下地起因ではないエピタキシャル膜の欠陥は除去できない、という問題がある。一方、特許文献６に記載された方法には、副作用としてステップバンチングを生じる、という問題がある。

【0009】

よって、本発明の目的は、炭化ケイ素基板上に形成される炭化ケイ素エピタキシャル膜の欠陥を低減できる炭化ケイ素半導体装置の製造方法、及びそれによって得られる炭化ケイ素半導体装置を提供することにある。

【課題を解決するための手段】

【0010】

上記目的を達成するため、本発明の炭化ケイ素半導体装置の製造方法は、炭化ケイ素基板上に炭化ケイ素のエピタキシャル膜を形成する工程（Ａ）と、該エピタキシャル膜の表面を化学機械研磨して、算術平均表面粗さＲａが０．３ｎｍ以下となるまで平坦化処理する工程（Ｂ）と、前記エピタキシャル膜の表面を熱酸化して犠牲酸化膜を形成する工程（Ｃ）と、該犠牲酸化膜を除去する工程（Ｄ）と、前記犠牲酸化膜を除去したエピタキシャル膜の表面を脱イオン水で洗浄する工程（Ｅ）と、を含むことを特徴とする。

【0011】

本発明によれば、エピタキシャル膜の成長中に発生した欠陥を化学機械研磨で除去し、更に化学機械研磨による加工ダメージを犠牲酸化膜と共に除去することができる。

【0012】

本発明の炭化ケイ素半導体装置の製造方法において、前記工程（Ａ）に用いられる炭化ケイ素基板は、化学機械研磨によって、算術平均表面粗さＲａが１ｎｍ以下に平坦化されていることが好ましい。

【0013】

上記態様によれば、炭化ケイ素基板の表面に露出している欠陥をエピタキシャル膜成長前に除くことにより、炭化ケイ素基板の結晶欠陥を起点とするエピタキシャル膜の欠陥数を低減することができる。

【0014】

本発明の炭化ケイ素半導体装置の製造方法において、前記工程（Ｂ）の前記エピタキシャル膜の研磨量が０．３μｍ以上１μｍ以下であることが好ましい。

【0015】

上記態様によれば、エピタキシャル膜の欠陥、特に欠陥の大多数を占めるピット状の欠陥を除去することができる。

【0016】

本発明の炭化ケイ素半導体装置の製造方法において、前記工程（Ｃ）の前記犠牲酸化膜の厚さが２０ｎｍ以上１００ｎｍ以下であることが好ましい。

【0017】

上記態様によれば、化学機械研磨による加工ダメージを除くことができる。

【0018】

本発明の炭化ケイ素半導体装置の製造方法において、前記工程（Ｃ）の前記犠牲酸化膜の形成温度が８００℃以上１３５０℃以下であることが好ましい。

【0019】

上記態様によれば、犠牲酸化膜の膜厚を正確に制御できる。

【0020】

本発明の炭化ケイ素半導体装置の製造方法において、前記工程（Ｄ）の前記犠牲酸化膜をフッ化水素酸を含む水溶液で除去することが好ましい。

【0021】

上記態様によれば、炭化ケイ素エピタキシャル層に対して、選択的に犠牲酸化膜を除去できるので、犠牲酸化前の滑らかな表面粗さを維持できる。

【0022】

本発明の炭化ケイ素半導体装置は、上記のいずれかの方法によって製造された炭化ケイ素半導体装置であることが好ましい。

【0023】

エピタキシャル膜の欠陥数を低減することにより、信頼性と電気特性に優れた炭化ケイ素半導体装置を高歩留まりで生産することができる。

【発明の効果】

【0024】

本発明によれば、エピタキシャル膜の成長中に発生した結晶欠陥を化学機械研磨で除去し、化学機械研磨による加工ダメージを犠牲酸化膜と共に除去することができる。エピタキシャル膜の欠陥数を低減することによって、信頼性と電気特性に優れた炭化ケイ素半導体装置を高歩留まりで生産することができる。

【図面の簡単な説明】

【0025】

【図1】本発明のＳｉＣ半導体装置の製造方法の一実施形態を表す工程図である。

【図2】実施例に係るＳｉＣエピタキシャル膜の欠陥マップを表す図である。

【図3】比較例に係るＳｉＣエピタキシャル膜の欠陥マップを表す図である。

【図4】実施例に係るＳｉＣエピタキシャル膜表面の原子間力顕微鏡の画像である。

【図5】比較例に係るＳｉＣエピタキシャル膜表面の原子間力顕微鏡の画像である。

【発明を実施するための形態】

【0026】

本発明のＳｉＣ半導体装置の製造方法は、
（Ａ）ＳｉＣエピタキシャル膜の形成工程と、
（Ｂ）化学機械研磨（ＣＭＰ）工程と、
（Ｃ）犠牲酸化膜の形成工程と、
（Ｄ）犠牲酸化膜の除去工程と、
（Ｅ）洗浄工程とを、
上記に記載された順に含む製造工程から構成されていることを特徴とする。

【0027】

ただし、上記各工程の前後に、他の工程を挿入してもよい。例えば、工程（Ａ）の前に化学機械研磨工程を挿入して、ＳｉＣ基板の平坦性を高めることができる。あるいは、工程（Ａ）の前に反応性プラズマを照射する工程を挿入して、ＳｉＣ基板の表面をクリーニングすることができる。また、工程（Ｂ）の後にスクラブ洗浄を挿入して、ＳｉＣエピタキシャル膜の表面に付着した研磨剤を除去することができる。

【0028】

図１に上記工程フローを模式的に図示した。工程（Ａ）においてＳｉＣ基板１の上にＳｉＣエピタキシャル膜２を形成し、工程（Ｂ）においてＳｉＣエピタキシャル膜２を化学機械研磨し、工程（Ｃ）において犠牲酸化膜３を形成し、工程（Ｄ）において犠牲酸化膜３を除去し、工程（Ｅ）において脱イオン水（ＤＩＷ）で洗浄している。工程（Ａ）で発生した欠陥４は、工程（Ｂ）の化学機械研磨によって除去されている。

【0029】

［ＳｉＣ基板］
本発明に用いられるＳｉＣ基板は、特に限定されず、例えば昇華法あるいは化学気相成長（ＣＶＤ）法によって得られたバルク結晶をスライスしたものを用いることができる。

【0030】

ＳｉＣ単結晶のポリタイプは、特に限定されず、例えば４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣなどが挙げられるが、パワー半導体装置では、絶縁耐圧及びキャリア移動度が高い４Ｈ−ＳｉＣが好ましく用いられる。エピタキシャル成長を行う基板主面は、特に限定されず、例えば４Ｈ−ＳｉＣ基板では、（０００１）Ｓｉ面、（０００−１）Ｃ面などが挙げられる。

【0031】

また、エピタキシャル成長の際にポリタイプの混入を防ぐため、［０００１］方向に対して１〜１２°のオフ角を有するオフ基板であることが好ましく、４°又は８°のオフ角で傾斜させて切り出された基板がより好ましい。

【0032】

また、ＳｉＣ基板の表面は、算術平均表面粗さＲａが１ｎｍ以下となるように平坦化されていることが好ましい。例えば、ＳｉＣエピタキシャル膜を形成する前に、ＳｉＣ基板の表面を化学機械研磨することができる。このような態様によれば、ＳｉＣ基板表面からＳｉＣエピタキシャル膜に伝搬する欠陥数を低減することができる。

【0033】

［ＳｉＣエピタキシャル膜の形成工程］
ＳｉＣ基板上にＳｉＣエピタキシャル膜を形成する方法は、特に限定されず、例えば、減圧ＣＶＤ法、あるいは常圧ＣＶＤ法によっても形成できる。

【0034】

原料ガスにおける、Ｓｉの供給源としてはモノシラン、ジクロロシランなどが挙げられ、Ｃの供給源としてはプロパン、メタンなどが挙げられる。また、ｎ型ドーパントガスとして窒素、アンモニア等、ｐ型ドーパントガスとしてトリメチルアルミニウム等を適宜添加することができる。また、上記ガスを希釈するため、キャリアガスとして水素、アルゴン等を用いることができる。

【0035】

ＣＶＤ温度は、１４００℃以上１８００℃以下が好ましく、１５００℃以上１７５０℃以下がより好ましい。１５００℃未満であると成長速度が遅く、１７５０℃よりも高いと表面欠陥が発生するため好ましくない。減圧ＣＶＤ法による場合は、ＣＶＤ圧力は０Ｐａ以上２０Ｐａ以下が好ましく、１Ｐａ以上１５Ｐａ以下がより好ましい。

【0036】

ＳｉＣエピタキシャル膜を形成するためのＣＶＤ装置は、特に限定されず、例えば、水冷２重円筒管内にグラファイトで形成されたホットウォールを有し誘導コイルで加熱する方式等が挙げられる。

【0037】

なお、ＳｉＣエピタキシャル膜を形成する際に、前処理としてＳｉＣ基板の表面をガスエッチングしてもよい。例えば、１０００℃以上に加熱されたＳｉＣ基板に塩化水素ガスを接触させて、ＳｉＣ表面をエッチングし、表面欠陥を低減することができる。

【0038】

［化学機械研磨工程］
本発明においては、化学機械研磨によって、ＳｉＣエピタキシャル膜の算術平均表面粗さＲａが０．３ｎｍ以下となるように平坦化することができる。ＳｉＣエピタキシャル膜のＲａが０．３ｎｍよりも大きいと、ＳｉＣエピタキシャル膜上に形成されるゲート酸化膜はピンホールや界面準位の多い膜となり、信頼性やデバイス性能が低下するので好ましくない。

【0039】

また、ＳｉＣエピタキシャル膜の研磨量は、０．３μｍ以上１μｍ以下であることが好ましい。このように研磨すれば、ＳｉＣエピタキシャル膜の欠陥、特に欠陥の大多数を占めるピット状の欠陥を除去することができる。

【0040】

ＳｉＣエピタキシャル膜の表面を化学機械研磨する方法は、特に限定されず、例えば、固定砥粒を用いる化学機械研磨法、軟質の研磨パッドと研磨剤溶液を用いる化学機械研磨法、あるいは固定砥粒を用いて研磨した後に軟質の研磨パッドと研磨剤溶液を用いる化学機械研磨法であってもよい。研磨パッド及び研磨剤溶液は市販のものを使用することができる。

【0041】

［犠牲酸化膜の形成工程］
本発明においては、化学機械研磨によって導入されたＳｉＣエピタキシャル膜の加工ダメージを除去するために、ＳｉＣエピタキシャル膜の表面を熱酸化して厚さ２０ｎｍ以上１００ｎｍ以下の犠牲酸化膜を形成することができる。ここで、加工ダメージとは、ＳｉＣエピタキシャル膜の表面が砥粒や研磨パッドに擦られることによって生じる、微細な傷や、結晶格子の乱れ、及び異物固着のことを意味し、これらの加工ダメージは、犠牲酸化膜の成長に伴ない、犠牲酸化膜中に吸収されて消失するか、分解されて昇華するため、犠牲酸化膜の下には結晶性のよいＳｉＣエピタキシャル膜を残こすことができる。

【0042】

犠牲酸化膜を形成する方法は、特に限定されず、例えば８００℃以上１３５０℃以下において、水蒸気を含む酸化性ガスを流通するウェット酸化法、又は乾燥した酸素を含む酸化性ガスを流通するドライ酸化法を用いることができる。この際、金属汚染を積極的に除くために、上記酸化性ガスにハロゲン元素を含むガス（例えば、塩化水素）を混合してもよい。

【0043】

また、熱酸化の前に、ＳｉＣエピタキシャル膜を、アンモニア水と過酸化水素水を混合した水溶液、塩酸と過酸化水素水を混合した水溶液、又はフッ化水素酸を含む水溶液で洗浄してもよい。このようにすれば、有機物や金属汚染が少ない状態で、ＳｉＣエピタキシャル膜を酸化することができる。

【0044】

［犠牲酸化膜の除去工程］
犠牲酸化膜は、ＳｉＣエピタキシャル膜の欠陥を吸収しながら成長した、ピンホールやトラップ準位の多い膜であるため、ゲート絶縁膜やアイソレーション膜として使用することは好ましくない。そこで、本発明においては、ＳｉＣエピタキシャル膜を熱酸化して形成した犠牲酸化膜を、例えばフッ化水素酸を含む水溶液に浸漬して選択的に除去することができる。ＳｉＣはフッ化水素酸には溶解しないため、犠牲酸化前の滑らかな表面粗さが維持され、この上に高品質のゲート絶縁膜を形成することができる。

【0045】

本発明においては、犠牲酸化膜を除去した後に、基板を脱イオン水（ＤＩＷ）で流水洗浄し、その後乾燥して、清浄表面を得ることができる。基板の乾燥方法は、特に限定されず、例えばスピン乾燥、イソプロピルアルコール蒸気乾燥などを用いることができる。

【0046】

［ＳｉＣ半導体装置の製造］
上記工程によって得られた、欠陥数が少ないＳｉＣエピタキシャル膜を有するＳｉＣ基板を用いて、ＳｉＣ半導体装置を製造することができる。

【0047】

このようにして製造されたＳｉＣ半導体装置は、ピンホールがなく、界面準位が少ないゲート絶縁膜を有し、絶縁耐圧が高く、漏れ電流が少なく、飽和電流が大きい、信頼性と性能に優れている。

【実施例】

【0048】

［実施例］
ＳｉＣ基板（ポリタイプ４Ｈ、４°オフ基板）の表面を化学機械研磨し、原子間力顕微鏡によって算術平均表面粗さＲａを測定した。次に、減圧ＣＶＤ法によって膜厚１０μｍのＳｉＣエピタキシャル膜を形成した後、化学機械研磨によりＳｉＣエピタキシャル膜を表面から５０ｎｍの深さまで研磨除去した。この後、コンフォーカル顕微鏡を用いた表面欠陥検査装置によって欠陥マップを取得し、さらに原子間力顕微鏡によって、ＳｉＣエピタキシャル膜の算術平均表面粗さＲａを測定した。

【0049】

［比較例］
ＳｉＣ基板（ポリタイプ４Ｈ、４°オフ基板）の表面を化学機械研磨し、原子間力顕微鏡によって算術平均表面粗さＲａを測定した。次に、減圧ＣＶＤ法によって膜厚１０μｍのＳｉＣエピタキシャル膜を形成した後、コンフォーカル顕微鏡を用いた表面欠陥検査装置によって欠陥マップを取得し、さらに原子間力顕微鏡によって、ＳｉＣエピタキシャル膜の算術平均表面粗さＲａを測定した。

【0050】

図２，３に、取得した欠陥マップを示す。ＳｉＣエピタキシャル膜の欠陥は黒い点で示されている。ＳｉＣエピタキシャル膜形成後に化学機械研磨しなかった比較例（図３）に対し、化学機械研磨した実施例（図２）では、欠陥数が劇的に減少している。

【0051】

図４，５に、原子間力顕微鏡によって測定したＳｉＣエピタキシャル膜の表面凹凸画像を示す。ＳｉＣエピタキシャル膜形成後に化学機械研磨しなかった比較例（図５）ではＲａは１．０ｎｍであったが、化学機械研磨した実施例（図４）ではＲａが０．２５４ｎｍまで低減されており、目標値の０．３ｎｍ以下を実現している。

【符号の説明】

【0052】

１：ＳｉＣ基板
２：ＳｉＣエピタキシャル膜
３：犠牲酸化膜
４：欠陥

【図1】

【図2】

【図3】

【図4】

【図5】