特許 6363846 半導体発光装置、実装基板、及び、半導体発光装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6363846

(24)【登録日】2018年7月6日

(45)【発行日】2018年7月25日

(54)【発明の名称】半導体発光装置、実装基板、及び、半導体発光装置の製造方法

(51)【国際特許分類】

   H01L 33/62 20100101AFI20180712BHJP

   H01L 33/40 20100101ALI20180712BHJP

   H01L 33/38 20100101ALI20180712BHJP

   H01L 33/48 20100101ALI20180712BHJP

【ＦＩ】

   H01L33/62

   H01L33/40

   H01L33/38

   H01L33/48

【請求項の数】6

【全頁数】15

(21)【出願番号】特願2014-24653(P2014-24653)

(22)【出願日】2014年2月12日

(65)【公開番号】特開2015-153829(P2015-153829A)

(43)【公開日】2015年8月24日

【審査請求日】2017年1月18日

(73)【特許権者】

【識別番号】000002303

【氏名又は名称】スタンレー電気株式会社

(74)【代理人】

【識別番号】100091340

【弁理士】

【氏名又は名称】高橋 敬四郎

(74)【代理人】

【識別番号】100141302

【弁理士】

【氏名又は名称】鵜飼 伸一

(72)【発明者】

【氏名】斎藤 竜舞

【審査官】 百瀬 正之

(56)【参考文献】

【文献】 特開２００３−２１６０５２（ＪＰ，Ａ）

【文献】 特開昭５６−０３３８９１（ＪＰ，Ａ）

【文献】 特開２００６−１２８２０２（ＪＰ，Ａ）

【文献】 特開２０１１−１８７９５８（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１２／００６８６２２（ＵＳ，Ａ１）

【文献】 特開２００７−１２３６１３（ＪＰ，Ａ）

【文献】 特開平１０−１１２４７７（ＪＰ，Ａ）

【文献】 特開平０６−１１２２７０（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００８／０２７７６７７（ＵＳ，Ａ１）

【文献】 特開２０１０−１２３７１７（ＪＰ，Ａ）

【文献】 特開２００１−２５７２１８（ＪＰ，Ａ）

【文献】 国際公開第２０１２／００８２５３（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ３３／００−３３／６４

Ｈ０１Ｌ ２１／２８−２１／２８８

Ｈ０１Ｌ ２１／４４−２１／４４５

Ｈ０１Ｌ ２１／４４７−２１／４４９

Ｈ０１Ｌ ２１／６０−２１／６０７

Ｈ０１Ｌ ２１／５２

Ｈ０１Ｌ ２１／５８

Ｈ０１Ｌ ２９／４０−２９／６４

(57)【特許請求の範囲】

【請求項1】

実装基板と、該実装基板上に実装される半導体発光素子と、を含む半導体発光装置であって、
前記実装基板は、
平板状の支持基板と、
前記支持基板上に凸状に形成され、強磁性体材料を含む第１基板電極と、
前記支持基板上に凸状に形成され、前記第１基板電極と間隙を空けて、該第１基板電極の少なくとも一部を囲い、反磁性体材料または常磁性体材料を含む第２基板電極と、
前記第１基板電極と接続して形成され、反磁性体材料または常磁性体材料を含む第１配線部材と、
前記第２基板電極と接続して形成され、反磁性体材料または常磁性体材料を含む第２配線部材と、
を備え、
前記半導体発光素子は、
前記第１基板電極および前記第２基板電極の上方に配置され、発光性を有する光半導体積層と、
前記光半導体積層の下面中央に、前記第１基板電極と接触するように形成され、強磁性体材料を含む中央電極と、
前記光半導体積層の下面周縁に、前記中央電極と間隙を空けて、前記第２基板電極と接触し、かつ、前記第１配線部材とは接触しないように形成され、反磁性体材料または常磁性体材料を含む周縁電極と、
を備え、
前記第１基板電極または前記中央電極のどちらかが自発磁化している半導体発光装置。

【請求項2】

前記光半導体積層は、前記実装基板側から、ｐ型半導体層、発光性を有する活性層、および、ｎ型半導体層、が積層する構成を有し、さらに、該ｐ型半導体層側表面の中央領域において、該ｐ型半導体層および該活性層が除去され、該ｎ型半導体層が表出する穴部を備え、
前記中央電極は、前記穴部を通って、前記ｎ型半導体層と電気的に接続し、
前記周縁電極は、前記ｐ型半導体層の表面において該ｐ型半導体層と電気的に接続する、
請求項１記載の半導体発光装置。

【請求項3】

前記光半導体積層は、前記実装基板側から、ｐ型半導体層、発光性を有する活性層、および、ｎ型半導体層、が積層する構成を有し、
前記中央電極は、前記ｐ型半導体層の表面において該ｐ型半導体層と電気的に接続し、
前記周縁電極は、前記ｐ型半導体層および前記活性層の側面を通って、前記ｎ型半導体層と電気的に接続する、
請求項１記載の半導体発光装置。

【請求項4】

前記第１基板電極は、自発磁化している請求項１〜３いずれか１項記載の半導体発光装置。

【請求項5】

平板状の支持基板と、
前記支持基板表面に凸状に形成され、自発磁化した強磁性体材料を含む第１基板電極と、
前記支持基板表面に凸状に形成され、かつ、前記第１基板電極と間隙を空けて形成され、反磁性体材料または常磁性体材料を含む第２基板電極と、
前記支持基板表面に、前記第１基板電極と連続して形成され、反磁性体材料または常磁性体材料を含む第１配線部材と、
前記支持基板表面に、前記第２基板電極と連続して形成され、反磁性体材料または常磁性体材料を含む第２配線部材と、
を備える実装基板。

【請求項6】

工程ａ）平板状の支持基板と、前記支持基板上に凸状に形成され、自発磁化した強磁性体材料を含む第１基板電極と、前記支持基板上に凸状に形成され、前記第１基板電極と間隙を空けて、該第１基板電極の少なくとも一部を囲い、反磁性体材料または常磁性体材料を含む第２基板電極と、を備える実装基板を準備する工程と、
工程ｂ）発光性を有する光半導体積層と、前記光半導体積層表面の中央領域に形成され、強磁性体材料を含む中央電極と、前記光半導体積層表面の周縁領域に、前記中央電極と間隙を空けて形成され、反磁性体材料または常磁性体材料を含む周縁電極と、を備える半導体発光素子が、溶媒中に分散する素子分散溶媒を準備する工程と、
工程ｃ）前記素子分散溶媒を前記実装基板に供給する工程であって、前記半導体発光素子の中央電極が前記第１基板電極に引き寄せられることにより、該中央電極が該第１基板電極と接触し、前記周縁電極が前記第２基板電極と接触する工程と、
を有する半導体発光装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、主に、実装基板上に横給電型の半導体発光素子が実装された半導体発光装置、および、当該半導体発光装置の製造方法に関する。

【背景技術】

【0002】

発光ダイオード（ＬＥＤ）は、一般に、ｎ型半導体層、発光性を有する活性層、および、ｐ型半導体層が順次積層する光半導体積層と、当該光半導体積層に電流を注入するための一対の電極と、を有する構成である。一方の電極からｎ型半導体層に注入される電子と、他方の電極からｐ型半導体層に注入される正孔とが、活性層において再結合し、この再結合にかかるエネルギが光（および熱）として放出される。光半導体積層にＧａＮ（窒化ガリウム）等の窒化物半導体を用いた場合、そのＬＥＤは、紫外光ないし青色光を発光し、また、蛍光体を利用することにより白色光を発光することができる。

【0003】

このようなＬＥＤは、電極の構成により、縦給電型と横給電型とに分類することができる。縦給電型のＬＥＤは、光半導体積層の両面、つまりｎ型半導体層側の面とｐ側半導体層側の面とに電極が形成される構成である。また、横給電型のＬＥＤは、光半導体積層の一方の面、つまりｎ型半導体層側の面またはｐ側半導体層側の面のどちらか一方の面に電極が形成される構成である。具体的には、たとえば、ｐ型半導体層側の面の一部に、ｐ型半導体層および活性層が除去されてｎ型半導体層が表出する領域が形成され、ｐ型半導体層側の面において、ｐ型半導体層の表面と、ｎ型半導体層が表出する領域と、に電極が形成される構成である。

【0004】

特許文献１には、縦給電型のＬＥＤを、電場等を利用して、効率的に基板に実装する方法が開示されている。特許文献１によれば、一辺数十μｍ程度の微細ＬＥＤを複数散在させた溶媒中に実装基板を浸漬し、実装基板の実装すべき位置に対応して電場勾配を形成することにより、複数の微細ＬＥＤを１回のプロセスで同時に実装することができる、とされている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００１−２５７２１８号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明の主な目的は、新規な構成を有する半導体発光装置を提供することにある。また、本発明の他の目的は、横給電型のＬＥＤを実装基板上の所望の位置に精確に実装する方法を提供することにある。

【課題を解決するための手段】

【0007】

本発明の第1の観点によれば、実装基板と、該実装基板上に実装される半導体発光素子と、を含む半導体発光装置であって、前記実装基板は、平板状の支持基板と、前記支持基板上に凸状に形成され、強磁性体材料を含む第１基板電極と、前記支持基板上に凸状に形成され、前記第１基板電極と間隙を空けて、該第１基板電極の少なくとも一部を囲い、反磁性体材料または常磁性体材料を含む第２基板電極と、前記第１基板電極と接続して形成され、反磁性体材料または常磁性体材料を含む第１配線部材と、前記第２基板電極と接続して形成され、反磁性体材料または常磁性体材料を含む第２配線部材と、を備え、前記半導体発光素子は、前記第１基板電極および前記第２基板電極の上方に配置され、発光性を有する光半導体積層と、前記光半導体積層の下面中央に、前記第１基板電極と接触するように形成され、強磁性体材料を含む中央電極と、前記光半導体積層の下面周縁に、前記中央電極と間隙を空けて、前記第２基板電極と接触し、かつ、前記第１配線部材とは接触しないように形成され、反磁性体材料または常磁性体材料を含む周縁電極と、を備え、前記第１基板電極または前記中央電極のどちらかが自発磁化している半導体発光装置、が提供される。

【0008】

本発明の第２の観点によれば、平板状の支持基板と、前記支持基板表面に凸状に形成され、自発磁化した強磁性体材料を含む第１基板電極と、前記支持基板表面に凸状に形成され、かつ、前記第１基板電極と間隙を空けて形成され、反磁性体材料または常磁性体材料を含む第２基板電極と、前記支持基板表面に、前記第１基板電極と連続して形成され、反磁性体材料または常磁性体材料を含む第１配線部材と、前記支持基板表面に、前記第２基板電極と連続して形成され、反磁性体材料または常磁性体材料を含む第２配線部材と、を備える実装基板、が提供される。

【0009】

本発明の第３の観点によれば、工程ａ）平板状の支持基板と、前記支持基板上に凸状に形成され、自発磁化した強磁性体材料を含む第１基板電極と、前記支持基板上に凸状に形成され、前記第１基板電極と間隙を空けて、該第１基板電極の少なくとも一部を囲い、反磁性体材料または常磁性体材料を含む第２基板電極と、を備える実装基板を準備する工程と、工程ｂ）発光性を有する光半導体積層と、前記光半導体積層表面の中央領域に形成され、強磁性体材料を含む中央電極と、前記光半導体積層表面の周縁領域に、前記中央電極と間隙を空けて形成され、反磁性体材料または常磁性体材料を含む周縁電極と、を備える半導体発光素子が、溶媒中に分散する素子分散溶媒を準備する工程と、工程ｃ）前記素子分散溶媒を前記実装基板に供給する工程であって、前記半導体発光素子の中央電極が前記第１基板電極に引き寄せられることにより、該中央電極が該第１基板電極と接触し、前記周縁電極が前記第２基板電極と接触する工程と、を有する半導体発光装置の製造方法、が提供される。

【発明の効果】

【0010】

新規な構成を有する半導体発光装置が得られる。また、横給電型のＬＥＤを実装基板上の所望の位置に精確に実装することができる。

【図面の簡単な説明】

【0011】

【図1】図１Ａおよび図１Ｂは、実装基板を作製する様子を示す断面図および平面図である。

【図2】図２Ａおよび図２Ｂは、実装基板を作製する様子を示す断面図および平面図である。

【図3】図３Ａおよび図３Ｂは、実装基板を作製する様子を示す断面図および平面図である。

【図4-1】、

【図4-2】および、

【図4-3】図４Ａ〜図４Ｈは、実施例１によるＬＥＤアレイを作製する様子を示す断面図および平面図である。

【図5】図５Ａおよび図５Ｂは、実施例１によるＬＥＤアレイを個々のＬＥＤ素子に分割し、当該ＬＥＤ素子を実装基板に定着させる様子を全体的に示す断面図である。

【図6-1】および、

【図6-2】図６Ａ〜図６Ｃは、実施例１によるＬＥＤ装置を示す平面図および断面図である。

【図7】図７Ａ〜図７Ｃは、実施例２によるＬＥＤ装置を作製する様子の一部を示す断面図である。

【図8】図８Ａおよび図８Ｂは、実施例２によるＬＥＤ装置を示す平面図および断面図である。

【発明を実施するための形態】

【0012】

図１〜図６を参照して、実施例１による半導体発光装置（ＬＥＤ装置）１０１について説明する。ＬＥＤ装置１０１は、実装基板１１０上に実施例１による半導体発光素子（ＬＥＤ素子）１２２が実装された構成を有する。また、ＬＥＤ装置１０１の製造方法は、実装基板１１０を作製する工程（図１〜図３）と、ＬＥＤ素子１２２（発光構造体１２１）が多数連なったＬＥＤアレイ１２０を作製する工程（図４）と、ＬＥＤアレイ１２０を個々のＬＥＤ素子１２２に分割した後、そのＬＥＤ素子１２２を実装基板１１０に実装する工程と（図５）、を有する。

【0013】

図１〜図３を参照して、実装基板１１０の作製方法について説明する。実装基板１１０は、支持基板１１上に、基板電極２３，２４が形成された構成を有する。

【0014】

図１Ａおよび図１Ｂは、支持基板１１上に、第１および第２の配線パターン２１，２２を形成する様子を示す断面図、および、第１および第２の配線パターン２１，２１の形状を示す平面図である。なお、図１ＢにおけるＩＡ−ＩＡ断面が、図１Ａに示す断面図に対応する。

【0015】

図１Ａに示すように、まず、ＰＥＴ（ポリエチレンテレフタレート）樹脂等から構成される支持基板１１表面に、電気メッキ法などにより、ＣｕやＡｌなどを含む導電膜２０を成膜する。導電膜２０の膜厚は、２５μｍ程度である。なお、導電膜２０には、強磁性体材料を除く材料、つまり反磁性体材料または常磁性体材料を用いることが好ましい。

【0016】

その後、レジストマスクを用いたウェットエッチング法により、導電膜２０の一部をエッチングして、第１および第２の配線パターン２１，２２を形成する。なお、第１および第２の配線パターン２１，２２の間隙には、溝部２０ｄが画定される。

【0017】

図１Ｂに示すように、第１の配線パターン２１は、支持基板１１平面において、一方向に延在する形状を有している。第２の配線パターン２２は、第１の配線パターン２１の終端部２１ｔを取り囲む第１の部分２２ａと、その第１の部分２２ａと連続して一方向に延在する第２の部分２２ｂと、を含む形状を有している。第１の部分２２ａは、たとえば、円環形状において第１の配線パターン２１に対応する領域を一部切欠いた形状を有している。なお、溝部２０ｄも、円環形状において第１の配線パターン２１に対応する領域を一部切欠いた形状を有している。

【0018】

図２Ａおよび図２Ｂは、第１の配線パターン２１上に第１電極層２３ａを形成する様子を示す断面図、および、第１電極層２３ａの形状を示す平面図である。なお、図２ＢにおけるＩＩＡ−ＩＩＡ断面が、図２Ａに示す断面図に対応する。

【0019】

図２Ａおよび図２Ｂに示すように、第１の配線パターン２１の終端部２１ｔに、リフトオフ法により、強磁性体材料およびはんだ部材を含む、円形状の第１電極層２３ａを形成する。具体的には、まず、支持基板１１上の、第１の配線パターン２１の終端部２１ｔを除く領域に、フォトレジストパターンを形成する。続いて、電子ビーム蒸着法などにより、第１の配線パターン２１の終端部２１ｔおよびフォトレジストパターン上に、ＦｅやＮｉ等を含む強磁性体膜を成膜する。その後、フォトレジストパターンとともに、その上に成膜された強磁性体膜を除去（リフトオフ）する。これにより、第１の配線パターン２１の終端部２１ｔに強磁性体膜が残存し、パターニングされた強磁性体膜、つまり第１電極層２３ａを得る。第１電極層２３ａの層厚は、５μｍ程度である。

【0020】

ここで、第１電極層２３ａおよび第１の配線パターン２１の終端部２１ｔを含む構成を、第１基板電極２３と呼ぶこととする。また、第１の配線パターン２１の終端部２１ｔを除く領域を、第１配線部材２１ｗと呼ぶこととする。

【0021】

図３Ａおよび図３Ｂは、第２の配線パターン２２上に第２電極層２４ａを形成した後、第１基板電極２３を磁化させる様子を示す断面図、および、第２基板電極２４の形状を示す平面図である。なお、図３ＢにおけるＩＩＩＡ−ＩＩＩＡ断面が、図３Ａに示す断面図に対応する。

【0022】

図３Ａおよび図３Ｂに示すように、第２の配線パターン２２の第１の部分２２ａに、リフトオフ法により、ＣｕやＡｌなどの反磁性体材料または常磁性体材料、および、はんだ部材を含む第２電極層２４ａを形成する。支持基板１１表面から第２電極層２４ａ表面までの高さは、第１基板電極２３の高さと一致している。なお、第２電極層２４ａは、第２の配線パターン２２の第２の部分２２ｂに形成してもかまわない。

【0023】

ここで、第２電極層２４ａおよび第２の配線パターン２２の第１の部分２２ａを含む構成を、第２基板電極２４と呼ぶこととする。また、第２の配線パターン２２の第２の部分２２ｂを、第２配線部材２２ｗと呼ぶこととする。

【0024】

その後、強磁性体材料を含む第１基板電極２３に磁場を印加し、第１基板電極２３（特に第１電極層２３ａ）を飽和磁化（自発磁化）させる。これにより、第１基板電極２３は、自発的に磁場を発生させる。なお、第２基板電極２４、第１配線部材２１ｗおよび第２配線部材２２ｗは、反磁性体材料または常磁性体材料により構成されている、つまり強磁性体材料により構成されていないため、自発磁化されることはない。

【0025】

以上により、実装基板１１０が完成する。なお、第１基板電極２３および第１配線部材２１ｗ、ならびに、第２基板電極２４および第２配線部材２２ｗは、支持基板１１上に複数形成されているものとする。

【0026】

図４を参照して、ＬＥＤアレイ１２０の作製方法について説明する。図４Ａ〜図４Ｇは、ＬＥＤアレイ１２０を形成する様子を示す断面図である。

【0027】

最初に、成長基板１２として、Ｃ面サファイア基板を準備する。なお、成長基板１２には、サファイア基板のほかに、スピネル基板やＺｎＯ（酸化亜鉛）基板などを用いることができる。その後、成長基板１２をサーマルクリーニングする。具体的には、水素雰囲気中において、成長基板１２を、１０００℃で１０分間加熱する。

【0028】

次に、図４Ａに示すように、ＭＯＣＶＤ（有機金属化学気相成長）法などにより、成長基板１２上に、Ａｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１，０≦ｙ≦１）で表現される窒化物半導体層（光半導体積層３０）を形成する。

【0029】

具体的には、まず、基板温度を５００℃にし、１０．４μｍｏｌ／ｍｉｎの流量でＴＭＧ（トリメチルガリウム）を、３．３ＳＬＭの流量でＮＨ_３を、３分間供給する。これにより、成長基板１２上にＧａＮからなるバッファ層が成長する。続いて、基板温度を１０００℃にして、バッファ層を結晶化させる。

【0030】

その後、基板温度を保持したまま、４５μｍｏｌ／ｍｉｎの流量でＴＭＧを、４．４ＳＬＭの流量でＮＨ_３を、２０分間供給する。これにより、バッファ層上にＧａＮからなる下地層が成長する。バッファ層および下地層は、下地バッファ層３１を構成する。

【0031】

その後、基板温度を保持したまま、４５μｍｏｌ／ｍｉｎの流量でＴＭＧを、４．４ＳＬＭの流量でＮＨ_３を、２．７×１０^−９μｍｏｌ／ｍｉｎの流量でＳｉＨ_４を、１２０分間供給する。これにより、下地バッファ層３１上に、層厚が７μｍ程度であるＳｉドープＧａＮ層（ｎ型ＧａＮ層）が成長する。ｎ型ＧａＮ層は、ｎ型半導体層３２を構成する。

【0032】

その後、基板温度を７００℃にし、３．６μｍｏｌ／ｍｉｎの流量でＴＭＧを、１０μｍｏｌ／ｍｉｎの流量でＴＭＩ（トリメチルインジウム）を、４．４ＳＬＭの流量でＮＨ_３を、３３秒間供給し、ＩｎＧａＮからなる井戸層（層厚２．２ｎｍ程度）を成長させる。続いて、ＴＭＩの供給を停止して、ＴＭＧおよびＮＨ_３を３２０秒間供給し、ＧａＮからなる障壁層（層厚１５ｎｍ程度）を成長させる。そして、井戸層および障壁層の成長を交互に（たとえば５周期分）繰り返して、ｎ型半導体層３２上に、多重量子井戸構造を有する活性層３３を形成する。

【0033】

その後、基板温度を８７０℃にし、８．１μｍｏｌ／ｍｉｎの流量でＴＭＧを、７．５μｍｏｌ／ｍｉｎの流量でＴＭＡ（トリメチルアルミニウム）を、４．４ＳＬＭの流量でＮＨ_３を、２．９×１０^−７μｍｏｌ／ｍｉｎの流量でＣＰ２Ｍｇ（ビスシクロペンタディエニルマグネシウム）を、５分間供給する。これにより、活性層３３上に、層厚が４０ｎｍ程度であるＭｇドープＡｌＧａＮ層（ｐ型ＡｌＧａＮ層）が成長する。続いて、ＴＭＡの供給を停止して、１８μｍｏｌ／ｍｉｎの流量でＴＭＧを、４．４ＳＬＭの流量でＮＨ_３を、２．９×１０^−７μｍｏｌ／ｍｉｎの流量でＣＰ２Ｍｇを、７分間供給する。これにより、ｐ型ＡｌＧａＮ層上に、層厚が１５０ｎｍ程度であるＭｇドープＧａＮ層（ｐ型ＧａＮ層）が成長する。ｐ型ＡｌＧａＮ層およびｐ型ＧａＮ層は、ｐ型半導体層３４を構成する。

【0034】

以上により、成長基板１２上に、下地バッファ層３１を介して、ｎ型半導体層３２、活性層３３、および、ｐ型半導体層３４、が順次積層する光半導体積層３０が形成される。

【0035】

次に、レジストマスクを用いた塩素ガスによるドライエッチング法により、光半導体積層３０の一部分をエッチングして、光半導体積層３０に穴部（ビア）３０ｈを形成する。ビア３０ｈは、少なくともｐ型半導体層３４および活性層３３を貫通し、ビア３０ｈの底面にはｎ型半導体層３２が表出する。

【0036】

次に、図４Ｂに示すように、ビア３０ｈ内を覆う絶縁層４１を形成する。まず、スパッタ法などにより、ビア３０ｈを含む光半導体積層３０の全面にＳｉＯ_２膜を成膜する。続いて、レジストマスクを用いたＣＦ_４／Ａｒ混合ガスによるドライエッチング法により、ビア３０ｈ内および光半導体積層３０表面のビア３０ｈ周辺を除く領域に成膜されたＳｉＯ_２膜をエッチングする。これにより、パターニングされたＳｉＯ_２膜、つまり絶縁層４１が形成される。なお、絶縁層４１としては、ＳｉＯ_２のほかに、ＳｉＮなどを用いることができる。

【0037】

次に、図４Ｃに示すように、リフトオフ法により、光半導体積層３０（ｐ型半導体層３４）上の絶縁層４１周辺に、ｐ側電極５０を形成する。ｐ側電極５０は、たとえばＩＴＯ（インジウム錫酸化物）膜／Ａｇ膜／ＴｉＷ膜／Ｔｉ膜／Ｐｔ膜／Ａｕ膜／Ｔｉ膜の導電性多層膜からなる。ｐ側電極５０には、強磁性体材料を除く材料、つまり反磁性体材料または常磁性体材料を用いることが好ましい。

【0038】

ｐ側電極５０は、ｐ型半導体層３４表面において、ｐ型半導体層３４と電気的に接続している。ｐ側電極５０の高さ（ｐ型半導体層３４表面からｐ側電極５０表面までの高さ）は、大よそ１μｍ程度である。

【0039】

次に、図４Ｄに示すように、ビア３０ｈ底面の絶縁層３１を除去した後、ビア３０ｈ内を覆うｎ側電極４２を形成する。まず、レジストマスクを用いたＣＦ_４／Ａｒ混合ガスによるドライエッチング法により、ビア３０ｈ底面に位置する絶縁層４１の一部をエッチングする。これにより、ビア３０ｈ底面に、ｎ型半導体層３２が露出する。その後、リフトオフ法により、ビア３０ｈ内および絶縁膜４１上にｎ側電極４２を形成する。ｎ側電極４２は、たとえばＴｉ膜／Ａｇ膜／Ｐｔ膜／Ｔｉ膜／Ｎｉ膜／Ａｕ膜の金属多層膜からなる。なお、ｎ側電極４２は、強磁性体材料であるＮｉを含有している。強磁性体材料としては、Ｎｉのほかに、ＦｅやＣｏなどを用いることができる。

【0040】

ｎ側電極４２は、ビア３０ｈ内を通って、ｎ型半導体層３２と電気的に接続し、ｐ側電極５０と間隙を空けて設けられる。ｎ側電極４２の高さ（光半導体積層３０表面からｎ側電極４２表面までの高さ）は、概ねｐ側電極５０の高さと同等（１μｍ程度）である。

【0041】

次に、図４Ｅに示すように、レジストマスクを用いた塩素ガスによるドライエッチング法により、ｐ側電極５０の外側に位置する光半導体積層３０を１μｍ程度の深さでエッチングし、分離溝３０ｄを形成する。光半導体積層３０における分離溝３０ｄの内側の領域を、素子領域１２２Ａと呼ぶこととする。分離溝３０ｄは、ＬＥＤ素子１２２の外縁を画定する。

【0042】

その後、レジストマスクを用いたスパッタリング法により、分離溝３０ｄ内を覆い、ＳｉＯ_２からなる保護絶縁膜７１（膜厚１００〜６００ｎｍ程度）を形成する。

【0043】

以上により、成長基板１２上に、発光構造体１２１が形成される。

【0044】

次に、図４Ｆに示すように、発光構造体１２１表面に、仮支持体として、厚膜なカプトンテープ７３を貼付する。その後、レーザリフトオフ法により、成長基板１２と発光構造体１２１（光半導体積層３０）とを分離する。

【0045】

具体的には、成長基板１２（サファイア基板）側からＫｒＦエキシマレーザ光（波長２４８ｎｍ，照射エネルギ密度８００〜９００ｍＪ／ｃｍ^２）を照射する。そのレーザ光は、成長基板１２を透過して、下地バッファ層３１（ＧａＮ層）に吸収される。下地バッファ層３１は、その光吸収に伴う発熱により分解される。これにより、成長基板１２と光半導体積層３０とが分離され、ｎ型半導体層３２が露出する。

【0046】

次に、図４Ｇに示すように、成長基板１２と分離された発光構造体１２１（光半導体積層３０）を、６５℃〜７５℃のアルカリ溶液に５分程度浸漬する。これにより、露出したｎ型半導体層３２表面に、微細な凸状構造物（いわゆるマイクロコーン）を多数含む微細凹凸層３２ｍが形成される。微細凹凸層３２ｍの形成は、ＬＥＤ素子の光取出し効率（ｎ型半導体層表面から出射される光量／活性層において放出される光量）の向上に寄与する。その後、アセトンなどを用いて、カプトンテープ７３を剥離する。

【0047】

以上により、ＬＥＤアレイ１２０が完成する。なお、成長基板１２と発光構造体１２１とを分離した後、露出したｎ型半導体層３２に分離溝３０ｄに対応する切り込み溝を形成してもよい。

【0048】

図４Ｈは、素子領域１２２Ａ内のＬＥＤアレイ１２０を示す平面図である。なお、ＩＶＧ−ＩＶＧ断面が、図４Ｇに示す断面図に対応する。

【0049】

素子領域１２２Ａは、たとえば一辺５０μｍの正方形状である。素子領域１２２Ａの中央領域には、たとえば素子領域１２２Ａと中心を一致させて、円形状のｎ側電極４２が配置されている。素子領域１２２Ａの周縁領域には、ｎ側電極４２と間隙を空けて、また、ｎ側電極４２を取り囲むようにｐ側電極５０が配置されている。ｎ側電極４２およびｐ側電極５０の間隙は、たとえば円環形状を有している。

【0050】

図５を参照して、ＬＥＤ装置１０１の製造方法について説明する。

【0051】

図５Ａおよび図５Ｂは、ＬＥＤアレイ１２０を個々のＬＥＤ素子１２２に分割し、そのＬＥＤ素子１２２を実装基板１１０上に定着させる様子を全体的に示す断面図である。まず、イソプロピルアルコール等の有機溶媒１５１が充填された容器１５２を準備し、その容器１５２の底部に実装基板１１０を載置する。

【0052】

図５Ａに示すように、有機溶媒１５１にＬＥＤアレイ１２０を浸漬して、超音波を印加する。超音波の振動により、ＬＥＤアレイ１２０は、個々のＬＥＤ素子１２２に分割される。具体的には、発光構造体１２１（光半導体積層３０）が分離溝３０ｄに沿って分割され、素子領域１２２Ａにおける発光構造体１２１に対応するＬＥＤ素子１２２を得る（図４Ｅないし図４Ｇ参照）。

【0053】

個々のＬＥＤ素子１２２は、超音波の振動により、有機溶媒１５１中に広く分散するとともに、重力により、実装基板１１０が載置された容器１５２の底部に向かって沈殿する。このとき、実装基板１１０の第１基板電極２３は磁化されており（図３Ａ参照）、また、ＬＥＤ素子１２２のｎ側電極４２は強磁性体材料を含有している（図４Ｄ参照）ため、ＬＥＤ素子１２２は、磁力により、第１基板電極２３に向って引き寄せられる。

【0054】

図５Ｂに示すように、ＬＥＤ素子１２２が誘導されて、ｎ側電極４２が第１基板電極２３と接触すると、ｎ側電極４２および第１基板電極２３の磁気的な結合により、ＬＥＤ素子１２２は実装基板１１０上に定着する。実装基板１１０上に定着せずに沈殿したＬＥＤ素子１２２（未定着素子と呼ぶ）があるときは、超音波を印加するなどして、再度、未定着素子を有機溶媒１５１中に分散させ、未定着素子の実装基板１１０への定着を試行する。なお、このときにも、実装基板１１０上に定着しているＬＥＤ素子１２２は、ｎ側電極４２および第１基板電極２３の磁気的な結合により、有機溶媒１５１中に再分散されることはない。

【0055】

このように、第１基板電極２３を自発磁化した強磁性体材料で構成し、ｎ側電極４２を強磁性体材料で構成することにより、ＬＥＤ素子１２２を、実装基板１１０上の所望の位置に精確に定着させることができる。なお、ＬＥＤ素子を実装基板上に定着させる工程においては、予め、有機溶媒中にＬＥＤ素子が分散した素子分散溶媒を準備しておき、当該素子分散溶媒を、実装基板表面に滴下・供給する工程としてもよい。また、第１基板電極２３を自発磁化させた構成ではなく、ｎ側電極４２を自発磁化させた構成にしてもよいであろう。

【0056】

図６Ａ〜図６Ｃは、実装基板１１０上に定着したＬＥＤ素子１２２を示す平面図および断面図である。図６ＡにおけるＶＩＢ−ＶＩＢ断面およびＶＩＣ−ＶＩＣ断面が、それぞれ図６Ｂおよび図６Ｃに示す断面図に対応する。

【0057】

図６Ａおよび図６Ｂに示すように、ＬＥＤ素子１２２は、第１基板電極２３および第２基板電極２４の上方に配置される。ｎ側電極４２は、ＬＥＤ素子１２２の中央領域において、第１基板電極２３（図６Ａにおいて破線で示されている）と重なるように（図６Ａ）、また、第１基板電極２３と接触して（図６Ｂ）配置される。ｐ側電極５０は、ＬＥＤ素子１２２の周縁領域において、第２基板電極２４（図６Ａにおいて破線でて示されている）と重なって（図６Ａ）、また、第２基板電極２４と接触して（図６Ｂ）配置される。

【0058】

ＬＥＤ素子１２２を実装基板１１０上に定着させた後、実装基板１１０を、定着したＬＥＤ素子１２２とともに、有機溶媒１５１（図５Ｂ参照）から取り出して乾燥させる。その後、実装基板１１０を加熱して、第１基板電極２３および第２基板電極２４に含有されるはんだ部材を溶融し、第１基板電極２３とｎ側電極４２とを、また、第２基板電極２４とｐ側電極５０とを、それぞれ融着する。

【0059】

これにより、ｎ側電極４２を介して、第１基板電極２３および第１配線部材２１ｗ（図６Ａにおいて破線で示されている）とｎ型半導体層３２とが電気的に接続する。また、ｐ側電極５０を介して、第２基板電極２４および第２配線部材２２ｗ（図６Ａにおいて破線で示されている）とｐ型半導体層３４とが電気的に接続する。第１配線部材２１ｗおよび第２配線部材２２ｗを介して、光半導体積層３０に電力が供給されることにより、光半導体積層３０（特に活性層３３）から光が放出される。

【0060】

以上により、実装基板１１０上にＬＥＤ素子１２２が実装されたＬＥＤ装置１０１が完成する。

【0061】

なお、図６Ａにおいて、ｐ側電極５０は、第１配線部材２１ｗと重なるように配置されているが、ｐ側電極５０と第１配線部材２１ｗとは電気的に接続していない。図６Ｃに示すように、第１配線部材２１ｗは、第２基板電極２４（および第１基板電極２３）よりも低く形成されているため、ｐ側電極５０とは接触していない。また、ＬＥＤ素子１２２が第１基板電極２３（ないしｎ側電極４２）を中心に平面方向に回転して配置されても、第１配線部材２１ｗがｐ側電極５０と接触することはない。

【0062】

図７および図８を参照して、実施例２によるＬＥＤ装置１０２について説明する。ＬＥＤ装置１０２は、実装基板１１０上に実施例２によるＬＥＤ素子１３２が実装された構成を有する。ＬＥＤ素子１３２は、実施例１によるＬＥＤ素子１２２において、ｎ側電極４２の位置とｐ側電極５０の位置とが入れ替わったような構成を有する。

【0063】

図７Ａ〜図７Ｃは、ＬＥＤ装置１０２を製造する様子の一部を示す断面図である。以下、実施例１によるＬＥＤ装置１０１の製造方法との違いについて主に説明する。

【0064】

まず、図７Ａに示すように、ＭＯＣＶＤ法などにより、成長基板１２上に、光半導体積層３０を形成する。光半導体積層３０の構成および作製方法は、実施例１と同様である。

【0065】

次に、レジストマスクを用いた塩素ガスによるドライエッチング法により、光半導体積層３０をエッチングして、任意の領域を画定する第１分離溝３０ｄａを形成する。第１分離溝３０ｄａは、たとえば、ｐ型半導体層３４および活性層３３を貫通して、ｎ型半導体層３２内に到達するように形成される。その後、レジストマスクを用いたスパッタリング法により、第１分離溝３０ｄａ内を覆い、ＳｉＯ_２からなる絶縁膜４５を形成する。

【0066】

次に、リフトオフ法により、光半導体積層３０上の、第１分離溝３０ｄａが画定する領域の中央付近に、強磁性体材料を含むｐ側電極５５を形成する。ｐ側電極５５は、たとえばＴｉ膜／Ａｇ膜／Ｐｔ膜／Ｔｉ膜／Ｎｉ膜／Ａｕ膜の金属多層膜からなる。なお、ｐ側電極５５は、ｐ型半導体層３４表面において、ｐ型半導体層３４と電気的に接続している。

【0067】

次に、図７Ｂに示すように、レジストマスクを用いたＣＦ_４／Ａｒ混合ガスによるドライエッチング法により、第１分離溝３０ｄａ底面に位置する絶縁膜４５およびｎ型半導体層３２の一部をエッチングする。これにより、第１分離溝３０ｄａ底面にｎ型半導体層３２が露出するとともに、第１分離溝３０ｄａ内に第２分離溝３０ｄｂが形成される。第２分離溝３０ｄｂは、素子領域１３２Ａを画定する。

【0068】

次に、図７Ｃに示すように、リフトオフ法により、第１分離溝３０ｄａおよび第２分離溝３０ｄｂの内側、ならびに、絶縁膜４５上にｎ側電極４６を形成する。ｎ側電極４６は、第１分離溝３０ｄａおよび第２分離溝３０ｄｂ内を通って、つまりｐ型半導体層３４および活性層３３の側面を通ってｎ型半導体層３２と電気的に接続している。ｎ型電極４６は、たとえばＩＴＯ膜／Ａｇ膜／ＴｉＷ膜／Ｔｉ膜／Ｐｔ膜／Ａｕ膜／Ｔｉ膜の導電性多層膜からなる。ｎ側電極４６には、強磁性体材料を除く材料、つまり反磁性体材料または常磁性体材料を用いることが好ましい。

【0069】

以上により、成長基板１２上に、発光構造体１３１が形成される。その後、実施例１と同様に、レーザリフトオフ法により、発光構造体１３１から成長基板１２を分離してＬＥＤアレイを作製し、有機溶媒中において当該ＬＥＤアレイを個々のＬＥＤ素子１３２に分割して、当該ＬＥＤ素子１３２を実装基板１１０上に実装する。これにより、実施例２によるＬＥＤ装置１０２が完成する。

【0070】

図８Ａおよび図８Ｂは、実装基板１１０上に実装したＬＥＤ素子１３２を示す平面図および断面図である。図８ＡにおけるＶＩＩＩＢ−ＶＩＩＩＢ断面が、図８Ｂに示す断面図に対応する。

【0071】

ＬＥＤ素子１３２は、第１基板電極２３および第２基板電極２４の上方に配置される。ｐ側電極５５は、ＬＥＤ素子１３２の中央領域において、第１基板電極２３と重なるように（図８Ａ）、また、第１基板電極２３と接触して（図８Ｂ）配置される。ｎ側電極４６は、ＬＥＤ素子１３２の周縁領域において、第２基板電極２４と重なるように（図８Ａ）、また、第２基板電極２４と接触して（図８Ｂ）配置される。

【0072】

これにより、ｐ側電極５５を介して、第１基板電極２３および第１配線部材２１ｗとｐ型半導体層３４とが電気的に接続する。また、ｎ側電極４６を介して、第２基板電極２４および第２配線部材２２ｗとｎ型半導体層３２とが電気的に接続する。第１配線部材２１ｗおよび第２配線部材２２ｗを介して、光半導体積層３０に電力が供給されることにより、光半導体積層３０（特に活性層３３）から光が放出される。

【0073】

以上、本発明を実施するための形態について説明したが、本発明はこれらに制限されるものではない。たとえば、第１配線部材は、支持基板の表面ではなく裏面に形成されていてもかまわない。第１配線部材が裏面に形成された実装基板は、一般的な貫通ビア配線基板の製造技術を用いることにより作製することができるであろう。その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

【符号の説明】

【0074】

１１…支持基板、１２…成長基板、２０…導電膜、２１…第１配線パターン、２２…第２配線パターン、２３…第１基板電極、２４…第２基板電極、３０…光半導体積層、３１…下地バッファ層、３２…ｎ型半導体層、３３…活性層、３４…ｐ側半導体層、４１…絶縁膜、４２…ｎ側電極（実施例１の中央電極）、４５…絶縁膜、４６…ｎ側電極（実施例２の周縁電極）、５０…ｐ側電極（実施例１の周縁電極）、５５…ｐ側電極（実施例２の中央電極）、７１…保護絶縁膜、７３…仮支持体、１０１…ＬＥＤ装置（実施例１）、１０２…ＬＥＤ装置（実施例２）、１１０…実装基板、１２０…ＬＥＤアレイ（実施例１）、１２１…発光構造体（実施例１）、１２２…ＬＥＤ素子、１３０…ＬＥＤアレイ（実施例２）、１３１…発光構造体（実施例２）、１３２…ＬＥＤ素子（実施例２）。

【図1】

【図2】

【図3】

【図4-1】

【図4-2】

【図4-3】

【図5】

【図6-1】

【図6-2】

【図7】

【図8】