特許 6365853 ウェーハレベルで製造可能なデバイスおよびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6365853

(24)【登録日】2018年7月13日

(45)【発行日】2018年8月1日

(54)【発明の名称】ウェーハレベルで製造可能なデバイスおよびその製造方法

(51)【国際特許分類】

   H01L 25/065 20060101AFI20180723BHJP

   H01L 25/07 20060101ALI20180723BHJP

   H01L 25/18 20060101ALI20180723BHJP

   H01L 21/60 20060101ALI20180723BHJP

   H01L 23/02 20060101ALI20180723BHJP

   H04R 19/04 20060101ALI20180723BHJP

   H04R 31/00 20060101ALI20180723BHJP

【ＦＩ】

   H01L25/08 B

   H01L21/60 311Q

   H01L23/02 C

   H04R19/04

   H04R31/00 C

【請求項の数】11

【全頁数】16

(21)【出願番号】特願2016-510971(P2016-510971)

(86)(22)【出願日】2014年3月21日

(65)【公表番号】特表2016-526277(P2016-526277A)

(43)【公表日】2016年9月1日

(86)【国際出願番号】EP2014055740

(87)【国際公開番号】WO2014177323

(87)【国際公開日】20141106

【審査請求日】2015年12月22日

(31)【優先権主張番号】102013104407.7

(32)【優先日】2013年4月30日

(33)【優先権主張国】DE

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】110002664

【氏名又は名称】特許業務法人ナガトアンドパートナーズ

(72)【発明者】

【氏名】パール， ヴォルフガング

【審査官】 馬場 慎

(56)【参考文献】

【文献】 特開２００５−１３６３９９（ＪＰ，Ａ）

【文献】 特開２００１−２０３３８６（ＪＰ，Ａ）

【文献】 特表２００９−５３９２３５（ＪＰ，Ａ）

【文献】 特開２００６−３５２６１７（ＪＰ，Ａ）

【文献】 特表２００９−５１４６９１（ＪＰ，Ａ）

【文献】 特開２００５−２９４４６２（ＪＰ，Ａ）

【文献】 特開２０１１−２０４８３８（ＪＰ，Ａ）

【文献】 特開平６−３１８６２５（ＪＰ，Ａ）

【文献】 特表２００５−５３６８７９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２５／０６５

Ｈ０１Ｌ ２１／６０

Ｈ０１Ｌ ２３／０２

Ｈ０１Ｌ ２５／０７

Ｈ０１Ｌ ２５／１８

Ｈ０４Ｒ １９／０４

Ｈ０４Ｒ ３１／００

(57)【特許請求の範囲】

【請求項1】

１つの上面を有する１つの第１のチップ、および１つの下面を有する１つの第２のチップと、
前記上面上の、１つの第１の結合パターン、および１つの第２の結合パターンと、
前記下面の、１つの第１のコンタクトパターン、および１つの第２のコンタクトパターンと、
前記第１のチップと前記第１の結合パターンとの間の、高さΔｈのただ１つのマッチングパターンと、
を備えるデバイスであって、
前記第１の結合パターンは前記第１のコンタクトパターンと結合されており、前記第２の結合パターンは前記第２のコンタクトパターンと結合されており、
前記第２のコンタクトパターンは、前記第１のコンタクトパターンよりΔｈの大きさだけ高くなっており、
前記第１のチップは１つのＡＳＩＣチップであり、前記第２のチップは１つのＭＥＭＳチップであり、前記第２のチップは、１つの導電性のメンブレン，１つの対向電極，および１つのバックキャビティを備えた１つのＭＥＭＳチップであり、前記デバイスは１つのマイクロフォンである、
ことを特徴とするデバイス。

【請求項2】

前記第１の結合パターンおよび前記第２の結合パターンは、同じ高さとなっていることを特徴とする、請求項１に記載のデバイス。

【請求項3】

前記第１のチップの回路素子（複数）は、前記結合パターン（複数）および前記コンタクトパターン（複数）を介して、前記第２のチップの回路素子（複数）と回路接続されていることを特徴とする、請求項１または２に記載のデバイス。

【請求項4】

請求項１乃至３のいずれか１項に記載のデバイスにおいて、
完全に封止された１つのフレームパターンまたは１つの側部開口部を有する１つのフレームパターンを備え、
前記フレームパターンは、前記結合パターン（複数）の１つ，上記のコンタクトパターン（複数）の１つ，または１つの別のフレーム形状のパターンによって形成されていることを特徴とするデバイス。

【請求項5】

前記結合パターン（複数）の１つ，または前記コンタクトパターン（複数）の１つ，または１つの別のパターンは、１つの支持パターンとなっていることを特徴とする、請求項１乃至４のいずれか１項に記載のデバイス。

【請求項6】

前記第１のチップ，前記第２のチップ，または前記デバイス全体の電磁シールドをさらに備えることを特徴とする、請求項１乃至５のいずれか１項に記載のデバイス。

【請求項7】

前記第１のチップの基体および前記第２のチップの基体は、前記電磁シールドを介して直接回路接続されていないことを特徴とする、請求項６に記載のデバイス。

【請求項8】

ＭＥＭＳパターン（複数）およびコンタクトパターン（複数）を１つの第２のチップの下面上に生成するステップと、
ただ１つのマッチングパターンおよび結合パターン（複数）を１つの第１のチップの上面上に生成するステップと、
前記第１のチップおよび前記第２のチップを接合するステップと、
を備える、デバイスを製造するための方法であって、
前記ＭＥＭＳパターン（複数）は、ＭＥＭＳマイクロフォンのメンブレン及び対向電極であり、
前記コンタクトパターン（複数）は、前記結合パターン（複数）と結合され、
前記マッチングパターンの高さは、前記コンタクトパターン（複数）の異なる高さにも拘わらず、その結合が空隙無しとなるように設定されることを特徴とする方法。

【請求項9】

前記第１のチップ（複数）は、一緒に１つの第１のウェーハに形成され、前記第２のチップ（複数）は、一緒に１つの第２のウェーハに形成されることを特徴とする請求項８に記載の方法。

【請求項10】

請求項９に記載の方法において、
前記第１のウェーハと前記第２のウェーハの結合の後に、
前記第２のチップ（複数）は、個々に分離するステップの第１の部分ステップによって互いに分離され、当該第１の部分ステップは、前記第２のチップを貫通し、かつ前記結合パターンの材料に貫入し、
前記第１のチップ（複数）は、個々に分離するステップの第２の部分ステップによって互いに分離され、当該第２の部分ステップは、前記第１のチップを貫通し、かつ前記結合パターンの材料に貫入する、
ことを特徴とする方法。

【請求項11】

請求項１０に記載の方法において、
前記個々に分離するステップの第１の部分ステップの後に、まず１つの絶縁膜層とこれに続いて１つの導電性のシールド膜層とが前記第２のチップ（複数）上に取り付けられ、
前記個々に分離するステップの第２の部分ステップの後に、１つの導電性のシールド膜層が、少なくとも前記第１のチップ（複数）を個々に分離するエッジ（複数）上に取り付けられる、
ことを特徴とする方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、多数のチップを含む、たとえばＭＥＭＳデバイス（ＭＥＭＳ＝Microelectromechanical System）のようなデバイスに関する。少なくとも２つのチップが、ウェーハレベルで互いに結合可能となっている。さらに本発明は、このようなデバイスの製造方法に関する。

【背景技術】

【0002】

電子デバイスの使用領域は広汎である。多数の電気機器または電子機器は、１つ以上の電子デバイスを、ディスクリートな部品またはモノリシックに集積された部品として含んでいる。たとえばモバイル通信機器または可搬型コンピュータのような電気機器の絶え間ない小型化のトレンドは、組み込まれたデバイスの小型化の必要性を決定づける。同時にこれらのデバイスの電気的および機械的特性は、この小型化によって損なわれてはならない。たとえば信号品質の観点からは、これらのデバイスへの要求は甚だしく増大している。

【0003】

良好な電気特性を有する、小さく構築されているＭＥＭＳデバイスは、特許文献１に開示されており、この特許文献１では１つのＭＥＭＳチップおよび１つのＡＳＩＣチップ（ＡＳＩＣ＝Application-specific integrated circuit）が積層されて配設されている。

【0004】

ＭＥＭＳチップが、他のデバイスの素子（複数）との結合または回路接続のためのパターンの追加配設が困難な、複雑なＭＥＭＳパターンを備えることがあり得る。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】ドイツ特許出願公開第１０２０１０００６１３２号明細書

【発明の概要】

【発明が解決しようとする課題】

【0006】

したがって本発明の課題は、対応して改善されたデバイスおよびこのようなデバイスの製造方法を提供することである。

【課題を解決するための手段】

【0007】

これらの課題は、本願独立請求項に記載の物および方法によって解決され、従属請求項は本発明による有利な実施形態を提示する。本願明細書または図に示す特徴は、個々にまたは組合せて協働することができ、特定の要求を満足するデバイスを得ることができる。

【0008】

本発明によるデバイスは、１つの上面を有する１つの第１のチップと、１つの下面を有する１つの第２のチップとを備える。本発明によるデバイスは、さらに１つの第１の結合パターンと、１つの第２の結合パターンとを備え、これらはそれぞれ上記の第１のチップの上面上に配設されている。本発明によるデバイスの１つの第１のコンタクトパターンおよび１つの第２のコンタクトパターンは、上記の第２のチップの下面に配設されている。さらに、１つのマッチングパターンが存在し、このマッチングパターンは、高さΔｈを有し、上記の第１のチップと上記の第１の結合パターンとの間に配設されている。この第１の結合パターンは、上記の第１のコンタクトパターンと結合されている。上記の第２の結合パターンは、上記の第２のコンタクトパターンと結合されている。上記の第２のコンタクトパターンは、上記の第１のコンタクトパターンよりΔｈの大きさだけ高くなっている。

【0009】

上記の結合パターンは、上記の第１のチップの上面上に配設されているパターニングされた素子（複数）であり、これらは上記の２つのチップの機械的および／または電気的結合を生成するために用いられ、これらのパターンに含まれる全ての層の全厚の和に対応する高さを有している。

【0010】

上記のコンタクトパターン（複数）は、上記の第２のチップの下面上に配設されているパターニングされた素子（複数）であり、上記の結合パターンと共に、上記のチップ間の機械的および／または電気的結合を生成するために用いられ、これらのパターンに含まれる全ての層の全厚の和に対応する高さを有している。

【0011】

したがって、「高さ」という概念と「厚さ」という概念は実質的に一致している。

【0012】

上記の第２のチップがその下面上に機能的パターンを備えることが可能であるが、これは上記の２つのチップの結合を困難にする。これはこの第２のチップの下面が、これらの機能的パターンによって全く平坦でない表面を呈するからである。したがって、上記の第１のコンタクトパターンおよび上記の第２のコンタクトパターンは、異なる高さを備えてよく、これよりすなわちこの第２のチップから離間したこれらのパターンの端部は、この第２のチップからの異なる距離を有してよい。このため上記の２つのチップを同じ高さで結合することは困難となる。この問題の解決策として、上記の第１のチップの上面上にマッチングパターンが設けられ、このマッチングパターンは、上記の第２のチップの下面にある機能的パターンにも拘わらず、上記の２つのチップを均等な距離に配設し、かつ結合する。すなわち上記の第２のチップの下面における素子のコンタクトパターンの高さの差Δｈはこの下側のチップの上面上における、同様に設定されたマッチングパターンによって相殺される。

【0013】

上記の結合パターン，コンタクトパターン，およびマッチングパターンは、ウェーハ上でのリソグラフィー処理を用いてパターニングすることができ、これらのパターンから後に上記の第１および第２のチップが個々に分離される。
したがって本発明によるデバイス全体は、ウェーハレベルで同時に複数が生成され、これによって製造の手間が減少され、製造における不具合原因が防止され、製造コストを低減することができる。

【0014】

１つの実施形態においては、上記の第１の結合パターンおよび上記の第２の結合パターンは、同じ高さであり、すなわちこれらの層構造は同じ厚さである。

【0015】

こうしてこれらの２つの結合パターンは同じ処理ステップにおいて生成することができる。これらのパターンの上記の第２のチップの表面レベルへの結合点の異なる距離は、この第２のチップの下面での機能的パターンによって決定されるが、他のチップすなわち上記の第１のチップの上面上のマッチングパターンによって相殺される。

【0016】

１つの実施形態においては、上記の第１のチップの回路素子は、上記の結合パターンおよびコンタクトパターンを介してこの第２のチップの回路素子と回路接続されている。

【0017】

上記の第１のチップはＡＳＩＣチップであってよく、これに対し上記の第２のチップはＭＥＭＳパターンを有するＭＥＭＳチップであってよい。このＡＳＩＣチップは、このＭＥＭＳパターンの駆動あるいはこのＭＥＭＳチップで受信された信号の処理を行うためのアナログ回路および／またはデジタル回路を備えてよい。

【0018】

このようにしてたとえば本発明によるデバイスは１つのＭＥＭＳマイクロフォンとすることが可能であり、上記のＭＥＭＳパターンは、導電性の、振動が励起され得るメンブレンあるいはほぼ剛体であり固定されている多孔のバックプレート、および上記の第２のチップの内部に構造化されている音響バックキャビティとしての空洞を備える。このメンブレン，バックプレート，および上記の音響バックキャビティのパターニングを行うために、通常は複数のパターニングステップが必要であり、ここで複数の異なる結合パターンおよびコンタクトパターンが上記の第２のチップの下面に用いられる。これらのパターンは、この第２のチップが複雑な表面形状を有することを必然とし、この表面形状は上記の第１のチップとの容易かつ直接的な結合を妨げるものである。

【0019】

上記のデバイスがマイクロフォンとして機能し、かつ良好な電気的および音響的特性を備えなければならない場合、上記の２つのチップの間に配設されるキャビティは、１つの封止された、すなわち音響入口開口部まで封止された音響的に密封されたフレームによって封止され、また上記のチップ間の追加的な電気的および機械的結合を提供することが必要となり得る。この音響的に密閉されたフレームは、音響的な短絡、すなわち音響波が、音響的に活性なパターンの表側および裏側に印加されることを防ぐために必要である。

【0020】

１つの実施形態においては、本発明によるデバイスは、完全に封止された１つのフレームパターンまたは側部開口部、たとえば１つの音響入口開口部を有する１つのフレームパターンを備え、たとえばこのフレームパターンは、上記の結合パターン（複数）の１つ，上記のコンタクトパターン（複数）の１つ，または１つの別のフレーム形状のパターンによって形成されている。

【0021】

上記の第１および第２の結合パターンは、上記の２つのチップを電気的および／または機械的に互いに結合するため、またはこれら２つのチップでの形状嵌め（formschluessige）による結合によって、開放されたあるいは封止されたフレームパターンとして、このチップの下面上に配設された機能的パターンにも拘わらず、上記のチップの間の空洞を包囲するために用いられる。

【0022】

１つの実施形態においては、上記の結合パターン（複数）の１つ，上記のコンタクトパターン（複数）の１つ，または１つの別のパターンは、１つの支持パターンとなっている。

【0023】

上記の２つのチップおよびこれらのチップの間のキャビティを備えるデバイスは、外部の周辺回路の中に取り付けられてよく、またさらなる回路部品またはハウジング部品、たとえば成形材によって包囲されていてよい。いずれの場合においても、本発明によるデバイスは機械的に堅牢であり、かつさらなる処理ステップまたは組み立てステップで、場合により発生し得る圧力に耐えることができれば、有利である。特に、これらのチップ間の空洞が、機械的堅牢性に影響しないことがよいであろう。この空洞に配設され、かつこれら２つのチップを互いに支持する、さらなる支持パターンを設けること、すなわち垂直方向の力を伝達することは、このデバイスの堅牢性を高め、これによって適宜設けられるフレームパターンの負荷が除去され、音響的密封性を損なうことが減少する。

【0024】

１つの実施形態においては、本発明によるデバイスは、さらに上記の第１のチップ，上記の第２のチップおよび／またはこのデバイス全体の電磁シールドを備える。

【0025】

本発明による電磁シールドを有するデバイスの１つの実施形態においては、上記の第１のチップの基体および上記の第２のチップの基体は、この電磁シールドを介して直接互いに回路接続されていない。

【0026】

上記の第２のチップの上面または上記の第２のチップの側面に電磁シールドのための１つの金属材料が配設されていてよい。同様に、上記の第１のチップの下面または上記の第１のチップの側面に電磁シールドのための１つの導電性材料が配設されていてよい。このようなシールド（複数）は、これらがチップ材料を大面積で覆っている場合、それぞれのチップ材料への良好な電気的カップリングを有する。上記の第１および第２のチップの基体がどのような電位にあるかによって、これら２つのチップを上記の大面積の電磁シールドを介して互いに低抵抗で回路接続すること、あるいはこれら２つの基体を異なる電位に保持することが有利となり得る。この場合、絶縁材料の１つの追加的な膜層が、上記の電磁シールドとこれら２つのチップ基体の少なくとも１つとの間に設けられてよく、これによって電磁シールドがこれらの基体を短絡することがない。

【0027】

１つの実施形態においては、上記の第１のチップは、１つのＡＳＩＣチップであり、上記の第２のチップは１つのＭＥＭＳチップである。

【0028】

１つの実施形態においては、上記の第２のチップは１つの導電性メンブレン，１つの対向電極，および１つのバックキャビティを有する１つのＭＥＭＳチップである。これに対応し、本発明によるデバイスは、１つのマイクロフォンである。

【0029】

上記の導電性メンブレンの数、あるいは上記の対向電極の数は１つに限定されない。２つ以上のメンブレンまたは２つ以上の対向電極が設けられていてよく、これによって改善された音響的あるいは電気的特性を有する１つのＭＥＭＳマイクロフォンが得られる。具体的には、差動で動作するマイクロフォンを得るために、２つの対向電極の間に１つのメンブレンを配設することが可能であり、または２つの可動なメンブレンの間に１つの対向電極を配設することが可能である。

【0030】

本発明によるデバイスは、さらに、たとえばＳＭＤ取り付け（ＳＭＤ＝Surface Mounted Device）のためのはんだパッドを備えてよい。ＡＳＩＣパターンは、たとえば上記の第１のチップの下面、この第１のチップの内部、またはこの第１のチップの上面に配設されていてよい。

【0031】

同様下面でのＭＥＭＳパターンは、上記の第２のチップの内部または上面に配設されていてよい。

【0032】

上記の第１のチップを貫通する貫通接続部または上記の第２のチップを貫通する貫通接続部は、デバイスの外部の周辺回路との回路接続あるいは結合のために、それぞれのチップまたは結合パターンの回路素子を回路接続してよい。

【0033】

これらのチップ間の電気的回路接続部を生成する上記の結合パターンあるいはコンタクトパターンは、好ましくは導電性であり、金属を含んでよい。他の結合パターンまたはコンタクトパターンは、導電性の材料または非導電性の材料を含んでよい。上記のマッチングパターンも同様に導電性の材料または非導電性の材料を含んでよい。このマッチングパターンが導電性の材料を含む場合、このマッチングパターンは上記のチップ（複数）の間または１つのチップの素子（複数）の間の電気的回路接続部の一部であってよい。

【0034】

結合パターンおよび／またはコンタクトパターンは、１つの電気的回路接続部を生成し、またたとえば機械的な観点からほぼ非導電性の材料を含まなければならない場合には、上記の結合パターンの上面あるいは上記のコンタクトパターンの下面に結合メタライジング部（複数）を設け、これらが互いに適宜接触し、かつ１つの電気的な回路接続部を生成してよい。

【0035】

上記の結合パターン，コンタクトパターン，またはマッチングパターンの材料として、金属、たとえばアルミニウム，銅，ニッケル，金，または銀，またはこれらの金属を含む合金や、ガラス，ポリマー，または非有機的に化学修飾されたハイブリッドポリマーが適している。上記のマッチングパターンは、ＡＳＩＣパターンの生成で用いられた材料から構成されていてもよい。上記のチップ間のボンディングフレームの領域または結合ピン間の領域におけるマッチングパターンの層厚のマッチングにより、またはこのマッチングパターンの局所的な除去により、その対向部品（Gegenstueck）が上記の第２のチップの下面の表面形状となるように、この支持部材または結合部材の異なる高さをこれに合わせて調整することができる。

【0036】

ボンディングフレームまたは結合ピンは、たとえば上記の２つの結合パターンまたは上記の２つのコンタクトパターンまたは別の結合パターンおよびコンタクトパターンから成っており、たとえばＳＵ８（Microchem社）のようなレジスト、またはＰｅｒＭＸ（Dupont社）のようなドライフィルムを含んでよい。

【0037】

この高さΔｈは数マイクロメーターの範囲であってよく、たとえば１０μｍであってよい。

【0038】

ボンディングフレームまたは結合ピンの高さ、すなわち結合パターン（複数）およびコンタクトパターン（複数）から構成されるパターンの総高は、数マイクロメーターの範囲であってよく、たとえば５〜２００μｍであってよい。

【0039】

上記の２つのチップの接合の際に圧縮によってさらなる高さ調整を行うため、ボンディングフレームの材料として同等な弾性材料，塑性材料，または一般的に圧縮可能な材料を選択してよい。こうしてこのボンディングフレームは、たとえばポリマーを含んでよい。

【0040】

上記の結合パターン（複数）およびコンタクトパターン（複数）の間の堅牢な結合を得るために、これらのパターンのそれぞれの結合部位に結合手段を設けてよい。このような結合手段は、たとえばはんだまたは導電性接着剤であってよい。

【0041】

電気絶縁膜層は、上記の２つのチップの基体（複数）を互いに絶縁するために用いられ、たとえばガラス，ポリマー，たとえばオルモセル（Ｏｒｍｏｃｅｒ）またはパリレンのような非有機的に化学修飾されたハイブリッドポリマーを含んでよい。

【0042】

電磁シールドの材料は金属であってよく、たとえばアルミニウム，銅，ニッケル，錫，またはチタンまたはこれらの金属を含む合金であってよい。これらのそれぞれの材料はＰＶＤ（Physical Vapour Deposition），ＣＶＤ（Chemical Vapour Deposition），電解めっき処理または無電解めっきによって、またそれぞれの前駆物質のプラズマジェットコーティングによって、またはフレーム溶射によって取り付けることができる。

【0043】

上記のデバイスがＭＥＭＳマイクロフォンである場合、上記の第１のチップにおける開口部を通る音響入口開口部、またはフレームパターンを貫通する開口部を通る側部の音響入口開口部によって実現することができる。音響的な理由から、すなわちより良好な対称性のために、上記の第１のチップを貫通する下側の音響入口開口部が望ましいであろう。いずれにせよ最近のＭＥＭＳマイクロフォン、すなわち小さなＭＥＭＳマイクロフォンは、その小さな下面上に所定の数の電気的コンタクト部を備え、こうしてこれらのコンタクト部の密度はこれに応じて高くなっている。上記の音響入口開口部が、上記の第１のチップの下面上に存在する場合、このデバイスの製造の際またはこのデバイスを外部の周辺回路と結合する際に、この音響入口開口部がプロセス材料、たとえばはんだによって封止されるという危険がある。

【0044】

このため上記の音響入口開口部を上記のデバイスの側部に設けることが有利であり得る。

【0045】

デバイスを製造するための１つの方法は以下のステップを備える。
−ＭＥＭＳパターン（複数）およびコンタクトパターン（複数）を１つの第２のチップの下面上に生成するステップ。
−１つのマッチングパターンおよびコンタクトパターン（複数）を１つの第１のチップの上面上に生成するステップ。
−これらの２つのチップを接合するステップであって、ここで上記のコンタクトパターンが上記の結合パターンと結合され、かつ高さの異なるコンタクトパターンにも拘わらず、この結合が空隙無しとなるように、上記のマッチングパターンの高さが設定されるステップ。

【0046】

こうして上記の第２のチップの下面に、これらのチップの結合を困難とするＭＥＭＳパターンが配設されているにもかかわらず、空隙が無く、かつ（たとえばはんだ結合によって）材質接合が可能な、上記の２つのチップの結合を得ることができる。

【0047】

本発明による方法の１つの実施形態においては、上記の第１のチップ（複数）は、一緒に１つの第１のウェーハに形成され、上記の第２のチップ（複数）は、一緒に１つの第２のウェーハに形成される。

【0048】

それぞれのウェーハの接合によって、多数のデバイスを同時に製造することができ、これらのデバイスは、ウェーハの接合後に漸く個々に分離されることになる。

【0049】

本発明による方法の１つの実施形態においては、上記の２つのウェーハの結合の後に、上記の第２のチップ（複数）を個々に分離するステップの第１の部分ステップによって互いに分離することが可能である。この個々に分離するステップは、上記の第２のチップ（複数）の材料を完全に貫通するが、この第２のチップの材料を貫通するものであり、上記の結合パターンの材料を貫通するものではない。上記の第１のチップ（複数）は、個々に分離するステップの第２の部分ステップによって互いに分離される。この個々に分離するステップの第２の部分ステップは、上記の第１のチップ（複数）の材料を完全に切断し、かつ上記の結合パターンの材料を切断する。

【0050】

以上によりチップ体を電気的に互いに絶縁するための基本部分が作られる。
これに対応して本発明による方法の１つの実施形態では、上記の個々に分離するステップの第１の部分ステップの後に、まず１つの絶縁膜層とこれに続いて１つの導電性のシールド膜層とが上記の第２のチップ（複数）上に取り付けられる。上記の個々に分離するステップの第２の部分ステップの後に、１つの導電性のシールド膜層が、少なくとも上記の第１のチップ（複数）を個々に分離するエッジ（複数）上に取り付けられる。

【0051】

以下に本発明によるデバイスおよびデバイスの製造方法を、概略の実施形態例（複数）およびこれに付随する図（複数）を参照して詳細に説明する。

【図面の簡単な説明】

【0052】

【図1】１つの第１のチップＣＨ１，１つの第２のチップＣＨ２，および結合パターン（複数）ＶＳを用いたこれらのチップの結合部と，コンタクトパターン（複数）ＫＳおよび１つのマッチングパターンＡＳとを有する１つのデバイスを示す。

【図2】第１のチップを貫通する１つの音響チャネルＡＣを有する、１つのボンディングフレームと結合パターン（複数）あるいは支持パターン（複数）の可能な構造を示す。

【図3】ボンディングフレームと結合パターン（複数）あるいは支持パターン（複数）および封止されていないボンディングフレームを貫通する１つの音響チャネルを有する１つの実施例を示す。

【図4】図２に示す１つのデバイスの上側断面を示す。

【図5】図３に示す１つのデバイスの上側断面を示す。

【図6】１つの音響チャネルを有する１つの第１のチップの横断面を示す。

【図7】１つのデバイスの製造における１つの中間段階を示す。

【図8】次の中間段階を示す。

【図9】次の中間段階を示す。

【図10】次の中間段階を示す。

【図11】次の中間段階を示す。

【図12】チップが複数同時に設けられた構造を示す、図１１の次の中間段階を示す。

【図13】次の中間段階を示す。

【図14】次の中間段階を示す。

【図15】次の中間段階を示す。

【図16】ＭＥＭＳマイクロフォンを作るための製造方法での最終製品を示す。

【0053】

図１は、１つの第１のチップＣＨ１および１つの第２のチップＣＨ２を有する１つのデバイスの横断面を概略的に示す。第１のチップＣＨ１は、第２のチップＣＨ２に向いている上面ＯＳを有する。この第２のチップＣＨ２は、第１のチップに向いている下面ＵＳを有する。これら２つのチップは、それぞれの他のチップに向いていない面をそれぞれ備える。しかしながらこれらのチップが、それぞれの他のチップに向いていない面上に従来にはない形態を備えてもよく、たとえば側面側で傾斜している外側面を備えてもよい。

【0054】

この第２のチップＣＨ２は、ＭＥＭＳパターン（複数）ＭＳをこの第２のチップＣＨ２の下面ＵＳに有する１つのＭＥＭＳチップである。２つのチップＣＨ１，ＣＨ２の結合および回路接続は、第１および第２の結合パターンＶＳ１，ＶＳ２を介して、および第１のコンタクトパターンＫＳ１，ＫＳ２を介して行われる。こうしてそれぞれの結合パターンおよびコンタクトパターンは容易にかつそれぞれ同様な処理ステップによって生成することができ、これらは有利には同じ高さおよび同じ材料を備えている。ここで第２のチップＣＨ２の下面ＵＳでのＭＥＭＳパターン（複数）ＭＳにより、第２のコンタクトパターンＫＳ２のコンタクト面（複数）が、この第２のチップＣＨ２の下面ＵＳからこれに対応する第１のコンタクトパターンＫＳ１のコンタクト面よりもさらに離間することが必要となり、またプロセスの観点からは第１および第２の結合パターンＶＳ１，ＶＳ２が同じ高さであることが有利であるので、これらの２つの結合パターンＶＳ１，ＶＳ２を第１のチップＣＨ１の上面ＯＳ上に直に配設することは、これら２つのチップの最適な結合をもたらさないであろう。これに対応して少なくともこの第１の結合パターンＶＳ１の下には、１つのマッチングパターンＡＳが配設され、このマッチングパターンは、第２のチップに対する上記のコンタクトパターン（複数）の結合面（複数）の異なる距離を均等化する。このため好ましくはこのマッチングパターンの厚さΔｈは、第２のチップＣＨ２の下面ＵＳに対するこれらのコンタクトパターンのコンタクト面の距離の差にほぼ等しい。

【0055】

このマッチングパターンが無いと、上記の結合パターンおよびコンタクトパターンが単に局所的に配設された結合部材とあったとすると、「傾いて」結合されたチップを有するデバイスとなる。しかしながら上記のチップ（複数）の間の容積を封止しかつもし音響的に密封することが望まれる場合、これら２つのチップをマッチングパターンＡＳ無しに結合することはもはや不可能であろう。

【0056】

図２は、第１のチップの平面図を示し、ここで結合パターン（複数）ＶＳの１つは、ボンディングフレームＢＲとして構成されており、これはこの第１のチップの縁部に配設され、チップ間に封止されている容積を包囲している。

【0057】

他の局所的に配設されている結合パターン（複数）ＶＳは、このデバイスの機械的堅牢性を確保するため、具体的には空洞を確保するため、かつ場合によっては上記のチップ間の電気的回路接続を確立するために、支持部材ＳＴＳとして配設されている。

【0058】

音響チャネルＡＣは、第１のチップの基体を貫通して設けられており、音響波がこのデバイスに進入することを可能とする。

【0059】

図３は、１つの実施形態を示し、ここではこの第１のチップの基体を貫通する音響チャネルは無く、その代わりにボンディングフレームにおける開口部ＢＲが設けられている。

【0060】

以上により、デバイスの製造またはこのデバイスの外部の周辺回路との結合の際に用いられる液状の材料による、音響チャネルの封止の虞は低減される。

【0061】

図４は対応する第２のチップの図を示し、ここでは支持パターンＳＴＳはボンディングフレームＢＲとして配設されてもおらず、図２のフレーム形状の結合パターンと回路接続あるいは結合もされていない。結合パターン（複数）およびコンタクトパターン（複数）は、機械的機能の他に電気的機能も有してよいが、このようなパターンは電気的機能の無い支持パターンとしても使用可能である。

【0062】

図５は図３に付随する、第２のチップの図を示し、ここではコンタクトパターンはフレーム形状のパターンとして構成されており、１つの音響チャネルの形態である１つの音響入口開口部を備える。

【0063】

図６は、１つのＭＥＭＳマイクロフォンの製造での１つの第１の中間ステップを示し、ここでは第１のチップＣＨ１の下面に、このデバイスを外部の周辺回路と回路接続するためのコンタクトパッドＫＰが配設されている。この第１のチップＣＨ１の基体を貫通する１つの音響チャネルＡＣは、音響波のための１つの音響入口開口部ＳＥＯとなっている。このチップを貫通する貫通接続部（複数）、たとえばこの第１のチップの下面にあるコンタクトパッド（複数）への貫通接続部を設けることが可能である。これらの貫通接続部は、音響チャネルとは関係なく、このチャネルとは別に配設されていてよい。このチャネルＡＣ自身がその内面に金属パターン（複数）を貫通接続部として有することも可能である。

【0064】

図７は、この後の１つの中間ステップを示し、ここでは、上記の第２のチップの下面上のＭＥＭＳパターンに起因する高さの差を解決するために、局所的なマッチングパターンＡＳが、上記の第１のチップの上面上に配設される。

【0065】

図８は、この後の１つの中間ステップを示し、ここでは１つの第１の結合パターンＶＳ１がボンディングフレームＢＲの形態で上記のマッチングパターンＡＳの材料上に配設されている。１つの第２の結合パターンＶＳ２は、支持ピン（Stuetzpfosten）ＰＦの形態で上記の第１のチップの上面上に配設されており、ここでこの第２の結合パターンと上記の第１のチップの材料との間にはマッチングパターンは全く配設されていない。もう１つの結合パターンＶＳが、たとえば支持パターンまたは支持ピンの形態で、上記のマッチングパターンの材料上に配設されている。

【0066】

結合パターンＶＳは、実質的に、上記の第２のチップの下面でのそれぞれのコンタクトパターンとの結合部を生成するために用いられる。これらの結合パターンの下に上記のマッチングパターンを選択的に配設することは、上記の第２のチップの下面での結合を阻害するＭＥＭＳパターンにも拘わらず、上記の２つのチップの平準化を可能とする。

【0067】

図９は、たとえば上記の結合パターン（複数）ＶＳの材料が電気的に導通しないか、またはほんの僅かな導電性しかない場合に、この結合パターンの機械的結合により電気的な回路接続も生成されるように、これらの結合パターン上に配設されたメタライジング部（複数）ＭＥＴを示す。これらのメタライジング部は、たとえば上記の第１のチップの上面上に信号導体路（Signalleitungen；複数）のような導体路パターンを用いて、または上記の第１のチップを貫通する貫通接続部を用いて回路接続されていてよい。

【0068】

図１０は、次の方法ステップを示し、ここでは第２のチップＣＨ２の下面でのＭＥＭＳパターンによって規定される、第１および第２のコンタクトパターンＫＳ１，ＫＳ２の異なるそれぞれの高さが示されている。ＭＥＭＳマイクロフォンの場合には、これらのコンタクトパターンの異なる高さは、主にメンブレンＭとバックプレートＢＰのパターニングステップに起因する。上記の２つのチップのはんだ結合を可能とするため、さらにはんだ材料Ｌが、第１のチップＣＨ１の結合パターン（複数）上に配設されている。

【0069】

上記の第２のチップにおいては、さらに１つの背面カバーＲＳＶによって覆われたバックキャビティが、このＭＥＭＳマイクロフォンのバックキャビティとして配設されている。

【0070】

図１１は、次の中間製品を示し、ここでは、はんだ結合部が、上記の２つのチップあるいはそれらのコンタクトパターン（複数）および結合パターン（複数）を結合し、かつ回路接続している。

【0071】

簡単のため、いつもただ１つのデバイスが示されているが、複数のデバイスの場合には、これはウェーハにある複数の素子のそれぞれに対応するものであってよい。ここで図１１は、個々に分離するステップの第１の部分ステップにより、たとえばソーイングによって、個々の第２のチップＣＨ２がどのように互いに分離されるかを示す。

【0072】

この個々に分離するステップの第１の部分ステップは、上記の第２のチップ（複数）の材料を貫通し、かつ上記の結合パターンＶＳの材料に貫入している。

【0073】

図１２は、この個々に分離するステップの第１の部分ステップＰＶＳ１が、どのように複数回ウェーハレベルで実施されて、個々の第２のチップが互いに分離されるかを示している。

【0074】

図１３は、次の中間製品を示し、ここでは、上記の第２のチップの背面のカバー上および側面上に、１つの絶縁材料ＩＳが取り付けられている。

【0075】

図１４は、次の中間状態を示し、ここでは、この絶縁膜層ＩＳ上に１つの電気的に導通したシールド膜層ＡＳが取り付けられている。絶縁膜層ＩＳによってシールド膜層ＡＳは、上記の第２のチップＣＨ２の基体から絶縁されている。

【0076】

図１５は、個々に分離するステップの第２の部分ステップＰＶＳ２の後の中間製品を示し、ここでは、上記の第１のチップの材料が完全に貫通され、かつ個々に分離するステップの第２の部分ステップＰＶＳ２は、結合パターンＶＳの材料に少なくとも部分的に貫入している。

【0077】

図１６は、最終製品を示し、ここでは上記の第１のチップあるいはマッチングパターンおよび結合パターンを個々に分離する端部に、もう１つのシールド膜層ＡＳが配設されている。下側のマッチング膜層の材料は、上側のマッチング膜層の材料と接触しており、こうして連続した電磁シールドが得られる。これと同時に上記の第１のチップの基体は、上記の絶縁膜層ＩＳによって、上記の第２のチップの基体から絶縁されている。

【0078】

上記の第１のチップの基体を上記の第２のチップの基体から絶縁する必要が無い場合、このデバイスの側面上および背面上に電磁シールド膜層ＡＳを取り付けるためには、１つの単一の完全に個々に分離するステップおよび１つの単一の堆積ステップで充分である。

【0079】

上記の支持パターンおよびコンタクトパターンは、たとえば貫通接続部ＤＫを介して、上記の第１のチップＣＨ１の下面で上記のコンタクトパッドＫＰと回路接続されていてよい。以上のようにデバイスの内部回路を外部の周辺回路を回路接続する、容易な、しかしながら効果的な本発明による方法が示されている。

【0080】

本発明によるデバイスおよび製造方法は、上述した実施形態例および概略図に限定されない。たとえばさらなる膜層（複数），層（複数），結合パターンまたはマッチングパターンまたはコンタクトパターンを含む、個々の特徴および変形例の組合せも本発明による実施形態例となる。

【符号の説明】

【0081】

ＡＣ ： 音響チャネル
ＡＳ ： シールド膜層
ＡＳ ： マッチングパターン
Ｂ ： デバイス
ＢＰ ： バックプレート／Backplate
ＢＲ ： ボンディングフレーム
ＣＨ１ ： 第１のチップ
ＣＨ２ ： 第２のチップ
ＤＫ ： 貫通接続部
ＩＳ ： 絶縁膜層
ＫＰ ： 外部の周辺回路との回路接続のためのコンタクトパッド
ＫＳ ： さらなるコンタクトパターン
ＫＳ１ ： 第１のコンタクトパターン
ＫＳ２ ： 第２のコンタクトパターン
Ｌ ： はんだ
Ｍ ： メンブレン
ＭＥＴ ： メタライジング部
ＭＳ ： 機能的パターンあるいはＭＥＭＳパターン
ＯＳ ： 第１のチップの上面
ＰＶＳ１ ： 個々に分離するステップの第１の部分ステップ
ＲＰ ： バックプレート
ＲＳＶ ： 背面カバー
ＳＥＯ ： 音響入口開口部
ＳＴＳ ： 支持パターン
ＵＳ ： 第２のチップの下面
ＶＳ ： 別の結合パターン
ＶＳ１ ： 第１の結合パターン
ＶＳ２ ： 第２の結合パターン
Δｈ ： マッチングパターンの厚さ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】