特許 6367385 パッケージ基板への埋込薄膜キャパシタの集積

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6367385

(24)【登録日】2018年7月13日

(45)【発行日】2018年8月1日

(54)【発明の名称】パッケージ基板への埋込薄膜キャパシタの集積

(51)【国際特許分類】

   H01L 23/12 20060101AFI20180723BHJP

   H01L 21/822 20060101ALI20180723BHJP

   H01L 27/04 20060101ALI20180723BHJP

   H01G 4/30 20060101ALI20180723BHJP

   H01G 4/33 20060101ALN20180723BHJP

【ＦＩ】

   H01L23/12 B

   H01L27/04 C

   H01G4/30 541

   !H01G4/33 102

【請求項の数】14

【外国語出願】

【全頁数】18

(21)【出願番号】特願2017-454(P2017-454)

(22)【出願日】2017年1月5日

(62)【分割の表示】特願2015-160883(P2015-160883)の分割

【原出願日】2015年8月18日

(65)【公開番号】特開2017-130653(P2017-130653A)

(43)【公開日】2017年7月27日

【審査請求日】2017年1月5日

(31)【優先権主張番号】14/490,615

(32)【優先日】2014年9月18日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】593096712

【氏名又は名称】インテル コーポレイション

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100091214

【弁理士】

【氏名又は名称】大貫 進介

(72)【発明者】

【氏名】ロバート エル． サンクマン

(72)【発明者】

【氏名】ダニエル エヌ． ソビエスキ

(72)【発明者】

【氏名】シュリ ランガ サイ ボヤパティ

【審査官】 秋山 直人

(56)【参考文献】

【文献】 特開平０３−２０３２６１（ＪＰ，Ａ）

【文献】 特開２０１１−１２４５３９（ＪＰ，Ａ）

【文献】 特開平１１−３４６０６１（ＪＰ，Ａ）

【文献】 特開２００２−１３４９２４（ＪＰ，Ａ）

【文献】 特開２０１３−１２２９９９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２３／１２

Ｈ０１Ｇ ４／３０

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２７／０４

Ｈ０１Ｇ ４／３３

(57)【特許請求の範囲】

【請求項1】

ビルドアップ基板内に形成されたキャパシタであり、
下部プレートと、
前記下部プレートの上の第１の絶縁層であり、頂面を有する第１の絶縁層と、
前記第１の絶縁層内の第１の開口であり、前記下部プレートの第１の部分を露出させる第１の開口と、
前記第１の絶縁層内の第２の開口であり、前記下部プレートの第２の部分を露出させる第２の開口と、
前記第１の絶縁層の前記頂面上、及び前記第１の開口内の前記下部プレートの前記第１の部分上の、誘電体層と、
前記第１の絶縁層の前記頂面上の前記誘電体層上、及び前記第１の開口内の露出された前記下部プレートの前記第１の部分上の前記誘電体層上の、上部プレートと、
前記第２の開口内の前記下部プレートの前記第２の部分と接触したビアと、
前記第２の開口内の前記ビア上、及び前記第１の絶縁層の前記頂面上の前記誘電体層上の、配線と、
を有するキャパシタ。

【請求項2】

前記配線、前記ビア、前記上部プレート及び前記下部プレートは、同じ材料で形成されている、請求項１に記載のキャパシタ。

【請求項3】

前記誘電体層上、前記上部プレート上、及び前記配線上に配置された第２の絶縁層、を更に有する請求項１に記載のキャパシタ。

【請求項4】

前記第１及び第２の絶縁層は、有機ビルドアップフィルムで形成されている、請求項３に記載のキャパシタ。

【請求項5】

前記誘電体層は、４０ｎｍから６０ｎｍの間の厚さである、請求項１に記載のキャパシタ。

【請求項6】

前記第１及び第２の絶縁層の上方又は下方に配置された補強コア、を更に有する請求項３に記載のキャパシタ。

【請求項7】

前記誘電体層は、シリコン及び窒素を有する材料で形成されている、請求項１に記載のキャパシタ。

【請求項8】

前記誘電体層は、シリコン、窒素及び酸素を有する材料で形成されている、請求項１に記載のキャパシタ。

【請求項9】

前記上部プレート及び前記下部プレートは金属で形成されている、請求項１に記載のキャパシタ。

【請求項10】

前記金属は銅を有する、請求項９に記載のキャパシタ。

【請求項11】

キャパシタを形成する方法であって、
下部プレート上に第１の絶縁層をラミネーション技術によって形成し、該第１の絶縁層は頂面を有し、
前記第１の絶縁層内に第１の開口を形成し、該第１の開口は前記下部プレートの第１の部分を露出させ、
前記第１の絶縁層の前記頂面上、及び前記第１の開口内の前記下部プレートの前記第１の部分上に誘電体層を形成し、
前記誘電体層内及び前記第１の絶縁層内に第２の開口を形成し、該第２の開口は前記下部プレートの第２の部分を露出させ、且つ
前記第１の開口内の前記誘電体層上に上部プレートを形成し、前記第２の開口内の前記下部プレートの前記第２の部分上にビアを形成する、
ことを有する方法。

【請求項12】

前記上部プレート及び前記ビアは同時に形成される、請求項１１に記載の方法。

【請求項13】

前記上部プレート及び前記ビアは、同じ堆積プロセスで形成される、請求項１２に記載の方法。

【請求項14】

前記誘電体層は、プラズマ化学気相成長（ＰＥＣＶＤ）によって形成される、請求項１１に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、概して埋込デバイスに関する。より具体的には、本発明の実施形態は、埋込薄膜キャパシタ及びその製造方法に関する。

【背景技術】

【0002】

キャパシタは、例えばワイヤレス無線周波数システム及びコンピュータシステムなどの最新の電子システムの、不可欠な要素である。それらは、例えばエネルギー貯蔵、信号カップリング／デカップリング、及び電子フィルタリングなどの数多くの目的で使用されている。典型的に、キャパシタは、薄い誘電体層によって離隔された２つの導電性プレートで形成される。電流がこれらのプレート間を流れることができないよう、誘電体層がこれらのプレートを相互に電気絶縁する。電圧が印加されるとき、電荷がプレート上に積み上がって電界を作り出す。この電界は電荷が消散することを防止し、それにより、電荷がキャパシタ内に蓄えられる。それらの設計は単純であるが、電子システムへの集積は難題をもたらす。キャパシタは嵩張るものであり、貴重なパッケージスペース資産を占有してしまう。また、集積回路に対するキャパシタの近接性は、所望のシステム性能を満たすために極めて重要である。

【0003】

これらの難題に対処する現行手法は、有意な欠点を有している。例えば、現行手法は、集積回路の近くでパッケージ基板の頂部及び／又は底部にキャパシタをマウントしている。パッケージ基板の外にキャパシタをマウントすることは、パッケージアセンブリのサイズを実質的に増大させ、それが、小型の電子装置内の利用可能なスペース資産を厳しく制限してしまう。パッケージ基板内にキャパシタを埋め込む現行手法もある。キャパシタを埋め込むことは、幾つかの追加工程の実行を必要とする。例えば、追加の表面粗面化工程及び追加のラミネーション工程が典型的に必要とされる。工程を追加することは、スループットを低下させ、コストを上昇させる。キャパシタを埋め込むことはまた、専用の誘電体層（例えば、３Ｍ（登録商標）埋込キャパシタンス材（Embedded Capacitance Material；ＥＣＭ））の購入を必要とし、それがコストを更に上昇させる。加えて、専用の誘電体層の厚みが、埋込キャパシタのサイズを増大させる。キャパシタのサイズを増大させることは、得ることができる最大キャパシタンス密度を低下させてしまう。

【図面の簡単な説明】

【0004】

【図1A】本発明の一実施形態に従った埋込薄膜キャパシタを例示する断面図である。

【図1B】本発明の一実施形態に従った埋込薄膜キャパシタを例示する上面図である。

【図1C】本発明の一実施形態に従ったパッケージ基板内の埋込薄膜キャパシタを例示する断面図である。

【図2A】本発明の一実施形態に従ったパッケージ基板内に埋込薄膜キャパシタを形成する方法を例示する断面図である。

【図2B】本発明の一実施形態に従ったパッケージ基板内に埋込薄膜キャパシタを形成する方法を例示する断面図である。

【図2C】本発明の一実施形態に従ったパッケージ基板内に埋込薄膜キャパシタを形成する方法を例示する断面図である。

【図2D】本発明の一実施形態に従ったパッケージ基板内に埋込薄膜キャパシタを形成する方法を例示する断面図である。

【図2E】本発明の一実施形態に従ったパッケージ基板内に埋込薄膜キャパシタを形成する方法を例示する断面図である。

【図2F】本発明の一実施形態に従ったパッケージ基板内に埋込薄膜キャパシタを形成する方法を例示する断面図である。

【図2G】本発明の一実施形態に従ったパッケージ基板内に埋込薄膜キャパシタを形成する方法を例示する断面図である。

【図2H】本発明の一実施形態に従ったパッケージ基板内に埋込薄膜キャパシタを形成する方法を例示する断面図である。

【図2I】本発明の一実施形態に従ったパッケージ基板内に埋込薄膜キャパシタを形成する方法を例示する断面図である。

【図2J】本発明の一実施形態に従ったパッケージ基板内に埋込薄膜キャパシタを形成する方法を例示する断面図である。

【図2K】本発明の一実施形態に従ったパッケージ基板内に埋込薄膜キャパシタを形成する方法を例示する断面図である。

【図2L】本発明の一実施形態に従ったパッケージ基板内に埋込薄膜キャパシタを形成する方法を例示する断面図である。

【図2M】本発明の一実施形態に従ったパッケージ基板内に埋込薄膜キャパシタを形成する方法を例示する断面図である。

【図2N】本発明の一実施形態に従ったパッケージ基板内に埋込薄膜キャパシタを形成する方法を例示する断面図である。

【図2O】本発明の一実施形態に従ったパッケージ基板内に埋込薄膜キャパシタを形成する方法を例示する断面図である。

【図2P】本発明の一実施形態に従ったパッケージ基板内に埋込薄膜キャパシタを形成する方法を例示する断面図である。

【図2Q】本発明の一実施形態に従ったパッケージ基板内に埋込薄膜キャパシタを形成する方法を例示する断面図である。

【図2R】本発明の一実施形態に従ったパッケージ基板内に埋込薄膜キャパシタを形成する方法を例示する断面図である。

【図2S】本発明の一実施形態に従ったパッケージ基板内に埋込薄膜キャパシタを形成する方法を例示する断面図である。

【図3】本発明の一実施形態に従った埋込キャパシタを有するパッケージ基板を含んだパッケージシステムを例示する図である。

【図4】本発明の一実装例を用いて実装されるコンピューティングシステムを例示する図である。

【発明を実施するための形態】

【0005】

本発明の実施形態は、埋込薄膜キャパシタ及びその製造方法に向けられる。本発明の一実施形態において、埋込薄膜キャパシタが、薄層の絶縁材料によって離隔された２つの導電性プレートから形成される。例えば、埋込薄膜キャパシタは、薄層の窒化シリコンによって離隔された２つの銅プレートで形成され得る。一実施形態において、埋込薄膜キャパシタは、当該キャパシタがパッケージ基板内に完全に包み込まれるように、パッケージ基板内に集積される。従って、パッケージ基板内の様々な導電配線及びビアが、埋込薄膜キャパシタの周りに配設され得る。一実施形態において、埋込薄膜キャパシタは、パッケージ基板の導電配線及びビアと同じ材料で形成される。

【0006】

本発明の一実施形態によれば、埋込キャパシタを製造する方法は、下部プレート上に絶縁層を形成することを含む。例えば、真空ラミネーションによって、下部プレート上に絶縁層がラミネートされ得る。当該方法は更に、下部プレートの第１の部分を露出させるように、絶縁層に第１の開口を形成することを含み得る。実施形態において、第１の開口は、レーザアブレーションと、それに続く、残った有機物残渣を除去するデスミアプロセスとによって形成される。次いで、薄層の誘電体材料が堆積され得る。例えば、この薄層の誘電体材料は、プラズマ化学気相成長（ＰＥＣＶＤ）によってコンフォーマル（共形）に堆積され得る。誘電体材料が堆積されると、次いで、下部プレートの第２の部分を露出させるように第２の開口が形成され得る。一実施形態において、第２の開口は、第１の開口とは異なる下部プレート部分を露出させるように、これらの誘電体層及び絶縁層を貫いて形成される。その後、第１及び第２の開口内に、それぞれ、上部プレート及びビアが形成され得る。例えば、上部プレート及びビアは、単一の電解めっきプロセスによって同時に堆積され得る。

【0007】

ここに開示される本発明の実施形態は、追加の表面粗面化工程又はラミネーション工程を必要としない方法を提供する。表面粗面化工程は、接合表面の表面積を増大させることによって２つの構造体の接合を促進させるものである。実施形態においては、２つの構造体間の接合を促進させるために、表面粗面化工程を実行することの代わりに、接着層が使用される。結果として、表面粗面化工程は不要である。本発明の一実施形態によれば、この接着層は、その他の利益を実現するためにも使用され得る。例えば、この接着層はまた、埋込キャパシタの誘電体層として使用されることができる。故に、本発明の実施形態によれば、埋込キャパシタを製造することに、専用の誘電体層は必要でない。一実施形態において、埋込キャパシタを製造するプロセスは、パッケージ基板を形成するプロセスとシームレスにインテグレートされる。例えば、パッケージ基板の埋込キャパシタ、ビア、及び配線を、同じプロセス工程によって同時に形成することができる。故に、本発明の実施形態は、高められたスループットや、より高いキャパシタンス密度を有するとともに、従来の方法よりも低コストである。

【0008】

ここで図１Ａ−１Ｃを参照するに、本発明の実施形態に従った、埋込薄膜キャパシタと、埋込薄膜キャパシタを中に有するパッケージ基板とが例示されている。図１Ａは、埋込薄膜キャパシタ１００の断面図を例示している。実施形態において、埋込薄膜キャパシタ１００は、接着層１０６の一部によって離隔された上部プレート１０４及び下部プレート１０２を含んだ平行板キャパシタである。埋込薄膜キャパシタ１００はまた、下部プレート１０２に電圧が印加され得るように、キャパシタビア１１３によって下部プレート１０２に結合されたキャパシタ配線１１１を含んでいる。一実施形態において、プレート１０４及び１０２、キャパシタ配線１１１、及びキャパシタビア１１３は、例えば金属などの何らかの好適な導電材料で形成される。特定の一実施形態において、プレート１０４及び１０２、キャパシタ配線１１１、及びキャパシタビア１１３は、銅で形成される。

【0009】

接着層１０６は、絶縁層１１４の頂部の上、及びプレート１０４とプレート１０２との間に配設されている。接着層１０６は、キャパシタ配線１１１及び上部プレート１０４の双方を絶縁層１１４に取り付ける。実施形態によれば、接着層１０６はまた、埋込薄膜キャパシタ１００の誘電体層として機能する。具体的には、上部プレート１０４と下部プレート１０２との間に直に置かれた接着層１０６の部分が、埋込薄膜キャパシタ１００の誘電体層として機能する。接着層１０６は、上部プレート１０４を下部プレート１０２から電気的に絶縁する。この電気絶縁は、電圧が印加されるときに上部プレート１０４及び下部プレート１０２に電荷が蓄積することを可能にする。従って、この接着層は、上部プレート１０４を下部プレート１０２から電気的に絶縁するのに十分な誘電率を有し得る。一実施形態において、接着層１０６の誘電率は４と９との間である。接着層１０６はまた、絶縁層１１４とキャパシタ配線１１１及び上部プレート１０４の双方との間に、後続の処理条件に耐える強い接着を形成するよう、十分に厚くし得る。例えば、接着層１０６は、３０ｎｍから２００ｎｍの間の厚さ、より具体的には、４０−１００ｎｍの厚さを有し得る。特定の一実施形態において、その厚さはおよそ５０ｎｍである。接着層１０６は、以下に限られないが、例えば二酸化シリコン、窒化シリコン、及び酸窒化シリコンなどの、何らかの好適な絶縁・接着材料で形成され得る。

【0010】

当業者が容易に理解することになるように、一般的な平行板キャパシタの単位面積当たりのキャパシタンスは、誘電率に、無空間の誘電率を乗算して、誘電体厚さで除算することによって計算される。キャパシタンスは、故に、単位面積当たりのキャパシタンスに、キャパシタの表面積を乗算することによって決定される。キャパシタの表面積は、誘電体層に直に隣接する２つのプレートの領域の間の重なり合う面積量によって決定される。故に、キャパシタンスは、キャパシタの表面積を変更すること及び／又は誘電体厚さを変更することの何れかによって調節されることができる。本発明の一実施形態によれば、埋込薄膜キャパシタ１００の表面積は、上部プレート１０４の底部表面１０５の表面積によって決定される。底部表面１０５は、図１Ａに示した埋込薄膜キャパシタ１００の上面図を例示するものである図１Ｂに示すように、幅Ｗと長さＬとを有することができる。

【0011】

キャパシタ１００の寸法は、狙いとするキャパシタンス及び／又は空間制約を達成するように調節され得る。例えば、キャパシタ１００は、相等しい幅Ｗと長さＬとを持つ正方形、相異なる幅Ｗと長さＬとを持つ長方形、Ｌ字構造、又は、狙いのキャパシタンスを達成しながら構造設計制限内に収まるのに必要なその他の好適形状若しくは形態とし得る。一実施形態において、底部表面１０５は１０ｍｍ^２未満の表面積を有する。キャパシタ１００の寸法を調節することに加えて、誘電体厚さが同様に調節され得る。キャパシタンスは誘電体厚さに反比例する。故に、誘電体厚さが増加するとキャパシタンスは減少し、誘電体厚さが減少するとキャパシタンスは増加する。誘電体厚さを調節することは、接着層１０６の接合強度に影響を及ぼし得る。従って、誘電体厚さは、接着層１０６の許容可能な厚さの範囲内で調節され得る。一実施形態において、誘電体厚さは、３０ｎｍから２００ｎｍの範囲、又はより具体的に４０ｎｍから１００ｎｍの範囲である。特定の一実施形態において、その厚さはおよそ５０ｎｍである。

【0012】

埋込薄膜キャパシタ１００のとりわけ小さいサイズにより、その有用性は、特定の低キャパシタンス用途に限られ得る。例えば、埋込薄膜キャパシタ１００は、無線周波数（ＲＦ）同調回路の部分として、あるいはＲＦ増幅器とアンテナとの間のＢＡＬＵＮの部分として、特に有用であり得る。例えば２つのキャパシタと２つのインダクタとで構成されるＬＣ（インダクタ−キャパシタ）集中型ＢＡＬＵＮなどのＢＡＬＵＮは、ＲＦ装置においてバランスのとられた信号とバランスのとられていない信号との間で変換を行う助けとなる。

【0013】

絶縁層１１４は、例えば図１Ｃに例示するコアレスパッケージ基板１０１などのパッケージ基板のビルドアップ構造１２０の一部とし得る。絶縁層１１４は、絶縁層１１４の上と下の構造間での電気的な干渉を実質的に防止するのに十分な厚さを有し得る。例えば、絶縁層１１４は、３５μｍから５５μｍまでの範囲の厚さを有し得る。一実施形態において、絶縁層１１４は、何らかの好適な絶縁材料で形成される。例えば、絶縁層１１４は、炭素、水素及び／又は酸素を含有する有機ビルドアップフィルムで形成され得る。一実施形態において、絶縁層１１４はエポキシ系樹脂で形成される。有機ビルドアップフィルムは、パッケージ基板又はシステムボードの信頼性要求を満足する好適な機械的特性を提供するよう、例えばシリカフィラーなどの無機フィラーを充填されてもよい。従って、絶縁層１１４は、シリカフィラーを有するエポキシ系樹脂で形成されてもよい。絶縁層１１４はまた、絶縁層１１４が露光によってパターニングされ得るように、感光性の絶縁層で形成されてもよい。そのような例において、絶縁層１１４はフォトパック添加剤を含む。特定の一実施形態において、絶縁層１１４は、味の素ビルドアップフィルム（ＡＢＦ）で形成される。

【0014】

図１Ｃに例示した絶縁層１１４に加えて、パッケージ基板１０１はまた、埋込キャパシタ１００とともに、ビルドアップ構造１２０内の例えばビルドアップ配線１１０及びビルドアップビア１１２などのその他の構造物と、頂部パッド１１９及び底部パッド１１８とを含み得る。ビルドアップ配線１１０及びビルドアップビア１１２は結合して、パッド１１８及び１１９を、互いに、また、存在する場合にはパッケージ基板１０１内の電気デバイス（例えば、埋込インターコネクトブリッジ）に、相互接続するビルドアップ構造１２０中の様々な電気経路を形成する。実施形態において、キャパシタ配線１１１とビルドアップ配線１１０は、同じ構造を有し、同じ材料で形成される。実施形態において、上部プレート１０４の頂面は、上部プレート１０４の真横のビルドアップ配線１１０の頂面と実質的に共平面である。さらに、実施形態において、下部プレート１０２の頂面は、下部プレート１０２の真横のビルドアップ配線１１０の頂面と実質的に共平面である。

【0015】

図１Ｃのパッケージ基板１０１はコアレスパッケージ基板として例示されているが、実施形態はそのように限定されない。例えば、本発明の実施形態は、以下に限られないが、コアありのパッケージ基板、システムボード（例えば、マザーボード）、及び、例えば高帯域幅用途のための埋込インターコネクトブリッジなどの埋込デバイスを含んだ基板を含む。

【0016】

図２Ａ−２Ｓに関してここで為される以下の説明は、本発明の一実施形態に従った埋込薄膜キャパシタを有するコアレスパッケージ基板を形成する方法を開示するものである。とりわけ、図２Ｂ−２Ｈは、ビルドアップ構造の１つの層（レイヤ）を形成するのに使用されるセミアディティブプロセス（ＳＡＰ）を実行する方法を例示し、図２Ｊ−２Ｑは、本発明の一実施形態に従ってコアレスパッケージ基板内に埋込薄膜キャパシタを製造する方法を例示する。図２Ａ−２Ｓはコアレスパッケージ基板を形成する方法を例示するが、当業者が理解することになるように、この方法は、例えばコアありのパッケージ基板、埋込インターコネクトブリッジを含んだパッケージ基板、及びシステムボードなどの、如何なるラミネートパッケージ基板にも使用され得る。

【0017】

図２Ａに示すように、基板２０２上に一組の底部パッド１１８がパターン形成される。基板２０２は、その上で構造体が形を成し得る剛体基礎を提供するのに好適な何らかの硬質基板とし得る。一実施形態において、基板２０２は、コアレスパッケージ基板の製造後に除去される補強コアで形成された一時的な基板である。他の例では、基板２０２は、コアありのパッケージ基板の一部として残存する補強コアである。基板２０２は、ビルドアップ構造１２０とは異なる材料で形成された何らかの周知の補強コアとし得る。一実施形態において、基板２０２は、複数のパッケージ基板を含むパネルである。例えば、基板２０２は、Ｎ×Ｎアレイのパッケージ基板を含むパネルとし得る。

【0018】

底部パッド１１８は、先ず、底部パッド１１８が形成されることを意図しない領域の基板２０２の頂部に、パターン形成されたドライフィルムレジスト（ＤＦＲ）層を形成することによって、基板２０２上にパターン形成され得る。その後、導電材料がブランケット（一面）堆積され、続いて、パターン形成されたＤＦＲ層の上に置かれた導電材料の部分とともにＤＦＲ層が除去され得る。実施形態において、基板２０２の頂部に残存した導電材料が底部パッド１１８を形成する。底部パッド１１８は、何らかの好適な導電材料で形成され得る。例えば、底部パッド１１８は、例えばタングステン、アルミニウム、及び銅などの金属で形成され得る。特定の一実施形態において、底部パッドは銅で形成される。

【0019】

次に、図２Ｂにて、基板２０２及び底部パッド１１８の頂部上に絶縁層１１４が形成され、それにより、図１Ｃに示したビルドアップ構造１２０の形成のためのＳＡＰが開始される。絶縁層１１４は、例えば真空ラミネーションなどの何らかの好適なラミネーション技術によって形成され得る。一実施形態において、絶縁層１１４は、絶縁層１１４の上と下の構造間での電気的な干渉を防止するのに十分な厚さを有するように形成される。例えば、絶縁層１１４は、１５μｍから５５μｍの間の厚さを有し得る。実施形態において、絶縁層１１４は、パッケージ基板又はシステムボードの信頼性要求を満足する好適な機械的特性を提供する例えばシリカフィラーを有するエポキシ系樹脂などの何らかの好適な絶縁材料で形成される。特定の一実施形態において、絶縁層１１４はＡＢＦで形成される。

【0020】

その後、図２Ｃにて、絶縁層１１４の頂部上に接着層１０６が形成される。接着層１０６を形成するために、何らかの好適な、大いに共形的な堆積プロセスが利用され得る。例えば、以下に限られないが、化学気相成長（ＣＶＤ）、プラズマ化学気相成長（ＰＥＣＶＤ）、分子ビームエピタキシ（ＭＢＥ）、及び原子層成長（ＡＬＤ）などのプロセスが、接着層１０６を形成するために使用され得る。特定の一実施形態において、接着層１０６はＰＥＣＶＤによって形成される。ＳＡＰでは、絶縁層１１４をラミネートした直後に接着層１０６が形成される。一実施形態において、絶縁層１１４をラミネートすることと、接着層１０６を形成することとの間には如何なる介在工程も行われない。これは、しかしながら、図２Ｊ−２Ｑに関してここで説明するように埋込キャパシタ１００を形成する方法には当てはまらない。

【0021】

接着層１０６は、化学結合によって構造物を絶縁層１１４に取り付ける接着剤として機能する。一実施形態において、接着層１０６は、後続処理条件に耐えるのに十分な接合強度で構造物を絶縁層１１４に接合するのに十分な厚さを有する。実施形態において、接着層１０６の厚さは、３０ｎｍから２００ｎｍの間、より具体的には、４０−１００ｎｍの間である。特定の一実施形態において、その厚さはおよそ５０ｎｍである。接着層１０６を形成するために、何らかの好適な接着・絶縁材料が使用され得る。例えば、接着層１０６は、二酸化シリコン、窒化シリコン、又は酸窒化シリコンで形成され得る。

【0022】

次に、底部パッド１１８の一部を露出させるようにビア開口２０４が形成される。一実施形態において、ビア開口２０４は、接着層１０６と絶縁層１１４とを貫いて形成される。ビア開口２０４は、例えばレーザアブレーションなどの何らかの好適なエッチング技術によって形成され得る。レーザアブレーションの後、レーザアブレーション中に生成される高温によって作り出される有機物残渣がビア開口２０４内に残されることがある。残されている場合、有機物残渣は、開口２０４内に形成される導電構造のコンタクト抵抗及び接着強度に悪影響を及ぼし得る。従って、残った有機物残渣を除去するために、湿式化学処理によってデスミアプロセスが実行され得る。一実施形態において、デスミアプロセスはまた同時に、底部パッド１１８の露出部分の表面を粗面化する。ビア開口２０４は、例えば図１Ｃに示したビルドアップビア１１２などの導電構造を底部パッド１１８上に形成することを可能にする。

【0023】

次の一連の図である図２Ｅ−２Ｈは、図１Ｃに示したようなビルドアップビア１１２及びビルドアップ配線１１０を形成して、図２Ｂで始まったＳＡＰを完了することに関する代表的なプロセスを例示するものである。ビア開口２０４を形成した後、図２Ｅに示すように、シード層１０８がブランケット堆積される。例えばスパッタリングなどの何らかの好適な堆積技術がシード層１０８を堆積し得る。シード層１０８は、その上に導電層が堆積され得る表面を提供する。一実施形態において、シード層１０８は、ここで更に説明する導電材料の電解めっきのための表面である。従って、実施形態において、シード層１０８の厚さは、導電材料の電解めっきをサポートするのに十分なものである。例えば、シード層１０８は、０．３μｍから０．７μｍの厚さとし得る。特定の一実施形態において、シード層１０８は、およそ０．５μｍ厚である。シード層１０８は、接着層１０６の上とビア開口２０４の中とに堆積される。ビア開口２０４内のシード層１０８の部分は、底部パッド１１８の上に直に置かれ得る。従って、この後にビア開口２０４内に形成される導電構造が、底部パッド１１８に電気的に結合され得る。実施形態において、シード層１０８は、例えば金属などの導電材料で形成される。特定の一実施形態において、シード層１０８は、チタン及び銅を含有する金属で形成される。

【0024】

その後、図２Ｆにて、シード層１０８上で、パターン形成されたＤＦＲ層１２２がパターン形成される。パターン形成されたＤＦＲ層１２２は、先ず、シード層１０８上にＤＦＲの層をラミネートし、次いで、配線開口２０６を形成するようにＤＦＲ層をパターニングすることによって形成され得る。一実施形態において、配線開口２０６は、電磁放射線への露光がＤＦＲフィルムを架橋させ、そして現像液がＤＦＲフィルムの非露光領域を除去するという、何らかの従来からの露光・現像液プロセスによって形成される。実施形態において、例えば配線（図１Ｃ中の１１０）などの導電構造を絶縁層１１４の上方に形成することを可能にするよう、配線開口２０６はビア開口２０４より幅広である。実施形態において、パターン形成されたＤＦＲ層１２２は、当該パターン形成されたＤＦＲ層１２２によって覆われたシード層１０８の領域上に導電材料が堆積することを防止することによって、ビルドアップ配線１１０の横方向の境界を定める。従って、シード層１０８上に導電材料が堆積されるとき、導電材料は、図２Ｇに例示するように、配線開口２０６の中のみに形成され得る。

【0025】

図２Ｇにて、シード層１０８の露出部分上に、ビルドアップビア１１２及び配線１１０が形成される。ビルドアップビア１１２及び配線１１０は、以下に限られないが、例えば電解めっきなどの、何らかの好適な堆積技術によって形成され得る。そのような場合、シード層１０８は、ビルドアップビア１１２及び配線１１０を形成するように導電材料がその上に堆積し得る陰極として作用する。実施形態において、ビルドアップビア１１２は、下に位置する導電層（図２Ｇに例示するように一組の底部パッド１１８であるとし得る）に電気的に結合される。一実施形態において、ビルドアップビア１１２及び配線１１０は、例えば金属などの導電材料で形成される。例えば、ビルドアップビア１１２及び配線１１０は銅で形成され得る。

【0026】

次に、図２Ｈにて、パターン形成されたＤＦＲ層１２２が除去され、そして、ビルドアップ配線１１０同士の間に置かれたシード層１０８の部分がエッチング除去され、それにより一繰り返し（１イテレーション）に係るＳＡＰが完了する。パターン形成されたＤＦＲ層１２２とシード層１０８とを除去することには、技術的によく知られた何らかの好適な除去・エッチング技術が使用され得る。シード層１０８の上記部分をエッチングすることは、複数のビルドアップ配線１１０を相互に電気的に分離し、それにより、ビルドアップ配線１１０がビルドアップ構造１２０内の別々の導通経路を形成することを可能にする。これらの層が除去されると、図２Ｉに示すようなビルドアップ構造１２０の別レイヤを構築するために、別の繰り返しに係るＳＡＰが実行され得る。

【0027】

図２Ｉは、例えば図２Ｂ−２Ｈに例示したＳＡＰのような別の一繰り返しに係るＳＡＰの後の図２Ｈの構造を例示している。ただし、ビルドアップビア１１２及び配線１１０のみを形成することに代えて、埋込薄膜キャパシタ１００の下部プレート１０２も同様に形成され得る。実施形態において、下部プレート１０２は、下部プレート１０２の下方に置かれた導電配線に結合されない。一実施形態において、これらの下部プレート１０２、ビルドアップビア１１２、及びビルドアップ配線１１０は、下部プレート１０２を形成するのに追加のプロセス工程が必要とされないように、同時に形成される。例えば、これらの下部プレート１０２、ビルドアップビア１１２、及びビルドアップ配線１１０は全て、一度の電解めっきプロセスによって形成され得る。従って、このような実施形態において、下部プレート１０２は、ビルドアップビア１１２及び配線１１０と同じ材料で形成され得る。一実施形態において、下部プレート１０２は、例えば銅などの導電材料で形成される。

【0028】

下部プレート１０２が形成された後、図２Ｊ−２Ｑに例示するように、埋込薄膜キャパシタ１００の残りの部分が形成され得る。埋込キャパシタを形成するのに使用される技術及び材料は、図２Ｂ−２Ｈに例示したＳＡＰに関してここで説明したプロセスと同様である。従って、図２Ｊ−２Ｑに例示する方法の説明においては、それらの技術及び材料を完全には説明しない。望まれる場合には、これらの材料及び技術の詳細説明について、図２Ｂ−２Ｈの対応する説明を参照し得る。しかしながら、注目すべき相違についは、以下で詳細に説明する。

【0029】

図２Ｊに例示するように、接着層１０６、ビルドアップ配線１１０、及び下部プレート１０２の頂部上に、絶縁層１１４が形成される。次に、図２ＣでＳＡＰの実行に関して説明したようにこの直後に接着層１０６を形成することに代えて、図２Ｋに示すように、追加のプロセス工程が実行される。

【0030】

図２Ｋにて、絶縁層１１４内にプレート開口２０８が形成される。以下に限られないが例えばレーザアブレーション又は露光・現像技術などの、何らかの好適なパターニング技術が、プレート開口２０８を形成し得る。レーザアブレーションを使用して開口２０８を形成する場合、有機物残渣を除去するために、その後にデスミアプロセスが実行され得る。実施形態において、プレート開口２０８は、下部プレート１０２の頂面２０７の第１の部分２０９を露出させる。プレート開口２０８は、絶縁層１１４の中に例えば図１Ａに示した上部プレート１０４などの導電構造を形成することを可能にする。開口２０８の底は、特定の表面積（例えば、長さＬ及び幅Ｗ）を有するように設計され、その中に、図１Ｂに関してここで説明したように、設計要求に従って狙いのキャパシタンスを達成するよう、上部プレートが形成され得る。従って、プレート開口２０８は、上部プレート１０４の寸法に相補的な寸法を有する。一実施形態において、プレート開口２０８の寸法は、１０ｍｍ^２未満の底部開口面積を有する。図２Ｋは唯一のプレート開口２０８を示しているが、実施形態はそのように限定されない。例えば、２つ以上のプレート開口２０８が絶縁層１１４内に形成されてもよい。一実施形態において、各プレート開口２０８が異なる狙いキャパシタンスに従った異なる寸法を有する複数のプレート開口２０８が、１つの絶縁層１１４内に形成される。そのような例において、レーザアブレーションが、各開口２０８をそれぞれの寸法に従って形成し得る。

【0031】

プレート開口２０８が形成された後、図２Ｌに示すように、絶縁層１１４及び下部プレート１０２の露出部分の上に、接着層１０６が堆積される。開口２０８は、接着層１０６の堆積への何らの変更なく、接着層１０６が下部プレート１０２の露出部分上に堆積されることを可能にする。実施形態において、接着層１０６は、構造物を絶縁層１１４に取り付けるとともに、下部プレート１０２の第１の部分２０９を電気絶縁する。一実施形態において、接着層１０６は、例えば図１Ａに例示した埋込薄膜キャパシタ１００などの埋込キャパシタの誘電体層である。具体的には、下部プレート１０２の頂部上に直に置かれた接着層１０６の部分が、埋込キャパシタ１００の誘電体層として機能する。一実施形態において、接着層１０６の誘電率は４から９の範囲である。

【0032】

次に、図２Ｍにて、絶縁層１１４及び接着層１０６を貫いてビア開口２０４が形成される。ビア開口２０４は、絶縁層１１４の中に例えばビルドアップビア１１２及びキャパシタビア１１３などの導電構造が形成されることを可能にする。一実施形態において、ビア開口２０４は、絶縁層１１４の下に置かれた、例えばビルドアップ配線１１０の一部などの、導電構造の一部を露出させる。特定の一実施形態において、ビア開口２０４はまた、下部プレート１０２の第２の部分２０５を露出させる。第１の部分２０９及び第２の部分２０５は、下部プレート１０２のうちの異なる領域とし得る。実施形態において、下部プレート１０２上に置かれた接着層１０６は、ビア開口２０４を形成した後にも失われずに残存する。ビア開口２０４は、キャパシタビア１１３が下部プレート１０２に電気的に結合することを可能にし、それにより、埋込薄膜キャパシタ１００の動作が可能になる。

【0033】

その後、図２Ｎにて、接着層１０６の頂部上と開口２０４及び２０８の中とに、シード層１０８が堆積される。シード層１０８は、例えば配線１１０／１１１及び下部プレート１０２など、下に位置する導電構造の露出部分の上に堆積される。一実施形態において、シード層１０８は、プレート開口２０８下の下部プレート１０２の領域の上には堆積されない。むしろ、シード層１０８は、下部プレート１０２上に置かれた接着層１０６の頂部上に堆積される。下部プレート１０２の頂部上に置かれた接着層１０６は、シード層１０８を下部プレート１０２からアイソレートする。

【0034】

次に、図２Ｏにて、パターン形成されたＤＦＲ層１２２がシード層１０８の上に形成される。パターン形成されたＤＦＲ層１２２は、その中に配線１１０／１１１が形を成し得る配線開口２０６を有する。加えて、一実施形態において、パターン形成されたＤＦＲ層１２２は、図２Ｐに示すような上部プレート１０４の形成を可能にする幅広のプレート開口２１０を有する。図２Ｐにて、開口２０６及び２１０の中に、例えばビア１１２／１１３、配線１１０／１１１、及び上部プレート１０４などの導電構造が形成される。一実施形態において、これらの導電構造は全て、例えば電解めっき工程などの単一のプロセス工程によって同時に形成される。その後、図２Ｑに示すように、パターン形成されたＤＦＲ層１２２と、配線１１０／１１１及び上部プレート１０４間のシード層１０８の部分とが除去され、それにより、埋込キャパシタ１００の形成が完了される。

【0035】

図２Ｒ−２Ｓは、本発明の実施形態に従った埋込薄膜キャパシタ１００を有するコアレスパッケージ基板１０１を完成させるための最終プロセス工程を例示している。実施形態において、図２Ｒに例示するようなビルドアップ構造１２０の形成を完了するよう、この後に少なくとも１つのＳＡＰが実行され得る。図２Ｒにて、最終ＳＡＰプロセスが実行されて、ビルドアップ構造１２０の形成が完了される。実施形態によれば、埋込キャパシタ１００は、ビルドアップビア１１２及びビルドアップ配線１１０に囲まれてビルドアップ構造１２０内に配設される。一実施形態において、最終ＳＡＰは、ビルドアップ配線１１０の代わりに、ビルドアップ構造１２０の頂部上の頂部パッド１１９を形成する。頂部パッド１１９は、何らかの好適な相互接続方法（例えば、フリップチップボンディング）によって例えば集積回路ダイなどの外部デバイスとの電気接続を為すように露出され得る。その後、図２Ｓにて、基板２０２が除去されて、埋込薄膜キャパシタ１００を内部に有するコアレスパッケージ基板１０１の形成が完了される。基板２０２を除去することで底部パッド１１８が露出され、それ故に、底部パッド１１８は、例えば回路基板などの外部デバイスとの電気接続を為すことができる。

【0036】

埋込薄膜キャパシタ１００を形成する方法（すなわち、図２Ｊ−２Ｑ）は、ＳＡＰを実行する方法（すなわち、図２Ｂ−２Ｈ）と同じプロセス工程の多くを共有する。実際、埋込薄膜キャパシタ１００を形成することは、図２Ｋに例示したプレート開口２０８を形成することと、残った有機物残渣をデスミア処理することとの、２つの追加工程を必要とするのみである。これらの追加工程は、絶縁層１１４を形成した後かつ接着層１０６を形成する前に行われる介在工程である。しかしながら、理解されるべきことには、これらの追加工程は最小限に煩わしいのみである。というのは、これらの追加工程は、何れの後続プロセス工程にも影響を及ぼさず、また、その他の追加プロセス工程の実行を必要としないからである。故に、埋込薄膜キャパシタ１００を形成するプロセスは、ビルドアップ構造１２０を製造するプロセスとシームレスにインテグレートされ得る。埋込キャパシタ１００とビルドアップ構造１２０の或るレイヤとの双方が同時に形成されるので、埋込キャパシタ１００は、ビルドアップ構造１２０と同じ材料で形成され得る。例えば、埋込キャパシタ１００は、ビルドアップビア１１２及びビルドアップ配線１１０と同じ材料で形成された、キャパシタ配線１１１、キャパシタビア１１３、並びにプレート１０２及び１０４と、接着層１０６と同じ材料で形成された誘電体層とを有する。従って、一実施形態において、プレート１０２及び１０４、ビア１１２／１１３、並びに配線１１０／１１１は銅で形成され、誘電体層及び接着層１０６は窒化シリコンで形成される。

【0037】

埋込薄膜キャパシタ１００を形成する方法は、接着層１０６を用いて、ビルドアップ構造のレイヤ同士を共に接合する。従って、ビルドアップ構造１２０の絶縁層１１４を形成することに、表面粗面化工程は必要でない。本発明の実施形態によれば、この方法はまた、接着層１０６を埋込キャパシタ１００の誘電体層としても使用する。故に、誘電体層を形成することに、別個の処理工程は必要とされず、専用の誘電体層を購入する必要がない。

【0038】

次いで、図３を参照するに、本発明の実施形態に従ったパッケージアセンブリ３００が例示されている。一実施形態において、ダイ３０２の表面のパッド（図示せず）を介して、ダイ３０２がパッケージ基板１０１に結合される。ダイ３０２は、例えばフリップチップボンディングなどの何らかの好適な相互接続方法によってパッケージ基板１０１に結合され得る。はんだボール３０４が、パッケージ基板１０１のダイレベルインターコネクト面３０１上の出力端子（すなわち、頂部パッド１１９）に、ダイ３０２を相互接続する。頂部パッド１１９は、ビルドアップ層１２０内の様々な電気経路を介して、キャパシタ配線１１１及び上部プレート１０４に電気的に結合され得る。故に、頂部パッド１１９は埋込キャパシタ１００に電気的に結合され得る。従って、ダイ３０２が埋込キャパシタ１００に電気的に結合され得る。キャパシタ１００をビルドアップ構造１２０の中に埋め込むことは、ダイ３０２からの距離を最小化する。故に、配線抵抗が最小化され得るとともに、ダイ動作効率が向上され得る。

【0039】

図３に更に例示するように、パッケージ基板１０１はまた、例えばマザーボード又はドーターカードなどの印刷回路基板（ＰＣＢ）３０８に電気的に結合され得る。一実施形態において、ＰＣＢ３０８は、ＰＣＢ３０８の表面のパッド（図示せず）を介してパッケージ基板１０１に結合される。はんだボール３０６が、パッケージ基板１０１のセカンドレベルインターコネクト（ＳＬＩ）面３０３上の底部パッド１１８に、ＰＣＢ３０８を相互接続する。故に、埋込キャパシタ１００は、底部パッド１１８とビルドアップ層１２０内の様々な電気経路とを介して、ＰＣＢ３０８に電気的に結合され得る。一実施形態において、ＰＣＢ３０８は、例えば表面実装デバイス３１０など、ＰＣＢ３０８の表面に外付け実装されるデバイスや、例えば内蔵デバイス３１２など、ＰＣＢ３０８の中に埋め込まれるデバイスを含み得る。従って、埋込キャパシタ１００はまた、デバイス３１０及び３１２にも電気的に結合され得る。

【0040】

図４は、本発明の一実装例を用いて実装されるコンピューティングシステム４００を例示している。コンピューティング装置４００は、ボード４０２を収容している。ボード４０２は、以下に限られないがプロセッサ４０４及び少なくとも１つの通信チップ４０６を含む多数のコンポーネントを含み得る。プロセッサ４０４は、ボード４０２に物理的且つ電気的に結合され得る。一部の実装例において、上記少なくとも１つの通信チップ４０６もボード４０２に物理的且つ電気的に結合される。更なる実装例において、通信チップ４０６はプロセッサ４０４の一部である。

【0041】

コンピューティング装置４００は、その用途に応じて、他のコンポーネントを含むことができ、それら他のコンポーネントは、ボード４０２に物理的及び電気的に結合されたものであってもよいし、結合されていないものであってもよい。それら他のコンポーネントは、以下に限られないが、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリー、オーディオコーデック、ビデオコーディック、電力増幅器、グローバル・ポジショニング・システム（ＧＰＳ）デバイス、方位計、加速度計、ジャイロスコープ、スピーカ、カメラ、及び大容量記憶装置（例えば、ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、等々）を含む。

【0042】

通信チップ４０６は、コンピューティング装置４００への、及びそれからのデータの伝送のための無線（ワイヤレス）通信を可能にし得る。用語“無線（ワイヤレス）”及びその派生形は、変調された電磁放射線を用いて非固体媒体を介してデータを伝達し得る回路、装置、システム、方法、技術、通信チャネルなどを記述するために使用され得る。この用語は、関連する装置が如何なるワイヤをも含まないことを意味するものではない（一部の実施形態では、如何なるワイヤをも含まないことがあり得る）。通信チップ４０６は、数多くある無線規格又はプロトコルのうちの何れを実装してもよい。無線規格又はプロトコルは、以下に限られないが、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６ファミリ）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、これらの派生形、並びに、３Ｇ、４Ｇ、５Ｇ及びそれ以降として指定されるその他の無線プロトコルを含む。コンピューティング装置４００は複数の通信チップ４０６を含み得る。例えば、第１の通信チップ４０６は、例えばＷｉ−Ｆｉ及び／又はＢｌｕｅｔｏｏｔｈ（登録商標）など、より短距離の無線通信用にされ、第２の通信チップ４０６は、例えばＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯ及び／又はその他など、より長距離の無線通信用にされ得る。

【0043】

コンピューティング装置４００のプロセッサ４０４は、集積回路ダイを含むパッケージアセンブリの一部である。本発明の一部の実装例において、その集積回路ダイは、本発明の実装に従って形成されるものである例えば埋込薄膜キャパシタを有するパッケージ基板などのパッケージ基板の上にマウントされる。用語“プロセッサ”は、レジスタ及び／又はメモリからの電子データを処理して、該電子データをレジスタ及び／又はメモリに格納され得る他の電子データへと変換する如何なるデバイス又はデバイス部分をも意味し得る。

【0044】

通信チップ４０６もまた、集積回路ダイを含むパッケージアセンブリの一部である。本発明の他の一実装例によれば、その集積回路ダイは、本発明の実装に従って形成されるものである例えば埋込薄膜キャパシタを有するパッケージ基板などのパッケージ基板の上にマウントされる。

【0045】

更なる実装例において、コンピューティング装置４００に収容された他のコンポーネントが、本発明の実装に従って形成されるものである例えば埋込薄膜キャパシタを有するパッケージ基板などのパッケージ基板の上にマウントされた集積回路ダイを含んでいてもよい。

【0046】

様々な実装例において、コンピューティング装置４００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、娯楽制御ユニット、デジタルカメラ、ポータブル音楽プレーヤ、又はデジタルビデオレコーダとし得る。更なる実装例において、コンピューティング装置４００は、データを処理するその他の如何なる電子装置であってもよい。

【0047】

一実施形態において、集積回路パッケージは、第１の絶縁層の上に配置された第１の接着層と、前記第１の接着層の上に配置された下部プレート及び第１の配線と、前記第１の配線及び前記下部プレートの上に配置された第２の絶縁層であり、前記下部プレートの第１の領域を露出させる第１の開口と、前記下部プレートの第２の領域を露出させる第２の開口と、前記第１の配線を露出させる第３の開口とを有する第２の絶縁層とを含む。集積回路パッケージは更に、前記第２の絶縁層上及び前記第１の開口内に配置された第２の接着層であり、当該第２の接着層の一部が前記第１の開口内の前記下部プレート上に置かれている、第２の接着層と、前記下部プレートの前記第１の領域上の前記第２の接着層の上に配置された上部プレートと、前記第２の接着層と前記第２の絶縁層の一部とを貫いて延在する第１及び第２のビアであり、当該第１のビアは前記第２の開口の中に置かれ、当該第２のビアは前記第３の開口の中に置かれている、第１及び第２のビアと、前記第２の接着層の上に配置された第２及び第３の配線であり、当該第２の配線は前記第１のビアに結合され、当該第３の配線は前記第２のビアに結合されている、第２及び第３の配線とを含む。

【0048】

一実施形態において、集積回路パッケージは更に、前記上部プレート及び前記下部プレートのすぐ下に配置されたシード層を含む。実施形態において、前記の配線、ビア、及びプレートは、同じ材料で形成される。一実施形態において、集積回路パッケージは更に、前記第２の絶縁層と前記第２及び第３の配線との上に配置された第３の絶縁層を含む。前記第１及び第２の絶縁層は、炭素、水素、及び酸素を有する材料で形成され得る。一実施形態において、前記の接着層は、４０ｎｍから６０ｎｍの間の厚さである。実施形態において、集積回路パッケージは更に、前記の絶縁層の上方又は下方に配置された補強コアを含む。前記補強コアは、前記の配線、ビア、プレート、絶縁層、及び導電層とは異なる材料で形成され得る。一実施形態において、集積回路パッケージは更に、前記の配線、ビア、プレート、絶縁層、及び導電層の間に配置された埋込シリコンブリッジを含む。実施形態において、前記の接着層は、シリコン、窒素を含有する材料で形成される。さらには、一実施形態において、前記の接着層は、シリコン、窒素及び酸素を含有する材料で形成される。前記上部プレート及び前記下部プレートは金属で形成され得る。さらには、前記金属は銅を含み得る。一実施形態において、前記の絶縁層は絶縁材料で形成される。例えば、前記の絶縁層は有機ビルドアップフィルムで形成される。

【0049】

一実施形態において、集積回路パッケージを形成する方法は、下部プレート及び第１の配線の上に第１の絶縁層を形成し、前記第１の絶縁層に第１の開口を形成して、前記下部プレートの第１の領域を露出させ、前記第１の絶縁層上及び前記下部プレートの前記第１の領域上に接着層を形成し、前記第１の絶縁層と前記接着層とを貫く少なくとも２つの開口を形成し、当該少なくとも２つの開口のうちの１つが前記下部プレートの第２の領域を露出させ、当該少なくとも２つの開口のうちの他の１つが前記第１の配線を露出させ、且つ前記第１の開口内の上部プレートと、前記少なくとも２つの開口の各開口内のビアとを形成することを含む。

【0050】

前記第１の開口は、前記接着層を形成する前に形成され得る。一実施形態において、前記少なくとも２つの開口は同時に形成される。実施形態において、前記少なくとも２つの開口は、同じエッチングプロセスで形成される。前記エッチングプロセスはレーザアブレーションとし得る。一実施形態において、前記少なくとも２つの開口は形成するステップは、前記下部プレートの前記第１の領域の上の前記接着層を除去しない。実施形態において、前記上部プレート及び前記ビアは同時に形成される。前記上部プレート及び前記ビアは、同じ堆積プロセスで形成され得る。前記堆積プロセスは電解めっきプロセスとし得る。一実施形態において、前記上部プレートは前記接着層の頂部上に形成される。前記ビアは、前記接着層及び前記絶縁層を貫いて形成され得る。一実施形態において、前記第１の開口を形成することは、レーザアブレーションによって実行される。実施形態において、前記接着層を形成することは、プラズマ化学気相成長（ＰＥＣＶＤ）によって実行される。一実施形態において、この方法は更に、前記上部プレートを形成することに先立って、前記下部プレートの前記露出された第２の領域の頂部及び前記絶縁層の頂部の上にシード層を形成することを含む。前記上部プレート及び前記ビアは、前記シード層上での導電材料の電解めっきによって形成され得る。一実施形態において、この方法は更に、デスミアプロセスを含む。

【0051】

本発明の様々な態様を利用するに際して、当業者に明らかになることには、埋込薄膜キャパシタを有するパッケージ基板を形成することには、以上の実施形態の組み合わせ又は変形が可能である。構造機構及び／又は方法行為に特有の言葉で本発明の実施形態を記述してきたが、理解されるべきことには、添付の請求項に規定される発明は必ずしも、記述された特定の機構又は行為に限定されるものではない。その代わりに、開示された特定の機構及び行為は、本発明の実施形態を例示するのに有用な、特許請求される発明の特に優美な実装例として理解されるべきである。

【図1A】

【図1B】

【図1C】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図2F】

【図2G】

【図2H】

【図2I】

【図2J】

【図2K】

【図2L】

【図2M】

【図2N】

【図2O】

【図2P】

【図2Q】

【図2R】

【図2S】

【図3】

【図4】