【実施例1】
【0028】
図1は本発明が適用されるコモン電極トップ構造のIPSの画素領域の断面図である。
図1におけるTFTは、いわゆるトップゲートタイプのTFTであり、使用される半導体としては、LTPS(Low Temperature Poli−Si)が使用されている。コモン電極トップ構造の他に画素電極トップ構造のIPSも存在するが、本発明は、同様に適用することが出来る。
【0029】
一方、a−Si半導体を使用した場合は、いわゆるボトムゲート方式のTFTが多く用いられる。以後の説明では、トップゲート方式のTFTを用いた場合を例にして説明するが、ボトムゲート方式のTFTを用いた場合についても、本発明を適用することが出来る。ボトムゲート方式のTFTを用いた場合においても、コモン電極トップ方式あるいは画素電極トップ方式のいずれについても本発明を適用することが出来る。
【0030】
図1において、ガラス基板100の上にSiNからなる第1下地膜101およびSiO
2からなる第2下地膜102がCVD(Chemical Vapor Deposition)によって形成される。第1下地膜101および第2下地膜102の役割はガラス基板100からの不純物が半導体層103を汚染することを防止することである。
【0031】
第2下地膜102の上には半導体層103が形成される。この半導体層103は第2下地膜102に上にCVDによってa−Si膜を形成し、これをレーザアニールすることによってpoly−Si膜に変換したものである。このpoly−Si膜をフォトリソグラフィによってパターニングする。
【0032】
半導体膜103の上にはゲート絶縁膜104が形成される。このゲート絶縁膜104はTEOS(テトラエトキシシラン)によるSiO
2膜である。この膜もCVDによって形成される。その上にゲート電極105が形成される。ゲート電極105は走査信号線と同層で、同時に形成される。ゲート電極105は例えば、MoW膜によって形成される。ゲート配線105の抵抗を小さくする必要があるときはAl合金が使用される。
【0033】
ゲート電極105はフォトリソグラフィによってパターニングされるが、このパターニングの際に、イオンインプランテーションによって、リンあるいはボロン等の不純物をpoly−Si層にドープしてpoly−Si層にソースSあるいはドレインDを形成する。また、ゲート電極105のパターニングの際のフォトレジストを利用して、poly−Si層のチャネル層と、ソースSあるいはドレインDとの間にLDD(Lightly Doped Drain)層を形成する。
【0034】
その後、ゲート電極105あるいはゲート配線を覆って第1層間絶縁膜106をSiO
2によって形成する。第1層間絶縁膜106はゲート配線105とソース電極107を絶縁するためである。第1層間絶縁膜106およびゲート絶縁膜104には、半導体層103のソース部Sをソース電極107と接続するためのスルーホール120が形成される。第1層間絶縁膜106とゲート絶縁膜104にスルーホール120を形成するためのフォトリソグラフィは同時に行われる。
【0035】
第1層間絶縁膜106の上にソース電極107が形成される。ソース電極107は、スルーホール130を介して画素電極112と接続する。
図1においては、ソース電極107は広く形成され、TFTを覆う形となっている。一方、TFTのドレインDは、図示しない部分においてドレイン電極と接続している。
【0036】
ソース電極107、ドレイン電極および映像信号線は、同層で、同時に形成される。ソース電極107、ドレイン電極および映像信号線(以後ソース電極107で代表させる)は、抵抗を小さくするために、例えば、AlSi合金が使用される。AlSi合金はヒロックを発生したり、Alが他の層に拡散したりするので、例えば、図示しないMoWによるバリア層、およびキャップ層によってAlSiをサンドイッチする構造がとられている。
【0037】
ソース電極107を覆って無機パッシベーション膜(絶縁膜)108を被覆し、TFT全体を保護する。無機パッシベーション膜108は第1下地膜101と同様にCVDによって形成される。無機パッシベーション膜108を覆って有機パッシベーション膜109が形成される。有機パッシベーション膜109は感光性のアクリル樹脂で形成される。有機パッシベーション膜109は、アクリル樹脂の他、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂等でも形成することが出来る。有機パッシベーション膜109は平坦化膜としての役割を持っているので、厚く形成される。有機パッシベーション膜109の膜厚は1〜4μmであるが、多くの場合は2μm程度である。
【0038】
画素電極110とソース電極107との導通を取るために、無機パッシベーション膜108および有機パッシベーション膜109にスルーホール130が形成される。有機パッシベーション膜109は感光性の樹脂を使用している。感光性の樹脂を塗付後、この樹脂を露光すると、光が当たった部分のみが特定の現像液に溶解する。すなわち、感光性樹脂を用いることによって、フォトレジストの形成を省略することが出来る。有機パッシベーション膜109にスルーホール130を形成したあと、230℃程度で有機パッシベーション膜を焼成することによって有機パッシベーション膜109が完成する。
【0039】
本発明では、有機パッシベーション膜は、液晶表示パネルのシール部にまで延在しており、シール部において、有機パッシベーション膜除去部を溝状に形成すすることによって、配向膜が外側に流動することを防止する堰の役割を持たせている。また、本発明では、有機パッシベーション膜除去部の溝の幅をコーナー部において、辺部よりも大きくすることによって、シール材を重ねて塗布するときに、シール材が表示領域にはみ出すことを防止している。
【0040】
有機パッシベーション膜109をレジストとしてエッチングすることにより無機パッシベーション膜108にスルーホールを形成する。こうして、ソース電極107と画素電極110を導通するためのスルーホール130が形成される。パターニングされた有機パッシベーション膜109をレジストとして無機パッシベーション膜108をエッチングするので、新たなマスクを使用する必要はなく、フォトリソグラフィ工程は1工程で済む。有機パッシベーション膜109は厚いので、スルーホール130の上側と下側では、孔の大きさが異なる。
【0041】
図1において、このようにして形成された有機パッシベーション膜109の上面は平坦となっている。有機パッシベーション膜109の上にアモルファスITO(Indium Tin Oxide)をスパッタリングによって被着し、フォトレジストによって、パターニングした後、蓚酸でエッチングし、画素電極112のパターニングを行う。画素電極112はスルーホール130をも覆って形成される。画素電極112は透明電極であるITOによって形成され、厚さは例えば、50〜70nmである。
【0042】
その後、画素電極112を覆って、第2層間絶縁膜111をCVDによって成膜する。このときのCVDの温度条件は、200℃程度であり、これは低温CVDと呼ばれる。低温CVDを用いるのは、すでに形成されている有機パッシベーション膜109の変質を防止するためである。
【0043】
フォトリソグラフィ工程によって、第2層間絶縁膜111のパターニングを行うが、このパターニングは端子部分のパターニングであり、スルーホール領域におけるパターニングは不要である。
【0044】
第2層間絶縁膜111の上にアモルファスITOをスパッタリングし、フォトリソグラフィ工程によって、櫛歯状のコモン電極110を形成する。コモン電極110の膜厚は例えば、30nm程度である。このように、コモン電極110を薄く形成するのは、コモン電極110の上に形成される配向膜113をラビングする場合に、ラビング影による配向不良を防止するためである。
【0045】
図2は、櫛歯状のコモン電極110と平面ベタで形成された画素電極112の関係を示す平面図である。
図2において、コモン電極110は、図示していない第2層間絶縁膜を挟んで画素電極112の上に配置されている。櫛歯状のコモン電極110の間のスリット115を通して、
図1に示すように、コモン電極110上面から画素電極112に電気力線が伸び、この電気力線によって液晶分子を回転させる。
【0046】
図1において、画素電極112もコモン電極110もスルーホール130領域に形成される。したがって、液晶分子301の配向を適正に行うことが出来れば、スルーホール130の上端部、あるいは、スルーホール130の内壁にも、光を透過する領域を形成することが出来る。したがって、画素電極トップの場合に比較して、画素領域を画像形成のために、より効率的に使用することが出来る。
【0047】
図1において、液晶層300を挟んで対向基板200が配置されている。対向基板200の内側には、カラーフィルタ201が形成されている。カラーフィルタ201は画素毎に、赤、緑、青のカラーフィルタが形成されており、カラー画像が形成される。カラーフィルタ201とカラーフィルタ201の間にはブラックマトリクス202が形成され、画像のコントラストを向上させている。なお、ブラックマトリクス202はTFTの遮光膜としての役割も有し、TFTに光電流が流れることを防止している。
【0048】
カラーフィルタ201およびブラックマトリクス202を覆ってオーバーコート膜203が形成されている。カラーフィルタ201およびブラックマトリクス202の表面は凹凸となっているために、オーバーコート膜203によって表面を平らにしている。オーバーコート膜の上には、液晶の初期配向を決めるための配向膜113が形成されている。なお、
図2はIPSであるから、コモン電極はTFT基板100側に形成されており、対向基板200側には形成されていない。
【0049】
図1に示すように、IPSでは、対向基板200の内側には導電膜が形成されていない。そうすると、対向基板200の電位が不安定になる。また、外部からの電磁ノイズが液晶層300に侵入し、画像に対して影響を与える。このような問題を除去するために、対向基板200の外側に外部導電膜210が形成される。外部導電膜210は、透明導電膜であるITOをスパッタリングすることによって形成される。
【0050】
図3は、本発明におけるマザーTFT基板での個々のTFT基板のコーナー部の切断線50付近の平面図である。表示領域30の外側にまで、有機パッシベーション膜109が形成されている。表示領域30の外側で、有機パッシベーション膜109の下に走査線駆動回路等の周辺回路部40が形成されている。
図3において、ハッチングで示した部分は、有機パッシベーション膜の除去部20である。
【0051】
有機パッシベーション膜除去部20は、表示領域30の周辺に2個の溝として形成されている。また、個々のTFT基板の切断線50を挟んで所定の幅で有機パッシベーション膜除去部20が形成されている。
図3において、内側の有機パッシベーション膜除去部20の溝は、コーナー部において、辺部におけるよりも溝の幅が大きくなっている。
図3においては、溝状の有機パッシベーション膜除去部20は、TFT基板の一部にしか表示されていないが、実際は、表示領域30全体を囲んで形成される。
【0052】
図3において、点線で示す部分はシール材10が形成される部分である。
図3に示すように、2本のシール材10は、TFT基板のコーナー部において、重なっている。2本のシール材10が重なる部分は、シール材10の幅が大きくなるが、本発明においては、コーナー部の有機パッシベーション膜除去部20の溝の幅が大きくなっているので、シール材10の重なり部においても、シール材10が表示領域30にはみ出すことを防止することが出来る。なお本発明においても、溝状の有機パッシベーション膜除去部20は配向膜が外側に流動することを防止するための堰を兼用している。
【0053】
図4は、
図3のA−Aに対応する断面図である。
図4において、TFT基板100の上に有機パッシベーション膜109が形成されている。有機パッシベーション膜109の下側には、
図1に示すような層が形成されているが、
図4においてはこれらの層は省略されている。
【0054】
有機パッシベーション109には、有機パッシベーション膜除去部20が形成され、この部分は溝部となっている。溝状の有機パッシベーション膜除去部20は2個形成されているが、この部分は、配向膜が外側に流動することを防止する堰の役割を持っている。また、本実施例では、2個の溝のうち、内側の溝の幅をコーナー部において、大きくすることによって、この部分において、シール材10が重なって形成されても、シール材10のはみ出しが表示領域30に達しない構成としている。
【0055】
TFT基板100の端部は、有機パッシベーション膜除去部20となっている。有機パッシベーション膜109を覆って、SiN等で形成される無機絶縁膜111が形成されている。
図4の点線で示すA領域は、溝状の有機パッシベーション膜除去部20が形成されている部分であり、本発明では、配向膜が外側に流動することを防止する堰の役割と、シール材10が重ねて塗布されている部分において、シール材10が表示領域30内にはみ出すことを防止する役割を兼ね備えている。
【0056】
図4の点線で示すB領域は、有機パッシベーション膜除去部20となっており、無機絶縁膜111のみが存在しているので、シール材10とTFT基板100との接着材力が強く、シール部の信頼性を向上させる役割を有している。
【0057】
図4において、対向基板200からは、シール部において、TFT基板100と対向基板200の間隔を規定するための柱状スペーサ60が形成されている。なお、対向基板200には柱状スペーサ60の下側に、ブラックマトリクス、カラーフィルタ、オーバーコート膜等が形成されているが、
図4では省略されている。従来は、シール部におけるTFT基板100と対向基板200の間隔はグラスファイバあるいはビーズ等によって規定されていた。しかし、本実施例においては、シール部のTFT基板100側には周辺回路部40が形成されている。本発明のように、コーナー部において、溝状の有機パッシベーション膜除去部20を幅広く形成すると、この部分において、グラスファイバあるいはビーズ等によって、周辺回路部40が損傷を受ける可能性がある。
【0058】
本発明では、
図4に示すように、シール部10におけるTFT基板100と対向基板200の間隔を、グラスファイバ、ビーズ等を使用せず、有機パッシベーション膜109を台座とした柱状スペーサ60によって規定しているので、有機パッシベーション膜109の下側に形成されている図示しない周辺回路部40は損傷を受けることが無い。
【0059】
また、本発明においては、TFT基板100において、配向膜が外側に流動することを防止するための有機パッシベーション膜除去部20の溝をシール材10の重なり部において、表示領域30にはみ出すことを防止するための凹部として兼用するので、本発明の構成を実施するために、追加の工程を加える必要は無い。従来に比して、溝状の有機パッシベーション膜除去部20を形成するためのマスクを変えるだけでよい。
【0060】
図3および
図4では、溝状の有機パッシベーション膜除去部20は、2個としたが、1個あるいは3個以上であってもよい。重要な点は、塗布されたシール材10が重なる付近のコーナー部において、溝状の有機パッシベーション膜除去部20の幅を辺部に比較して広くすることである。コーナー部における有機パッシベーション膜除去部20の溝の幅は、辺部における有機パッシベーション膜除去部の溝の幅の3倍以上とすることが好ましい。