知財求人 - 知財ポータルサイト「IP Force」
▶ デルタ・エレクトロニクス・インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6367520
(24)【登録日】2018年7月13日
(45)【発行日】2018年8月1日
(54)【発明の名称】三相ソフトスイッチング力率改善整流器
(51)【国際特許分類】
H02M 7/12 20060101AFI20180723BHJP
【ＦＩ】
H02M7/12 P
H02M7/12 M
【請求項の数】18
【外国語出願】
【全頁数】32
(21)【出願番号】特願2013-15306(P2013-15306)
(22)【出願日】2013年1月30日
(65)【公開番号】特開2013-158239(P2013-158239A)
(43)【公開日】2013年8月15日
【審査請求日】2016年1月20日
(31)【優先権主張番号】13/362,620
(32)【優先日】2012年1月31日
(33)【優先権主張国】US
(73)【特許権者】
【識別番号】500050929
【氏名又は名称】デルタ・エレクトロニクス・インコーポレイテッド
【氏名又は名称原語表記】Ｄｅｌｔａ Ｅｌｅｃｔｒｏｎｉｃｓ， Ｉｎｃ．
(74)【代理人】
【識別番号】100099759
【弁理士】
【氏名又は名称】青木 篤
(74)【代理人】
【識別番号】100092624
【弁理士】
【氏名又は名称】鶴田 準一
(74)【代理人】
【識別番号】100114018
【弁理士】
【氏名又は名称】南山 知広
(74)【代理人】
【識別番号】100141254
【弁理士】
【氏名又は名称】榎原 正巳
(72)【発明者】
【氏名】チャン， ヨンテク
(72)【発明者】
【氏名】ヨヴァノヴィッチ， ミラン
【審査官】
北嶋 賢二
(56)【参考文献】
【文献】
特開２０００−１６６２５４（ＪＰ，Ａ）
【文献】
米国特許出願公開第２００４／０１６０７８９（ＵＳ，Ａ１）
【文献】
特開平０８−１９６０７７（ＪＰ，Ａ）
【文献】
特開平１０−２６２３７３（ＪＰ，Ａ）
【文献】
特開２０１０−０４１７４４（ＪＰ，Ａ）
【文献】
特開２００３−１５８８８１（ＪＰ，Ａ）
【文献】
特開２００８−０４３１２２（ＪＰ，Ａ）
【文献】
特開２０１０−０１７０４７（ＪＰ，Ａ）
【文献】
特開昭５９−０６３９７６（ＪＰ，Ａ）
【文献】
特開平０９−２８５１３０（ＪＰ，Ａ）
【文献】
特開２００６−１９１７６６（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０２Ｍ ７／１２
(57)【特許請求の範囲】
【請求項1】
低入力電流高調波三相昇圧整流器であって、
ニュートラルノードと関連して三相入力電圧を受け取るための入力ステージと、
少なくとも１つの負荷と接続するように構成され、前記ニュートラルノードと接続されている複数の出力コンデンサーを有する出力ステージと、
前記三相入力電圧の対応する位相と前記ニュートラルノードとの間に接続されている１つ以上のコンデンサーと、
各々が前記ニュートラルノードと接続されている複数のスイッチを有し、該複数のスイッチが一定のデューティサイクルで動作し、該一定のデューティサイクルが実質的に５０％デューティサイクルである１つ以上のスイッチングコンバータステージと、
前記少なくとも１つの負荷および前記三相入力電圧のうちの少なくとも１つの状態に基づいて前記複数のスイッチのスイッチング周波数を変えるように構成されている１つ以上のコントローラーと、
１つ以上の分断ステージであって、各分断ステージが、一次誘導性素子と二次誘導性素子とを備え、該一次誘導性素子が一次端子を有し且つ該二次誘導性素子が二次端子を有し、前記一次端子と前記二次端子とがスイッチングコンバータステージの両端に接続されて、前記１つ以上のスイッチングコンバータステージのうちの少なくとも１つから前記出力ステージを電磁誘導的に分断する、１つ以上の分断ステージと、
を備えており、
前記１つ以上のコンバータステージが、前記三相入力電圧の対応する位相と結合されている１つ以上の昇圧インダクタと、前記１つ以上の昇圧インダクタと前記コンバータステージの前記複数のスイッチとの間に接続された１つ以上の入力ブリッジダイオードと、前記コンバータステージの前記複数のスイッチの両端と接続されている１つ以上のフライングコンデンサーと、をさらに有してなる、
低入力電流高調波三相昇圧整流器。
ニュートラルノードと関連して三相入力電圧を受け取るための入力ステージと、
少なくとも１つの負荷と接続するように構成され、前記ニュートラルノードと接続されている複数の出力コンデンサーを有する出力ステージと、
前記三相入力電圧の対応する位相と前記ニュートラルノードとの間に接続されている１つ以上のコンデンサーと、
各々が前記ニュートラルノードと接続されている複数のスイッチを有し、該複数のスイッチが一定のデューティサイクルで動作し、該一定のデューティサイクルが実質的に５０％デューティサイクルである１つ以上のスイッチングコンバータステージと、
前記少なくとも１つの負荷および前記三相入力電圧のうちの少なくとも１つの状態に基づいて前記複数のスイッチのスイッチング周波数を変えるように構成されている１つ以上のコントローラーと、
１つ以上の分断ステージであって、各分断ステージが、一次誘導性素子と二次誘導性素子とを備え、該一次誘導性素子が一次端子を有し且つ該二次誘導性素子が二次端子を有し、前記一次端子と前記二次端子とがスイッチングコンバータステージの両端に接続されて、前記１つ以上のスイッチングコンバータステージのうちの少なくとも１つから前記出力ステージを電磁誘導的に分断する、１つ以上の分断ステージと、
を備えており、
前記１つ以上のコンバータステージが、前記三相入力電圧の対応する位相と結合されている１つ以上の昇圧インダクタと、前記１つ以上の昇圧インダクタと前記コンバータステージの前記複数のスイッチとの間に接続された１つ以上の入力ブリッジダイオードと、前記コンバータステージの前記複数のスイッチの両端と接続されている１つ以上のフライングコンデンサーと、をさらに有してなる、
低入力電流高調波三相昇圧整流器。
【請求項2】
前記複数のスイッチのうちの１つ以上のスイッチが、該１つ以上のスイッチの両端の電圧が実質的にゼロでオンとなる、請求項１に記載の低入力電流高調波昇圧整流器。
【請求項3】
前記コントローラーが、全負荷と最小入力電圧とによって決まる最小周波数、および軽負荷と最大入力電圧とによって決まる最大周波数のうちの少なくとも１つに基づいてスイッチング周波数を変えるように構成されてなる、請求項１に記載の低入力電流高調波昇圧整流器。
【請求項4】
前記コントローラーが、軽負荷と無負荷との間の範囲にわたってバーストモードで動作するように構成されてなる、請求項１に記載の低入力電流高調波昇圧整流器。
【請求項5】
前記一次誘導性素子と前記二次誘導性素子とが磁気的に結合されてなる、請求項１に記載の低入力電流高調波昇圧整流器。
【請求項6】
前記出力コンデンサーのそれぞれ一つが少なくとも１つの負荷の両端に接続されるように構成されてなる、請求項１に記載の低入力電流高調波昇圧整流器。
【請求項7】
前記出力コンデンサーのそれぞれ一つの両端の電圧が実質的に等しい、請求項１に記載の低入力電流高調波昇圧整流器。
【請求項8】
前記ニュートラルノードと前記出力ステージの前記コンデンサーとの間に接続される阻止コンデンサーをさらに備えてなる、請求項１に記載の低入力電流高調波昇圧整流器。
【請求項9】
前記出力ステージの前記出力コンデンサーが、三相４線式入力システムの入力ニュートラルワイヤと接続されてなる、請求項１に記載の低入力電流高調波昇圧整流器。
【請求項10】
前記複数のスイッチと前記１つ以上のフライングコンデンサーとの間に、１つ以上の阻止ダイオードが接続されてなる、請求項１に記載の低入力電流高調波昇圧整流器。
【請求項11】
前記三相入力電圧と前記コンデンサーとの間に、１つ以上の突入電流制御回路が接続されてなる、請求項１に記載の低入力電流高調波昇圧整流器。
【請求項12】
前記入力ステージが、入力電磁障害（ＥＭＩ）フィルタをさらに有してなる、請求項１に記載の低入力電流高調波昇圧整流器。
【請求項13】
前記入力ブリッジダイオードが同期整流器である、請求項１に記載の低入力電流高調波昇圧整流器。
【請求項14】
各スイッチが、逆並列ダイオードを備えた金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である、請求項１に記載の低入力電流高調波昇圧整流器。
【請求項15】
前記１つ以上のスイッチングコンバータステージが複数のスイッチングコンバータステージであり、各スイッチングコンバータステージが１つ以上の分断ステージのうちの対応する１つと結合されており、前記コントローラーが、インターリーブ方式または並列方式で、前記複数のスイッチングコンバータステージの前記複数のスイッチを動作させるようにさらに構成されてなる、請求項１に記載の低入力電流高調波昇圧整流器。
【請求項16】
前記１つ以上のスイッチングコンバータステージが複数のスイッチングコンバータステージであり、各スイッチングコンバータステージが１つ以上の阻止コンデンサーを介して前記１つ以上の分断ステージのうちの対応する１つと結合されており、前記コントローラーが、インターリーブ方式または並列方式で、前記複数のスイッチングコンバータステージの前記複数のスイッチを動作させるようにさらに構成されてなる、請求項１に記載の低入力電流高調波昇圧整流器。
【請求項17】
前記一次誘導性素子または前記二次誘導性素子が１つ以上の誘導加熱コイルである、請求項１に記載の低入力電流高調波昇圧整流器。
【請求項18】
前記誘導加熱コイルが対応するコイル選択スイッチと結合されてなる、請求項１７に記載の低入力電流高調波昇圧整流器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般的に力率改善回路を備えたフロントエンド整流器に関するものであり、とくに三相力率改善整流器に関するものである。
【背景技術】
【0002】
スイッチの数が少なく、各相電流を独立して能動的に整流することができない整流器と比較して、３つ以上のスイッチを有する力率改善（ＰＦＣ）三相整流器は、優れた力率（以下、ＰＦともいう）および全高調波歪（以下、ＴＨＤともいう）を示すことが広く認識されている。しかしながら、コストが重視される用途では、単純化と低コストとのため、単一のスイッチまたは２つのスイッチを備えた整流器も依然として非常に魅力的なものである。
【0003】
図１には、最も一般的に用いられている従来の単一スイッチ三相整流器が示されている。この簡単な三相昇圧整流器は、不連続伝導モード（以下、ＤＣＭともいう）で動作することにより、すなわち昇圧インダクタに各スイッチングサイクルでそれらのエネルギーを完全に放出させることを可能とすることによって高調波の少ない整流を実行することができるようになっている。周知のように、ＤＣＭ動作では、昇圧整流器のライン電流はそれぞれのライン電圧に従う傾向があるので、ライン電流のＴＨＤやＰＦが向上する。インダクタ電流を直接制御することはできないので、帯域幅を狭くしかつ周波数を一定にするような制御を行うように出力電圧を調節するためにスイッチがもっぱら用いられている。文献に報告されているように、図１の回路では、ＴＨＤを１０〜２０％、ＰＦを０．９４〜０．９６の範囲で達成することができる。これらは用途によっては十分である。
【0004】
一般的に、より良好なＴＨＤを達成する際の主要な障害は、昇圧インダクタの放電時間がその充電時間と比較して比較的に長い点にある。すなわち、インダクタの充電電流（スイッチがオンである間）はそれぞれの相電圧に比例するので、電流歪みには寄与しない。しかしながら、各インダクタの放電電流（スイッチがオフである間）は、出力電圧と三つのすべての相電圧との間の差に比例するので、平均相電流にひずみが生じることになる。電流歪みを最小限に抑えるため、インダクタの放出時間は、インダクタのリセット電圧を増大させることによって可能な限り短縮される。
【0005】
ある与えられた入力電圧について、インダクタのリセット電圧は出力電圧を増大させることによってのみ増大させることができる。図１の回路の出力電圧が既に高く（３８０−Ｖの三相ライン−ライン入力に対して約７５０Ｖ）、出力電圧がピーク相電圧の２倍よりも大きいことを昇圧オペレーションが必要としているため、出力電圧を増大させることによるＴＨＤの向上は実用的なものではない。すなわち、出力電圧を増大させるためには、電圧定格のより高いコンポーネントを必要とし、これらのコンポーネントは、一般的に、より高価であり、導電量の増大およびスイッチング損失に起因して効率的でもない。
【0006】
この回路のＴＨＤもさまざまな高調波注入技術によって向上させることができる。これらの技術は、電力ステージの再設計ではなく制御回路の改良に基づいてＴＨＤを向上させるので、コストおよび効率を犠牲にしたものではない。しかしながら、報告されている高調波注入技術により得られる向上は比較的ささやかなものである。
【0007】
さらに、２つのスイッチを備えた三相整流器の実現に頼ることによりＴＨＤおよびＰＦの性能を向上させることができる。図２には、このクラスの三相整流器の１つの実施形態が示されている。この回路の詳細な動作は、１９９８年にＩＥＥＥ応用電力工学会議（ＡＰＥＣ）でＤ．Ｘｕらによって公表された論文「三相ＰＦＣを部分的に実質的に力率１で分断する疑似ソフトスイッチング（Ｑｕａｓｉ−Ｓｏｆｔ−Ｓｗｉｔｃｈｉｎｇ Ｄｅｃｏｕｐｌｅｄ Ｔｈｒｅｅ−ｐｈａｓｅ ＰＦＣ ｗｉｔｈ Ａｐｐｒｏｘｉｍａｔｅ Ｕｎｉｔｙ ＰｏｗｅｒＦａｃｔｏｒ）」に記載されている。
【0008】
一般的に、この回路では、これらのスイッチコンポーネント間の電圧ストレスは、これらのスイッチおよび分割出力コンデンサーの中間点にニュートラルコンダクタを接続させることによって低下させられる。この接続により、相電流が部分的に分断される、すなわちライン周期のほとんどの部分において相電流がそれらに対応する相電圧にのみに依存するようになる、すなわちほとんどのライン周期においてＰＦＣ三相整流器が３つの独立したＰＦＣ単相整流器として動作するようになる。周知のように、ＰＦＣ単相昇圧整流器では、コンバーターが常に遅い帯域幅出力制御を用いてＤＣＭで動作させられると、ライン電流ひずみを削減することができる。したがって、図２の回路をＤＣＭで動作させることによって、そのＰＦＣを達成することができる。
【0009】
図３には、ニュートラルが利用可能でないような用途、すなわち３線式電力ラインを用いるような用途の場合に仮想ニュートラルを作成するように図２の回路が修正された従来の他の回路が示されている。仮想ニュートラルは、３つのライン電圧に対してコンデンサーＣ１、Ｃ２およびＣ３をＹ字状（「スター状」）に接続することによって得られる。この接続では、３つのコンデンサーの共通ノードにおけるポテンシャルが電源の中性点（ニュートラルポイント）におけるポテンシャルと同一であるので、平均コンデンサー電圧が相電圧と等しくなる。図３の回路はＹｉｎｇらに付与された、表題が「補正用の三相電力ＦＣＣを備えた統合コンバーター（Ｉｎｔｅｇｒａｔｅｄ Ｃｏｎｖｅｒｔｅｒ Ｈａｖｉｎｇ Ｔｈｒｅｅ−ｐｈａｓｅ Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）」である米国特許第７，００５，７５９号にさらに詳細に記載されている。
【0010】
図４には、スイッチの中間点と分割コンデンサーとの間の接続を削除することによりＴＨＤがさらに向上された従来技術が示されている。この接続を削除すると、インダクタのリセット電圧が２倍になる、すなわち２分の１の出力電圧（Ｖｏ／２）からフル出力電圧（Ｖｏ）まで上昇し、このことによりインダクタ電流のリセット時間が短縮される。この電流のリセット（解除）時間が短縮されると、位相が分断される時間が位相が分断されない時間に対して短くなる。このことにより、ＴＨＤはさらに向上することになる。
【0011】
図５には、図４の回路が整流ダイオードＤｏ１およびＤｏ２無しで具象化されている従来の回路が示されている。図５の回路の完全な解析は、２００６年のＩＥＥＥ電力工学専門家会議（ＰＥＳＣ）でＫ．Ｎｉｓｈｉｍｕｒａらにより公表された、表外が「４つの能動スイッチを備えた新規のプロトタイプ不連続インダクタモードで動作する三相ＰＦＣ電力コンバーター（Ａ Ｎｏｖｅｌ Ｐｒｏｔｏｔｙｐｅ Ｄｉｓｃｏｎｔｉｎｕｏｕｓ Ｉｎｄｕｃｔｏｒ Ｃｕｒｒｅｎｔ Ｍｏｄｅ Ｏｐｅｒａｔｅｄ Ｔｈｒｅｅ−ｐｈａｓｅ ＰＦＣ ＰｏｗｅｒＣｏｎｖｅｒｔｅｒ）」においてなされている。整流器を除去することにより効率の向上が補助されるものの、図５の回路のインターリービングを不可能なものとしている。このことは問題となる恐れがある。というのは、ＤＣＭでまたはＣＣＭ／ＤＣＭの境界で動作するコンバーターの出力範囲を拡張するためにインターリービングが用いられることが多いからである。
【発明の概要】
【発明が解決しようとする課題】
【0012】
図２〜図５に記載の２つのスイッチを備えた三相整流器の主要な問題のうちの１つは、それらのＥＭＩ性能、とくにそれらの共通モードノイズである。すなわち、上記のすべての具体例では、６つのダイオードブリッジ整流器の上側レイルおよび下側レイルでは、それらに対応するスイッチが導通されるたびに高電圧が高速で変化する。さらに、図４および図５に記載の分割コンデンサーの無い具体例では、負荷は、これらの電圧変化を受け、共通モードノイズ問題を悪化させる。その結果、これらの回路は通常多段ＥＭＩフィルタを必要とする。このことは、それらのコストおよびサイズを増大させることになる。
【0013】
上述の具体例に関する他の問題は、負荷が、分割コンデンサーのＰＦＣおよび電圧バランスを、負荷が分割コンデンサーの両端に接続されたときに同時に提供しないという点である。高定格コンポーネントよりもコスト効率が良くかつ効率が高い低定格コンポーネントを備えたものとして設計されている下流側のコンバーターを用いることを可能とするために、出力コンデンサーを分割することおよび分割コンデンサーの両端に負荷を接続することが今日の三相整流器において非常に多く用いられている。分割コンデンサーを用いたアプローチを用いるためには、これらの回路に、電圧平衡用回路が追加される必要があり、このことにより、そのコストが高価なものとなり、そのサイズもまた影響を受けることになる。
【0014】
したがって、ＥＭＩ性能が向上した低入力電流高調波三相昇圧整流器の必要性が存在する。ＰＦＣと分割コンデンサーの電圧平衡とを同時に提供する低入力電流高調波三相昇圧整流器の必要性がさらに存在する。
【課題を解決するための手段】
【0015】
簡潔にいえば、本発明の１つの実施形態によれば、低電流高調波三相昇圧整流器は、ニュートラルノードと関連して三相入力電圧を受け取るための入力ステージと、少なくとも１つの負荷に接続するように構成されている出力ステージとを有している。出力ステージは、ニュートラルノードと接続されている複数の出力コンデンサーを有している。かかる整流器は、三相入力電圧の対応する位相とニュートラルノードとの間に接続されている１つ以上のコンデンサーと、１つ以上のスイッチングコンバータステージとをさらに有している。各スイッチングコンバータステージは、ニュートラルノードと接続されている複数のスイッチを有している。複数のスイッチは一定のデューティサイクルで動作している。一定のデューティサイクルとは実質的に５０％デューティサイクルのことである。１つ以上のコンバータステージは、三相入力電圧の対応する位相に結合される１つ以上の昇圧インダクタと、１つ以上の昇圧インダクタとコンバータステージの複数のスイッチとの間に結合される１つ以上の入力ブリッジダイオードと、１つ以上のコンバータステージの複数のスイッチの両端に接続される１つ以上のフライングコンデンサーとをさらに有している。
【0016】
かかる整流器は、少なくとも１つの負荷および入力電圧のうちの少なくとも１つの状態に基づいて複数のスイッチのスイッチング周波数を変えるように構成されている１つ以上のコントローラーと、１つ以上の分断ステージとを有している。各分断ステージは、１つ以上のスイッチングコンバータステージのうちの少なくとも１つから出力ステージを電磁誘導的に分断するように構成されている。
【0017】
本発明のさらに詳細な特徴のうちのいくつかによれば、複数のスイッチのうちの１つ以上のスイッチは、当該１つ以上のスイッチの両端の電圧が実質的にゼロでオンとなる。他の実施形態では、コントローラーは、全負荷と最小入力電圧とによって決まる最小周波数、および軽負荷と最大入力電圧とによって決まる最大周波数のうちの少なくとも１つに基づいてスイッチング周波数を変えるように構成されている。さらに他の実施形態では、コントローラーは、軽負荷と無負荷との間の範囲にわたってバーストモードで動作するように構成されている。
【0018】
本発明のさらに詳細な特徴によれば、誘導性素子同士が磁気的に結合されている。誘導性素子は１つ以上の誘導加熱コイルを有していてもよい。誘導加熱コイルは、対応するコイル選択スイッチと結合されていてもよい。他の実施形態では、出力コンデンサーのそれぞれ一つが少なくとも１つの負荷の両端に接続されるように構成されている。さらに他の実施形態では、出力コンデンサーのそれぞれ一つの両端の電圧は実質的に等しい。さらに他の実施形態では、出力ステージの出力コンデンサーは、三相４線式入力システムの入力ニュートラルワイヤと接続されている。
【0019】
本発明のさらに詳細な特徴によれば、かかる整流器は、ニュートラルノードと出力ステージのコンデンサーとの間に接続される阻止コンデンサーをさらに備えている。さらに他の実施形態では、１つ以上の阻止ダイオードは、複数のスイッチと１つ以上のフライングコンデンサーと間に接続されている。他の態様では、１つ以上の突入電流制御回路は、入力電圧とコンデンサーとの間に接続されていてもよい。入力ステージは、入力電磁障害（ＥＭＩ）フィルタをさらに有していてもよい。入力ブリッジダイオードは同期整流器であってもよい。各スイッチは、逆並列ダイオードを備えた金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、または、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）であってもよい。
【0020】
本発明のさらに詳細な特徴によれば、１つ以上のスイッチングコンバータステージは、複数のスイッチングコンバータステージであり、各スイッチングコンバータステージは、１つ以上の分断ステージのうちの対応する１つと結合されている。 コントローラーは、インターリーブ方式または並列方式で、複数のスイッチングコンバータステージの複数のスイッチを動作させるようにさらに構成されている。１つ以上のスイッチングコンバータステージは、１つ以上の阻止コンデンサーを介して１つ以上の分断ステージのうちの対応する分断ステージと結合されていてもよい。
【0021】
簡潔にいえば、本発明の他の実施形態によれば、低電流高調波三相昇圧整流器は、ニュートラルノードと関連して三相入力電圧を受け取るための入力ステージと、少なくとも１つ負荷に接続するように構成された出力ステージとを有している。出力ステージは、ニュートラルノードと結合されている複数の出力コンデンサーを有している。かかる整流器は、三相入力電圧の対応する位相とニュートラルノードと間に結合される１つ以上のコンデンサーと、少なくとも二つのスイッチングコンバータステージをさらに有している。各スイッチングコンバータステージは、ニュートラルノードと接続されている複数のスイッチを有しており、複数のスイッチは、一定のデューティサイクルで動作しており、一定のデューティサイクルとは実質的に５０％デューティサイクルのことである。スイッチングコンバータステージは、三相入力電圧の対応する位相と結合されている１つ以上の昇圧インダクタと、１つ以上の昇圧インダクタと少なくとも２つのコンバータステージの複数のスイッチとの間で接続されている１つ以上の入力ブリッジダイオードと、少なくとも２つのコンバータステージの複数のスイッチの両端に接続されている１つ以上のフライングコンデンサーとをさらに有している。
【0022】
かかる整流器は、少なくとも１つの負荷または入力電圧のうちの少なくとも１つ状態に基づいて対応するスイッチングコンバータステージの複数のスイッチのスイッチング周波数を変えるように構成されている１つ以上のコントローラーと、１つ以上の分断ステージとをさらに有している。分断ステージは、複数のスイッチングコンバータステージから出力ステージを分離するように構成されている１つ以上の変圧器を有している。変圧器は、複数のスイッチングコンバータステージ間に結合されている１つ以上の一次巻線を含んでいる。コントローラーは、位相シフト制御を用いて複数のスイッチングコンバータステージの複数のスイッチを動作させるように構成されている。
【0023】
本発明のさらに詳細な特徴によれば、変圧器は、１つ以上の阻止コンデンサーを介して複数のスイッチングコンバータステージ間に結合されている１つ以上の一次巻線をさらに有している。他の実施形態では、かかる整流器は、変圧器の二次側に中央タップ巻線および複数の整流器をさらに有している。さらに他の実施形態では、かかる整流器は、変圧器の二次側に全波整流器をさらに有している。さらに他の実施形態では、かかる整流器は、変圧器の二次側に倍電流整流器をさらに有している。さらなる実施形態では、かかる整流器は、変圧器の二次側に同期整流器をさらに有している。さらなる実施形態では、かかる整流器は、変圧器の二次側にフィルタをさらに有している。
【0024】
簡潔にいえば、本発明のさらに他の実施形態によれば、低電流高調波三相昇圧整流器は、ニュートラルノードと関連して三相入力電圧を受け取るための入力ステージと、少なくとも１つの負荷に接続するように構成されている出力ステージとを有している。出力ステージは、ニュートラルノードと接続されている複数の出力コンデンサーを有している。かかる整流器は、三相入力電圧の対応する位相とニュートラルノードと間に接続される１つ以上のコンデンサーと、１つ以上のスイッチングコンバータステージをさらに有している。各スイッチングコンバータステージは、ニュートラルノードと接続されている複数のスイッチを有しており、複数のスイッチは、一定のデューティサイクルで動作しており、一定のデューティサイクルとは実質的に５０％デューティサイクルのことである。１つ以上のコンバータステージは、三相入力電圧の対応する位相に結合される１つ以上の昇圧インダクタをと、１つ以上昇圧インダクタとコンバータステージの複数のスイッチとの間に結合される１つ以上の入力ブリッジダイオードと、１つ以上のコンバータステージの複数のスイッチの両端に結合さされる１つ以上のフライングコンデンサーとをさらに有している。
【0025】
かかる整流器は、少なくとも１つの負荷および入力電圧のうちの少なくとも１つ状態に基づいて対応するスイッチングコンバータステージの複数のスイッチのスイッチング周波数を変えるように構成されている１つ以上のコントローラーと、１つ以上の分断ステージとをさらに有している。分断ステージは、１つ以上のスイッチングコンバータステージのうちの少なくとも１つから出力ステージを分離するように構成されている１つ以上の変圧器を有している。かかる整流器は、少なくとも１つの変圧器を介して１つ以上のスイッチングコンバータステージの複数のスイッチと接続される複数の補助スイッチをさらに有している。コントローラーは、位相シフト変調およびパルス幅変調のうちの少なくとも１つに従って複数の補助スイッチを動作させるように構成されている。
【0026】
本発明のさらに詳細な特徴のうちのいくつかによれば、少なくとも１つの変圧器を介して１つ以上のスイッチングコンバータステージの複数のスイッチと結合されている複数の補助スイッチは、少なくとも１つのフルブリッジコンバーターを形成している。他の実施形態では、変圧器は、補助スイッチの接合点とニュートラルノードとの間に結合される一次巻線を有している。
【図面の簡単な説明】
【0027】
【図1】単一スイッチ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図2】ニュートラルワイヤ接続を備えた電力システムのための２スイッチ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図3】仮想ニュートラルおよび分割出力コンデンサーを備えた２スイッチ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図4】ニュートラルワイヤ接続および単一出力コンデンサーを備えた２スイッチ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図5】出力ダイオード整流器の無い２スイッチ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図6】本発明のある実施形態かかる２スイッチ・ＺＶＳ（ゼロ電圧スイッチング）・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図10】本発明のある実施形態に従って、２つの別個の負荷を有する２スイッチ・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図11】本発明のある実施形態に従って、２つの別個のインダクタと二つの別個の負荷を有する２スイッチ・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図12】本発明のある実施形態に従って、仮想ニュートラルと２つの分割された出力コンデンサーの中間点との間に阻止コンデンサーを備えている２スイッチ・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図13】本発明のある実施形態に従って、入力ソースニュートラルと２つの分割された出力コンデンサーの中間点との間にカップリングを有する２スイッチ・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図14】本発明のある実施形態に従って、結合されたインダクタおよび２つの阻止ダイオードを有する２スイッチ・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図15】本発明のある実施形態に従って、突入電流コントローラーを有する２スイッチ・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図16】本発明のある実施形態にかかる、入力ブリッジ整流器が複数の被制御スイッチからなる２スイッチ・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図17】本発明のある実施形態に従って、２つの一次巻線を有する変圧器を備えた２スイッチ・分離・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図18】本発明のある実施形態に従って、中央タップ一次巻線変圧器を有する２スイッチ・分離・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図19】本発明のある実施形態に従って、２つの一次巻線を有する変圧器を備えた４スイッチ・分離・ＺＶＳ・ＰＦＣ・ＤＣＭ・入力フルブリッジ出力三相昇圧整流器を示す図である。
【図23】本発明のある実施形態にかかる単一の一次巻線を有する変圧器を備えた４スイッチ・分離・ＺＶＳ・ＰＦＣ・ＤＣＭ・入力フルブリッジ出力三相昇圧整流器を示す図である。
【図27】本発明のある実施形態による、２つの一次巻線変圧器およびＤＣ電流阻止コンデンサーを備えた４スイッチ・分離・ＺＶＳ・ＰＦＣ・ＤＣＭ・入力フルブリッジ出力三相昇圧整流器。
【図28】本発明のある実施形態にかかる単一一次巻線を有する変圧器とＤＣ電流阻止コンデンサーとを有する４スイッチ・分離・ＺＶＳ・ＰＦＣ・ＤＣＭ・入力フルブリッジ出力三相昇圧整流器を示す図である。
【図29】本発明のある実施形態にかかる２つの変圧器と２つの出力フィルタインダクタとを有する４スイッチ・分離・ＺＶＳ・ＰＦＣ・ＤＣＭ・入力フォワード出力三相昇圧整流器を示す図である。
【図31】本発明のある実施形態にかかる、２つの変圧器と１つの出力フィルタインダクタを有する４スイッチ・分離・ＺＶＳ・ＰＦＣ・ＤＣＭ・入力フォワード出力三相昇圧整流器を示す図である。
【図32】本発明のある実施形態にかかる、２つの変圧器と１つの出力フィルタインダクタを有する４スイッチ・分離・ＺＶＳ・ＰＦＣ・ＤＣＭ・入力フライバック出力三相昇圧整流器を示す図である。
【図34】本発明のある実施形態にかかるインターリーブ・２スイッチ・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図35】本発明のある実施形態に従って、ＤＣ電流阻止コンデンサーを有するインターリーブ・２スイッチ・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図36】本発明のある実施形態にかかるインターリーブ・２スイッチ・分離・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図37】本発明のある実施形態に従って、ＤＣ電流阻止コンデンサーを有するインターリーブ・２スイッチ・分離・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図38】本発明のある実施形態に従って、さらなる位相制御を有するインターリーブ・２スイッチ・分離・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図40】本発明のある実施形態に従って、２つの変圧器とさらなる位相シフト制御を有するインターリーブ・２スイッチ・分離・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図41】本発明のある実施形態にかかる共振コンポーネントを有する２スイッチ・分離・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図42】本発明のある実施形態に従って、共振コンポーネントを有する４スイッチ・分離・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図43】本発明のある実施形態にかかる誘導加熱コイル及び２つの共振コンデンサーに接続された２スイッチ・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図44】本発明のある実施形態にかかる誘導加熱コイル及び２つの共振コンデンサーを有する２スイッチ・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図45】本発明のある実施形態にかかる誘導加熱コイル及び１つの共振コンデンサーに接続された４スイッチ・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【図46】本発明のある実施形態にかかる複数の誘導加熱コイル及び選択装置を備えた２スイッチ・ＺＶＳ・ＰＦＣ・ＤＣＭ三相昇圧整流器を示す図である。
【発明を実施するための形態】
【0028】
本発明は、幅広い負荷の範囲で複数のスイッチをソフトスイッチングすることにより入力電流のＴＨＤを低くしＰＦを高くする三相整流器にかかる実施形態に関するものである。下記には、分離されていない実施形態および分離されている実施形態について記載されている。分離されていない実施形態では、直列に接続される下流側コンバーターが用いられたとき、共通モードノイズが削減され、分割コンデンサーの平衡（バランス）が自動的に取られる。分離されている実施形態では、入力側から出力側が電気的に分離される。さらに、さらなるスイッチを用いてさらなる位相シフト変調方式制御またはパルス幅変調方式（ＰＷＭ）制御を採用することによって、分離されている実施形態では、不必要な電圧リプルを最小限に抑えるようにそれらの出力電圧をしっかりと制御することができる。回路もそれらの電流リプルおよび電圧リプルを削減するためにインターリーブされてもよい。
【0029】
図６は、本発明のある実施形態にかかる２つのスイッチを有する、ＺＶＳ、ＰＦＣ、ＤＣＭ方式を用いた低入力電流高調波三相昇圧整流器を示すブロックダイアグラムである。回路の入力は、三相入力端子とＥＭＩフィルタを介して結合されている昇圧インダクタＬ１、Ｌ２およびＬ３と、Ｙ字（「スター状」）構成で接続されている３つのコンデンサーＣ１、Ｃ２およびＣ３とからなっている。フィルタコンデンサーの共通点Ｎは、スイッチＳ１とスイッチＳ２との間の中間点に接続され、さらに分割出力コンデンサーＣｏ１と分割出力コンデンサーＣｏ２との中間点に接続されている。インダクタ電流をリセットするために用いられるコンデンサーＣＲは、直列に接続されているスイッチの両端に接続され、結合インダクタＬｃによって出力ステージから分断されている。
【0030】
整流器は、ニュートラルノードと関連して三相入力電圧を受け取るための入力ステージと、少なくとも１つの負荷と接続されるように構成されている出力ステージとを有している。出力ステージは、ニュートラルノードＮと結合されている複数の出力コンデンサーＣｏ１、Ｃｏ２を有している。
【0031】
整流器は、三相入力電圧の対応する位相とニュートラルノードＮとの間で結合される１つ以上のコンデンサーＣ１、Ｃ２およびＣ３と、１つ以上のスイッチングコンバータステージとをさらに有している。各スイッチングコンバータステージは、ニュートラルノードＮと結合される複数のスイッチＳ１およびＳ２を有している。各スイッチは、逆並列ダイオードを備えた金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であってもよいし、または、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）であってもよい。
【0032】
図６には、ニュートラルノードと結合されているスイッチＳ１、Ｓ２を有している１つのスイッチングコンバータステージが示されている。スイッチＳ１およびＳ２は、実質的に５０％のデューティサイクルに相当する一定のデューティサイクルで動作する。１つ以上のコンバータステージは、三相入力電圧の対応する位相と結合されている１つ以上の昇圧インダクタＬ１、Ｌ２およびＬ３と、１つ以上の昇圧インダクタと１つ以上のコンバータステージの複数のスイッチとの間で結合されている１つ以上の入力ブリッジダイオードＤ１〜Ｄ６と、１つ以上のコンバータステージの複数のスイッチの両端と結合されている１つ以上のフライングコンデンサーＣＲとを有している。
【0033】
整流器は、少なくとも１つの負荷または入力電圧のうちの少なくとも１つの状態（ｃｏｎｄｉｔｉｏｎ）に基づいて複数のスイッチのスイッチング回数（ｓｗｉｔｃｈｉｎｇ ｆｒｅｑｕｅｎｃｙ）を変更するように構成されている１つ以上のコントローラーと、１つ以上の分断ステージとを有している。各分断ステージは、１つ以上のスイチングコンバータステージのうちの少なくとも１つから出力ステージを電磁誘導的に（ｉｎｄｕｃｔｉｖｅｌｙ）分断するように構成されている１つ以上の誘導性素子、たとえばインダクタＬｃまたは変圧器を有している。
【0034】
たとえば、出力コンデンサーの各々は少なくとも１つの負荷の両端に結合されるように構成されており、また、各出力コンデンサーの両端の電圧は実質的に等しくなっている。
【0035】
整流器は、入力電流のＴＨＤが低く、広い負荷の範囲においてスイッチのソフトスイッチングにともなうＰＦが高い。このことは、昇圧インダクタをＤＣＭで動作させ、整流器の出力電圧を可変周波数制御を用いて制御することにより達成される。それに加えて、整流器は、直列接続されている下流側のコンバーターが用いられる場合、共通モードノイズが削減され、分割コンデンサーが自動的に平衡をとるようになっている。
【0036】
整流器が複数のスイッチングコンバータステージを有し、各スイッチングコンバータステージが１つ以上の分断ステージのうちの対応する１つと結合されている場合、コントローラーは、複数のスイッチングコンバータステージのうちの複数のスイッチをインターリーブ方式でまたは並列方式で動作させるようにさらに構成されてもよい。１つ以上のスイッチングコンバータステージは、１つ以上の阻止コンデンサーを介して１つ以上の分断ステージのうちの対応する分断ステージと結合されるようになっていてもよい。
【0037】
Ｙ字状の接続をしているコンデンサーＣ１、Ｃ２およびＣ３の主要な目的は、仮想接地、すなわち３線式電力システムでは物理的に得られない、入力（電源）電圧と同一の電位を有するニュートラルなノードを形成するためである。仮想ニュートラルＮをスイッチＳ１とＳ２との間の中間点に直接接続させることによって、３つの入力電流の分断が達成される。このような分断回路では、３つのインダクタのうちの各々の電流は、それに対応する相電圧のみに依存し、このことによりＴＨＤが削減され、ＰＦが増大される。
【0038】
詳細にいえば、図６の回路では、ブリッジダイオードＤ１〜Ｄ６は、スイッチＳ１がオンのとき正入力電圧のみがスイッチＳ１を介して電流の移送を可能とし、スイッチＳ２がオンのとき負入力電圧のみがスイッチＳ２を介して電流の移送を可能とする。スイッチは、当該スイッチの両端の電圧が実質的にゼロであるときにオンになるようになっていてもよい。したがって、スイッチＳ１がオンの場合、正電圧半線サイクルと同一位相にあるいずれの昇圧インダクタも正電流を移送し、スイッチＳ２がオンの場合、負電圧半線サイクルと同一位相にあるいずれの昇圧インダクタも負電流を移送する。スイッチＳ１がオフである間、正位相電圧に接続されているインダクタ内の蓄積エネルギーはコンデンサーＣＲに移送され、スイッチＳ２がオフである間、負位相電圧に接続されているインダクタ内の蓄積エネルギーはコンデンサーＣＲに移送される。
【0039】
すべてのスイッチングサイクルにおいて、コンデンサーＣＲの各端子の電圧が、高いｄＶ／ｄｔ特性とともに変化するので、これらの高速な高電圧遷移から出力を分離するために「フライング」コンデンサーＣＲと出力との間に結合インダクタＬｃが接続される。これらの高速な高電圧遷移は、通常、受け入れがたい共通モードＥＭＩノイズを生じる。結合インダクタＬｃを用いると、出力の共通モードノイズは、それがＳ１−Ｓ２−ＣＲループから構成される比較的小さな領域に含まれるので、非常に低いものとなる。さらに、出力とスイッチＳ１およびＳ２との間のインピーダンスを提供する結合インダクタＬｃが存在するために、複数の整流器の並列方式／インターリーブ方式での運用が可能となる。
【0040】
図７には、本発明のある実施形態に従って、電流および電圧の基準方向を示す図６の回路の単純化モデルが示されている。動作解析を単純化するために、図６に示されている入力フィルタコンデンサーおよび出力フィルタコンデンサーのリップル電圧を無視できると仮定されているので、入力フィルタコンデンサーおよび出力フィルタコンデンサーの両端の電圧は、定電圧電源ＶＡＮ、ＶＢＮ、ＶＣＮ、Ｖｏ１およびＶｏ２として表わすことができる。さらに、オン状態では、半導体がゼロ抵抗示す、すなわち半導体が短絡しているものと仮定される。しかしながら、スイッチの出力容量はこの解析では無視されない。
【0041】
図６の結合インダクタＬｃは、磁化インダクタンスＬＭおよび漏れインダクタンスＬＬＫ１、ＬＬＫ２を備えた２つの巻線を有する理想的な変圧器としてモデル化される。最後に、コンデンサーＣＲの両端の平均電圧が出力電圧Ｖｏ＝Ｖｏ１＋Ｖｏ２と等しいので、コンデンサーＣＲは定電圧電源としてモデル化される。図７には、単純化された整流器の回路図が示されている。図７の電流および電圧の基準方向は、ＶＡＮ＞０、ＶＢＮ＜０、およびＶＣＮ＜０である場合の線サイクルの６０度セグメントに相当する。
【0042】
動作説明をさらに容易にするために、図８には、本発明のある実施形態に従ってスイッチングサイクル時の図７の回路の位相幾何学のステージを示し、図９には、本発明のある実施形態に従う電力ステージにおける主要波形が示されている。
【0043】
図９のスイッチＳ１およびＳ２のゲートドライブタイミングダイアグラム図から分かるように、図６の回路では、スイッチＳ１とスイッチＳ２とは、相補的に動作し、一方のスイッチのターンオフと他方のスイッチのターンオフとの間の不感時間が短くなっている。このゲーティング戦略により、両方のスイッチがＺＶＳを達成することができるようになっている。しかしながら、変わりうる入力電圧および／または出力負荷に対してＺＶＳを維持するために、整流器には可変スイッチング回数制御が採用されている。
【0044】
最小周波数は全負荷および最小入力電圧によって決まり、最大周波数は軽負荷および最大入力電圧によって決まる。必要ならば、不必要に高い周波数での運転を回避するために、整流器は、負荷が無いときまたは負荷が軽めのとき、制御されたバーストモードまたはパルススキップモードで動作することができる。いうまでもなく、一定周波数ＰＷＭ制御を含む他の制御戦略を当該回路に適用されてもよい。しかしながら、ＰＷＭ制御では、ＺＶＳを維持することができない。
【0045】
図８（ａ）および図９に示されているように、ｔ＝Ｔ１でスイッチがオフになる前に、インダクタ電流ｉＬ１はスイッチＳ１を通って流れる。インダクタ電流ｉＬ１の傾斜はＶＡＮ／Ｌ１と等しく、ｔ＝Ｔ１でのインダクタ電流のピークは、実質的に次の式で表される。
【0046】
【数1】
【0047】
この式で、ＶＡＮはライン−ニュートラル間の電圧であり、Ｔｓはスイッチング周期である。スイッチＳ１のターンオフとスイッチＳ２のターンオンとの間の不感時間が、スイッチング周期Ｔｓと比較して非常に小さいので、式（１）において不感時間の影響は無視できる。Ｔ０とＴ１との間の期間中、電流ｉｏ１は−Ｖｏ１／（ＬＭ＋ＬＬＫ１）の速度で減少し、電流ｉｏ２は（ＶＣＲ−Ｖｏ１）／（ＬＭ＋ＬＬＫ２）の速度で増大する。磁化電流ｉＭは電流ｉｏ１と電流ｉｏ２との間の差である。
【0048】
特筆すべき点は、結合インダクタＬＭの磁化インダクタンス値は、当該結合インダクタのリップル電流が整流器の動作に著しく影響を与えないように、十分に大きくなるように設計されている点である。図６に示されているように、インダクタＬｃの２つ巻線は、飽和されることなくコアにおける小さなギャップによって大きな磁化インダクタンスを得ることができるように２つの巻線の差分電流からの磁束が取り消されるように結合されている。電流ｉｏ１および電流ｉｏ２の影響が無視できるので、これらの電流については、図８の位相幾何学ステージで示されているものの、さらなる説明は行わない。
【0049】
ｔ＝Ｔ１で、スイッチＳ１がオフになると、図８（ｂ）に示されているように、インダクタ電流ｉＬ１がスイッチＳ１の出力容量を充電し始める。スイッチＳ１およびスイッチＳ２の両端の電圧の和が「フライング」コンデンサー電圧ＶＣＲに固定されている、スイッチＳ２の出力容量は、スイッチＳ１の出力容量の充電速度と同じ速度で放電される。図８（ｃ）および図９に示されているように、この期間は、スイッチＳ２の出力容量が完全に放電され、スイッチＳ２の逆並列ボディダイオードがｔ＝Ｔ２で導通し始める時に終了する。
【0050】
スイッチＳ２のボディダイオードには順バイアスがかけられているので、インダクタ電流ｉＬ２およびｉＬ３は直線的に増大し始める。ｔ＝Ｔ３では、図８（ｄ）に示されているように、スイッチＳ２はＺＶＳでオンになり、インダクタ電流ｉＬ２およびｉＬ３はスイッチＳ２の逆並列ダイオードからスイッチＳ２に通電される。この期間は、インダクタ電流ｉＬ１がｔ＝Ｔ４でゼロまで減少した時に終了する。ＤＣＭ動作を維持するために、ｔ＝Ｔ３とｔ＝Ｔ４との間の時間は、スイッチン周期Ｔｓの２分の１未満である。このことは、インダクタ電流ｉＬ１の上昇勾配が下降勾配よりも小さいということを意味する。その結果、「フライング」コンデンサーＣＲの両端の最小電圧ＶＣＲ（ＭＩＮ）は、出力電圧Ｖｏと等しく、次の式で表される。
【0051】
【数2】
【0052】
この式で、ＶＡＮ−ＰＫはライン−ニュートラル間のピーク電圧である。
【0053】
特筆すべき点は、Ｔ２〜Ｔ４の間、インダクタ電流ｉＬ２およびｉＬ３がインダクタ電流ｉＬ１とは反対の方向に向かって流れるので、スイッチＳ２を流れる平均電流が削減され、提案されている整流器のスイッチは、電力損失が削減される。
【0054】
ｔ＝Ｔ４とｔ＝Ｔ５との間の期間、図８（ｅ）に示されているように、インダクタ電流ｉＬ２およびｉＬ３はスイッチＳ２を流れ続ける。図９に示されているように、この期間中のインダクタ電流ｉＬ２およびｉＬ３の傾斜は、それぞれＶＢＮ／Ｌ２およびＶＣＮ／Ｌ３と等しい。スイッチＳ.２がｔ＝Ｔ５でオフになる瞬間におけるインダクタ電流のピークは次の式で表される。
【0055】
【数3】
【0056】
【数4】
【0057】
式（１）、（３）および（４）から分かるように、各インダクタ電流のピークはそれに対応する入力電圧に比例している。
【0058】
ｔ＝Ｔ５でスイッチＳ２がオフになった後、図８（ｆ）に示されるように、インダクタ電流ｉＬ２およびｉＬ３は、同時に、スイッチＳ２の出力容量を充電し、スイッチＳ１の出力容量を放出し始める。この期間は、図８（ｇ）および図９に示されているように、スイッチＳ１の出力容量が完全放電され、その逆並列ダイオードが導通し始めるｔ＝Ｔ６で終了する。ｔ＝Ｔ６の後、スイッチＳ１をＺＶＳでオンにすることができる。図９では、スイッチＳ１はｔ＝Ｔ７でオンにされている。図８（ｈ）に示されているように、いったんスイッチＳ１がオンになると、次第に増えていくインダクタ電流ｉＬ１がインダクタ電流ｉＬ２およびｉＬ３とは反対方向に向かってスイッチＳ１を通って流れていくので、スイッチＳ１は、電流ｉＬ１と電流ｉＬ２および電流ｉＬ３の和との差だけを移送する。この期間は、インダクタ電流ｉＬ３がｔ＝Ｔ８でゼロまで減少した時に終了する。Ｔ８〜Ｔ９の期間、図８（ｉ）に示されているように、次第に減少するインダクタ電流ｉＬ２がスイッチＳ１を流れ続ける。最後に、図８（ｊ）に示されているように、ｔ＝Ｔ９でインダクタ電流ｉｊ２がゼロに達した後、新しいスイッチングサイクルが開始される。
【0059】
図６に示されている回路では、図９に記載のインダクタ電流波形に示されているように、関連するスイッチがオンである期間における各昇圧インダクタの充電電流がそれに対応する位相電圧に比例しており、その放電電流が「フライング」コンデンサー電圧ＶＣＲとそれに対応する位相電圧との差に比例しているので、スイッチングサイクル時の各昇圧インダクタの平均インダクタ電流〈ＩＬ（ＡＶＧ）〉Ｔｓは次の式で表される。
【0060】
【数5】
【0061】
この式で、Ｌ＝Ｌ１＝Ｌ２＝Ｌ３であり、ωはライン電圧の角周波数である。
【0062】
入力電圧から出力電圧への変換比Ｍを次のように定義し、
【0063】
【数6】
【0064】
フライングコンデンサーＣＲの両端の電圧が出力電圧Ｖｏと等しい、すなわちＶＣＲ＝Ｖｏであることを思い出すと、式（５）の平均インダクタ電流〈ＩＬ（ＡＶＧ）〉Ｔｓを次の式のように書き換えることができる。
【0065】
【数7】
【0066】
特筆すべき点は、式（７）の平均インダクタ電流ＩＬ（ＡＶＧ）の表現が、ＤＣＭで動作する単相一定周波数昇圧ＰＦＣの平均インダクタ電流の表現と同じであるという点である。式（７）における平均インダクタ電流の電流歪みは、分母項（Ｍ−ｓｉｎωｔ）によりもたらされ、それは電圧変換比Ｍに依存する。
【0067】
さまざまなＭの平均インダクタ電流の高調波成分が表Ｉに要約されている。
【0068】
【表1】
【0069】
トリプレン高調波のパスが提供される場合、すなわち三相入力源および仮想のニュートラルＮが直接接続されている場合の平均昇圧インダクタ電流のＴＨＤおよび高調波Ｍは、式（６）に記載の入力電圧から出力電圧への変換比のことである。
【0070】
表Ｉから分かるように、第三高調波が支配的な歪み成分である。しかしながら、３線式電力システムでは、ニュートラルワイヤが利用可能ではない（または、接続されていない）ので、ライン電流は、トリプレン高調波（３次高調波および３次高調波の奇数倍の高調波）を含むことができない。その結果、表Ｉによれば、残りの高調波が合計電流ひずみの１％未満しか寄与しないので、提案されている回路では、ＴＨＤが非常に低く、ＰＦが高い。特筆すべき点は、ライン電流が３次高調波を含むことができず、フィルタコンデンサーＣ１〜Ｃ３の電圧が、３次高調波を含み、自動的にインダクタ電流の３次高調波を取り除く必要があるという点にある。
【0071】
この回路は、他の多くの実施形態で実装することができる。たとえば、図１０は、本発明のある実施形態に従って２つの独立した負荷を備えたものとして実装させたものである。提案されている２つのスイッチを備えた整流器が２つの出力コンデンサーの両端の電圧のバランスを自動的にとるので、電圧平衡用回路を追加する必要はない。インダクタＬｃの巻線の両端の平均電圧がゼロであるため、図１０の回路では、スイッチＳ１およびＳ２の両端の平均電圧がそれぞれコンデンサーＣｏ１およびＣｏ２の両端の電圧Ｖｏ１およびＶｏ２と等しくなるので、電圧のバランスが自動的に取られることになる。スイッチが実質的に５０％デューティサイクルで運用されるため、スイッチの平均電圧がＶＣＲ／２と等しくなり、その結果、Ｖｏ１＝Ｖｏ２＝ＶＣＲ／２となる。
【0072】
図６の実施形態は、本発明のある実施形態に従って、図１１に示されているような二つの独立したインダクタを備えたものとして具象化することもできるし、本発明のある実施形態に従って図１２に示されているような阻止コンデンサーＣＢを備えたものとして具象化されてもよい。阻止コンデンサーは、ニュートラルノードと出力コンデンサーとの間に接続されている。図１２に示されているような阻止コンデンサーＣＢを追加することによって、スイッチＳ１とスイッチＳ２との間のノードからコンデンサーＣｏ１とコンデンサーＣｏ２との間のノードまで循環するいかなるＤＣ電流をも防止することができる。
【0073】
図１３には、入力源が本発明のある実施形態にかかる４線式三相システムである場合、コンデンサーＣｏ１とコンデンサーＣｏ２との間のノードを入力源のニュートラルワイヤに接続させることができるのが示されている。図１３に示されている回路は、共通接地ａｃ電圧出力を提供するために、三相入力源のニュートラルワイヤへの接続を必要ようとする分離されていない無停電電源装置（ＵＰＳ）システムにとくに役に立つ。
【0074】
図１４には、図６の実施形態が本発明のある実施形態に従って、２つの阻止ダイオードを備えたものとして具象化されてもよいことが示されている。阻止ダイオードは、複数のスイッチと１つ以上のフライングコンデンサーとの間に結合されるようになっていてもよい。２つのさらなるダイオードＤＢ１およびＤＢ２を加えることによって、ゲート信号の偶発的なオーバーラッピングによるスイッチのシュートスルー故障を防ぐことができるようになる。
【0075】
回路の実施形態が昇圧タイプ整流器に基づくものであるので、入力電圧が入力源に接続される瞬間または入力電圧がそのドロップアウトから回復される瞬間に充電電流が存在する。
【0076】
図１５には、本発明のある実施形態に従って、高スパイク電流を防止またはバイパスするために突入電流制御回路を加えることができることが示されている。突入電流制御回路は、入力電圧とコンデンサーとの間に接続されるようになっていてもよい。
【0077】
図１６には、本発明のある実施形態に従って、図６の実施形態を６つの入力ダイオードに代えて６つの被制御スイッチを備えたものとしても具象化できることが示されている。６つのスイッチＳＲ１〜ＳＲ６を用いることにより、双方向エネルギーの流れが可能となり、このことは、必要ならばソース電流の位相角を補償するための望ましい機能である。
【0078】
図１７には、本発明のある実施形態に従って出力が分離されている実施形態が示されている。図１７の分離された回路の一次側は、図６に示されている回路の結合インダクタＬｃが２つの一次巻線と１つの中央タップ二次巻線とからなる変圧器ＴＲと取り替えられている点以外、図６に示されている回路と同等である。変圧器ＴＲの二次側では、整流器Ｄｏ１およびＤｏ２ならびに出力フィルタコンポーネントＬｏおよびＣｏは、変圧器ＴＲの二次巻線と出力との間に結合されている。
【0079】
図１８には、本発明のある実施形態に従って、中央タップ一次巻線および中央タップ二次巻線からなる分離された変圧器ＴＲを備えた実施形態が示されている。回路のＰＦを高くＴＨＤを低くするために、スイッチＳ１およびＳ２のスイッチング回数およびデューティサイクルは、ライン周波数の半サイクルの間ほとんど一定である必要がある。その結果、使用された制御フィードバックの帯域幅は、ライン周波数よりはるかに低い必要があり、このことは、整流されたライン周波数、すなわちラインの基本周波数よりも６倍高い周波数で出力電圧のかなりのリップルを生じる。
【0080】
一般的に、ほとんどの電源は、一次ＰＦＣ整流器ステージと二次分離ＤＣ−ＤＣコンバータステージテージとからなる２つの縦列ステージを有している。その結果、一次ＰＦＣ整流器の出力電圧が整流されたライン周波数電圧リプルを含んでいるものの、二次分離ＤＣ−ＤＣコンバータステージは、それ自身の高周波帯域幅フィードバック調節器によってその出力電圧を調整することができる。２つのステージの機能を組み合わせて単一のステージにするため、出力電圧のしっかりとした調整は避けられないことである。
【0081】
図１９には、しっかりと制御された分離出力を提供する本発明のある実施形態に従って２つの一次巻線を有した変圧器を備えた４スイッチ・分離・ＺＶＳ・ＰＦＣ・ＤＣＭ・入力フルブリッジ出力・三相昇圧整流器が示されている。整流器は、ニュートラルノードと関連して三相入力電圧を受け取る入力ステージと、少なくとも１つの負荷と接続されるように構成されている出力ステージとを有している。出力ステージは、ニュートラルノードと接続されている複数の出力コンデンサーを有している。
【0082】
整流器は、三相入力電圧の対応する位相とニュートラルノードと間に接続される１つ以上のコンデンサーと、１つ以上のスイッチングコンバータステージをさらに有している。各スイッチングコンバータステージは、ニュートラルノードと接続されている複数のスイッチを有しており、複数のスイッチは、一定のデューティサイクルで動作しており、一定のデューティサイクルとは実質的に５０％デューティサイクルのことである。１つ以上のコンバータステージは、三相入力電圧の対応する位相に結合される１つ以上の昇圧インダクタをと、１つ以上昇圧インダクタとコンバータステージの複数のスイッチとの間に結合される１つ以上の入力ブリッジダイオードと、１つ以上のコンバータステージの複数のスイッチの両端に結合さされる１つ以上のフライングコンデンサーとをさらに有している。
【0083】
整流器は、少なくとも１つの負荷および入力電圧の少なくとも１つ状態に基づいて対応するスイッチングコンバータステージの複数のスイッチのスイッチング周波数を変えるように構成されている１つ以上のコントローラーと、１つ以上の分断ステージとをさらに有している。分断ステージは、１つ以上のスイッチングコンバータステージのうちの少なくとも１つから出力ステージを分離するように構成されている１つ以上の変圧器を有している。
【0084】
整流器は、少なくとも１つの変圧器を介して１つ以上のスイッチングコンバータステージの複数のスイッチと接続される複数の補助スイッチＳ３およびＳ４をさらに有している。コントローラーは、位相シフト変調およびパルス幅変調のうちの少なくとも１つに従って複数の補助スイッチを動作させるように構成されている。
【0085】
複数の補助スイッチは少なくとも１つのフルブリッジコンバーターを形成しうる。変圧器は、補助スイッチの接合点とニュートラルノードとの間に結合される一次巻線を有していてもよい。変圧器は、スイッチングコンバータステージ間で、ニュートラルノードに１つ以上の阻止コンデンサーを介して結合される１つ以上の一次巻線を有していてもよい。
【0086】
本発明のある実施形態にかかる図２０および図２１に記載のタイミングダイアグラム図に示されているように、主スイッチＳ１およびＳ２と共に動作するさらなるスイッチＳ３およびＳ４を追加することにより、分離された実施形態により、高いＰＦおよび低いＴＨＤに加えてその出力電圧のしっかりとした制御を達成することができる。図２０には、スイッチＳ１〜Ｓ４のゲート波形が示されている。Ｓ１とＳ２のスイッチングは時刻Ｔ０で生じ、Ｓ３とＳ４のスイッチングは時刻Ｔ１で生じる。２つのスイッチングイベント間の位相シフトにより、図２０に示されているような変圧器ＴＲの両端にＰＷＭ電圧波形ＶＰが形成される。高いＰＦおよび低いＴＨＤを達成するためにすべてのスイッチＳ１〜Ｓ４がゆっくり変わるスイッチング回数および約５０％デューティサイクルの近傍で動作しているものの、提案されている制御方法は、出力電圧をしっかりと調整することができる位相シフトアングルを変えることによるさらなる制御を提供している。
【0087】
図２１には、スイッチＳ３およびＳ４のＰＷＭゲーティングを採用する他の制御スキームが示されている。図２２には、提案されている制御スキームのすべての例が簡略化されたブロックダイアグラムで示されている。フライングコンデンサーＣＲ１の両端の電圧は低帯域幅周波数制御によって制御され、出力電圧は高帯域位相シフト制御またはＰＷＭ制御によって制御される。特筆すべき点は、フライングコンデンサーＣＲ２の両端の電圧または出力電圧をフライングコンデンサーＣＲ１の両端の電圧に代えて低帯域幅周波数制御によって制御することができる。
【0088】
図２３には、本発明のある実施形態に従って、図１９の実施形態を、単一の一次巻線と中央タップ二次巻線とからなるトランスフォーマを備えたものとしても具象化することができることが示されている。図２４および図２５には、スイッチＳ１〜Ｓ４のタイミングダイアグラム図および変圧器ＴＲの一次電圧ＶＰが示されている。これらはそれぞれ、本発明のある実施形態かかる位相シフト制御およびＰＷＭ制御を表わしている。図２６は、本発明のある実施形態にかかる制御スキームを示す簡略化されたブロックダイアグラム図である。
【0089】
図２７および図２８には、本発明のある実施形態に従って、図１９の実施形態および図２３の実施形態を阻止コンデンサーＣＢを備えたものとしても具象化することができることが示されている。図２７および図２８に示されているような阻止コンデンサーＣＢを追加することによって、変圧器ＴＲの一次巻線のいかなるＤＣ電流をも除去することができる。図１７〜図２８に示されている分離回路が変圧器の中央タップ二次巻線および２つの出力ダイオード備えた出力回路を示しているものの、倍電流整流器、フルブリッジ整流器、倍電圧コンデンサーを備えた半ブリッジ整流器の如きいかなる公知の出力整流器をこれらの具象化に用いることができる。それに加えて、具象化において、フィルタダイオードに代えて、制御回路を備えた同期整流器を採用することができる。
【0090】
図２９には、本発明のある実施形態に従って、しっかりと制御されるインターリーブ分離フォワードタイプ出力を備えた実施形態が示されている。一方のフォワードタイプ構成の一次側は、スイッチＳ２およびＳ３、変圧器ＴＲ１、ダイオードＤＲ１およびスイッチＳ１のボディダイオードによって形成され、一方のフォワードタイプ構成の二次側は、ダイオードＤｏ１およびＤｏ２および出力インダクタＬｏ１によって形成されている。他方のフォワードタイプ構成の一次側は、スイッチＳ１およびＳ４、変圧器ＴＲ２、ダイオードＤＲ２、およびスイッチＳ２のボディダイオードによって形成され、他方のフォワードタイプ構成の二次側は、ダイオードＤｏ３およびＤｏ４、および出力インダクタＬ０２によって形成されている。
【0091】
図３０には、本発明のある実施形態に従って、スイッチＳ１〜Ｓ４および変圧器ＴＲ１およびＴＲ２の一次電圧ＶＰ１およびＶｐ２のゲート波形が示されている。スイッチＳ２およびスイッチＳ３が同時にオンになると、変圧器ＴＲ１の一次巻線の両端に電圧ＶＣＲが引き起こされる。スイッチＳ３が時刻Ｔ１でオフになった後、変圧器ＴＲ１の磁化電流は、ダイオードＤＲ１およびスイッチＳ１のボディダイオードを通って流れる。その結果、図３０に示されるように磁化電流が完全にリセットされる時まで変圧器ＴＲ１の一次巻線の両端には負電圧−ＶＣＲが誘発される。図３０に示されているように、スイッチＳ１およびＳ４のスイッチングによって、同様の電圧波形が変圧器ＴＲ２の両端に誘発される。特筆すべき点は、高いＰＦおよび低いＴＨＤを達成するために、スイッチＳ１およびＳ２は常に実質的に５０％のデューティサイクルを維持している点である。
【0092】
図３１には、本発明のある実施形態に従って、図２９の実施形態を単一の出力インダクタＬｏおよび３つの出力ダイオードＤｏ１〜Ｄｏ３を備えたものとしても具象化することができることが示されている。
【0093】
図３２には、本発明のある実施形態に従ってしっかりと制御されるインターリーブ分離フライバックタイプ出力を備えた実施形態が示されている。１つのフライバックタイプの構成は、スイッチＳ２およびＳ３、変圧器ＴＲ１およびダイオードＤｏ１によって形成されている。他のフライバックタイプの構成は、スイッチＳ１およびＳ４、変圧器ＴＲ２およびダイオードＤｏ２によって形成されている。
【0094】
図３３には、本発明のある実施形態に従って、スイッチＳ１〜Ｓ４、変圧器ＴＲ１およびＴＲ２の一次電圧ＶＰ１およびＶＰ２のゲート波形が示されている。スイッチＳ２およびスイッチＳ３が同時にオンになると、変圧器ＴＲ１の一次巻線の両端に電圧ＶＣＲが誘発される。スイッチＳ３が時刻Ｔ１でオフになった後、変圧器ＴＲ１の磁化電流がダイオードＤｏ１を通って出力コンデンサーＣｏへと流れる。
【0095】
その結果、図３０に示されているように変圧器ＴＲ１がＤＣＭで動作すれば、変圧器ＴＲ１の磁化電流がゼロ達するときまで 反映された出力電圧−ｎＶｏが変圧器ＴＲ１の一次巻線の両端に誘発される。ここで、ｎは変圧器ＴＲ１の巻数比のことである。変圧器ＴＲ１の磁化インダクタンスが十分に大きい場合、磁化電流は連続的となる。図３３に示されているように、スイッチＳ１およびＳ４のスイッチングによって、同様の電圧波形が変圧器ＴＲ２の両端に誘発される。
【0096】
図３４には、図６の実施形態を本発明のある実施形態に従って並列方式またはインターリーブ方式で運転させることができることが示されている。簡単な並列方式運転では、スイッチＳ１およびＳ３は１つのゲート信号によって駆動され、スイッチＳ２およびＳ４は他の相補的なゲート信号によって駆動される。インターリーブ方式運転では、スイッチＳ１およびＳ４は一緒に駆動され、スイッチＳ２およびＳ３は相補的な信号によって同時に駆動される。この回路内で並列方式運転／インターリーブ方式運転が可能となるのは、結合インダクタＬｃが出力とスイッチとの間に分断インピーダンスを提供しているからである。
【0097】
図３５には、本発明のある実施形態に従って阻止コンデンサーＣＢを追加することにより、スイッチＳ１〜Ｓ４の間のノードから出力コンデンサーＣｏ１と出力コンデンサーＣｏ２との間のノードまで循環するいかなるＤＣ電流をも防止することができることが示されている。
【0098】
図３６には、本発明のある実施形態によって図１７の実施形態を並列方式またはインターリーブ方式で運転することができることが示されている。簡単な並列方式運転では、スイッチＳ１およびＳ３は同一信号によって駆動され、スイッチＳ２およびＳ４は相補的な信号で一緒に駆動される。インターリーブ方式運転では、スイッチＳ１およびＳ４は一緒に駆動され、スイッチＳ２およびＳ３は相補的な信号によって同時に駆動される。
【0099】
図３７には、本発明のある実施形態に従って阻止コンデンサーＣＢを追加することにより、スイッチＳ１とスイッチＳ２との間のノードからスイッチＳ３とスイッチＳ４との間のノードまで循環するいかなるＤＣ電流でも防止することができることが示されている。
【0100】
図３８には、２つの分離されたＰＦＣ整流器が本発明のある実施形態に従って並列に接続された場合、さらなるスイッチを必要とすることなくしっかりとした出力制御が達成されることができるということが示されている。整流器は、ニュートラルノードと関連して三相入力電圧を受け取るために入力ステージと、少なくとも１つの負荷と接続されるように構成されている出力ステージとを有している。出力ステージは、ニュートラルノードと接続されている複数の出力コンデンサーを有している。
【0101】
整流器は、三相入力電圧の対応する位相とニュートラルノードとの間に接続されている１つ以上のコンデンサーと、少なくとも２つのスイッチングコンバータステージ、すなわち分離されているＰＦＣ整流器とをさらに有している。分離されているＰＦＣ整流器の各々は、ニュートラルノードと接続されている複数のスイッチを有しており、複数のスイッチは一定のデューティサイクルで動作し、一定のデューティサイクルとは約５０％デューティサイクルのことである。スイッチングコンバータステージは、三相入力電圧の対応する位相と結合されている１つ以上の昇圧インダクタと、１つ以上の昇圧インダクタと少なくとも２つのコンバータステージの複数のスイッチとの間で接続されている１つ以上の入力ブリッジダイオードと、少なくとも２つのコンバータステージの複数のスイッチの両端に結合されている１つ以上のフライングコンデンサーとをさらに有している。
【0102】
整流器は、少なくとも１つの負荷または入力電圧のうちの少なくとも１つの状態に基づいて対応するスイッチングコンバータステージの複数のスイッチのスイッチング周波数を変えるように構成されている１つ以上のコントローラーと、１つ以上の分断ステージとをさらに有している。分断ステージは、複数のスイッチングコンバータステージから出力ステージを分離するように構成されている１つ以上の変圧器を有している。変圧器は、複数のスイッチングコンバータステージ間に結合されている１つ以上の一次巻線を含んでいる。コントローラーは、位相シフト制御を用いて複数のスイッチングコンバータステージの複数のスイッチを動作させるように構成されている。
【0103】
変圧器は、ニュートラルノードに対する１つ以上の阻止コンデンサーを介して複数のスイッチングコンバータステージ間に結合されている１つ以上の一次巻線を有していてもよい。
【0104】
図３９には、本発明のある実施形態にかかるスイッチＳ１〜Ｓ４のゲート波形が示されている。第一のＰＦＣステージのＳ１およびのＳ２のスイッチングは時刻Ｔ０で生じ、第二のＰＦＣステージのＳ３およびＳ４のスイッチングは時刻Ｔ１で生じる。これら２つのスイッチングイベント間のこの位相シフトにより、図３９に示されているような変圧器ＴＲの２つの一次巻線の両端にＰＷＭ電圧波形ＶＰ１およびＶＰ２を形成する。スイッチＳ１〜Ｓ４は、スイッチング周波数をゆっくり変化させ、実質的に５０％デューティサイクルの近傍で動作して高いＰＦおよび低いＴＨＤを達成するとともに、位相シフトアングルの変化により出力電圧がしっかりと調整される。
【0106】
図４１には、本発明のある実施形態に従って、出力が分離され、半ブリッジ共振タイプの構成を有する他の実施形態が示されており、図４２には、本発明のある実施形態にかかるフルブリッジ共振タイプの構成を有するものが示されている。直列共振回路、並列共振回路、ＬＬＣ共振回路、ＬＣＣ共振回路およびＬＬＣＣ共振回路の如きいかなる共振タンク回路をも採用することができる。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8a】
【図8b】
【図8c】
【図8d】
【図8e】
【図8f】
【図8g】
【図8h】
【図8i】
【図8j】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】