特許 6369963 シフトレジスタ素子、シフトレジスタ、ゲート駆動回路および表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6369963

(24)【登録日】2018年7月20日

(45)【発行日】2018年8月8日

(54)【発明の名称】シフトレジスタ素子、シフトレジスタ、ゲート駆動回路および表示装置

(51)【国際特許分類】

   G11C 19/28 20060101AFI20180730BHJP

   G09G 3/20 20060101ALI20180730BHJP

【ＦＩ】

   G11C19/28 230

   G09G3/20 622E

【請求項の数】8

【全頁数】11

(21)【出願番号】特願2017-545993(P2017-545993)

(86)(22)【出願日】2015年3月17日

(65)【公表番号】特表2018-501601(P2018-501601A)

(43)【公表日】2018年1月18日

(86)【国際出願番号】CN2015074352

(87)【国際公開番号】WO2016078264

(87)【国際公開日】20160526

【審査請求日】2017年12月12日

(31)【優先権主張番号】201410664680.7

(32)【優先日】2014年11月19日

(33)【優先権主張国】CN

(73)【特許権者】

【識別番号】510280589

【氏名又は名称】京東方科技集團股▲ふん▼有限公司

【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．

(74)【代理人】

【識別番号】100133514

【弁理士】

【氏名又は名称】寺山 啓進

(74)【代理人】

【識別番号】100122910

【弁理士】

【氏名又は名称】三好 広之

(72)【発明者】

【氏名】馬 占 潔

【審査官】 後藤 彰

(56)【参考文献】

【文献】 特開２０１０−９７３８（ＪＰ，Ａ）

【文献】 特開２００６−２２８３１２（ＪＰ，Ａ）

【文献】 特開２００６−３１９０８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ１１Ｃ １９／２８

Ｇ０９Ｇ ３／２０

(57)【特許請求の範囲】

【請求項1】

第１モジュールと、第２モジュールと、制御モジュールとを備えるシフトレジスタ素子であって、
前記第１モジュールは、自段のシフトレジスタ素子の出力端にハイレベル信号を出力させるためのものであり、ゲートが前記制御モジュールに接続され、第１極がハイレベル信号入力端に接続され、第２極が自段のシフトレジスタ素子の出力端に接続される第１制御トランジスタを備え、
前記制御モジュールは、前記第１制御トランジスタのオンオフを制御するためのものであり、
前記第２モジュールは、自段のシフトレジスタ素子の出力端にローレベル信号を出力させるためのものであり、ゲート、第１極が何れもローレベル信号入力端に接続され、第２極が自段のシフトレジスタ素子の出力端に接続される第２制御トランジスタを備える
ことを特徴とするシフトレジスタ素子。

【請求項2】

請求項１に記載のシフトレジスタ素子において、
前記制御モジュールは、スタート信号モジュールと、第１容量と、第１容量に並列接続される第１制御モジュール、 第２制御モジュールとを備え、
前記スタート信号モジュールは、第１容量、第１制御モジュール、第２制御モジュールにスタート信号を供給するためのものであり、
前記第１容量は、第１端がスタート信号モジュールに接続され、第２端が前記第１制御トランジスタのゲートに接続され、
前記第１制御モジュールは、前記スタート信号および第１クロック信号入力端から入力された第１クロック信号に基づき、前記第１制御トランジスタのオンオフを制御するためのものであり、
前記第２制御モジュールは、前記スタート信号および第２クロック信号入力端から入力された第２クロック信号に基づき、前記第１制御トランジスタのオンオフを制御するためのものである
ことを特徴とするシフトレジスタ素子。

【請求項3】

請求項２に記載のシフトレジスタ素子において、
前記スタート信号モジュールは、ゲートが前記第１クロック信号入力端に接続され、第１極が前記スタート信号入力端に接続され、第２極が前記第１容量の第１端、前記第１制御モジュールおよび前記第２制御モジュールに接続される信号制御トランジスタを備える
ことを特徴とするシフトレジスタ素子。

【請求項4】

請求項３に記載のシフトレジスタ素子において、
前記第１制御モジュールは、第２容量と、第１トランジスタと、第２トランジスタと、第３トランジスタとを備え、
前記第１トランジスタのゲートおよび第１極は共に、前記第１クロック信号入力端に接続され、前記第１トランジスタの第２極は、前記第２トランジスタの第２極および前記第３トランジスタのゲートに接続され、
前記第２トランジスタのゲートは前記信号制御トランジスタの第２極に接続され、前記第２トランジスタの第１極は前記ハイレベル信号入力端に接続され、前記第２トランジスタの第２極は前記第３トランジスタのゲートに接続され、
前記第３トランジスタのゲートは前記第２容量の第１端に接続され、前記第２容量の第２端は前記ハイレベル信号入力端に接続され、前記第３トランジスタの第１極は前記ハイレベル信号入力端に接続され、前記第３トランジスタの第２極は前記第１制御トランジスタのゲート、前記第１容量の第２端に接続される
ことを特徴とするシフトレジスタ素子。

【請求項5】

請求項４に記載のシフトレジスタ素子において、
前記第２制御モジュールは、ゲートが前記信号制御トランジスタの第２極、前記第１容量の第１端に接続され、第１極が前記第２クロック信号入力端に接続され、第２極が前記第１制御トランジスタのゲート、前記第１容量の第２端に接続される第４トランジスタを備える
ことを特徴とするシフトレジスタ素子。

【請求項6】

カスケード接続された複数段のシフトレジスタ素子を備えるシフトレジスタであって、
前記シフトレジスタ素子としては、請求項１〜５のいずれか一項に記載のシフトレジスタ素子が用いられる
ことを特徴とするシフトレジスタ。

【請求項7】

シフトレジスタを備えるゲート駆動回路であって、
前記シフトレジスタとしては、請求項６に記載のシフトレジスタが用いられる
ことを特徴とするゲート駆動回路。

【請求項8】

ゲートとゲート駆動回路とを備える表示装置であって、
前記ゲート駆動回路としては、請求項７に記載のゲート駆動回路が用いられる
ことを特徴とする表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液晶表示技術分野に関し、特にシフトレジスタ素子、該シフトレジスタ素子を備えるシフトレジスタ、該シフトレジスタを備えるゲート駆動回路、ならびに該ゲート駆動回路を備える表示装置に関する。

【背景技術】

【0002】

有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、以下はＯＬＥＤと略称する）表示装置において、各画素が薄膜トランジスタの制御で独立に発光することにより、表示が行われる。ＯＬＥＤ表示装置のゲート駆動回路には、発光制御シフトレジスタ素子を設ける必要があり、この発光制御シフトレジスタ素子は、１パルスにおいて閉信号を出力し、他の時間帯のいずれにも開信号を出力することにより、画素発光段階における、画素発光を常時開状態にさせる制御を実現する。

【0003】

図１は、従来の発光制御シフトレジスタ素子の回路図である。図１に示すように、該発光制御シフトレジスタ素子は、第１モジュール１と、第２モジュール２と、第１制御モジュール３’と、第２制御モジュール３”とを備える。第１モジュール１は、自段のシフトレジスタ素子の出力端４にハイレベル信号を出力させるためのものであり、第１極がハイレベル信号入力端５に接続され、第２極が出力端４に接続される第１制御トランジスタ１０を備える。第２モジュール２は、自段のシフトレジスタ素子の出力端４にローレベル信号を出力させるためのものであり、第１極がローレベル信号入力端６に接続され、第２極が出力端４に接続される第２制御トランジスタ２０を備える。第１制御モジュール３’および第２制御モジュール３”は、第１制御トランジスタ１０および第２制御トランジスタ２０のオンオフを制御するためのものである。第１制御モジュール３’は、スタート信号モジュール３ｃ’と、第１容量Ｃ_S０と、第１容量Ｃ_S０に並列接続される第１サブモジュール３ａ’、 第２サブモジュール３ｂ’とを備え、第２制御モジュール３”は、第３サブモジュール３ａ”と、第４サブモジュール３ｂ”を備える。第１サブモジュール３ａ’、 第２サブモジュール３ｂ’は、第１制御トランジスタ１０のゲートに接続され、第１制御トランジスタ１０のオンオフを制御するのに用いられ、また、第１サブモジュール３ａ’、 第２サブモジュール３ｂ’は、第３サブモジュール３ａ”にも接続され、第３サブモジュール３ａ”における各トランジスタのオンオフを制御するのに用いられる。第３サブモジュール３ａ”および第４サブモジュール３ｂ”は、第２制御トランジスタ２０のゲートに接続され、第２制御トランジスタ２０のオンオフを制御するのに用いられる。具体的には、スタート信号モジュール３ｃ’は、信号制御トランジスタ３０を備え、第１サブモジュール３ａ’は、第１トランジスタ３１と、第２トランジスタ３２と、第３トランジスタ３３と、第２容量Ｃ_S１とを備え、第２サブモジュール３ｂ’は、第４トランジスタ３４を備え、第３サブモジュール３ａ”は、第５トランジスタ３５と、第６トランジスタ３６とを備え、第４サブモジュール３ｂ”は、第７トランジスタ３７と、第３容量Ｃ_S２とを備える。前記各トランジスタの接続関係は、図１に示す通りである。

【0004】

以下では、図１および図２を参照しながら、発光制御シフトレジスタ素子における各トランジスタおよび画素発光を制御する薄膜トランジスタがＰ型トランジスタであることを例にして、発光制御シフトレジスタ素子の作動原理を説明する。具体的には、図２に示すように、第１段階ａにおいて、スタート信号入力端８から入力されたスタート信号はローレベルにあり、第１クロック信号入力端７から入力された第１クロック信号はローレベルにあり、第２クロック信号入力端９から入力された第２クロック信号はハイレベルにある。この場合、第１制御トランジスタ１０および第３サブモジュール３ａ”における各トランジスタが第２サブモジュール３ｂ’の制御でオフになり、第２制御トランジスタ２０が第４サブモジュール３ｂ”の制御でオンになることにより、ローレベル信号入力端６から入力されたローレベル信号は、第２モジュール２を介して出力端４から出力され、すなわち開信号は出力端４から出力される。第２段階ｂにおいて、スタート信号はハイレベルになり、第１クロック信号はハイレベルになり、第２クロック信号はローレベルになる。この場合、第１制御トランジスタ１０および第３サブモジュール３ａ”における各トランジスタが第２サブモジュール３ｂ’の制御でオンになり、さらに第２制御トランジスタ２０が第３サブモジュール３ａ”の制御でオフになるようにすることにより、ハイレベル信号入力端５から入力されたハイレベル信号は、第１モジュール１を介して出力端４から出力され、すなわち閉信号は出力端４から出力される。第３段階ｃにおいて、スタート信号はハイレベルに維持され、第１クロック信号はローレベルになり、第２クロック信号はハイレベルになる。この場合、第１制御トランジスタ１０および第３サブモジュール３ａ”における各トランジスタが第１サブモジュール３ａ’の制御でオフになり、第２制御トランジスタ２０が第４サブモジュール３ｂ”の制御でオンになることにより、ローレベル信号入力端６から入力されたローレベル信号は、第２モジュール２を介して出力端４から出力され、すなわち開信号は出力端４から出力される。第４段階ｄにおいて、スタート信号はハイレベルに維持され、第１クロック信号はハイレベルになり、第２クロック信号はローレベルになる。この場合、第１制御トランジスタ１０および第３サブモジュール３ａ”における各トランジスタが第１サブモジュール３ａ’の制御でオフになり、第２制御トランジスタ２０が第４サブモジュール３ｂ”の制御でオンになることにより、ローレベル信号入力端６から入力されたローレベル信号は、第２モジュール２を介して出力端４から出力され、すなわち開信号は出力端４から出力される。その後の各段階において、前記第３段階ｃおよび第４段階ｄを絶えずに繰り返すことにより、出力端４から出力される信号は何れも開信号であるようにしている。

【0005】

前記発光制御シフトレジスタ素子において、多くのトランジスタ（合計１０個）の使用によって発光制御シフトレジスタ素子の信号出力（すなわち、１パルスにのみ閉信号を出力し、他の時間帯に開信号を出力する）を制御するため、発光制御シフトレジスタ素子は、大きなスペース、すなわち額縁幅を占有する必要があり、表示装置の狭額縁設計の実現に不利である。

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明は、少なくとも従来技術に存在する技術的課題の一つを解決するためになされたものであり、シフトレジスタ素子、シフトレジスタ、ゲート駆動回路および表示装置を提供する。前記シフトレジスタ素子は、それが備えるトランジスタの数を少なくすることにより、その占有のスペース、すなわち額縁幅を小さくすることができるため、表示装置の狭額縁設計の実現に寄与する。

【課題を解決するための手段】

【0007】

本発明の目的を実現するために、第１モジュールと、第２モジュールと、制御モジュールとを備えるシフトレジスタ素子であって、前記第１モジュールは、自段のシフトレジスタ素子の出力端にハイレベル信号を出力させるためのものであり、ゲートが前記制御モジュールに接続され、第１極がハイレベル信号入力端に接続され、第２極が自段のシフトレジスタ素子の出力端に接続される第１制御トランジスタを備え、前記制御モジュールは、前記第１制御トランジスタのオンオフを制御するためのものであり、前記第２モジュールは、自段のシフトレジスタ素子の出力端にローレベル信号を出力させるためのものであり、ゲート、第１極が何れもローレベル信号入力端に接続され、第２極が自段のシフトレジスタ素子の出力端に接続される第２制御トランジスタを備えるシフトレジスタ素子を、提供する。

【0008】

前記制御モジュールは、スタート信号モジュールと、第１容量と、前記第１容量に並列接続される第１制御モジュール、 第２制御モジュールとを備え、前記スタート信号モジュールは、第１容量、第１制御モジュール、第２制御モジュールにスタート信号を供給するためのものであり、前記第１容量は、第１端がスタート信号モジュールに接続され、第２端が前記第１制御トランジスタのゲートに接続され、前記第１制御モジュールは、前記スタート信号および第１クロック信号入力端から入力された第１クロック信号に基づき、前記第１制御トランジスタのオンオフを制御するためのものであり、前記第２制御モジュールは、前記スタート信号および第２クロック信号入力端から入力された第２クロック信号に基づき、前記第１制御トランジスタのオンオフを制御するためのものである。

【0009】

前記スタート信号モジュールは、ゲートが前記第１クロック信号入力端に接続され、第１極が前記スタート信号入力端に接続され、第２極が前記第１容量の第１端、前記第１制御モジュールおよび前記第２制御モジュールに接続される信号制御トランジスタを備える。

【0010】

前記第１制御モジュールは、第２容量と、第１トランジスタと、第２トランジスタと、第３トランジスタとを備える。前記第１トランジスタのゲートおよび第１極は何れも、前記第１クロック信号入力端に接続され、前記第１トランジスタの第２極は、前記第２トランジスタの第２極および前記第３トランジスタのゲートに接続される。前記第２トランジスタのゲートは前記信号制御トランジスタの第２極に接続され、前記第２トランジスタの第１極は前記ハイレベル信号入力端に接続され、前記第２トランジスタの第２極は前記第３トランジスタのゲートに接続される。前記第３トランジスタのゲートは前記第２容量の第１端に接続され、前記第２容量の第２端は前記ハイレベル信号入力端に接続され、前記第３トランジスタの第１極は前記ハイレベル信号入力端に接続され、前記第３トランジスタの第２極は前記第１制御トランジスタのゲート、前記第１容量の第２端に接続される。

【0011】

前記第２制御モジュールは、ゲートが前記信号制御トランジスタの第２極、前記第１容量の第１端に接続され、第１極が前記第２クロック信号入力端に接続され、第２極が前記第１制御トランジスタのゲート、前記第１容量の第２端に接続される第４トランジスタを備える。

【0012】

別の技術案としては、本発明は、カスケード接続された複数段のシフトレジスタ素子を備えるシフトレジスタであって、前記シフトレジスタ素子が本発明による前記シフトレジスタ素子であるシフトレジスタを、さらに提供する。

【0013】

別の技術案としては、本発明は、シフトレジスタを備えるゲート駆動回路であって、前記シフトレジスタとしては、本発明による前記シフトレジスタが用いられるゲート駆動回路を、さらに提供する。

【0014】

別の技術案としては、本発明は、ゲートとゲート駆動回路とを備える表示装置であって、前記ゲート駆動回路としては、本発明による前記ゲート駆動回路が用いられる表示装置を、さらに提供する。

【発明の効果】

【0015】

本発明は、下記の有益な効果を有している。

【0016】

本発明によるシフトレジスタ素子によれば、第２制御トランジスタのゲートがローレベル信号入力端に接続され、すなわち第２制御トランジスタのオンオフが直接にローレベル信号により制御されるため、第２制御トランジスタのオンオフをそれぞれに制御するための付加的トランジスタを別個設ける必要がなく、従来技術と比べて、本発明によるシフトレジスタ素子は、トランジスタの数を少なくすることにより、シフトレジスタ素子に必要な占有スペースを小さくすることができ、表示装置の狭額縁設計の実現に寄与する。

【0017】

本発明によるシフトレジスタは、本発明による前記シフトレジスタ素子を用い、第２制御トランジスタのオンオフをそれぞれに制御するための付加的トランジスタを別個設ける必要がなく、従来技術と比べて、トランジスタの数を少なくすることにより、シフトレジスタに必要な占有スペースを小さくすることができ、表示装置の狭額縁設計の実現に寄与する。

【0018】

本発明によるゲート駆動回路は、本発明による前記シフトレジスタを用い、第２制御トランジスタのオンオフをそれぞれに制御するための付加的トランジスタを別個設ける必要がなく、従来技術と比べて、トランジスタの数を少なくすることにより、ゲート駆動回路に必要な占有スペースを小さくすることができ、表示装置の狭額縁設計の実現に寄与する。

【0019】

本発明による表示装置は、本発明による前記ゲート駆動回路を用い、ゲート駆動回路に必要な占有スペースを小さすることができ、表示装置の狭額縁設計の実現に寄与する。

【図面の簡単な説明】

【0020】

図面は、本発明をさらに理解させるために提供されたものであり、明細書の一部となって、後述の実施形態とともに、本発明の解釈に用いられるが、本発明を制限するものではない。図面のうち、

【図1】は、従来の発光制御シフトレジスタ素子の回路図である。

【図2】は、発光制御シフトレジスタ素子における各トランジスタおよび画素発光を制御する薄膜トランジスタがＰ型トランジスタである場合、発光制御シフトレジスタ素子における各信号のタイミングチャートである。

【図3】は、本発明によるシフトレジスタ素子の好ましい実施形態に係る回路図である。

【図4】は、シフトレジスタ素子における各トランジスタおよび画素発光を制御する薄膜トランジスタがＰ型トランジスタである場合、シフトレジスタ素子における各信号のタイミングチャートである。

【発明を実施するための形態】

【0021】

以下は、図面を参照しながら、本発明に係る実施形態を詳しく説明する。ここで記述する実施形態が単に本発明を説明および解釈するためのものであり、本発明を制限するためのものでないことは、理解されるべきである。

【0022】

図３は、本発明によるシフトレジスタ素子の好ましい実施形態に係る回路図である。図3に示すように、本実施形態において、シフトレジスタ素子は、第１モジュール1と、第２モジュール２と、第３モジュール３とを備える。第１モジュール１は、自段のシフトレジスタ素子の出力端４にハイレベル信号を出力させるためのものであり、ゲートが制御モジュール３に接続され、第１極がハイレベル信号入力端５に接続され、第２極が自段のシフトレジスタ素子の出力端４に接続される第１制御トランジスタ１０を備える。制御モジュール３は、第１制御トランジスタ１０のオンオフを制御するためのものである。第２モジュール２は、自段のシフトレジスタ素子の出力端４にローレベル信号を出力させるためのものであり、ゲート、第１極が何れもローレベル信号入力端６に接続され、第２極が自段のシフトレジスタ素子の出力端４に接続される第２制御トランジスタ２０を備える。

【0023】

本実施形態において、言及された用語「第１極」は何れもソースであり、用語「第２極」は何れもドレインである、あるいは、用語「第１極」は何れもドレインであり、用語「第２極」は何れもソースである。

【0024】

本実施形態において、第２制御トランジスタ２０のゲートがローレベル信号入力端６に接続され、すなわち第２制御トランジスタ２０のオンオフが直接にローレベル信号入力端６から入力されたローレベル信号により制御されるため、第２制御トランジスタ２０のオンオフをそれぞれに制御するための付加的トランジスタを別個設ける必要がなく、従来技術と比べて、本実施形態におけるシフトレジスタ素子は、トランジスタの数を少なくすることにより、シフトレジスタ素子に必要な占有スペースを小さくすることができ、表示装置の狭額縁設計の実現に寄与する。

【0025】

制御モジュール３は、スタート信号モジュール３ｃと、第１容量Ｃ_ｓ０と、第１容量Ｃ_ｓ０に並列接続される第１制御モジュール３ａ、 第２制御モジュール３ｂとを備える。スタート信号モジュール３ｃは、第１容量Ｃ_ｓ０、第１制御モジュール３ａ、第２制御モジュール３ｂにスタート信号を供給するためのものであり、第１容量Ｃ_ｓ０は、第１端がスタート信号モジュール３ｃに接続され、第２端が前記第１制御トランジスタ１０のゲートに接続される。第１制御モジュール３ａは、前記スタート信号および第１クロック信号入力端７から入力された第１クロック信号に基づき、第１制御トランジスタ１０のオンオフを制御するためのものである。第２制御モジュール３ｂは、前記スタート信号および第２クロック信号入力端９から入力された第２クロック信号に基づき、第１制御トランジスタ１０のオンオフを制御するためのものである。

【0026】

スタート信号モジュール３ｃは、ゲートが第１クロック信号入力端７に接続され、第１極がスタート信号入力端８に接続され、第２極が第１容量Ｃ_ｓ０の第１端、第１制御モジュール３ａおよび第２制御モジュール３ｂに接続される信号制御トランジスタ３０を備える。

【0027】

第１制御モジュール３ａは、第１トランジスタ３１と、第２トランジスタ３２と、第３トランジスタ３３とを備える。第１トランジスタ３１のゲート、第１極は何れも第１クロック信号入力端７に接続され、第１トランジスタ３１の第２極は、第２トランジスタ３２の第２極および第３トランジスタ３３のゲートに接続される。第２トランジスタ３２のゲートは信号制御トランジスタ３０の第２極に接続され、第２トランジスタ３２の第１極はハイレベル信号入力端５に接続され、第２トランジスタ３２の第２極は第３トランジスタ３３のゲートに接続される。第３トランジスタ３３のゲートは第２容量Ｃ_ｓ１の第１端に接続され、第２容量Ｃ_ｓ１の第２端はハイレベル信号入力端５に接続され、第３トランジスタ３３の第１極はハイレベル信号入力端５に接続され、第３トランジスタ３３の第２極は第１制御トランジスタ１０のゲート、第１容量Ｃ_ｓ０の第２端に接続される。

【0028】

第２制御モジュール３ｂは、ゲートが信号制御トランジスタ３０の第２極、第１容量Ｃ_ｓ０の第１端に接続され、第１極が第２クロック信号入力端９に接続され、第２極が第１制御トランジスタ１０のゲート、第１容量Ｃ_ｓ０の第２端に接続される第４トランジスタ３４を備える。

【0029】

以下は、図３および図４を参照しながら、前記シフトレジスタ素子における各トランジスタおよび画素発光を制御する薄膜トランジスタがＰ型トランジスタであることを例にして、該シフトレジスタ素子の作動原理を説明する。具体的には、図３および図４に示すように、第１段階ａにおいて、スタート信号入力端８から入力されたスタート信号はローレベルにあり、第１クロック信号入力端７から入力された第１クロック信号はローレベルにあり、第２クロック信号入力端９から入力された第２クロック信号はハイレベルにある。この場合、信号制御トランジスタ３０、第１トランジスタ３１はオンになる。スタート信号は第１容量Ｃ_ｓ０に対して充電保持を行い、かつ、前記スタート信号は、第２トランジスタ３２、第４トランジスタ３４のゲートに入力され、第２トランジスタ３２、第４トランジスタ３４をオンにさせる。第２トランジスタ３２のオンにより、ハイレベル信号入力端５から入力されたハイレベル信号は、第２トランジスタ３２の第１極、第２極を介して第３トランジスタ３３のゲートに入力され、第３トランジスタ３３をオフにさせる。第４トランジスタ３４のオンにより、第２クロック信号は第１制御トランジスタ１０のゲートに入力され、これにより、第１制御トランジスタ１０はオフになる。この過程において、ローレベル信号はローレベル信号入力端６から第２制御トランジスタ２０のゲートに入力され、第２制御トランジスタ２０はオンになり、これにより、ローレベル信号はシフトレジスタ素子の出力端４から出力され、すなわち出力端４は開信号を出力する。

【0030】

第２段階ｂにおいて、スタート信号はハイレベルになり、第１クロック信号はハイレベルになり、第２クロック信号はローレベルになる。この場合、信号制御トランジスタ３０、第１トランジスタ３１はオフになり、第１容量Ｃ_ｓ０は、それが保持している第１段階ａのスタート信号を第２トランジスタ３２および第４トランジスタ３４のゲートに入力し、第２トランジスタ３２および第４トランジスタ３４をオンにさせる。第２トランジスタ３２のオンにより、ハイレベル信号入力端５から入力されたハイレベル信号は、第２トランジスタ３２の第１極、第２極を介して第３トランジスタ３３のゲートおよび第２容量Ｃ_ｓ１の第１端に入力され、第３トランジスタ３３をオフにさせ、かつ、該ハイレベル信号は第２容量Ｃ_ｓ１に対して充電保持を行う。第４トランジスタ３４のオンにより、第２クロック信号は、第４トランジスタ３４の第１極、第２極を介して第１制御トランジスタ１０のゲートに入力され、これにより、第１制御トランジスタ１０はオンになる。この過程において、ローレベル信号が第２制御トランジスタ２０のゲートに入力されることにより、第２制御トランジスタ２０は依然としてオン状態にあるが、第１制御トランジスタ１０がすでにオンになっており、ハイレベル信号の電圧がローレベル信号の電圧より高いため、最終的に、シフトレジスタ素子はハイレベル信号を出力し、すなわち出力端４は閉信号を出力する。

【0031】

第３段階ｃにおいて、スタート信号はハイレベルに維持され、第１クロック信号はローレベルになり、第２クロック信号はハイレベルになる。この場合、信号制御トランジスタ３０、第１トランジスタ３１はオンになり、スタート信号は、第１容量Ｃ_ｓ０に対して充電保持を行い、かつ第２トランジスタ３２、第４トランジスタ３４のゲートに入力され、第２トランジスタ３２、第４トランジスタ３４をオフにさせる。第１トランジスタ３１のオンにより、第１クロック信号は、第１トランジスタ３１の第１極、第２極を介して第３トランジスタ３３のゲートに入力され、第３トランジスタ３３をオンにさせる。第３トランジスタ３３のオンにより、ハイレベル信号入力端５から入力されたハイレベル信号は、第３トランジスタ３３の第１極、第２極を介して第１制御トランジスタ１０のゲートに入力され、これにより、第１制御トランジスタ１０はオフになる。それと同時に、該ハイレベル信号は、第２容量Ｃ_ｓ１に対して充電保持を行う。この過程において、ローレベル信号が第２制御トランジスタ２０のゲートに入力されることにより、第２制御トランジスタ２０は依然としてオン状態にあり、これにより、ローレベル信号はシフトレジスタ素子から出力され、すなわち出力端４は開信号を出力する。

【0032】

第４段階ｄにおいて、スタート信号はハイレベルに維持され、第１クロック信号はハイレベルになり、第２クロック信号はローレベルになる。この場合、信号制御トランジスタ３０、第１トランジスタ３１はオフになり、第１容量Ｃ_ｓ０は、それが保持している第３段階ｃのスタート信号を第２トランジスタ３２および第４トランジスタ３４のゲートに入力し、第２トランジスタ３２および第４トランジスタ３４をオフにさせる。第２容量Ｃ_ｓ１は、それが保持している第３段階ｃのハイレベル信号を第３トランジスタ３３のゲートに入力し、第３トランジスタ３３をオフにさせる。第１容量Ｃ_ｓ０は、それが保持している第３段階ｃのスタート信号を第１制御トランジスタ１０のゲートに入力し、第１制御トランジスタ１０をオフにさせる。この過程において、ローレベル信号が第２制御トランジスタ２０のゲートに入力されることにより、第２制御トランジスタ２０は依然としてオン状態にあり、これにより、シフトレジスタ素子はローレベル信号を出力し、すなわち出力端４は開信号を出力する。その後の各段階において、前記第３段階ｃおよび第４段階ｄを絶えずに繰り返すことにより、出力端４から出力された信号は何れも開信号であるようにしている。

【0033】

上記において、シフトレジスタ素子における各トランジスタおよび画素発光を制御する薄膜トランジスタがＰ型トランジスタであることを例にして、シフトレジスタ素子の作動原理を説明したが、シフトレジスタ素子における各トランジスタおよび画素発光を制御する薄膜トランジスタはＰ型トランジスタに限定されるのではなく、例えば、シフトレジスタ素子における各トランジスタおよび画素発光を制御する薄膜トランジスタはＮ型トランジスタであってもよい。この場合、スタート信号、第１クロック信号および第２クロック信号のタイミングを制御することにより、第１制御トランジスタ１０は１パルスにのみオフになり、他の時間帯にオンに維持されるようにして、シフトレジスタ素子は１パルスにのみ閉信号を出力し、他の時間帯に開信号を出力するようにする。

【0034】

本発明によるシフトレジスタ素子によれば、第２制御トランジスタ２０のゲートがローレベル信号入力端６に接続され、すなわち第２制御トランジスタ２０のオンオフが直接にローレベル信号により制御されるため、第２制御トランジスタ２０のオンオフをそれぞれに制御するための付加的トランジスタを別個設ける必要がなく、従来技術と比べて、本発明によるシフトレジスタ素子は、トランジスタの数を少なくすることにより、シフトレジスタ素子に必要な占有スペースを小さくすることができ、表示装置の狭額縁設計の実現に寄与する。

【0035】

別の技術案としては、本発明は、カスケード接続された複数段のシフトレジスタ素子を備えるシフトレジスタであって、前記シフトレジスタ素子が本発明による前記シフトレジスタ素子であるシフトレジスタを、さらに提供する。

【0036】

別の技術案としては、本発明は、シフトレジスタを備えるゲート駆動回路であって、前記シフトレジスタが本発明による前記シフトレジスタであるゲート駆動回路を、さらに提供する。

【0037】

本発明によるゲート駆動回路は、本発明による前記シフトレジスタを用い、第２制御トランジスタのオンオフをそれぞれに制御するための付加的トランジスタを別個設ける必要がなく、従来技術と比べて、トランジスタの数を少なくすることにより、シフトレジスタおよびゲート駆動回路に必要な占有スペースを小さくすることができ、表示装置の狭額縁設計の実現に寄与する。

【0038】

別の技術案としては、本発明は、ゲートとゲート駆動回路とを備える表示装置であって、前記ゲート駆動回路としては、本発明による前記ゲート駆動回路が用いられる表示装置を、さらに提供する。

【0039】

具体的には、前記表示装置は、ＯＬＥＤ表示装置である。

【0040】

本発明による表示装置は、本発明による前記ゲート駆動回路を用い、ゲート駆動回路に必要な占有スペースを小さくすることができ、表示装置の狭額縁設計の実現に寄与する。

【0041】

以上の実施形態が単に本発明の原理を説明するために用いられた例示的な実施形態であり、本発明がこれに限定されないことは、理解されるべきである。本分野の一般的な技術者であれば、本発明の精神および実体から逸脱することなく様々な変更や改良を行うことができる。これらの変更や改良も本発明の保護範囲にあるものと見なされる。

【図1】

【図2】

【図3】

【図4】