(58)【調査した分野】(Int.Cl.,DB名)
【発明の概要】
【発明が解決しようとする課題】
【0006】
このような検出方法においては、ある相に対応する上アームの回路及び下アームの回路のうち、一方のアームの回路にのみ電流が流れることを前提としている。しかし、インバータ回路の入力電圧が大きく低下する場合には、本来電流が流れないはずのアームの回路に電流が流れてしまう。例えば特許文献1の電力変換装置のように比較的小容量のコンデンサを用いる場合には、このようなインバータ回路の入力電圧の低下が頻繁に生じる。また、コンデンサの容量がそれほど小さくなくても、インバータ回路の入力電圧の低下は生じ得る。
【0007】
より具体的に説明する。
図1は、一般的なインバータ回路のU相に対応する回路を示す回路図である。
図1の回路は、上アームのスイッチング回路(934)と、下アームのスイッチング回路(936)とを有する。上アームのスイッチング回路(934)は、スイッチング素子(941)と、ダイオード(947)とを有する。下アームのスイッチング回路(936)は、スイッチング素子(943)と、ダイオード(949)とを有する。インバータ回路の入力ノード間には、比較的小容量のコンデンサ(24)が接続されている。インバータ回路の入力電圧(Vdc)は十分に高いとする。破線で示された素子には、電流が流れていない。
【0008】
図2は、
図1の上アームのスイッチング素子(941)と下アームのダイオード(949)の動作点を示すグラフである。
図2では、上アームのスイッチング素子(941)の特性が実線で、下アームのダイオード(949)の特性が破線で示されている。スイッチング素子(941)のコレクタ-エミッタ間には、電圧(VCH)が与えられ、電流(IU)が流れる。ダイオード(949)に与えられる電圧(VCL)は逆方向の電圧であるので、ダイオード(949)には電流が流れない。このように、インバータ回路の入力電圧(Vdc)が十分に高い場合には、上アームのスイッチング素子(941)が導通しているときに、下アームのスイッチング回路(936)には電流は流れない。このため、インバータ回路の入力電流(Idc)を検出すると、相電流(IU)を求めることができる。
【0009】
図3は、インバータ回路の入力電圧(Vdc)が上アームのスイッチング素子(941)のコレクタ-エミッタ間電圧(VCH)より低い場合における、
図1の回路を示す回路図である。
図4は、
図3の上アームのスイッチング素子(941)と下アームのダイオード(949)の動作点を示すグラフである。このようにインバータ回路の入力電圧(Vdc)が十分ではない場合には、上アームのスイッチング回路(934)と下アームのスイッチング回路(936)とが接続された出力ノードの電圧は負になり、下アームのダイオード(949)には順方向の電圧が与えられる。このため、ダイオード(949)には電流(IUL)が流れる。
図3及び
図4のように電流が流れるのは、インバータ回路によって駆動されるモータのインダクタンスに蓄えられたエネルギーが放出されるからである。
【0010】
スイッチング素子(941)に流れる電流とダイオード(949)に流れる電流は、相電流(IU)、スイッチング素子(941)の電圧-電流特性、ダイオード(949)の電圧-電流特性、及びインバータ回路の入力電圧(Vdc)によって決まる。U相の電流(IU)は、スイッチング素子(941)の電流(IUH)と、電流(IUL)との和となる。電流(IUL)は、モータから帰ってくるV相電流(IV)及びW相電流(IW)の一部である。インバータ回路の入力電流(Idc)やその変化量は、いずれの相の相電流とも異なるので、インバータ回路の入力電流(Idc)から相電流(IU)を求めることが困難となる。V相及びW相の回路及び電流についても、以上の説明と同様のことがいえる。
【0011】
本発明は、インバータ回路の入力電圧が低下する場合にも、インバータ回路から出力される相電流をより正しく求めることを目的とする。
【課題を解決するための手段】
【0012】
本開示による第1の電力変換装置は、交流電源(92)からの交流を整流して直流に変換し、出力するコンバータ回路(16)と、駆動信号に基づいて、上記コンバータ回路(16)から出力された直流を交流に変換して出力するインバータ回路(30)と、上記コンバータ回路(16)の出力ノードの間に接続されたコンデンサ(24)と、上記コンバータ回路(16)と上記インバータ回路(30)との間で電流を検出する電流検出部(28)と、上記電流検出部(28)で検出された電流に基づいて上記駆動信号を生成する駆動信号生成部(60)とを有する。上記インバータ回路(30)は、複数のレグ(32U,32V,32W;232U;332
U)を有する。上記複数のレグ(32U,32V,32W;232U;332
U)は、それぞれ、上アームのスイッチング回路(34;234;33
4)と、上記上アームのスイッチング回路(34;234;33
4)に直列に接続された下アームのスイッチング回路(36;236;33
6)とを有
する。上記上アームのスイッチング回路(34;234;334)は、上記上アームのスイッチング回路(34;234;334)と上記下アームのスイッチング回路(36;236;336)との間の、当該レグの出力ノードへの電流を制御する第1スイッチング回路と、当該レグの上記出力ノードからの電流を制御する第2スイッチング回路とを有し、上記下アームのスイッチング回路(36;236;336)は、当該レグの上記出力ノードからの電流を制御する第3スイッチング回路と、当該レグの上記出力ノードへの電流を制御する第4スイッチング回路とを有する。
【0013】
これによると
、インバータ回路(30)の入力電圧が低下している場合においても、電流検出部(28)で検出された電流から、より正しい相電流を求めることが可能となる。
また、下アームのスイッチング回路(36;236;336)を通って出力ノードへ望ましくない電流が流入すること、及び、上アームのスイッチング回路(34;234;334)を通って出力ノードから望ましくない電流が流出することを防ぐことができる。
【0014】
本開示による第
2の電力変換装置では、上記第
1の電力変換装置において、
上記第1スイッチング回路は、第1スイッチング素子(41)
を有し、
上記第2スイッチング回路は、上記第1スイッチング素子(41)に並列に接続され
た第2スイッチング素子(42
)を有し、
上記第3スイッチング回路は、第3スイッチング素子(43)
を有し、
上記第4スイッチング回路は、上記第3スイッチング素子(43)に並列に接続され
た第4スイッチング素子(44
)を有する。
【0015】
これによると、上アームのスイッチング回路(34;234)が、出力ノードからの電流を流す第2スイッチング素子(42)を有し、下アームのスイッチング回路(36;236)が、出力ノードへの電流を流す第4スイッチング素子(44)とを有する。このため、望ましくない電流が出力ノードへ流入又は出力ノードから流出しないようにすることができる。
【0016】
本開示による第
3の電力変換装置では、上記第
2の電力変換装置において、
上記第1スイッチング回路は、上記第1スイッチング素子(41)に直列に接続された第1ダイオード(46)
を更に有し、
上記第2スイッチング回路は、上記第2スイッチング素子(42)に直列に接続された第2ダイオード(47
)を更に有し、
上記第3スイッチング回路は、上記第3スイッチング素子(43)に直列に接続された第3ダイオード(48)
を更に有し、
上記第4スイッチング回路は、上記第4スイッチング素子(44)に直列に接続された第4ダイオード(49
)を更に有する。
【0017】
これによると、スイッチング素子(41-44)には、ダイオード(46-49)がそれぞれ直列に接続されている。このため、スイッチング素子(41-44)の逆耐電圧は、それほど大きくなくてもよい。
【0018】
本開示による第
4の電力変換装置では、上記第
1の電力変換装置において、
上記第1スイッチング回路は、第1スイッチング素子(41)と、
上記第1スイッチング素子(41)に直列に接続された第1ダイオード(47)とを有し、上記第2スイッチング回路は、第2スイッチング素子(42)と、
上記第2スイッチング素子(42)に直列に接続された第2ダイオード(46)とを有し、上記第1スイッチング素子(41)と上記第1ダイオード(47)との間のノードは、上記第2スイッチング素子(42)と上記第2ダイオード(46)との間のノードと共通であり、上記第3スイッチング回路は、第3スイッチング素子(43)と、
上記第3スイッチング素子(43)に直列に接続された第3ダイオード(49)とを有し、上記第4スイッチング回路は、第4スイッチング素子(44)と、
上記第4スイッチング素子(44)に直列に接続された第4ダイオード(48)とを有し、上記第3スイッチング素子(43)と上記第3ダイオード(49)との間のノードは、上記第4スイッチング素子(44)と上記第4ダイオード(48)との間のノードと共通である。
【0019】
これによると、スイッチング素子(41-44)には、ダイオード(46-49)がそれぞれ逆並列に接続されている。このため、スイッチング素子(41-44)の逆耐電圧は、それほど大きくなくてもよい。
【0020】
本開示による第
5の電力変換装置では、上記第1の電力変換装置において、上記コンデンサ(24)は、上記インバータ回路(30)の入力電圧を、上記交流電源(92)の電圧に応じて脈動するように平滑化する。
【0021】
これによると、インバータ回路(30)の入力電圧が頻繁に低下するが、それにもかかわらず、電流検出部(28)で検出された電流から、より正しい相電流を求めることが可能となる。
【発明の効果】
【0022】
本開示によれば、スイッチング回路を通って出力ノードへ流入又は出力ノードから流出する望ましくない電流を制限することができる。したがって、インバータ回路の入力電圧が低下しても、インバータ回路から出力される相電流をより正しく求めることができる。
【発明を実施するための形態】
【0024】
以下、本発明の実施の形態について、図面を参照しながら説明する。図面において下2桁が同じ参照番号で示された構成要素は、互いに対応しており、同一の又は類似の構成要素である。
【0025】
図5は、本発明の実施形態に係る電力変換装置の構成例を示すブロック図である。
図5の電力変換装置(100)は、リアクトル(12)と、コンバータ回路(16)と、コンデンサ(24)と、電圧検出部(26)と、電流検出部(28)と、インバータ回路(30)と、駆動信号生成部(60)とを有する。電力変換装置(100)は、交流電源(92)から供給された交流電力を三相の交流電力に変換してモータ(94)を駆動する。モータ(94)としては、例えば、いわゆるIPM(interior permanent magnet)モータが採用される。モータ(94)は、例えば、空気調和装置の圧縮機を駆動する。
【0026】
コンバータ回路(16)は、リアクトル(12)を介して交流電源(92)に接続されている。この例では、コンバータ回路(16)は、4個のダイオードがブリッジ状に接続されたダイオードブリッジ回路である。これらのダイオードは、交流電源(92)からの交流を全波整流して直流に変換し、出力する。コンデンサ(24)は、コンバータ回路(16)の出力ノード(N1,N2)の間に接続されている。
【0027】
電圧検出部(26)は、ノード(N1)とノード(N2)との間に接続されており、コンデンサ(24)の電圧(Vdc)を検出し、検出された電圧値(vc)を駆動信号生成部(60)に出力する。電流検出部(28)は、ノード(N2)とノード(N3)との間に接続された抵抗を有しており、インバータ回路(30)の入力電流(Idc)を検出する。より具体的には、電流検出部(28)は、その抵抗の電圧をその抵抗に流れる入力電流(Idc)の値に変換し、その結果を検出された電流値(ic)として駆動信号生成部(60)に出力する。電流検出部(28)がその抵抗の電圧を出力し、駆動信号生成部(60)がこの電圧から電流値(ic)を求めてもよい。
【0028】
駆動信号生成部(60)は、速度指令値(ωref)、電圧値(vc)、及び電流値(ic)に基づいて、インバータ回路(30)を駆動するための駆動信号(DS)を生成し、インバータ回路(30)に出力する。駆動信号(DS)は、U相用の複数の信号(S1,S2,S3,S4)を含んでいる。駆動信号(DS)は、同様に、V相用の複数の信号及びW相用の複数の信号も含んでいる。V相用の各信号は、対応するU相用の信号より、位相が例えば120度(電気角)遅れている。W相用の各信号は、対応するU相用の信号より、位相が例えば240度(電気角)遅れている。
【0029】
ノード(N1,N3)は、インバータ回路(30)の入力ノードである。電流検出部(28)の電圧降下は小さく、ノード(N1)とノード(N2)との間の電圧(Vdc)は、ノード(N1)とノード(N3)との間の電圧とほぼ同じである。コンデンサ(24)は、インバータ回路(30)のスイッチング素子(後述)がスイッチング動作する際に生じるリプル電圧(電圧変動)を平滑化可能な静電容量を有している。しかし、コンデンサ(24)は、比較的小容量しか有しておらず、交流電源(92)の電圧に応じて生ずる電圧変動を十分に平滑化するような容量は有していない。つまり、コンデンサ(24)は、インバータ回路(30)の入力電圧を、交流電源(92)の電圧に応じて脈動するように平滑化する。このとき、コンデンサ(24)は、インバータ回路(30)におけるスイッチングによりインバータ回路(30)の入力電圧に生じるリプルを平滑化する。より具体的には、インバータ回路(30)の入力電圧及びコンデンサ(24)の電圧(Vdc)は脈動成分を有し、この脈動成分の周波数は、交流電源(92)の出力電圧の整数倍(ここでは2倍)である。インバータ回路(30)の入力電圧及び電圧(Vdc)は、例えば、その最大値がその最小値の2倍以上となるように大きく脈動する。
【0030】
図6は、
図5のコンデンサ(24)の電圧(Vdc)の例を示すグラフである。コンデンサ(24)の容量が比較的小さいので、ノード(N1,N2)を流れる電流は脈流となり、ノード(N1,N2)の間の電圧は、
図6のように大きく変動する。
図6の場合、電圧(Vdc)の最大値(VM)は交流電源(92)の電圧の最大値(例えば交流電源(92)の電圧の実効値が220Vの場合、約311V)、電圧(Vdc)の最小値は0Vである。
【0031】
インバータ回路(30)は、コンバータ回路(16)から出力された直流を交流に変換してモータ(94)に出力する。インバータ回路(30)は、並列に接続された複数のレグ(32U,32V,32W)を有している。U相のレグ(32U)は、上アームのスイッチング回路(34)と、上アームのスイッチング回路(34)に直列に接続された下アームのスイッチング回路(36)とを有する。レグ(32U)は、上アームのスイッチング回路(34)と下アームのスイッチング回路(36)とが接続された出力ノード(NU)からモータ(94)に相電流(IU)を出力する。
【0032】
V相のレグ(32V)及びW相のレグ(32W)も、U相のレグ(32U)と同様に構成されている。レグ(32V)は、その出力ノード(NV)からモータ(94)に相電流(IV)を出力する。レグ(32W)は、その出力ノード(NW)からモータ(94)に相電流(IW)を出力する。
【0033】
駆動信号生成部(60)は、位置及び速度推定部(62)と、三相/二相変換部(64)と、減算器(66)と、速度制御部(68)と、電流制御部(72)と、二相/三相変換部(74)と、PWM(pulse width modulation)変調部(76)とを有している。位置及び速度推定部(62)は、電圧検出部(26)で検出された電圧値(vc)、PWM変調部(76)から出力された各相の電圧(vu,vv,vw)、及び三相/二相変換部(64)から出力された二相の電流(id,iq)に基づいて、モータ(94)のロータの回転速度(ωm)及び位置(θe)を推定し、出力する。
【0034】
三相/二相変換部(64)は、ロータの位置(θe)及び電流検出部(28)で検出された電流値(ic)又は電圧に基づいて、各相の電流値を求め、求められた三相の電流を二相の電流(id,iq)に変換して出力する。減算器(66)は、駆動信号生成部(60)の外部から入力された速度指令値(ωref)からロータの回転速度(ωm)を減算し、減算結果を出力する。速度制御部(68)は、減算器(66)の減算結果に基づいてトルク指令値(Tmr)を求めて出力する。
【0035】
電流制御部(72)は、トルク指令値(Tmr)及び電流(id,iq)に基づいて、電圧指令値(vdr,vqr)を求めて出力する。二相/三相変換部(74)は、電圧指令値(vdr,vqr)及びロータの位置(θe)に基づいて、電圧指令値(vur,vvr,vwr)を求めて出力する。PWM変調部(76)は、電圧指令値(vur,vvr,vwr)及び電圧検出部(26)で検出された電圧値(vc)に基づいて、駆動信号(DS)及び各相の電圧(vu,vv,vw)を求めて出力する。駆動信号(DS)に含まれる各信号は、必要に応じて増幅されて、インバータ回路(30)の対応するスイッチング素子に与えられる。
【0036】
図7は、
図5のU相のレグ(32U)の構成例を示す回路図である。以下では、U相の回路について説明するが、V相及びW相の回路も同様に構成されている。V相及びW相の回路の動作も、位相が異なる点の他はU相の回路と同様である。これらの点は、以下の他の構成例においても同様である。
【0037】
上アームのスイッチング回路(34)は、スイッチング素子(41,42)を有している。下アームのスイッチング回路(36)は、スイッチング素子(43,44)を有している。
図7の回路は、スイッチング素子(41-44)の逆耐電圧が十分である場合に用いられる。スイッチング素子(41-44)は、いずれも、例えばIGBT(insulated gate bipolar transistor)である。スイッチング回路(34)から出力ノード(NU)に流れる電流(IU1)と、スイッチング回路(36)から出力ノード(NU)に流れる電流(IU2)とを合わせた電流(IU)が、モータ(94)に流れる。
【0038】
スイッチング素子(41)のコレクタ及びエミッタは、それぞれノード(N1)及び出力ノード(NU)に接続されている。スイッチング素子(41)の制御端子としてのゲートには、信号(S1)が入力されている。スイッチング素子(42)のコレクタ及びエミッタは、それぞれ出力ノード(NU)及びノード(N1)に接続されている。スイッチング素子(42)のゲートには、信号(S2)が入力されている。
【0039】
スイッチング素子(43)のコレクタ及びエミッタは、それぞれ出力ノード(NU)及びノード(N3)に接続されている。スイッチング素子(43)のゲートには、信号(S3)が入力されている。スイッチング素子(44)のコレクタ及びエミッタは、それぞれノード(N3)及び出力ノード(NU)に接続されている。スイッチング素子(44)のゲートには、信号(S4)が入力されている。
【0040】
図8は、
図7のスイッチング素子(41-44)に与えられる信号(S1-S4)、及び
図7の回路に流れる電流(IU1,IU2)の例を示すグラフである。
図8には、期間(TU)又は期間(TL)において、大きさ(II)の電流を相電流(IU)として流すべきである場合について示されている。スイッチング素子(41-44)は、それぞれのゲートに入力される信号(S1-S4)が、高電位(H)であるときに導通し、低電位(L)であるときに非導通となる。
【0041】
駆動信号生成部(60)のPWM変調部(76)は、上アームのスイッチング回路(34)が出力ノード(NU)へ相電流(IU)を流すために導通しているときに、スイッチング回路(34)と同一のレグにおける下アームのスイッチング回路(36)を通って出力ノード(NU)へ電流が流れないように、信号(S1-S4)を生成する。また、PWM変調部(76)は、下アームのスイッチング回路(36)が出力ノード(NU)から相電流(IU)を流すために導通しているときに、スイッチング回路(36)と同一のレグにおける上アームのスイッチング回路(34)を通って出力ノード(NU)から電流が流れないように、信号(S1-S4)を生成する。
【0042】
時刻(T1)と時刻(T2)との間の期間(TL)においては、信号(S3,S4)が高電位となる。このとき、スイッチング素子(43)を経由して、出力ノード(NU)からノード(N3)へ電流(IU2)が流れる。この期間において、信号(S2)が低電位であるので、スイッチング素子(42)は非導通となっている。つまり、たとえインバータ回路(30)の入力電圧が大きく低下したとしても、下アームのスイッチング回路(36)が出力ノード(NU)からノード(N3)へ大きさ(II)の相電流(IU)を流すために導通しているときに(期間(TL))、スイッチング回路(36)と同一のレグにおける上アームのスイッチング回路(34)は、上アームのスイッチング回路(34)を通って、出力ノード(NU)からノード(N1)へ、望ましくない電流が流れないようにする。
【0043】
時刻(T2)と時刻(T3)との間は、移行期間(TA)である。この期間では、インバータ回路(30)の入力電圧によってはスイッチング素子(42)に電流が流れるので、電流(IU1,IU2)の値は不定値(VR)となる。時刻(T3)と時刻(T4)との間は、貫通電流を防止するためのデッドタイム(TD)である。この期間においては、還流電流が流れるのみである。時刻(T4)と時刻(T5)との間は、移行期間(TB)である。この期間では、インバータ回路(30)の入力電圧によってはスイッチング素子(44)に電流が流れるので、電流(IU1,IU2)の値は不定値(VR)となる。
【0044】
時刻(T5)と時刻(T6)との間の期間(TU)においては、信号(S1,S2)が高電位となる。このとき、スイッチング素子(41)を経由して、ノード(N1)から出力ノード(NU)へ電流(IU1)が流れる。この期間において、信号(S4)が低電位であるので、スイッチング素子(44)は非導通となっている。つまり、たとえインバータ回路(30)の入力電圧が大きく低下したとしても、上アームのスイッチング回路(34)がノード(N1)から出力ノード(NU)へ大きさ(II)の相電流(IU)を流すために導通しているときに(期間(TU))、スイッチング回路(34)と同一のレグにおける下アームのスイッチング回路(36)は、下アームのスイッチング回路(36)を通ってノード(N3)から出力ノード(NU)へ、望ましくない電流が流れないようにする。時刻(T6)以降の各期間においては、既に説明した対応する期間と同様の信号(S1-S4)が供給されるので、説明を省略する。
【0045】
このように、
図7の回路によると、例えば、時刻(T1)と時刻(T2)との間の期間(TL)においては、スイッチング素子(42)に電流が流れない。また、例えば、時刻(T5)と時刻(T6)との間の期間(TU)においては、スイッチング素子(44)に電流が流れない。したがって、これらの期間において電流検出部(28)によってインバータ回路(30)の入力電流(Idc)を検出すれば、インバータ回路(30)の入力電圧が大きく低下する場合においても、相電流を求めることが可能となる。
【0046】
図9は、
図5のU相のレグ(32U)の他の構成例を示す回路図である。
図9のU相のレグ(232U)は、上アームのスイッチング回路(234)と、下アームのスイッチング回路(236)とを有している。上アームのスイッチング回路(234)は、スイッチング素子(41,42)と、ダイオード(46,47)とを有している。下アームのスイッチング回路(236)は、スイッチング素子(43,44)と、ダイオード(48,49)とを有している。
【0047】
スイッチング素子(41-44)の制御端子には、
図7の回路と同様に、信号(S1-S4)がそれぞれ与えられる。
図9の回路は、
図7の回路とほぼ同様に動作する。
図9の回路では、スイッチング素子(41,42,43,44)には、ダイオード(46,47,48,49)がそれぞれ直列に接続されている。このため、スイッチング素子(41-44)の逆耐電圧は、
図7の回路の場合ほど大きくなくてもよい。
【0048】
図10は、
図5のU相のレグ(32U)の更に他の構成例を示す回路図である。
図10のU相のレグ(332U)は、上アームのスイッチング回路(334)と、下アームのスイッチング回路(336)とを有している。上アームのスイッチング回路(334)は、逆並列回路(35A,35B)を有している。逆並列回路(35A,35B)は、互いに直列に接続されている。下アームのスイッチング回路(336)は、逆並列回路(37A,37B)を有している。逆並列回路(37A,37B)は、互いに直列に接続されている。
【0049】
逆並列回路(35A)は、出力ノード(NU)への電流を流すスイッチング素子(41)と、スイッチング素子(41)に逆並列に接続され、出力ノード(NU)からの電流を流すダイオード(46)とを有している。逆並列回路(35B)は、出力ノード(NU)からの電流を流すスイッチング素子(42)と、スイッチング素子(42)に逆並列に接続され、出力ノード(NU)への電流を流すダイオード(47)とを有している。
【0050】
逆並列回路(37A)は、出力ノード(NU)からの電流を流すスイッチング素子(43)と、スイッチング素子(43)に逆並列に接続され、出力ノード(NU)への電流を流すダイオード(48)とを有している。逆並列回路(37B)は、出力ノード(NU)への電流を流すスイッチング素子(44)と、スイッチング素子(44)に逆並列に接続され、出力ノード(NU)からの電流を流すダイオード(49)とを有している。
【0051】
スイッチング素子(41-44)の制御端子には、
図7の回路と同様に、信号(S1-S4)がそれぞれ与えられる。
図10の回路は、
図7の回路とほぼ同様に動作する。
図10の回路では、スイッチング素子(41)にはダイオード(46)が逆並列に接続されているので、スイッチング素子(41)の逆耐電圧は、
図7の回路の場合ほど大きくなくてもよい。同様に、スイッチング素子(42,43,44)にはダイオード(47,48,49)がそれぞれ逆並列に接続されているので、スイッチング素子(42,43,44)の逆耐電圧は、
図7の回路の場合ほど大きくなくてもよい。
【0052】
図11は、
図5のU相のレグ(32U)の更に他の構成例を示す回路図である。
図11のU相のレグ(432U)は、上アームのスイッチング回路(434)と、下アームのスイッチング回路(436)とを有している。上アームのスイッチング回路(434)は、スイッチング素子(41)と、これに逆並列に接続された電流制限回路(56)とを有している。電流制限回路(56)は、ダイオード(47)と、これに直列に接続された抵抗(57)とを有し、出力ノード(NU)からの電流を制限してノード(N1)に流す。
【0053】
下アームのスイッチング回路(436)は、スイッチング素子(43)と、これに逆並列に接続された電流制限回路(58)とを有している。電流制限回路(58)は、ダイオード(49)と、これに直列に接続された抵抗(59)とを有し、ノード(N3)から出力ノード(NU)への電流を制限して流す。
【0054】
スイッチング素子(41,43)の制御端子には、
図7の回路と同様に、信号(S1,S3)がそれぞれ与えられる。電流制限回路(56)に還流電流が流れているときの電流制限回路(56)の抵抗値は、例えばスイッチング素子(41)の導通時の抵抗値の約10倍である。電流制限回路(58)に還流電流が流れているときの電流制限回路(58)の抵抗値は、例えばスイッチング素子(43)の導通時の抵抗値の約10倍である。
【0055】
図11の回路では、電流制限回路(58)の抵抗値が比較的大きいので、上アームのスイッチング回路(434)が出力ノード(NU)へ相電流(IU)を流すために導通しているときに、スイッチング回路(434)と同一のレグにおける下アームのスイッチング回路(436)は、スイッチング回路(436)を通って出力ノード(NU)へ流れる電流を制限する。また、電流制限回路(56)の抵抗値が比較的大きいので、下アームのスイッチング回路(436)が出力ノード(NU)から相電流(IU)を流すために導通しているときに、スイッチング回路(436)と同一のレグにおける上アームのスイッチング回路(434)は、スイッチング回路(434)を通って出力ノード(NU)から流れる電流を制限する。このため、インバータ回路(30)の入力電圧が低下する場合においても、インバータ回路(30)によって駆動されるモータ(94)の相電流をより正しく求めることができる。
【0056】
以上では、電流を1か所のみで検出する場合について説明したが、より多くの電流を検出するようにしてもよい。
図12は、
図5の電力変換装置の他の構成例を示すブロック図である。
図12の電力変換装置(200)は、電流検出部(28)に代えて電流検出部(228)を有する点の他は、
図5の電力変換装置(100)と同様に構成されている。電流検出部(228)は、抵抗(29U,29V)を有する。
【0057】
抵抗(29U)は、U相のレグ(32U)の下アームのスイッチング回路(36)とノード(N2)との間に接続されている。抵抗(29V)は、V相のレグ(32V)の下アームのスイッチング回路とノード(N2)との間に接続されている。電流検出部(228)は、抵抗(29U,29V)に流れる電流を検出する。具体的には、電流検出部(228)は、抵抗(29U,29V)の電圧を各抵抗に流れる電流の値に変換し、その結果を検出された電流値(ic)として駆動信号生成部(60)の三相/二相変換部(64)に出力する。
図8のような信号(S1-S4)を用いることにより、U相及びV相の相電流が求められ、U相、V相及びW相の相電流の和が零であることから、W相の相電流が求められる。
【0058】
なお、
図12において、抵抗(29V)を、V相ではなく、W相のレグ(32W)の下アームのスイッチング回路とノード(N2)との間に接続してもよい。また、
図12において、抵抗(29U)を、U相ではなく、W相のレグ(32W)の下アームのスイッチング回路とノード(N2)との間に接続してもよい。また、電流検出部(228)が、その2本の抵抗の電圧を出力し、三相/二相変換部(64)がこれらの電圧から各抵抗の電流値を求めてもよい。
【0059】
図13は、
図5の電力変換装置の更に他の構成例を示すブロック図である。
図13の電力変換装置(300)は、電流検出部(28)に代えて電流検出部(328)を有する点の他は、
図5の電力変換装置(100)と同様に構成されている。電流検出部(328)は、抵抗(29U,29V,29W)を有する。
【0060】
抵抗(29U)は、U相のレグ(32U)の下アームのスイッチング回路(36)とノード(N2)との間に接続されている。抵抗(29V)は、V相のレグ(32V)の下アームのスイッチング回路とノード(N2)との間に接続されている。抵抗(29W)は、W相のレグ(32W)の下アームのスイッチング回路とノード(N2)との間に接続されている。電流検出部(328)は、抵抗(29U,29V,29W)に流れる電流を検出する。具体的には、電流検出部(328)は、抵抗(29U,29V,29W)の電圧を各抵抗に流れる電流の値に変換し、その結果を検出された電流値(ic)として駆動信号生成部(60)の三相/二相変換部(64)に出力する。
図8のような信号(S1-S4)を用いることにより、U相、V相及びW相の相電流が求められる。なお、電流検出部(328)が、その3本の抵抗の電圧を出力し、三相/二相変換部(64)がこれらの電圧から各抵抗の電流値を求めてもよい。
【0061】
以上の電力変換装置(100,200,300)におけるコンデンサ(24)は、より大きな容量を有していてもよい。コンデンサ(24)がインバータ回路(30)の入力電圧を十分に平滑化できる程度の容量を有していても、交流電源(92)の電圧の低下等によってインバータ回路(30)の入力電圧が大きく低下することがある。このような場合においても、電力変換装置(100,200,300)は、インバータ回路(30)から出力される相電流をより正しく求めることができる。
【0062】
以上の実施形態において、スイッチング素子(41-44)としてIGBTを用いる場合について説明したが、これに代えて、可能な場合には、MOSFET(metal oxide semiconductor field-effect transistor)、又はバイポーラトランジスタ等を用いてもよい。
【0063】
本明細書における各機能ブロックは、典型的にはハードウェアで実現され得る。代替としては各機能ブロックの一部又は全ては、ソフトウェアで実現され得る。例えばそのような機能ブロックは、プロセッサ及びプロセッサ上で実行されるプログラムによって実現され得る。換言すれば、本明細書で説明される各機能ブロックは、ハードウェアで実現されてもよいし、ソフトウェアで実現されてもよいし、ハードウェアとソフトウェアとの任意の組合せで実現され得る。
【0064】
以上の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。