特許 6376961 ＤＣ／ＤＣコンバータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6376961

(24)【登録日】2018年8月3日

(45)【発行日】2018年8月22日

(54)【発明の名称】ＤＣ／ＤＣコンバータ

(51)【国際特許分類】

   H02M 3/155 20060101AFI20180813BHJP

【ＦＩ】

   H02M3/155 H

【請求項の数】6

【全頁数】13

(21)【出願番号】特願2014-247063(P2014-247063)

(22)【出願日】2014年12月5日

(65)【公開番号】特開2015-188300(P2015-188300A)

(43)【公開日】2015年10月29日

【審査請求日】2017年10月4日

(31)【優先権主張番号】特願2014-47939(P2014-47939)

(32)【優先日】2014年3月11日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】椎名 美臣

(72)【発明者】

【氏名】宇野 正幸

【審査官】 栗栖 正和

(56)【参考文献】

【文献】 特開２０１１−１８２５３３（ＪＰ，Ａ）

【文献】 特開２０１０−１８３７２２（ＪＰ，Ａ）

【文献】 特開２０１３−０３９００８（ＪＰ，Ａ）

【文献】 特開２０１２−１１４９８７（ＪＰ，Ａ）

【文献】 特開２０１２−０１０５７９（ＪＰ，Ａ）

【文献】 特表２００５−５１８１７７（ＪＰ，Ａ）

【文献】 特開２０１２−２３５５６３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ３／１５５

(57)【特許請求の範囲】

【請求項1】

出力トランジスタの出力する出力電圧に応じた擬似リップル成分と、前記出力電圧に応じた電圧と基準電圧を比較した結果の信号を出力する第一のコンパレータと、
前記出力トランジスタのゲートに入力される信号と同期した制御信号が入力され、オンタイム信号を出力するオンタイマー回路と、
前記オンタイマー回路のオンタイム信号と前記第一のコンパレータの出力が入力されるフリップフロップ回路と、
前記フリップフロップ回路の出力信号が入力され、前記出力トランジスタを制御する駆動回路と、
を備えたＤＣ／ＤＣコンバータであって、
前記オンタイマー回路は、
前記制御信号によってリップル成分を生成し出力するリップル生成回路と、
前記リップル生成回路を平均化した信号を出力する平均化回路と、
前記平均化回路の信号と前記制御信号によって前記オンタイム信号を生成し出力するタイマー回路と、
前記リップル生成回路の出力端子の電圧を所定の電圧に上昇させる起動回路と、
を備えたことを特徴とするＤＣ／ＤＣコンバータ。

【請求項2】

前記起動回路は、
第一の電流源と、
ゲートとドレインが前記第一の電流源に接続された第一のトランジスタと、
ゲートが前記第一のトランジスタのゲートに接続され、ソースが前記リップル生成回路の出力端子に接続され、前記リップル生成回路の出力端子が所定の電圧になるまで前記リップル生成回路の出力端子に電流を流す第二のトランジスタと、
を備えたことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。

【請求項3】

前記起動回路は、
ソースが前記リップル生成回路の出力端子に接続され、前記リップル生成回路の出力端子が所定の電圧になるまで前記リップル生成回路の出力端子に電流を流す第一のトランジスタと、
前記第一のトランジスタのゲートに接続されたプルアップ素子と、
ゲートが前記リップル生成回路の出力端子に接続され、ドレインが前記第一のトランジスタのゲートに接続された第二のトランジスタと、
を備えたことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。

【請求項4】

前記起動回路は、
ソースが前記リップル生成回路の出力端子に接続され、前記リップル生成回路の出力端子が所定の電圧になるまで前記リップル生成回路の出力端子に電流を流す第一のトランジスタと、
前記第一のトランジスタのゲートに接続された定電圧回路と、
を備えたことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。

【請求項5】

前記リップル生成回路は、
第二の電流源と、
一端が前記第二の電流源に接続され、前記制御信号によって制御されるスイッチ回路と、
前記スイッチ回路の他端に接続されるコンデンサと、
前記スイッチ回路の他端に接続されるインピーダンス素子と、
を備えたことを特徴とする請求項１から４のいずれかに記載のＤＣ／ＤＣコンバータ。

【請求項6】

前記第一のコンパレータに入力される前記出力電圧に応じた電圧は、前記平均化回路の出力電圧である、
こと、を特徴とする請求項１から５のいずれかに記載のＤＣ／ＤＣコンバータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、直流電圧を変換するＤＣ／ＤＣコンバータに関し、タイマー回路を備えたＤＣ／ＤＣコンバータに関する。

【背景技術】

【0002】

従来のＤＣ／ＤＣコンバータについて説明する。図８は、従来のＤＣ／ＤＣコンバータを示す回路図である。
従来のＤＣ／ＤＣコンバータは、コンパレータ５０４と、ＲＳ−ＦＦ回路１１３と、駆動回路１１０と、参照電圧生成回路５０３と、タイマー回路５０１と、ＮＭＯＳトランジスタ１０８、１０９と、コンデンサ１０７と、コイル１０６と、抵抗１０３、１０４、５０２と、グラウンド端子１００と、出力端子１０２と、電源端子１０１を備えている。

【0003】

コンパレータ５０４の反転入力端子には出力端子１０２の出力電圧Ｖｏｕｔが分圧された分圧電圧が入力され、非反転入力端子には電源電圧と出力電圧Ｖｏｕｔに依存させたリップル電圧と所定の傾斜に変化するスロープ電圧を付加した参照電圧が入力され、比較結果に応じた信号を出力する。分圧電圧が参照電圧より高い時にはＬｏレベルの信号を、分圧電圧が参照電圧より低い時にはＨｉｇｈレベルの信号をＲＳ−ＦＦ回路１１３のセット端子に出力する。ＲＳ−ＦＦ回路１１３のリセット端子にはタイマー回路５０１から出力される信号が供給され、コンパレータ５０４の出力信号とタイマー回路５０１の出力信号に応じてＲＳ−ＦＦ回路１１３のＱ端子から出力信号が出力される。駆動回路１１０は、ＲＳ−ＦＦ回路１１３の信号を受けてＮＭＯＳトランジスタ１０８、１０９のオンオフを制御し、出力端子１０２から出力電圧Ｖｏｕｔを発生させる（例えば、特許文献１図１参照）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１１−１８２５３３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、従来のＤＣ／ＤＣコンバータは、電源電圧の起動時や負荷短絡によって出力電圧が０Ｖになった時、タイマー回路が動作せずＤＣ／ＤＣコンバータが起動しないという課題があった。

【0006】

本発明は、上記課題に鑑みてなされ、電源電圧の起動時や負荷短絡によって出力電圧が０Ｖになった時でも回路を動作させ安定した制御をすることができるＤＣ／ＤＣコンバータを提供する。

【課題を解決するための手段】

【0007】

従来の課題を解決するため、本発明のＤＣ／ＤＣコンバータは以下のような構成とした。
制御信号によってリップル成分を生成し出力するリップル生成回路と、リップル生成回路を平均化した信号を出力する平均化回路と、平均化回路の信号と制御信号によってオンタイム信号を生成し出力するタイマー回路と、リップル生成回路の出力端子の電圧を所定の電圧に上昇させる起動回路と、を有するオンタイマー回路を備えたＤＣ／ＤＣコンバータ。

【発明の効果】

【0008】

本発明のＤＣ／ＤＣコンバータは、電源電圧の起動時や負荷短絡によって出力電圧が０Ｖになった時、起動回路によってリップル生成回路の出力電圧を上昇させることで回路を動作させ安定した制御をすることができる。

【図面の簡単な説明】

【0009】

【図1】本実施形態のＤＣ／ＤＣコンバータの構成を示す回路図である。

【図2】本実施形態のＤＣ／ＤＣコンバータのオンタイマー回路の構成を示す回路図である。

【図3】本実施形態のＤＣ／ＤＣコンバータのコンパレータの構成を示す回路図である。

【図4】本実施形態のＤＣ／ＤＣコンバータの動作を示すタイミングチャートである。

【図5】本実施形態のＤＣ／ＤＣコンバータのオンタイマー回路の構成の他の例を示す回路図である。

【図6】本実施形態のＤＣ／ＤＣコンバータのオンタイマー回路の構成の他の例を示す回路図である。

【図7】本実施形態のＤＣ／ＤＣコンバータの他の構成を示す回路図である。

【図8】従来のＤＣ／ＤＣコンバータの構成を示す回路図である。

【発明を実施するための形態】

【0010】

以下、本発明の実施形態について図面を参照して説明する。
図１は、本実施形態のＤＣ／ＤＣコンバータの回路図である。
本実施形態のＤＣ／ＤＣコンバータは、コンパレータ１１２と、ＲＳ−ＦＦ回路１１３と、擬似リップル回路１１４と、駆動回路１１０と、基準電圧回路１０５と、オンタイマー回路１１１と、ＮＭＯＳトランジスタ１０８、１０９と、コンデンサ１０７と、コイル１０６と、分圧回路を構成する抵抗１０３及び１０４と、グラウンド端子１００と、出力端子１０２と、電源端子１０１を備えている。

【0011】

図２は、オンタイマー回路１１１の構成を示す回路図である。オンタイマー回路１１１は、リップル生成回路２３０と、平均化回路２４０と、タイマー回路２５０と、起動回路２６０と、入力端子１２１と、出力端子１２４、１２５を備えている。リップル生成回路２３０は、電流回路２０１と、スイッチ回路２０８と、コンデンサ２０９と、抵抗２１０で構成する。平均化回路２４０は、抵抗２１１とコンデンサ２１２で構成する。タイマー回路２５０は、定電流回路２０２と、インバータ２１３と、ＮＭＯＳトランジスタ２１４と、コンデンサ２１５と、コンパレータ２１６で構成する。起動回路２６０は、定電流回路２６３と、ＮＭＯＳトランジスタ２６１、２６２で構成する。

【0012】

図３にコンパレータ１１２の回路図を示す。コンパレータ１１２は、定電流回路３１２、３１３、３１４、３１５と、インバータ３１６、３１７と、ＰＭＯＳトランジスタ３０６、３０７、３０８、３０９、３１０、３１１と、第一の非反転入力端子３０１と、第一の反転入力端子３０２と、第二の非反転入力端子３０３と、第二の反転入力端子３０４と、出力端子３０５を備えている。

【0013】

次に、本実施形態のＤＣ／ＤＣコンバータの接続について説明する。
コンパレータ１１２は、第一の反転入力端子は擬似リップル回路１１４の出力端子１２２に接続され、第一の非反転入力端子は擬似リップル回路１１４の出力端子１２３に接続され、第二の反転入力端子は抵抗１０３と抵抗１０４の接続点に接続され、第二の非反転入力端子は基準電圧回路１０５の正極に接続され、出力端子はＲＳ−ＦＦ回路１１３のセット端子に接続される。抵抗１０３のもう一方の端子は出力端子１０２に接続され、抵抗１０４のもう一方の端子はグラウンド端子１００に接続され、基準電圧回路１０５の負極はグラウンド端子１００に接続される。ＲＳ−ＦＦ回路１１３は、リセット端子はオンタイマー回路１１１の出力端子１２４に接続され、出力端子は駆動回路１１０及びオンタイマー回路１１１の入力端子１２１に接続される。ＮＭＯＳトランジスタ１０８は、ゲートは駆動回路１１０の第一の出力端子に接続され、ドレインは電源端子１０１に接続され、ソースはコイル１０６の一方の端子及びＮＭＯＳトランジスタ１０９のドレインに接続される。ＮＭＯＳトランジスタ１０９は、ゲートは駆動回路１１０の第二の出力端子に接続され、ソースはグラウンド端子１００に接続される。コンデンサ１０７は、一方の端子は出力端子１０２とコイル１０６のもう一方の端子に接続され、もう一方の端子はグラウンド端子１０７に接続される。

【0014】

オンタイマー回路１１１の接続について説明する。定電流回路２０１は、一方の端子は電源端子１０１に接続され、もう一方の端子はスイッチ回路２０８の一方の端子に接続される。コンデンサ２０９は、一方の端子はスイッチ回路２０８のもう一方の端子と抵抗２１０の一方の端子と抵抗２１１の一方の端子（ノードＡ）に接続され、もう一方の端子はグラウンド端子１００に接続される。抵抗２１０のもう一方の端子はグラウンド端子１００に接続され、抵抗２１１のもう一方の端子は出力端子１２５とコンデンサ２１２の一方の端子に接続される。コンデンサ２１２のもう一方の端子はグラウンド端子１００に接続される。入力端子１２１は、インバータ２１３の入力とスイッチ回路２０８のオンオフを制御する端子に接続される。インバータ２１３は、出力はＮＭＯＳトランジスタ２１４のゲートに接続される。ＮＭＯＳトランジスタ２１４は、ドレインはコンデンサ２１５の一方の端子と定電流回路２０２の一方の端子に接続され、ソースはグラウンド端子１００に接続される。コンデンサ２１５のもう一方の端子はグラウンド端子１００に接続される。定電流回路２０２のもう一方の端子は電源端子１０１に接続される。コンパレータ２１６は、非反転入力端子はコンデンサ２１５の一方の端子に接続され、反転入力端子はコンデンサ２１２の一方の端子に接続され、出力は出力端子１２４に接続される。定電流回路２６３は、一方の端子は電源端子１０１に接続され、もう一方の端子はＮＭＯＳトランジスタ２６１のゲート及びドレインに接続される。ＮＭＯＳトランジスタ２６１は、ソースおよびバックゲートはグラウンド端子１００に接続される。ＮＭＯＳトランジスタ２６２は、ゲートはＮＭＯＳトランジスタ２６１のゲートに接続され、ドレインは電源端子１０１に接続され、ソースはコンデンサ２０９の一方の端子に接続され、バックゲートはグラウンド端子１００に接続される。

【0015】

コンパレータ１１２の接続について説明する。定電流回路３１２は、一方の端子は電源端子１０１に接続され、もう一方の端子はＰＭＯＳトランジスタ３０６のソースとＰＭＯＳトランジスタ３０７のソースに接続される。ＰＭＯＳトランジスタ３０６は、ゲートは第一の非反転入力端子３０１に接続され、ドレインは定電流回路３１４とＰＭＯＳトランジスタ３１０のゲート及びドレインの接続点に接続される。ＰＭＯＳトランジスタ３０７は、ゲートは第一の反転入力端子３０２に接続され、ドレインはインバータ３１６の入力に接続される。定電流回路３１３は、一方の端子は電源端子１０１に接続され、もう一方の端子はＰＭＯＳトランジスタ３０８のソースとＰＭＯＳトランジスタ３０９のソースに接続される。ＰＭＯＳトランジスタ３０８は、ゲートは第二の非反転入力端子３０３に接続され、ドレインは定電流回路３１４とＰＭＯＳトランジスタ３１０のゲート及びドレインの接続点に接続される。ＰＭＯＳトランジスタ３０９は、ゲートは第二の反転入力端子３０４に接続され、ドレインはインバータ３１６の入力に接続される。ＰＭＯＳトランジスタ３１０のソースは電源端子１０１に接続され、定電流回路３１４のもう一方の端子はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ３１１は、ゲートはＰＭＯＳトランジスタ３１０のゲートに接続され、ドレインはインバータ３１６の入力に接続され、ソースは電源端子１０１に接続される。定電流回路３１５は、一方の端子はインバータ３１６の入力に接続され、もう一方の端子はグラウンド端子１００に接続される。インバータ３１７は、入力はインバータ３１６の出力に接続され、出力は出力端子３０５に接続される。

【0016】

次に、本実施形態のＤＣ／ＤＣコンバータの動作について説明する。
電源端子１０１に電源電圧ＶＤＤが入力されると、ＤＣ／ＤＣコンバータは出力端子１０２から出力電圧Ｖｏｕｔを出力する。抵抗１０３と１０４は、出力電圧Ｖｏｕｔを分圧し、分圧電圧ＶＦＢを出力する。コンパレータ１１２は、図３に示すような４端子入力の構成をしており、第二の非反転入力端子に入力される基準電圧回路１０５の基準電圧Ｖｒｅｆと、第二の反転入力端子に入力される分圧電圧ＶＦＢと、第一の反転入力端子に入力される擬似リップル回路１１４の出力端子１２２から出力される電圧と、第一の非反転入力端子に入力される擬似リップル回路１１４の出力端子１２３から出力される電圧とを比較し、コンパレータ１１２の出力端子から信号ＶＳを出力する。オンタイマー回路１１１は、入力端子１２１に信号ＶＱが入力され、出力端子１２４からオンタイム信号ＶＲを出力する。ＲＳ−ＦＦ回路１１３は、Ｒ端子にオンタイム信号ＶＲが入力し、Ｓ端子に信号ＶＳが入力し、Ｑ端子から信号ＶＱを出力する。

【0017】

図４は、本実施形態のＤＣ／ＤＣコンバータの動作を示すタイミングチャートである。分圧電圧ＶＦＢが基準電圧Ｖｒｅｆを下回ると信号ＶＳがＨｉｇｈレベルとなり、ＲＳ−ＦＦ回路１１３のＱ端子の信号ＶＱをＨｉｇｈレベルにさせる。そして、信号ＶＱが駆動回路１１０に入力され信号ＶＱに応じてＮＭＯＳトランジスタ１０８をオン、ＮＭＯＳトランジスタ１０９をオフさせ、分圧電圧ＶＦＢ（出力電圧Ｖｏｕｔ）を上昇させる。オンタイマー回路１１１の出力端子１２４から信号が出力されオンタイム信号ＶＲがＨｉｇｈレベルになると、ＲＳ−ＦＦ回路１１３によって信号ＶＱはＬｏレベルとなり、ＮＭＯＳトランジスタ１０８をオフ、ＮＭＯＳトランジスタ１０９をオンさせ、分圧電圧ＶＦＢ（出力電圧Ｖｏｕｔ）を低下させる。信号ＶＱがＨｉｇｈレベルの時間をＴｏｎ、信号ＶＱがＨｉｇｈレベルとなってから再びＨｉｇｈレベルになるまでの時間をＴＳとし、この時間を１周期としてこの周期に従って制御を行うことで出力トランジスタとして動作するＮＭＯＳトランジスタ１０８とＮＭＯＳトランジスタ１０９を制御し、出力端子１０２から出力電圧Ｖｏｕｔを発生させる。

【0018】

コンパレータ１１２は、擬似リップル回路１１４の出力端子１２２から出力される電圧をコンパレータ１１２の第一の反転入力端子に入力することで、第二の反転入力端子に入力される分圧電圧ＶＦＢとコンパレータ１１２内で加算され、分圧電圧ＶＦＢがリップル成分を含む電圧となる。そして、擬似リップル回路１１４の出力端子１２３から出力される電圧をコンパレータ１１２の第一の非反転入力端子に入力することで、第二の非反転入力端子に入力される基準電圧Ｖｒｅｆとコンパレータ１１２内で加算され、この加算された二つの信号を比較することでコンパレータ１１２から信号ＶＳが出力される。

【0019】

オンタイマー回路１１１の定電流回路２０１に流れる電流を電流Ｉ３、定電流回路２０２に流れる電流を電流Ｉ４、抵抗２１０に流れる電流をＩ２とする。抵抗２１０の抵抗値をＲ２とするとＩ２＝Ｖｃｒｅｆ０／Ｒ２と表される。スイッチ回路２０８は信号ＶＱによってオンオフを制御され、信号ＶＱがＨｉｇｈレベルのときスイッチ回路２０８はオンし、電流Ｉ３でコンデンサ２０９の充電と電流Ｉ２での放電がされる。また、信号ＶＱがＬｏレベルのときスイッチ回路２０８はオフし、コンデンサ２０９の電荷が電流Ｉ２で放電される。充電の電荷量をＱ１、放電の電荷量をＱ２とするとＱ１＝Ｉ３×Ｔｏｎ、Ｑ２＝Ｉ２×ＴＳと表される。Ｑ１＝Ｑ２となるためＩ３×Ｔｏｎ＝Ｉ２×ＴＳとなり、Ｔｏｎ／ＴＳ＝Ｉ２／Ｉ３＝Ｖｏｕｔ／ＶＤＤとなる。よって、Ｖｏｕｔ＝ＶＤＤ×Ｉ２／Ｉ３となる。

【0020】

Ｉ２＝Ｖｃｒｅｆ０／Ｒ２のためＶｏｕｔ＝ＶＤＤ×Ｖｃｒｅｆ０／Ｒ２／Ｉ３となりＶｃｒｅｆ０＝Ｖｏｕｔ／ＶＤＤ×Ｒ２×Ｉ３となる。こうして、電圧Ｖｃｒｅｆ０は出力電圧Ｖｏｕｔに比例した電圧であるといえ、この電圧には出力電圧のリップル成分が含まれている。平均化回路２４０の電圧Ｖｃｒｅｆは、抵抗２１１とコンデンサ２１２で電圧Ｖｃｒｅｆ０を平均化し電圧Ｖｃｒｅｆ０のリップル成分を除去している。このため、電圧Ｖｃｒｅｆは出力電圧Ｖｏｕｔに比例しリップル成分を除去した電圧であり、Ｖｃｒｅｆ＝Ｖｏｕｔ／ＶＤＤ×Ｒ２×Ｉ３となる。

【0021】

ＮＭＯＳトランジスタ２１４のゲートはインバータ２１３を介して信号ＶＱが入力されるため、信号ＶＱと逆のタイミングでオンオフ制御される。コンパレータ２１６の非反転入力端子の電圧を電圧Ｖｃａｐとすると、ＮＭＯＳトランジスタ２１４がオフのとき電流Ｉ４によってコンデンサ２１５が充電され電圧Ｖｃａｐの電圧値は上昇する。電圧Ｖｃａｐが電圧Ｖｃｒｅｆより低い時はコンパレータ２１６の出力端子１２４のオンタイム信号ＶＲはＬｏレベルが出力され、電圧Ｖｃａｐが電圧Ｖｃｒｅｆより高い時はコンパレータ２１６の出力端子１２４のオンタイム信号ＶＲはＨｉｇｈレベルが出力される。そして、ＲＳ−ＦＦ回路１１３により信号ＶＱがＬｏレベルとなりＮＭＯＳトランジスタ２１４をオンさせてコンデンサ２１５の電荷を放電させ、電圧Ｖｃａｐの電圧を低下させる。

【0022】

コンデンサ２１５の容量値をＣ２とすると、オン時間ＴｏｎはＴｏｎ＝Ｃ２／Ｉ４×Ｖｃｒｅｆ＝Ｃ２×Ｉ３／Ｉ４×Ｒ２×Ｖｏｕｔ／ＶＤＤとなり、オン時間ＴｏｎはＶｏｕｔ／ＶＤＤで表されるｄｕｔｙ制御を行う。

【0023】

電源端子１０１に電源電圧ＶＤＤが入力された電源起動時、各ノードの電圧は立ち上がっていないため０Ｖとなり、オンタイマー回路１１１のスイッチ回路２０８はオフした状態でノードＡも０Ｖである。この状態から、まず起動回路２６０の定電流回路２６３が動作して電流Ｉ１を流し、ＮＭＯＳトランジスタ２６１、２６２で構成されるカレントミラーによって電流Ｉ１がミラーされる。そして、コンデンサ２０９が充電されてノードＡの電圧が上昇する。ＮＭＯＳトランジスタ２６１のゲートソース間電圧をＶｇｓ２６１、ＮＭＯＳトランジスタ２６２の閾値をＶｔｈ２６２とすると、ノードＡの電圧が上昇してＶｇｓ２６１−Ｖｔｈ２６２より大きくなった時、ＮＭＯＳトランジスタ２６２はオフして電流を流さなくなる。そして、コンデンサ２０９の充電によるノードＡの電圧の上昇が止まる。その後は、リップル生成回路２３０によってノードＡに電圧Ｖｃｒｅｆ０が生成され通常の制御が行われる。出力端子１２５に発生する電圧は、ノードＡの電圧からリップル成分を除去しただけで大きさは同じのため、ノードＡの電圧と同様に電圧が上昇する。この時に出力端子１２５に発生した電圧をもとに、オンタイム時間を生成することができる。こうして、電源起動時にノードＡや出力端子１２５が０Ｖのまま上昇せず、出力端子１２４からＨｉｇｈレベルの信号が出し続けてＤＣＤＣコンバータが起動しないという現象を防止することができる。コンデンサ２０９に充電する時間は定電流回路２６３の電流値やＮＭＯＳトランジスタ２６１、２６２で構成されるカレントミラーの比を変えることで調節でき、ＤＣＤＣコンバータの起動時間に合わせた調節が可能である。

【0024】

なお、電源起動時について説明したが、負荷短絡によってＤＣＤＣコンバータが動作を停止して出力電圧が０ＶになりノードＡが０Ｖになった場合も同様に動作させることができ、ＤＣＤＣコンバータが動作しないという現象を防止することができる。

【0025】

以上説明したように、本実施形態のＤＣ／ＤＣコンバータは、電源起動時や負荷短絡が起こった時、起動回路によってリップル生成回路の出力電圧を上昇させることで回路を動作させ安定した制御をすることができる。

【0026】

図５は、本実施形態のＤＣ／ＤＣコンバータのオンタイマー回路の他の例を示す回路図である。図２の回路との違いは、起動回路２６０を起動回路６００に変更した点である。起動回路６００は、ＮＭＯＳトランジスタ６０１、６０３と、抵抗６０２を備えている。

【0027】

ＮＭＯＳトランジスタ６０３は、ゲートは抵抗６０２の一方の端子に接続され、ドレインは抵抗６０２のもう一方の端子と電源端子１０１に接続され、ソースはノードＡに接続される。ＮＭＯＳトランジスタ６０１は、ゲートはノードＡに接続され、ドレインはＮＭＯＳトランジスタ６０３のゲートに接続され、ソースはグラウンド端子１００に接続される。その他は、図２の回路と同様である。

【0028】

図５のオンタイマー回路を備えたＤＣ／ＤＣコンバータの動作について説明する。電源端子１０１に電源電圧ＶＤＤが入力され、出力端子１０２の出力電圧Ｖｏｕｔが一定になるよう制御される動作は、図２のオンタイマー回路を備えたＤＣ／ＤＣコンバータと同様である。

【0029】

図５のオンタイマー回路を備えたＤＣ／ＤＣコンバータの電源起動時の動作について説明する。電源端子１０１に電源電圧ＶＤＤが入力された電源起動時、各ノードの電圧は立ち上がっていないため０Ｖとなり、オンタイマー回路１１１のスイッチ回路２０８はオフした状態でノードＡのオンタイマー回路１１１のノードＡも０Ｖである。

【0030】

この状態から、ＮＭＯＳトランジスタ６０３のゲートは電源電圧ＶＤＤにプルアップされるためオンしてコンデンサ２０９に電流を流す。そして、コンデンサ２０９を充電してノードＡの電圧を上昇させる。ＮＭＯＳトランジスタ６０１の閾値をＶｔｈ６０１とすると、ノードＡの電圧が上昇してＶｔｈ６０１より大きくなった時、ＮＭＯＳトランジスタ６０１はオンしてＮＭＯＳトランジスタ６０３のゲートをプルダウンし、ＮＭＯＳトランジスタ６０３をオフさせる。そして、コンデンサ２０９の充電によるノードＡの電圧の上昇が止まる。その後は、リップル生成回路２３０によってノードＡに電圧Ｖｃｒｅｆ０が生成され通常の制御が行われる。出力端子１２５に発生する電圧は、ノードＡの電圧からリップル成分を除去しただけで大きさは同じため、ノードＡの電圧と同様に電圧が上昇する。この時に出力端子１２５に発生した電圧をもとに、オンタイム時間を生成することができる。こうして、電源起動時にノードＡや出力端子１２５が０Ｖのまま上昇せず、出力端子１２４からＨｉｇｈレベルの信号が出し続けてＤＣＤＣコンバータが起動しないという現象を防止することができる。

【0031】

なお、電源起動時について説明したが、負荷短絡によってＤＣＤＣコンバータが動作を停止して出力電圧が０ＶになりノードＡが０Ｖになった場合も同様に動作させることができ、ＤＣＤＣコンバータが起動しないという現象を防止することができる。また、ＮＭＯＳトランジスタ６０３のゲートを電源電圧にプルアップする素子として抵抗６０２を用いたが、この構成に限らずＮＭＯＳトランジスタ６０３のゲートを電源電圧にプルアップする素子であればどのような構成であっても良い。

【0032】

以上説明したように、図５のオンタイマー回路を備えたＤＣ／ＤＣコンバータは、電源電圧ＶＤＤが入力された直後や負荷短絡が起こった時、起動回路によってリップル生成回路の出力電圧を上昇させることで回路を動作させ安定した制御をすることができる。

【0033】

図６は、本実施形態のＤＣ／ＤＣコンバータのオンタイマー回路の他の例を示す回路図である。図２の回路との違いは、起動回路２６０を起動回路７００に変更した点である。起動回路７００はＮＭＯＳトランジスタ７０２と、定電圧回路７０１を備えている。

【0034】

ＮＭＯＳトランジスタ７０２は、ゲートは定電圧回路７０１の正極に接続され、ドレインは電源端子１０１に接続され、ソースはノードＡに接続される。その他は、図２の回路と同様である。

【0035】

図６のオンタイマー回路を備えたＤＣ／ＤＣコンバータの動作について説明する。電源端子１０１に電源電圧ＶＤＤが入力され、出力端子１０２の出力電圧Ｖｏｕｔが一定になるよう制御される動作は、図２のオンタイマー回路を備えたＤＣ／ＤＣコンバータと同様である。

【0036】

図６のオンタイマー回路を備えたＤＣ／ＤＣコンバータの電源起動時の動作について説明する。電源端子１０１に電源電圧ＶＤＤが入力された電源起動時、各ノードの電圧は立ち上がっていないため０Ｖとなり、オンタイマー回路１１１のスイッチ回路２０８はオフした状態でノードＡのオンタイマー回路１１１のノードＡも０Ｖである。

【0037】

この状態から、まず定電圧回路７０１が動作しＮＭＯＳトランジスタ７０１をオンさせコンデンサ２０９に電流を流す。そして、コンデンサ２０９を充電してノードＡの電圧を上昇させる。ＮＭＯＳトランジスタ７０２の閾値をＶｔｈ７０２、定電圧回路７０１の電圧をＶ７０１とすると、ノードＡの電圧が上昇してＶ７０１−Ｖｔｈ７０２より大きくなった時、ＮＭＯＳトランジスタ７０２はオフして、コンデンサ２０９への充電によるノードＡの電圧の上昇を止める。その後は、リップル生成回路２３０によってノードＡに電圧Ｖｃｒｅｆ０が生成され通常の制御が行われる。出力端子１２５に発生する電圧は、ノードＡの電圧からリップル成分を除去しただけで大きさは同じため、ノードＡの電圧と同様に電圧が上昇する。この時に出力端子１２５に発生した電圧をもとに、オンタイム時間を生成することができる。こうして、電源起動時にノードＡや出力端子１２５が０Ｖのまま上昇せず、出力端子１２４からＨｉｇｈレベルの信号が出し続けてＤＣＤＣコンバータが起動しないという現象を防止することができる。

【0038】

なお、電源起動時について説明したが、負荷短絡によってＤＣＤＣコンバータが動作を停止して出力電圧が０ＶになりノードＡが０Ｖになった場合も同様に動作させることができ、ＤＣＤＣコンバータが起動しないという現象を防止することができる。

【0039】

以上説明したように、図６のオンタイマー回路を備えたＤＣ／ＤＣコンバータは、電源電圧ＶＤＤが入力された直後や負荷短絡が起こった時、起動回路によってリップル生成回路の出力電圧を上昇させることで回路を動作させ安定した制御をすることができる。

【0040】

なお、オンタイマー回路１１１の入力端子１２１に入力される信号ＶＱは、ＲＳ−ＦＦ回路１１３のＱ端子の信号を用いたが、ＮＭＯＳトランジスタ１０８のゲートに入力される信号に同期した信号であれば他のノードの信号を用いても良い。

【0041】

また、コンパレータ１１２は、４端子入力のコンパレータを用いたが、擬似リップル回路１１４の出力端子１２２から出力される電圧と分圧電圧ＶＦＢを加算し、擬似リップル回路１１４の出力端子１２３から出力される電圧と基準電圧Ｖｒｅｆを加算する構成であればこの構成に限るものではない。例えば、擬似リップル回路１１４の出力端子１２２から出力される電圧と分圧電圧ＶＦＢを加算する加算器と、擬似リップル回路１１４の出力端子１２３から出力される電圧と基準電圧Ｖｒｅｆを加算する加算器を設け、それらの信号を比較する２端子入力のコンパレータとで構成しても良い。

【0042】

図７は、本実施形態のオンタイマー回路を使用した他のＤＣ／ＤＣコンバータの例を示す回路図である。図１の実施形態のＤＣ／ＤＣコンバータとの違いは、オンタイマー回路１１１の出力端子１２５から電圧Ｖｃｒｅｆを出力し、コンパレータ１１２の第二の反転入力端子に入力し、出力電圧Ｖｏｕｔを分圧する抵抗１０３、１０４を削除した点である。

【0043】

図７のＤＣ／ＤＣコンバータの動作について説明する。
電源端子１０１に電源電圧ＶＤＤが入力されると、ＤＣ／ＤＣコンバータは出力端子１０２から出力電圧Ｖｏｕｔを出力する。コンパレータ１１２は、図３に示すような４端子入力の構成をしており、第二の非反転入力端子に入力される基準電圧回路１０５の基準電圧Ｖｒｅｆと、第二の反転入力端子に入力されるオンタイマー回路１１１から出力される電圧Ｖｃｒｅｆと、第一の反転入力端子に入力される擬似リップル回路１１４の出力端子１２２から出力される電圧と、第一の非反転入力端子に入力される擬似リップル回路１１４の出力端子１２３から出力される電圧とを比較し、コンパレータ１１２の出力端子から信号ＶＳを出力する。オンタイマー回路１１１は、入力端子１２１に信号ＶＱが入力し、出力端子１２４からオンタイム信号ＶＲを出力し、出力端子１２５から電圧Ｖｃｒｅｆを出力する。ＲＳ−ＦＦ回路１１３は、Ｒ端子にオンタイム信号ＶＲが入力し、Ｓ端子に信号ＶＳが入力し、Ｑ端子から信号ＶＱを出力する。

【0044】

本実施形態のオンタイマー回路１１１は、平均化回路２４０は出力電圧Ｖｏｕｔを直接用いずに出力電圧Ｖｏｕｔに比例する平均化された電圧Ｖｃｒｅｆを生成する。平均化回路２４０の出力電圧Ｖｃｒｅｆ＝Ｖｏｕｔ／ＶＤＤ×Ｒ２×Ｉ１であり、Ｉ１＝ＶＤＤ×Ｋのため、Ｖｃｒｅｆ＝Ｖｏｕｔ／ＶＤＤ×Ｒ２×ＶＤＤ×Ｋとなり、Ｖｃｒｅｆ＝Ｖｏｕｔ×Ｒ２×Ｋとなる。従って、Ｖｃｒｅｆと出力電圧Ｖｏｕｔは比例関係となり、Ｖｏｕｔ＝Ｖｃｒｅｆ×Ｒ２×Ｋとなるので、Ｖｃｒｅｆを制御することで所望の出力電圧Ｖｏｕｔが得られる。

【0045】

平均化回路２４０の出力電圧Ｖｃｒｅｆが基準電圧Ｖｒｅｆを下回ると信号ＶＳがＨｉｇｈレベルとなり、ＲＳ−ＦＦ回路１１３のＱ端子の信号ＶＱをＨｉｇｈレベルにさせる。そして、信号ＶＱが駆動回路１１０に入力され信号ＶＱに応じてＮＭＯＳトランジスタ１０８をオン、ＮＭＯＳトランジスタ１０９をオフさせ、出力電圧Ｖｏｕｔを上昇させる。オンタイマー回路１１１の出力端子１２４から信号が出力されオンタイム信号ＶＲがＨｉｇｈレベルになると、ＲＳ−ＦＦ回路１１３によって信号ＶＱはＬｏレベルとなり、ＮＭＯＳトランジスタ１０８をオフ、ＮＭＯＳトランジスタ１０９をオンさせ、出力電圧Ｖｏｕｔを低下させる。信号ＶＱがＨｉｇｈレベルの時間をＴｏｎ、信号ＶＱがＨｉｇｈレベルとなってから再びＨｉｇｈレベルになるまでの時間をＴＳとし、この時間を１周期としてこの周期に従って制御を行うことで出力トランジスタとして動作するＮＭＯＳトランジスタ１０８とＮＭＯＳトランジスタ１０９を制御し、出力端子１０２から出力電圧Ｖｏｕｔを発生させる。

【0046】

以上説明したように、本実施形態のＤＣ／ＤＣコンバータは、出力電圧Ｖｏｕｔを直接用いずにタイマー回路を動作できるため、出力電圧Ｖｏｕｔのノイズの影響などでオン時間のずれや誤動作することを防止でき、安定した制御をすることができる。また、オンタイム信号はduty制御が可能なため、入出力条件が変わっても、一定の動作周波数でＤＣ／ＤＣコンバータが動作することができる。

【0047】

なお、本実施形態及び構成のオンタイマー回路は、本実施形態及び構成のＤＣ／ＤＣコンバータに使用されると限定されるものではない。本実施形態及び構成のＤＣ／ＤＣコンバータの制御は、出力電圧Ｖｏｕｔを一定にするため、電源電圧ＶＤＤとｄｕｔｙとの関係がＶｏｕｔ＝ＶＤＤ×ｄｕｔｙとなっており、このような制御がなされるＤＣ／ＤＣコンバータであれば、本実施形態及び構成のオンタイマー回路により出力電圧Ｖｏｕｔの制御ができる。たとえば、フォワード方式のＤＣ／ＤＣコンバータである。

【0048】

フォワード方式のＤＣ／ＤＣコンバータの制御は、出力電圧Ｖｏｕｔ、電源電圧ＶＤＤ、負荷となるコイルの１次側巻き線をＮｐ、負荷となるコイルの１次側巻き線をＮｓとすると、Ｖｏｕｔ＝ＶＤＤ×ｄｕｔｙ×Ｎｓ／Ｎｐで制御がなされ、Ｎｓ／Ｎｐは固定定数であるので、本実施形態及び構成のＤＣ／ＤＣコンバータと同じｄｕｔｙによって出力電圧Ｖｏｕｔが制御される。特に、Ｎｓ＝Ｎｐの場合には本実施形態及び構成のＤＣ／ＤＣコンバータと同じになる。

【0049】

一般的なフォワード方式のＤＣ／ＤＣコンバータの構成は、グラウンド端子にスイッチ素子が接続され、前記スイッチ素子がオンオフ動作をすることで、前記スイッチ素子により負荷となるコイルに流れる電流が制御されることにより、出力電圧Ｖｏｕｔが制御される。前記スイッチ素子をオンオフする制御端子には駆動回路が接続される。本実施形態及び構成のＲＳ−ＦＦ回路の出力信号ＶＱを、前記駆動回路に入力することで、出力電圧Ｖｏｕｔを発生させることができる。

【0050】

以上説明したように、本実施形態及び構成のオンタイマー回路は、本実施形態及び構成のＤＣ／ＤＣコンバータに使用が限定されるものではなく、他の構成のＤＣ／ＤＣコンバータに使用することができる。

【0051】

また、本発明のＤＣ／ＤＣコンバータは、擬似リップル回路１１４を備える構成として説明したが、コンパレータ１１２の第一の反転入力端子にリップル生成回路２３０の電圧Ｖｃｒｅｆ０を入力し、第一の非反転入力端子に平均化回路２４０の電圧Ｖｃｒｅｆを入力する構成としても良い。ＤＣ／ＤＣコンバータをこのように構成すると、擬似リップル回路１１４を設けなくても、同様な効果を得ることが出来る。

【符号の説明】

【0052】

１００ グラウンド端子
１０１ 電源端子
１０２ 出力端子
１０５ 基準電圧回路
１０６ コイル
１１０ 駆動回路
１１１ オンタイマー回路
１１２、２１６ コンパレータ
１１３ ＲＳ−ＦＦ回路
１１４ 擬似リップル回路
２０８ スイッチ回路
２０１、２０２、２６３、３１２、３１３、３１４、３１５ 定電流回路
２３０ リップル生成回路
２４０ 平均化回路
２５０ タイマー回路
２６０、６００、７００ 起動回路
７０１ 定電圧回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】