特許 6378616 電子部品内蔵プリント配線板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6378616

(24)【登録日】2018年8月3日

(45)【発行日】2018年8月22日

(54)【発明の名称】電子部品内蔵プリント配線板

(51)【国際特許分類】

   H05K 3/46 20060101AFI20180813BHJP

【ＦＩ】

   H05K3/46 N

   H05K3/46 Q

   H05K3/46 B

   H05K3/46 U

【請求項の数】11

【全頁数】25

(21)【出願番号】特願2014-230151(P2014-230151)

(22)【出願日】2014年11月12日

(65)【公開番号】特開2016-96196(P2016-96196A)

(43)【公開日】2016年5月26日

【審査請求日】2017年6月26日

(73)【特許権者】

【識別番号】000000158

【氏名又は名称】イビデン株式会社

(74)【代理人】

【識別番号】100091096

【弁理士】

【氏名又は名称】平木 祐輔

(74)【代理人】

【識別番号】100105463

【弁理士】

【氏名又は名称】関谷 三男

(74)【代理人】

【識別番号】100129861

【弁理士】

【氏名又は名称】石川 滝治

(74)【代理人】

【識別番号】100169410

【弁理士】

【氏名又は名称】小町 澄輝

(72)【発明者】

【氏名】坂本 一

(72)【発明者】

【氏名】山田 茂

(72)【発明者】

【氏名】苅谷 隆

【審査官】 馬場 慎

(56)【参考文献】

【文献】 国際公開第２０１１／１０８３０８（ＷＯ，Ａ１）

【文献】 国際公開第２０１１／０８９９３６（ＷＯ，Ａ１）

【文献】 特開２０１３−１３５１１３（ＪＰ，Ａ）

【文献】 国際公開第２０１０／０１０９１０（ＷＯ，Ａ１）

【文献】 国際公開第２０１０／１０１１６３（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０５Ｋ ３／４６

(57)【特許請求の範囲】

【請求項1】

第１主面及び該第１主面と反対側の第２主面が設けられ、前記第１主面側に設けられる第１導体層と、前記第２主面側に設けられる第２導体層と、前記第１導体層及び前記第２導体層を電気的に接続する複数の第１ビア導体とを有するコア積層体と、
前記コア積層体の内部に設けられ、複数の接続端子を有する電子部品と、
前記コア積層体の前記第１主面及び前記第１導体層に設けられるとともに、第１絶縁層と、前記第１絶縁層に形成される第３導体層と、前記第１絶縁層の内部に形成され、前記第１導体層及び前記第３導体層を電気的に接続する複数の第２ビア導体とを有する第１ビルドアップ層と、
前記コア積層体の前記第２主面及び前記第２導体層に設けられるとともに、第２絶縁層と、前記第２絶縁層に形成される第４導体層と、前記第２絶縁層の内部に形成され、前記第２導体層及び前記第４導体層を電気的に接続する複数の第３ビア導体とを有する第２ビルドアップ層と、
を備える電子部品内蔵プリント配線板であって、
前記第１導体層は前記コア積層体に埋め込まれ、その上表面が前記コア積層体の前記第１主面及び前記電子部品の前記接続端子の上表面と同一平面に位置し、
前記第１導体層の一方に接続する前記第１ビア導体と前記第１導体層の他方に接続する前記第２ビア導体とは異なる方向に拡径されている。

【請求項2】

請求項１に記載の電子部品内蔵プリント配線板において、
前記第２ビア導体は、前記第３ビア導体と異なる方向に拡径されている。

【請求項3】

請求項１又は２に記載の電子部品内蔵プリント配線板において、
前記第２ビア導体は、前記コア積層体の前記第２主面から前記第１主面に向かう方向に拡径されている。

【請求項4】

請求項１〜３のいずれか一項に記載の電子部品内蔵プリント配線板において、
前記第１絶縁層及び前記第２絶縁層は、同じ又は異なる材料によって形成されている。

【請求項5】

請求項１〜４のいずれか一項に記載の電子部品内蔵プリント配線板において、
前記コア積層体は、更に第３絶縁層を有し、
前記第３絶縁層は、前記第１絶縁層及び前記第２絶縁層と同じ材料によって形成されている。

【請求項6】

請求項１〜４のいずれか一項に記載の電子部品内蔵プリント配線板において、
前記コア積層体は、ガラスクロス入りのプリプレグによって形成される第３絶縁層を有し、
前記第１絶縁層及び前記第２絶縁層は、無機フィラーを含有する樹脂材料によって形成されている。

【請求項7】

請求項１〜６のいずれか一項に記載の電子部品内蔵プリント配線板において、
前記第１ビルドアップ層の前記第３導体層の厚さは前記第２ビルドアップ層の前記第４導体層の厚さと異なっている。

【請求項8】

請求項１〜７のいずれか一項に記載の電子部品内蔵プリント配線板において、
前記電子部品は、前記コア積層体の前記第１導体層の幅及び前記第２導体層の幅よりも狭い幅の配線を有する配線構造体であり、
前記接続端子は、前記配線構造体の接続パッドである。

【請求項9】

請求項８に記載の電子部品内蔵プリント配線板において、
前記配線構造体は、第４絶縁層と、前記第４絶縁層の内部に形成され、前記接続パッドと電気的に接続する複数の第４ビア導体とを有する。

【請求項10】

請求項９に記載の電子部品内蔵プリント配線板において、
前記配線構造体の前記第４ビア導体は、前記第１ビア導体と異なる方向に拡径されている。

【請求項11】

請求項８〜１０のいずれか一項に記載の電子部品内蔵プリント配線板において、
前記配線構造体には、放熱部材が設けられている。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、コア基板を有しない、電子部品内蔵プリント配線板に関する。

【背景技術】

【0002】

従来、このような分野の技術として、例えば下記特許文献に記載されるものがある。特許文献１では、絶縁層に内蔵される電子部品と、絶縁層の上に形成される導体層と、絶縁層に埋められ、外部と電気的に接続するための外部端子とを備えるプリント配線板が開示されている。また、特許文献２では、絶縁層の上に形成される複数の導体層と、導体層同士の間に配置される電子部品と、導体層及び電子部品を電気的に接続するビア導体とを備えるプリント配線板が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１２−２３８８０５号公報

【特許文献2】特開２０１２−１９１２０４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

上述のプリント配線板は、いずれもコア基板を有しないので、コアレス工法で作製されている。すなわち、支持板を利用し、その支持板の片側に絶縁層と導体層とを順次に積層し、その後に支持板を除去する工法である。このため、コア基板の両側にそれぞれ絶縁層と導体層を同時に積層して作製されるコア基板を有するプリント配線板と比べて、製造工程数が増えるので、製造コストが高くなる問題があった。また、上述のプリント配線板では、絶縁層と導体層との積層は片方向にのみ行われるため、材料の熱膨張係数の違いによる熱応力が発生しやすい。その結果、熱応力に起因するプリント配線板の反りが生じやすく、プリント配線板の接続信頼性に影響しかねない。

【0005】

本発明は、上記の点に鑑みてなされたものであり、製造コストの削減を図るとともに、接続信頼性を高めることができる電子部品内蔵プリント配線板を提供することを目的とする。

【課題を解決するための手段】

【0006】

上記課題を解決する本発明の電子部品内蔵プリント配線板は、第１主面及び該第１主面と反対側の第２主面が設けられ、前記第１主面側に設けられる第１導体層と、前記第２主面側に設けられる第２導体層と、前記第１導体層及び前記第２導体層を電気的に接続する複数の第１ビア導体とを有するコア積層体と、前記コア積層体の内部に設けられ、複数の接続端子を有する電子部品と、前記コア積層体の前記第１主面及び前記第１導体層に設けられるとともに、第１絶縁層と、前記第１絶縁層に形成される第３導体層と、前記第１絶縁層の内部に形成され、前記第１導体層及び前記第３導体層を電気的に接続する複数の第２ビア導体とを有する第１ビルドアップ層と、前記コア積層体の前記第２主面及び前記第２導体層に設けられるとともに、第２絶縁層と、前記第２絶縁層に形成される第４導体層と、前記第２絶縁層の内部に形成され、前記第２導体層及び前記第４導体層を電気的に接続する複数の第３ビア導体とを有する第２ビルドアップ層と、を備える電子部品内蔵プリント配線板であって、前記第１導体層は前記コア積層体に埋め込まれ、その上表面が前記コア積層体の前記第１主面及び前記電子部品の前記接続端子の上表面と同一平面に位置し、前記第１導体層の一方に接続する前記第１ビア導体と前記第１導体層の他方に接続する前記第２ビア導体とは異なる方向に拡径されている。

【発明の効果】

【0007】

本発明によれば、コア積層体の第１導体層の一方に接続する第１ビア導体とこの第１導体層の他方に接続する第２ビア導体とが異なる方向に拡径されるので、コアレス工法でコア積層体を作製した後に、コア積層体をコア基板としてその両側に第１ビルドアップ層と第２ビルドアップ層を同時に形成することで、電子部品内蔵プリント配線板を作製することが可能になる。このようにすれば、コアレス工法のみを用いた場合と比べて製造工程数を削減し、製造コストを低減することができる。

【0008】

また、コア積層体の両側に対称に第１、第２ビルドアップ層を形成することが可能になるので、第１及び第２ビルドアップ層の熱膨張係数の違いにより生じる熱応力を緩和することができ、熱応力に起因する反りの発生を防止することができる。その結果、電子部品内蔵プリント配線板の接続信頼性を高められる。更に、第１導体層の上表面がコア積層体の第１主面及び電子部品の接続端子の上表面と同一平面に位置しているので、コア積層体の第１主面が平坦となり、第１主面上にファインな配線を容易に形成することができる。

【図面の簡単な説明】

【0009】

【図1】第１実施形態に係る電子部品内蔵プリント配線板を示す部分断面図である。

【図2】図１の配線構造体を示す拡大断面図である。

【図3A】配線構造体の作製を説明する工程図である。

【図3B】配線構造体の作製を説明する工程図である。

【図3C】配線構造体の作製を説明する工程図である。

【図3D】配線構造体の作製を説明する工程図である。

【図3E】配線構造体の作製を説明する工程図である。

【図3F】配線構造体の作製を説明する工程図である。

【図3G】配線構造体の作製を説明する工程図である。

【図3H】配線構造体の作製を説明する工程図である。

【図4A】コア積層体の作製を説明する工程図である。

【図4B】コア積層体の作製を説明する工程図である。

【図4C】コア積層体の作製を説明する工程図である。

【図4D】コア積層体の作製を説明する工程図である。

【図4E】コア積層体の作製を説明する工程図である。

【図4F】コア積層体の作製を説明する工程図である。

【図4G】コア積層体の作製を説明する工程図である。

【図4H】コア積層体の作製を説明する工程図である。

【図4I】コア積層体の作製を説明する工程図である。

【図4J】コア積層体の作製を説明する工程図である。

【図4K】コア積層体の作製を説明する工程図である。

【図4L】コア積層体の作製を説明する工程図である。

【図4M】コア積層体の作製を説明する工程図である。

【図4N】コア積層体の作製を説明する工程図である。

【図4O】コア積層体の作製を説明する工程図である。

【図5A】電子部品内蔵プリント配線板の作製を説明する工程図である。

【図5B】電子部品内蔵プリント配線板の作製を説明する工程図である。

【図5C】電子部品内蔵プリント配線板の作製を説明する工程図である。

【図6】第２実施形態に係る電子部品内蔵プリント配線板を示す部分断面図である。

【図7】第３実施形態に係る電子部品内蔵プリント配線板を示す部分断面図である。

【図8】第４実施形態に係る電子部品内蔵プリント配線板を示す部分断面図である。

【図9】第５実施形態に係る電子部品内蔵プリント配線板を示す部分断面図である。

【図10】第６実施形態に係る電子部品内蔵プリント配線板を示す部分断面図である。

【図11】第７実施形態に係る電子部品内蔵プリント配線板を示す部分断面図である。

【発明を実施するための形態】

【0010】

以下、図面を参照して本発明に係る電子部品内蔵プリント配線板の実施形態について説明する。図面の説明において同一の要素には同一符号を付し、重複する説明は省略する。

【0011】

＜第１実施形態＞
図１に示すように、本実施形態に係る電子部品内蔵プリント配線板１は、例えば一方の面にＩＣチップ２，３が実装され、他方の面に配置される接続パッド等を介してマザーボード（図示せず）に搭載されるための配線板である。この電子部品内蔵プリント配線板１は、中央位置に配置されるコア積層体２０、コア積層体２０を挟むように上側に配置される第１ビルドアップ層３０、下側に配置される第２ビルドアップ層４０を備えている。

【0012】

コア積層体２０は、いわゆるコア基板を有しないコアレス基板であり、複数の絶縁層及び導体層を交互に積層して構成されている。このコア積層体２０は、板状に形成され、ＩＣチップ２，３に近い側に位置する第１主面２０ａと、該第１主面２０ａと反対側（すなわち、ＩＣチップ２，３から遠ざかる側）に位置する第２主面２０ｂを有する。なお、本実施形態における導体層は、電気回路を構成する配線層であり、その配置位置によってパッドと配線パターン等を含む場合もあれば、パッドのみを含む場合もある。

【0013】

第１主面２０ａ側には、複数の接続パッド２００を含む導体層２０１が設けられている。導体層２０１は、特許請求の範囲に記載の「第１導体層」に相当し、例えば電解めっき層によって構成されている。導体層２０１は絶縁層２０２に埋め込まれ、その上表面２０１ａが第１主面２０ａと同一平面に位置している。絶縁層２０２は、複数の絶縁層のうちの最も上側に位置する絶縁層であり、層間樹脂絶縁材料により形成されている。層間樹脂絶縁材料として、例えばガラスクロス入りのプリプレグが用いられる。

【0014】

絶縁層２０２の下面には、導体層２０３が形成されている。導体層２０３は、例えば無電解めっき層と電解めっき層によって構成されている。また、絶縁層２０２の内部には、導体層２０１及び導体層２０３を電気的に接続するビア導体２１０が複数形成されている。

【0015】

絶縁層２０２及び導体層２０３の下には、更に、絶縁層２０４、導体層２０５、絶縁層２０６、導体層２０７、絶縁層２０８及び導体層２０９がこの順番で積層されている。絶縁層２０４，２０６，２０８は、絶縁層２０２と同様にガラスクロス入りのプリプレグにより形成されている。絶縁層２０２，２０４，２０６，２０８は、特許請求の範囲に記載の「第３絶縁層」に相当する。そして、これらの絶縁層２０２，２０４，２０６，２０８のうち、第１主面２０ａ側に位置する絶縁層２０２は、最も厚く形成されている。一方、導体層２０５，２０７，２０９は、導体層２０３と同様に無電解めっき層及び電解めっき層によって構成されている。

【0016】

図１に示すように、コア積層体２０において、絶縁層２０８は最も下側に位置する絶縁層であり、その底面がコア積層体２０の第２主面２０ｂを構成する。導体層２０９は、第２主面２０ｂ側に設けられ、特許請求の範囲に記載の「第２導体層」に相当する。また、絶縁層２０４の内部にはビア導体２１１、絶縁層２０６の内部にはビア導体２１２、絶縁層２０８の内部にはビア導体２１３が、それぞれ複数形成されている。そして、導体層２０３及び導体層２０５はビア導体２１１によって電気的に接続され、導体層２０５及び導体層２０７はビア導体２１２によって電気的に接続され、導体層２０７及び導体層２０９はビア導体２１３によって電気的に接続されている。これによって、第１主面２０ａ側に設けられた導体層２０１は、ビア導体２１０，２１１，２１２，２１３及び導体層２０３，２０５，２０７を介して第２主面２０ｂ側に設けられた導体層２０９と電気的に接続される。なお、ビア導体２１０，２１１，２１２，２１３は、特許請求の範囲に記載の「第１ビア導体」に相当する。

【0017】

ビア導体２１０，２１１，２１２，２１３は、それぞれ円錐台形状を呈し、同一方向に向かって拡径されている。具体的には、これらのビア導体２１０，２１１，２１２，２１３の全ては、第１主面２０ａから第２主面２０ｂに向かう方向に沿って直径が拡がるように形成されている。図１に示すように、これらのビア導体２１０，２１１，２１２，２１３のうち、その一部が絶縁層と導体層との積層方向に沿って直線状に積み重ねてスタックビアを形成し、一部が積層方向に沿って位置をずらして積み重ねてオフセットビアを形成している。

【0018】

コア積層体２０の内部には、配線構造体１０が設けられている。配線構造体１０は、特許請求の範囲に記載の「電子部品」に相当するものであり、コア積層体２０の絶縁層２０２の内部に埋め込まれている。この配線構造体１０は、平板状に形成され、その底部に配置される絶縁層１００、絶縁層１００の上に形成される導体層１０１、導体層１０１の上から導体層１０１を覆う絶縁層１０２、絶縁層１０２の上に形成される導体層１０３を有する。導体層１０３は、複数の接続パッド（接続端子）１０４を含む導体層である。本実施形態において、導体層１０１，１０３は、信号のみを伝送する導体層である。すなわち、導体層１０１，１０３の配線は信号線のみから構成されている。

【0019】

本実施形態では、配線構造体１０の導体層１０１，１０３は、コア積層体２０の全ての導体層２０１，２０３，２０５，２０７，２０９と接続されていない。すなわち、電子部品内蔵プリント配線板１では、配線構造体１０は、コア積層体２０と電気的に絶縁されている状態である。

【0020】

絶縁層１００，１０２は、特許請求の範囲に記載の「第４絶縁層」に相当し、例えば感光性樹脂からなる絶縁層である。このように感光性樹脂層を用いることで、配線構造体１０の絶縁層１００，１０２に小径のビアホール及び高密度の配線パターンを容易に形成することができる。一方、導体層１０１，１０３は、シード層と銅めっき層によって構成されている。図２に示すように、接続パッド１０４は接着層１０６に埋め込まれ、その上表面１０４ａがコア積層体２０の第１主面２０ａと同一平面に位置している。また、接着層１０６の上表面１０６ａも、第１主面２０ａと同一平面に位置している。

【0021】

絶縁層１０２の内部には、ビア導体１０５が複数形成されている。ビア導体１０５は、特許請求の範囲に記載の「第４ビア導体」に相当しており、円錐台形状に形成され、コア積層体２０の第２主面２０ｂから第１主面２０ａに向かう方向に拡径されている。このため、ビア導体１０５の拡径方向は、コア積層体２０のビア導体２１０，２１１，２１２，２１３の拡径方向と異なっている。そして、接続パッド１０４は、ビア導体１０５を介して導体層１０１と電気的に接続されている。

【0022】

本実施形態では、配線構造体１０は、コア積層体２０の導体層よりも高密度の配線を有する。導体層１０１，１０３における配線層の幅は、導体層２０１，２０３，２０５，２０７，２０９における配線層の幅よりも小さく、例えば１〜５μｍの範囲である。すなわち、導体層１０１，１０３における配線のＬ／Ｓ（ラインスペース）は、導体層２０１，２０３，２０５，２０７，２０９における配線のＬ／Ｓよりも小さい。好ましくは、導体層１０１，１０３における配線のＬ／Ｓが１μｍ／１μｍ〜５μｍ／５μｍである。ここで、Ｌ（ライン）は配線の幅、Ｓ（スペース）は配線間の間隙を意味している。

【0023】

第１ビルドアップ層３０は、コア積層体２０の第１主面２０ａ、導体層２０１及び配線構造体１０の上に形成されている。この第１ビルドアップ層３０は、絶縁層と導体層とを１層ずつ積層して構成されている。具体的には、第１ビルドアップ層３０は、絶縁層３０２と、絶縁層３０２の上に形成される導体層３０１と、絶縁層３０２の内部に形成される複数のビア導体３０３とを有する。なお、絶縁層３０２、導体層３０１、ビア導体３０３は、それぞれ特許請求の範囲に記載の「第１絶縁層」、「第３導体層」、「第２ビア導体」に相当する。

【0024】

絶縁層３０２は、コア積層体２０の導体層２０１及び配線構造体１０を覆うように第１主面２０ａの上に形成されている。絶縁層３０２は、例えば３０〜８０質量％のＳｉＯ_２などの無機フィラーを含有する樹脂絶縁材料によって形成されている。導体層３０１は、ＩＣチップ２，３を実装するための複数の実装パッド３００を含み、例えば無電解めっき層及び電解めっき層によって構成されている。そして、ＩＣチップ２，３は、例えば半田バンプＳを介して第１ビルドアップ層３０の実装パッド３００と電気的に接続される。

【0025】

ビア導体３０３は、導体層３０１と配線構造体１０の導体層１０３又はコア積層体２０の導体層２０１とを電気的に接続している。図１に示すように、ビア導体３０３は、円錐台形状に形成され、コア積層体２０の第２主面２０ｂから第１主面２０ａに向かう方向に拡径されている。従って、ビア導体３０３の拡径方向は、コア積層体２０のビア導体２１０，２１１，２１２，２１３の拡径方向の逆方向である。これによって、導体層２０１の一方に接続するビア導体２１０と導体層２０１の他方に接続するビア導体３０３とは、異なる方向に拡径されている。

【0026】

第２ビルドアップ層４０は、コア積層体２０の第２主面２０ｂ及び導体層２０９の下方から、第２主面２０ｂ及び導体層２０９を覆うように形成されている。この第２ビルドアップ層４０は、絶縁層と導体層とを１層ずつ積層して構成されている。具体的には、第２ビルドアップ層４０は、絶縁層４０２と、絶縁層４０２の下面に形成される導体層４０１と、絶縁層４０２の内部に形成される複数のビア導体４０３とを有する。なお、絶縁層４０２、導体層４０１、ビア導体４０３は、それぞれ特許請求の範囲に記載の「第２絶縁層」、「第４導体層」、「第３ビア導体」に相当する。

【0027】

絶縁層４０２は、第１ビルドアップ層３０の絶縁層３０２と同様に、３０〜８０質量％のＳｉＯ_２などの無機フィラーを含有する樹脂絶縁材料によって形成されている。導体層４０１は、マザーボードに設けられる端子や電極等と接続するための複数の実装パッド４００を含み、例えば無電解めっき層及び電解めっき層によって構成されている。ビア導体４０３は、円錐台状に形成され、コア積層体２０の第１主面２０ａから第２主面２０ｂに向かう方向に拡径されている。従って、第２ビルドアップ層４０のビア導体４０３の拡径方向は、第１ビルドアップ層３０のビア導体３０３の拡径方向と異なり、その逆方向である。なお、ビア導体４０３は、導体層４０１とコア積層体２０の導体層２０９とを電気的に接続している。

【0028】

以上の構成を有する電子部品内蔵プリント配線板１では、コア積層体２０の導体層２０１の一方に接続するコア積層体２０のビア導体２１０と、導体層２０１の他方に接続する第１ビルドアップ層３０のビア導体３０３とがそれぞれ異なる方向に拡径されるので、コアレス工法でコア積層体２０を作製した後に、コア積層体２０をコア基板としてその両側に第１ビルドアップ層３０と第２ビルドアップ層４０を同時に形成することで、電子部品内蔵プリント配線板１を作製することが可能になる。このようにすれば、コアレス工法のみを用いた場合と比べて製造工程数を削減し、製造コストを低減することができる。

【0029】

また、第１ビルドアップ層３０と第２ビルドアップ層４０をコア積層体２０の両側に対称に形成することが可能であるので、第１ビルドアップ層３０及び第２ビルドアップ層４０の熱膨張係数の違いにより生じる熱応力を緩和することができ、熱応力に起因する反りの発生を防止することができる。その結果、電子部品内蔵プリント配線板１の接続信頼性を高められる。更に、コア積層体２０の導体層２０１の上表面２０１ａがコア積層体２０の第１主面２０ａ及び配線構造体１０の接続パッド１０４の上表面１０４ａと同一平面に位置しているので、コア積層体２０第１主面２０ａが平坦となり、第１主面２０ａ上にファインな配線を容易に形成することができる。

【0030】

以下、電子部品内蔵プリント配線板１の製造方法について説明する。本実施形態に係る電子部品内蔵プリント配線板１の製造方法は、配線構造体１０を作製するステップと、配線構造体１０をコア積層体２０の内部に埋め込むことでコア積層体２０を作製するステップと、コア積層体２０の両側に第１ビルドアップ層３０、第２ビルドアップ層４０を形成するステップとを含む。まず、図３Ａ〜図３Ｈを参照して配線構造体１０の作製ステップを説明する。

【0031】

＜配線構造体１０の作製ステップ＞
まず、支持板１１０を準備する。支持板１１０は、例えば、低熱膨張率を有する表面の平坦なガラス板である。但し、支持板１１０はこれに限定せず、例えば、Ｓｉ、金属板等でも良い。続いて、支持板１１０の上に剥離層１１１を形成する（図３Ａ参照）。剥離層１１１に用いられる剥離剤として、例えば、ブリューワサイエンス社のＷａｆｅｒ Ｂｏｎｄが挙げられる。続いて、剥離層１１１の上に樹脂からなる絶縁層１００を形成する。絶縁層１００は、例えば、感光性ポリイミド樹脂からなる絶縁材を塗布して加熱することにより形成されている。続いて、剥離層１１１と絶縁層１００に加熱処理を施すことでこれらを接着させる。

【0032】

次に、セミアディティブ法（Semi Additive Process：SAP）を用いて絶縁層１００の上に導体層１０１を形成する。具体的には、まず、絶縁層１００の上にシード層１０１ａを形成する（図３Ｂ参照）。シード層１０１ａは、例えばスパッタリング法により形成されており、シード層１０１ａの材料としては、例えばチタン、チタンナイトライド、クロム、銅などが用いられる。続いて、シード層１０１ａの上に所定のレジストパターン１１２を形成する。具体的には、シード層１０１ａの上に感光性のレジスト層を塗布し、その後に露光処理及び現像処理を施すことにより、所定のレジストパターン１１２を形成する（図３Ｃ参照）。

【0033】

次に、レジストパターン１１２が形成されていないシード層１０１ａの上に銅めっき層１０１ｂを形成する。ここでは、銅めっき層１０１ｂは、無電解めっき層、電解めっき層、又は無電解めっき層及び電解めっき層を積層してなる層であってもよい。続いて、シード層１０１ａ上に形成された所定のレジストパターン１１２を剥離させる。次に、レジストパターン１１２の剥離により外部に露出するシード層１０１ａの部分をエッチングする。絶縁層１００に残されたシード層１０１ａ及び銅めっき層１０１ｂは、導体層１０１を構成する（図３Ｄ参照）。

【0034】

続いて、導体層１０１及び絶縁層１００の上に、これらを覆うように絶縁層１０２を形成する（図３Ｅ参照）。絶縁層１０２は、絶縁層１００と同様に感光性ポリイミド樹脂からなる絶縁材を塗布して加熱することにより形成されている。続いて、所定の位置に開口を有するマスクを用いて絶縁層１０２の露光処理を行い、更に現像処理を行うことで、所定の位置にビアホール１１３を形成する（図３Ｆ参照）。

【0035】

次に、ビア導体１０５及び導体層１０３を形成する。具体的には、まず、絶縁層１０２上、ならびにビアホール１１３の内壁面及び底面に、スパッタリング法によりシード層を形成する。続いて、そのシード層の上に上述の方法で所定のレジストパターンを形成し、その後にレジストパターンが形成されていないシード層の上に銅めっき層を形成し、レジストパターンを剥離させる。更に、レジストパターンの剥離によって外部に露出するシード層の部分をエッチングすることで、絶縁層１０２の上にシード層と銅めっき層によって構成される導体層１０３を形成する。なお、導体層１０３には、ＩＣチップ２，３を実装するための複数の接続パッド１０４が含まれている。

【0036】

また、銅めっき層の形成により、ビアホール１１３の内部に銅が充填され、この充填された銅はビア導体１０５を構成する（図３Ｇ参照）。次に、例えば導体層１０３が形成された側から、所定の切断予定ラインに沿って切断して配線構造体１０の個片化を行う（図３Ｈ参照）。これによって、配線構造体１０の作製を完了する。

【0037】

＜配線構造体１０をコア積層体２０の内部に埋め込むことでコア積層体２０を作製するステップ＞
以下、図４Ａ〜図４Ｏを参照しながら、配線構造体１０をコア積層体２０の内部に埋め込むことでコア積層体２０を作製するステップについて説明する。

【0038】

まず、キャリア銅箔２１５が設けられた支持板２１４を用意する。支持板２１４としては、ガラスクロスを芯材とするエポキシ樹脂基板（芯材入りのプリプレグ）等を用いることができる。次に、支持板２１４の上に複数の接続パッド２００を含む導体層２０１を形成する。具体的に、まず、支持板２１４の上に銅箔２１６を形成する（図４Ａ参照）。続いて、銅箔２１６の表面に感光性ドライフィルムをラミネートする。そして、感光性ドライフィルムにそれぞれ所定のパターンが形成されたマスクフィルムを密着させた後に、感光性ドライフィルムに紫外線で露光処理を行う。続いて、感光性ドライフィルムに対してアルカリ水溶液を用いた現像処理を行う。これによって、所定のレジストパターン２１７が形成される（図４Ｂ参照）。

【0039】

次に、銅箔２１６の上面に電解めっき処理を行い、めっき膜を形成する。そして、モノエタノールアミンを含む溶液等を用いて、レジストパターン２１７を除去する。これによって、銅箔２１６の上面に導体層２０１が形成される（図４Ｃ参照）。この導体層２０１には、複数の接続パッド２００が含まれている。続いて、支持板２１４に形成された銅箔２１６の上面の所定位置に接着剤を塗布することにより、接着層１０６を形成する。接着剤としては、例えば、エポキシ樹脂系、アクリル樹脂系、シリコーン樹脂系等の接着剤が用いられる。接着層１０６は、配線構造体１０の大きさとほぼ同じ大きさになるように形成されている。

【0040】

次に、配線構造体１０の接続パッド１０４が下方に向くように、配線構造体１０を支持板２１４上に固定する。具体的には、接続パッド１０４が下向きになった状態で、配線構造体１０を接着層１０６の上面に載置し、この接着層１０６を介して支持板２１４に形成された銅箔２１６と固定させる（図４Ｄ及び図４Ｅ参照）。これによって、配線構造体１０のビア導体１０５が支持板２１４に向かって拡径する状態になっている。また、接続パッド１０４を接着層１０６と密着させることにより、隣接する接続パッド１０４同士の間には、接着剤が隙間なく充填される。

【0041】

次に、配線構造体１０と一体になった支持板１１０を剥離する。支持板１１０の剥離は、例えば配線構造体１０及び支持板１１０を加熱し、剥離層１１１を軟化させて配線構造体１０と支持板１１０を分離させることで行われる。そして、支持板１１０を剥離した後に、配線構造体１０に残留した剥離剤をきれいに除去する（図４Ｆ参照）。

【0042】

次に、導体層２０１及び配線構造体１０を覆うように、銅箔２１６の上に絶縁層２０２を形成する（図４Ｇ参照）。絶縁層２０２の材料として、例えばガラスクロス入りのプリプレグが用いられる。続いて、絶縁層２０２にＣＯ_２レーザ光を照射し、ビアホール２１８を複数形成する（図４Ｈ参照）。ビアホール２１８を形成した後に、ビアホール２１８の内部に残留するスミアを除去するためのデスミア処理を行う。ビアホール２１８は、支持板２１４に向かって直径が小さくなるように加工されている。従って、このビアホール２１８に形成されるビア導体は、支持板２１４に向かって縮径する状態になる。

【0043】

次に、絶縁層２０２が形成された支持板２１４を、Ｐｄ等を主成分とする触媒に浸漬して、絶縁層２０２の表面に触媒を付着させる。続いて、支持板２１４を無電解銅めっき液に浸漬する。これによって、絶縁層２０２の表面、及びビアホール２１８の内壁面及び底面に無電解めっき膜２０３ａが形成される（図４Ｉ参照）。無電解めっき膜の材料として、銅やニッケル等を用いることができる。

【0044】

次に、無電解めっき膜２０３ａの表面に、感光性ドライフィルムをラミネートする。続いて、感光性ドライフィルムにそれぞれ所定のパターンが形成されたマスクフィルムを密着させた後に、感光性ドライフィルムに紫外線で露光処理を行う。続いて、感光性ドライフィルムに対してアルカリ水溶液を用いた現像処理を行う。これによって、所定のレジストパターン２１９が形成される（図４Ｊ参照）。

【0045】

次に、無電解めっき層２０３ａをシード層としてその上に電解めっき層２０３ｂを形成する（図４Ｋ参照）。続いて、レジストパターン２１９を除去した後、レジストパターン２１９に被覆されていた無電解めっき膜２０３ａをエッチングすることにより除去する。これによって、絶縁層２０２に残された無電解めっき層２０３ａ及び電解めっき層２０３ｂは、導体層２０３を構成する。そして、ビアホール２１８は電解めっき材で充填され、この充填された電解めっき材はビア導体２１０を形成する（図４Ｌ参照）。

【0046】

次に、上述した方法を繰り返すことで、絶縁層２０４、導体層２０５、ビア導体２１１、絶縁層２０６、導体層２０７、ビア導体２１２、絶縁層２０８、導体層２０９及びビア導体２１３を順次に形成する。これによって、支持板２１４上にコア積層体２０が形成される（図４Ｍ参照）。

【0047】

次に、コア積層体２０から支持板２１４及びキャリア銅箔２１５を剥離した後に、コア積層体２０を上下反転させる（図４Ｎ参照）。続いて、銅箔２１６をエッチングすることにより除去する。これによって、導体層２０１の一部である接続パッド２００が外部に露出する。続いて、導体層２０１の上表面２０１ａと絶縁層２０２の上表面（すなわち、コア積層体２０の第１主面２０ａ）とを同一平面に配置するようにエッチング処理を行う。

【0048】

次に、ＣＯ_２レーザ光照射で接続パッド１０４の上表面１０４ａが外部に露出するように、接着層１０６を除去する。これによって、導体層１０３の一部である接続パッド１０４が外部に露出する。続いて、導体層２０１の上表面２０１ａと接続パッド１０４の上表面１０４ａとを同一平面に位置させるようにエッチング処理を行う。更に、接着層１０６の上表面１０６ａと接続パッド１０４の上表面１０４ａとを同一平面に位置させるように接着層１０６の除去を行う。これによって、コア積層体２０の作製を完了する（図４Ｏ参照）。

【0049】

＜コア積層体２０の両側に第１ビルドアップ層３０、第２ビルドアップ層４０を形成するステップ＞
以下、図５Ａ〜図５Ｃを参照しコア積層体２０の両側に第１ビルドアップ層３０、第２ビルドアップ層４０を同時に形成するステップについて説明する。具体的には、まず、コア積層体２０の上面（すなわち、第１主面２０ａ）に、上方から第１主面２０ａ、導体層２０１及び配線構造体１０を覆う絶縁層３０２、コア積層体２０の底面（すなわち、第２主面２０ｂ）に下方から第２主面２０ｂ及び導体層２０９を覆う絶縁層４０２を同時に形成する（図５Ａ参照）。絶縁層３０２，４０２の材料として、例えばガラスクロス入りのプリプレグが用いられる。

【0050】

続いて、絶縁層３０２、絶縁層４０２にＣＯ_２レーザ光を照射し、ビアホール３０４，４０４をそれぞれ複数形成する（図５Ｂ参照）。絶縁層３０２に形成されるビアホール３０４は、円錐台形状に形成され、その直径がコア積層体２０の第２主面２０ｂから第１主面２０ａに向かう方向に沿って徐々に大きくなっている。従って、このビアホール３０４に形成されるビア導体は、コア積層体２０の第２主面２０ｂから第１主面２０ａに向かう方向に拡径される。一方、絶縁層４０２に形成されるビアホール４０４は、円錐台状に形成され、その直径がコア積層体２０の第１主面２０ａから第２主面２０ｂに向かう方向にそって徐々に大きくなっている。従って、ビアホール４０４に形成されるビア導体は、コア積層体２０の第１主面２０ａから第２主面２０ｂに向かう方向に拡径される。

【0051】

続いて、上述した図４Ｉ〜図４Ｋに示す方法で、第１ビルドアップ層３０のビア導体３０３及び導体層３０１、第２ビルドアップ層４０のビア導体４０３及び導体層４０１を同時に形成する。これによって、電子部品内蔵プリント配線板１の作製を完了する（図５Ｃ参照）。

【0052】

＜第２実施形態＞
以下、図６を参照して本発明の第２実施形態を説明する。この実施形態に係る電子部品内蔵プリント配線板４は、配線構造体１０の導体層１０１，１０３がコア積層体２０の導体層２０３と電気的に接続される点において上述の第１実施形態と異なるが、その他の構造等は第１実施形態と同様である。

【0053】

具体的には、コア積層体２０の導体層２０３と配線構造体１０の導体層１０１との間には、これらの導体層同士を電気的に連続するためのビア導体２２０が更に設けられている。ビア導体２２０は、コア積層体２０の絶縁層２０２及び配線構造体１０の絶縁層１００の内部に形成されている。ビア導体２２０は、絶縁層２０２に形成されるビア導体２１０と同様に円錐台形状を呈し、コア積層体２０の第１主面２０ａから第２主面２０ｂに向かう方向に拡径されている。

【0054】

このビア導体２２０を設けることによって、配線構造体１０の導体層１０３が電子部品内蔵プリント配線板４の最も下側に位置する導体層４０１と電気的に接続されることになる。すなわち、配線構造体１０の導体層１０３は、配線構造体１０のビア導体１０５及び導体層１０１、コア積層体２０のビア導体２２０，２１１，２１２，２１３及び導体層２０３，２０５，２０７，２０９、更に第２ビルドアップ層４０のビア導体４０３を介して最も下側に位置する導体層４０１と電気的に接続される。従って、このように形成される配線を電源又はグランド配線として利用することができる。なお、本実施形態に係る電子部品内蔵プリント配線板４は、上述の第１実施形態と同様な構造を有する点において、第１実施形態と同様な作用効果を得られる。

【0055】

＜第３実施形態＞
以下、図７を参照して本発明の第３実施形態を説明する。この実施形態に係る電子部品内蔵プリント配線板５は、第１ビルドアップ層３１の導体層３０５の一部が連結される点において上述の第１実施形態と異なるが、その他の構造等は第１実施形態と同様である。

【0056】

具体的には、導体層３０５は、電子部品内蔵プリント配線板５の最も上側に配置され、ＩＣチップ２，３を実装するための複数の実装パッド３０６を含む。なお、この導体層３０５は、特許請求の範囲に記載の「第３導体層」に相当する。実装パッド３０６のうち、ビア導体３０３を介して配線構造体１０の導体層１０３と電気的に接続する実装パッド３０６ａと、ビア導体３０３を介してコア積層体２０の導体層２０１と電気的に接続する実装パッド３０６ｂとは、その間に配置される配線３０７によって連結されている。配線３０７は絶縁層３０２の上面に形成されている。このように構成された電子部品内蔵プリント配線板５は、上述の第１実施形態と同様な作用効果を得られるほか、実装パッド３０６ａ及び実装パッド３０６ｂが配線３０７によって連結されるので、配線構造体１０に形成される配線は、信号の伝送だけではなく、例えば電源又はグランド配線としての利用も可能であり、電子部品内蔵プリント配線板５の配線デザインの自由度を向上することができる。

【0057】

＜第４実施形態＞
以下、図８を参照して本発明の第４実施形態を説明する。この実施形態に係る電子部品内蔵プリント配線板６は、配線構造体１１が半田接合でコア積層体２０と接合される点において上述の第１実施形態と異なるが、その他の構造等は第１実施形態と同様である。

【0058】

具体的には、配線構造体１１は、第１実施形態の配線構造体１０と異なり、接着層１０６を有せず、絶縁層１０２，１０８を備えている。絶縁層１０８は、絶縁層１０２と同様に感光性樹脂からなる絶縁層であり、接続パッド１０４同士の間に充填されている。絶縁層１０８の上表面１０８ａが、接続パッド１０４の上表面１０４ａと同一平面に位置している。なお、絶縁層１０８は、特許請求の範囲に記載の「第４導体層」に相当するものである。また、配線構造体１１の底面を構成する絶縁層１０２の下表面１０２ａでは、導体層１０１の下表面１０１ａが外部に露出している。この導体層１０１の下表面１０１ａは、絶縁層１０２の下表面１０２ａと同一平面に位置する。

【0059】

そして、外部に露出した導体層１０１のうちの一部が、コア積層体２０の導体層２２１と接続するための接続パッド１０７を複数構成する。一方、コア積層体２０の絶縁層２０４には、配線構造体１１の接続パッド１０７と接続するための接続パッド２２２が複数形成されている。この接続パッド２２２は、導体層２２１の一部であり、半田１０９を介して配線構造体１１の接続パッド１０７と接合されている。これによって、コア積層体２０の接続パッド２２２と配線構造体１１の接続パッド１０７とは電気的に接続される。

【0060】

また、コア積層体２０の接続パッド２２２と電気的に接続される複数の接続パッド１０７のうち、その一部がコア積層体２０のビア導体２１１，２１２，２１３及び導体層２０５，２０７，２０９、更に第２ビルドアップ層４０のビア導体４０３を介して電子部品内蔵プリント配線板６の最も下側に位置する導体層４０１と電気的に接続される。従って、このように形成される配線を電源又はグランド配線として利用することができる。なお、本実施形態に係る電子部品内蔵プリント配線板６は、上述の第１実施形態と同様な構造を有する点において、第１実施形態と同様な作用効果を得られる。

【0061】

＜第５実施形態＞
以下、図９を参照して本発明の第５実施形態を説明する。この実施形態に係る電子部品内蔵プリント配線板７は、配線構造体１１が半田接合でコア積層体２０と接合される点、及び第１ビルドアップ層３１の導体層３０５の一部が連結される点において上述の第１実施形態と異なるが、その他の構造等は第１実施形態と同様である。

【0062】

具体的には、まず、配線構造体１１は上述した第４実施形態に係る配線構造体１１と同様な構造を有する。すなわち、接続パッド１０４同士の間には、接着層１０６に代えて絶縁層１０８が充填されており、接続パッド１０４の上表面１０４ａが絶縁層１０８の上表面１０８ａと同一平面に位置している。コア積層体２０の絶縁層２０４には、配線構造体１１の接続パッド１０７と接続するための接続パッド２２２が複数形成され、接続パッド２２２は半田１０９を介して配線構造体１１の接続パッド１０７と電気的に接続されている。また、配線構造体１１の接続パッド１０７のうちの一部が、コア積層体２０のビア導体２１１，２１２，２１３及び導体層２０５，２０７，２０９、更に第２ビルドアップ層４０のビア導体４０３を介して電子部品内蔵プリント配線板７の最も下側に位置する導体層４０１と電気的に接続される。従って、このように形成される配線を電源又はグランド配線として利用することができる。

【0063】

また、本実施形態に係る第１ビルドアップ層３１は上述した第３実施形態に係る第１ビルドアップ層３１と同様な構造を有する。すなわち、電子部品内蔵プリント配線板７の最も上側に位置する導体層３０５は、ＩＣチップ２，３を実装するための複数の実装パッド３０６を含む。実装パッド３０６のうち、ビア導体３０３を介して配線構造体１０の導体層１０３と電気的に接続する実装パッド３０６ａと、ビア導体３０３を介してコア積層体２０の導体層２０１と電気的に接続する実装パッド３０６ｂとは、その間に配置される配線３０７によって連結されている。このように構成された電子部品内蔵プリント配線板７は、上述の第１実施形態と同様な作用効果を得られるほか、実装パッド３０６ａ及び実装パッド３０６ｂが配線３０７によって連結されるので、配線構造体１１に形成される配線は、信号の伝送だけではなく、例えば電源又はグランド配線としての利用も可能であり、電子部品内蔵プリント配線板７の配線デザインの自由度を向上することができる。

【0064】

＜第６実施形態＞
以下、図１０を参照して本発明の第６実施形態を説明する。この実施形態に係る電子部品内蔵プリント配線板８は、放熱部材１１４を備える点において上述の第１実施形態と異なっているが、その他の構造等は第１実施形態と同様である。

【0065】

具体的には、配線構造体１２の絶縁層１００の下面には、放熱部材１１４が設けられている。この放熱部材１１４は、例えば、銅めっきにより形成された金属めっき層であり、その厚さは１０〜８０μｍであることが好ましい。また、放熱部材１１４は、上述した銅めっき層のほか、その他の金属メッキ層、金属板又はナノカーボン材料によって形成されてもよい。

【0066】

本実施形態に係る電子部品内蔵プリント配線板８は、上述した第１実施形態と同様な作用効果を得られるほか、配線構造体１２に放熱部材１１４が設けられるため、放熱部材１１４を介してＩＣチップ２，３の作動時に発生した熱を効率良く周囲に放出することができる。従って、熱応力による影響を低減することができ、電子部品内蔵プリント配線板８の接続信頼性を更に高める効果を奏する。

【0067】

＜第７実施形態＞
以下、図１１を参照して本発明の第７実施形態を説明する。この実施形態に係る電子部品内蔵プリント配線板９は、コア積層体が１層の絶縁層、第１及び第２ビルドアップ層がそれぞれ２層の絶縁層によって構成される点において上述の第１実施形態と異なっているが、その他の構造等は第１実施形態と同様である。

【0068】

具体的には、電子部品内蔵プリント配線板９は、コア積層体２１と、コア積層体２１の第１主面２１ａの上に形成される第１ビルドアップ層３２と、コア積層体２１の第２主面２１ｂの下に形成される第２ビルドアップ層４１とを備える。コア積層体２１は、ガラスクロス入りのプリプレグによって形成された絶縁層２２３を１層有する。この絶縁層２２３は、特許請求の範囲に記載の「第３絶縁層」に相当するものである。コア積層体２１の第１主面２１ａ側には、複数の接続パッド２００を含む導体層２０１が設けられている。コア積層体２１の第２主面２１ｂの下方には、導体層２２４が形成されている。導体層２２４は、特許請求の範囲に記載の「第２導体層」に相当しており、例えば無電解めっき層と電解めっき層によって構成されている。

【0069】

そして、導体層２０１及び導体層２２４は、絶縁層２２３の内部に形成されるビア導体２２５によって電気的に接続されている。ビア導体２２５は、特許請求の範囲に記載の「第１ビア導体」に相当し、絶縁層２２３に複数形成されている。ビア導体２２５は、円錐台形状を呈し、第１主面２１ａから第２主面２１ｂに向かう方向に拡径されている。また、コア積層体２１の内部には、配線構造体１０が設けられている。

【0070】

第１ビルドアップ層３２は、２層の絶縁層３０８，３１０と２層の導体層３０９，３１１とをコア積層体２１の第１主面２１ａの上に交互に積層することにより形成されている。絶縁層３０８，３１０は、例えば３０〜８０質量％のＳｉＯ_２などの無機フィラーを含有する樹脂絶縁材料によって形成されている。導体層３０９，３１１は、例えば無電解めっき層及び電解めっき層によって構成されている。導体層３１１は、電子部品内蔵プリント配線板９の最も上側に配置され、ＩＣチップ２，３を実装するための複数の実装パッド３１２を有する。なお、絶縁層３０８，３１０、導体層３０９，３１１は、それぞれ特許請求の範囲に記載の「第１絶縁層」、「第３導体層」に相当する。

【0071】

また、絶縁層３０８の内部には、導体層３０９とコア積層体２１の導体層２０１又は配線構造体１０の導体層１０３とを電気的に接続するビア導体３１３が複数形成されている。絶縁層層３１０の内部には、導体層３０９と導体層３１１とを電気的に接続するビア導体３１４が複数形成されている。ビア導体３１３，３１４は、特許請求の範囲に記載の「第２ビア導体」に相当する。これらのビア導体３１３，３１４は、それぞれ円錐台形状に形成され、コア積層体２１の第２主面２１ｂから第１主面２１ａに向かう方向に拡径されている。従って、ビア導体３１３，３１４の拡径方向はコア積層体２１のビア導体２２５の拡径方向と逆である。これによって、コア積層体２１の導体層２０１において、導体層２０１の一方に接続するビア導体２２５と導体層２０１の他方に接続するビア導体３１３とは、異なる方向に拡径されることになる。

【0072】

第２ビルドアップ層４１は、２層の絶縁層４０６，４０８と２層の導体層４０５，４０７とをコア積層体２１の第２主面２１ｂの下に交互に積層することで形成されている。絶縁層４０６，４０８は、例えば３０〜８０質量％のＳｉＯ_２などの無機フィラーを含有する樹脂絶縁材料によって形成されている。導体層４０５，４０７は、例えば無電解めっき層及び電解めっき層によって構成されている。導体層４０７は、電子部品内蔵プリント配線板９の最も下側に配置され、マザーボードに設けられる端子や電極等と接続するための複数の実装パッド４０９を有する。なお、絶縁層４０６，４０８、導体層４０５，４０７は、それぞれ特許請求の範囲に記載の「第２絶縁層」、「第４導体層」に相当する。

【0073】

絶縁層４０６の内部には、導体層４０５とコア積層体２１の導体層２２４とを電気的に接続するビア導体４１０が複数形成されている。絶縁層層４０８の内部には、導体層４０５と導体層４０７とを電気的に接続するビア導体４１１が複数形成されている。ビア導体４１０，４１１は、特許請求の範囲に記載の「第３ビア導体」に相当する。これらのビア導体４１０，４１１は、それぞれ円錐台形状に形成され、コア積層体２１の第１主面２１ａから第２主面２１ｂに向かう方向に拡径されている。従って、第２ビルドアップ層４１のビア導体４１０，４１１の拡径方向は、第１ビルドアップ層３２のビア導体３１３，３１４の拡径方向と異なり、その逆方向になっている。本実施形態に係る電子部品内蔵プリント配線板９は、上述した第１実施形態と同様な作用効果を得られる。

【0074】

以上、本発明の実施形態について詳述したが、本発明は、上述の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。例えば、上述の実施形態では、電子部品として配線構造体の例を挙げて説明したが、電子部品は配線構造体に限らず、例えば能動半導体素子、受動部品又は配線層を有するインターポーザ、再配線層を有する半導体素子、ＷＬＰ（Wafer Level Package）でも良い。また、コア積層体、第１ビルドアップ層、第２ビルドアップ層の絶縁層及び導体層の層数は、上述の実施形態に限定されず、必要に応じて層数を変えることができる。例えば、コア積層体、第１ビルドアップ層及び第２ビルドアップ層がそれぞれ１層の絶縁層で形成されてもよい。この場合には、構成される電子部品内蔵プリント配線板の薄型化を図りやすくなる。

【0075】

また、必要に応じて第１ビルドアップ層及び第２ビルドアップ層の導体層を同じ厚さにしてもよく、又は異なる厚さにしてもよい。例えば、電子部品内蔵プリント配線板の反りの抑制及び配線のファイン化を図るために、第１ビルドアップ層の導体層の厚さを第２ビルドアップ層の導体層を薄くする。更に、コア積層体の絶縁層、第１ビルドアップ層の絶縁層及び第２ビルドアップ層の絶縁層は全て同じ材料により形成されてもよい。例えば、これらの絶縁層は全て無機フィラーを含有する樹脂絶縁材によって形成されてもよい。更に、本発明に係る電子部品内蔵プリント配線板の表裏面に、必要応じてソルダーレジスト（solder resist）層を形成してもよい。

【符号の説明】

【0076】

１，４，５，６，７，８，９ 電子部品内蔵プリント配線板
２，３ ＩＣチップ
１０，１１，１２ 配線構造体（電子部品）
２０，２１ コア積層体
２０ａ，２１ａ 第１主面
２０ｂ，２１ｂ 第２主面
３０，３１，３２ 第１ビルドアップ層
４０，４１ 第２ビルドアップ層
１００，１０２，１０８ 絶縁層（第４絶縁層）
１０４ 接続パッド（接続端子）
１０４ａ 上表面
１０５ ビア導体（第４ビア導体）
１０６ 接着層
１１４ 放熱部材
２００ 接続パッド
２０１ 導体層（第１導体層）
２０１ａ 上表面
２０２，２０４，２０６，２０８，２２３ 絶縁層（第３絶縁層）
２０９，２２４ 導体層（第２導体層）
２１０，２１１，２１２，２１３，２２５ ビア導体（第１ビア導体）
３０１，３０５，３０９，３１１ 導体層（第３導体層）
３０２，３０８，３１０ 絶縁層（第１絶縁層）、
３０３，３１３，３１４ ビア導体（第２ビア導体）
４０１，４０５，４０７ 導体層（第４導体層）
４０２，４０６，４０８ 絶縁層（第２絶縁層）
４０３，４１０，４１１ ビア導体（第３ビア導体）

【図1】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図3F】

【図3G】

【図3H】

【図4A】

【図4B】

【図4C】

【図4D】

【図4E】

【図4F】

【図4G】

【図4H】

【図4I】

【図4J】

【図4K】

【図4L】

【図4M】

【図4N】

【図4O】

【図5A】

【図5B】

【図5C】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】