特許 6380050 インターフェース装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6380050

(24)【登録日】2018年8月10日

(45)【発行日】2018年8月29日

(54)【発明の名称】インターフェース装置

(51)【国際特許分類】

   H04R 3/00 20060101AFI20180820BHJP

   G06F 13/42 20060101ALI20180820BHJP

【ＦＩ】

   H04R3/00 320

   G06F13/42 340A

   G06F13/42 350B

【請求項の数】8

【全頁数】16

(21)【出願番号】特願2014-240598(P2014-240598)

(22)【出願日】2014年11月27日

(65)【公開番号】特開2016-103723(P2016-103723A)

(43)【公開日】2016年6月2日

【審査請求日】2017年6月20日

(73)【特許権者】

【識別番号】710014351

【氏名又は名称】オンキヨー株式会社

(72)【発明者】

【氏名】小西 智仁

(72)【発明者】

【氏名】近藤 裕介

(72)【発明者】

【氏名】竹村 進

【審査官】 下林 義明

(56)【参考文献】

【文献】 特開平０４−２６６１５１（ＪＰ，Ａ）

【文献】 特開２００７−１４７４０５（ＪＰ，Ａ）

【文献】 特開２００４−０２９９４７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｒ ３／００ − ３／１４

Ｈ０４Ｌ ７／００ − ７／１０

Ｇ１１Ｂ ２０／１０ − ２０／１６

Ｇ０６Ｆ １３／３８ − １３／４２

(57)【特許請求の範囲】

【請求項1】

マイクロコンピュータと、前記マイクロコンピュータにオーディオデータをシリアル出力する、前記マイクロコンピュータと対応可能なビットスロットが異なるオーディオ機器と、を接続するインターフェース装置であって、
前記マイクロコンピュータが出力したＬＲクロック信号を分周して分周ＬＲクロック信号を出力する分周回路と、
前記分周回路と前記オーディオ機器とを接続する分周ＬＲクロックラインと、
前記マイクロコンピュータと前記オーディオ機器とを接続し、前記マイクロコンピュータがビットクロック信号を出力するビットクロックラインと、
前記マイクロコンピュータと前記オーディオ機器とを接続し、前記オーディオ機器が前記オーディオデータをシリアル出力するデータラインと、
を備えることを特徴とするインターフェース装置。

【請求項2】

前記分周ＬＲクロックラインと前記データラインとを接続する抵抗をさらに備えることを特徴とする請求項１に記載のインターフェース装置。

【請求項3】

前記マイクロコンピュータが出力したＬＲクロック信号を反転して反転ＬＲクロック信号を出力する反転回路をさらに備え、
前記分周回路は、前記マイクロコンピュータが出力した前記ＬＲクロック信号に替えて、前記反転回路が出力した前記反転ＬＲクロック信号を分周して前記分周ＬＲクロック信号を出力することを特徴とする請求項１又は２に記載のインターフェース装置。

【請求項4】

前記反転回路は、
第１Ｄ型フリップフロップであり、
クリア端子に前記ＬＲクロック信号が入力され、プリセット端子が接地電位に接続され、反転出力端子が前記反転回路の出力であることを特徴とする請求項３に記載のインターフェース装置。

【請求項5】

前記反転回路は、
第１Ｄ型フリップフロップであり、
クリア端子が接地電位に接続され、プリセット端子に前記ＬＲクロック信号が入力され、出力端子が前記反転回路の出力であることを特徴とする請求項３に記載のインターフェース装置。

【請求項6】

前記分周回路は、
第２Ｄ型フリップフロップであり、
クロック端子に前記反転ＬＲクロック信号が入力され、入力端子に反転出力端子からの信号が入力され、出力端子が前記分周回路の出力であることを特徴とする請求項３〜５のいずれか１項に記載のインターフェース装置。

【請求項7】

前記反転回路は、
第１Ｄ型フリップフロップであり、
クリア端子に前記ＬＲクロック信号が入力され、プリセット端子が接地電位に接続され、反転出力端子が前記反転回路の出力であり、
前記分周回路は、
第２Ｄ型フリップフロップであり、
クロック端子に前記反転ＬＲクロック信号が入力され、入力端子に反転出力端子からの信号が入力され、出力端子が前記分周回路の出力であり、
前記第１Ｄ型フリップフロップ及び前記第２Ｄ型フリップフロップは、１つのロジックＩＣであることを特徴とする請求項３に記載のインターフェース装置。

【請求項8】

前記反転回路は、
第１Ｄ型フリップフロップであり、
クリア端子が接地電位に接続され、プリセット端子に前記ＬＲクロック信号が入力され、出力端子が前記反転回路の出力であり、
前記分周回路は、
第２Ｄ型フリップフロップであり、
クロック端子に前記反転ＬＲクロック信号が入力され、入力端子に反転出力端子からの信号が入力され、出力端子が前記分周回路の出力であり、
前記第１Ｄ型フリップフロップ及び前記第２Ｄ型フリップフロップは、１つのロジックＩＣであることを特徴とする請求項３に記載のインターフェース装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、マイクロコンピュータと、マイクロコンピュータにオーディオデータをシリアル出力するオーディオ機器と、を接続するインターフェース装置に関する。

【背景技術】

【0002】

マイクロコンピュータとオーディオ機器とは、Ｉ２Ｓと呼ばれる通信方式に従って、通信を行う場合がある（例えば、特許文献１参照。）。図１０及び図１１は、Ｉ２Ｓに従った通信を説明するための図である。ここでは、オーディオ機器として、ＭＥＭＳ（Micro Electro Mechanical Systems）マイク２０２を例示している。マイクロコンピュータ２０１は、所望のサンプリング周波数のＬＲクロック信号をＬＲクロックラインＬＲＣＫに出力して、ＭＥＭＳマイク２０２にＬＲクロック信号を与える。また、マイクロコンピュータ２０１は、ＬＲクロック信号１周期に対して、例えば、６４ビットのビットクロック信号をビットクロックラインＢＣＬＫに出力して、ＭＥＭＳマイク２０２にビットクロック信号を与える。ＬＲクロック信号１周期あたりのビットクロック信号の数を「ビットスロット」という。

【0003】

ＭＥＭＳマイク２０２は、図１０（ａ）に示すステレオマイクである場合、図１０（ｂ）に示すように、Ｉ２Ｓに従った通信では、ＬＲクロック信号のローレベルに同期して、ＬチャンネルのオーディオデータをデータラインＤＡＴＡに出力する。また、ＭＥＭＳマイク２０２は、ＬＲクロック信号のハイレベルに同期して、ＲチャンネルのオーディオデータをデータラインＤＡＴＡに出力する。ＭＥＭＳマイク２０２は、Ｌチャンネル２４ビット（有効データ）、Ｒチャンネル２４ビット（有効データ）のオーディオデータを出力する場合、２４ビットのオーディオデータを出力した後、データラインＤＡＴＡをハイインピーダンス（Ｈｉ−Ｚ）にして開放する。オーディオデータは、ＬＲクロック信号のエッジから１ビットずれる。

【0004】

ＭＥＭＳマイク２０２は、図１１（ａ）に示すモノラルマイクである場合、図１１（ｂ）に示すように、Ｉ２Ｓに従った通信では、ＬＲクロック信号のローレベルに同期して、ＬチャンネルのオーディオデータをデータラインＤＡＴＡに出力する。その後、ＭＥＭＳマイク２０２は、データラインＤＡＴＡをハイインピーダンス（Ｈｉ−Ｚ）にして開放する。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１３−０２６２９５号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

ここで、マイクロコンピュータは、３２ビットスロットに対応できるが、６４ビットスロットに対応できない廉価なものである場合がある。このようなマイクロコンピュータは、６４ビットスロット対応のオーディオ機器と通信ができない。しかしながら、コストを抑えるために、このようなマイクロコンピュータであっても、オーディオ機器と通信できることが望まれる。

【0007】

本発明の目的は、対応可能なビットスロットが異なるマイクロコンピュータとオーディオ機器との間で通信を行わせることを可能とする装置を提供することである。

【課題を解決するための手段】

【0008】

第１の発明のインターフェース装置は、マイクロコンピュータと、前記マイクロコンピュータにオーディオデータをシリアル出力する、前記マイクロコンピュータと対応可能なビットスロットが異なるオーディオ機器と、を接続するインターフェース装置であって、前記マイクロコンピュータが出力したＬＲクロック信号を分周して分周ＬＲクロック信号を出力する分周回路と、前記分周回路と前記オーディオ機器とを接続する分周ＬＲクロックラインと、前記マイクロコンピュータと前記オーディオ機器とを接続し、前記マイクロコンピュータがビットクロック信号を出力するビットクロックラインと、前記マイクロコンピュータと前記オーディオ機器とを接続し、前記オーディオ機器が前記オーディオデータをシリアル出力するデータラインと、を備えることを特徴とする。

【0009】

例えば、マイクロコンピュータが、３２ビットスロット対応であるとする。また、例えば、オーディオ機器が、６４ビットスロット対応であるとする。本発明では、分周回路は、マイクロコンピュータが出力したＬＲクロック信号を分周して分周ＬＲクロック信号を出力する。ここで、マイクロコンピュータは、所望の２倍のサンプリング周波数のＬＲクロック信号を出力するとする。また、マイクロコンピュータは、所望の２倍のサンプリング周波数の、３２ビットスロットのビットクロック信号を出力するとする。

【0010】

２倍のサンプリング周波数のＬＲクロック信号は、分周回路によって分周される。このため、オーディオ機器には、オーディオ機器が対応可能なＬＲクロック信号として、分周回路によって分周されたＬＲクロック信号（分周ＬＲクロック信号）が入力される。ここで、オーディオ機器には、ＬＲクロック信号の１周期あたり３２ビットのビットクロック信号が入力される。従って、オーディオ機器には、分周ＬＲクロック信号の１周期に６４ビットのビットクロック信号が入力されることとなる。このため、オーディオ機器は、マイクロコンピュータがインターフェース装置を介して出力した、ＬＲクロック信号、ビットクロック信号に対応して、マイクロコンピュータにオーディオデータを出力することができる。

【0011】

以上説明したように、本発明によれば、対応可能なビットスロットが異なるマイクロコンピュータとオーディオ機器との間で通信を行わせることができる。

【0012】

第２の発明のインターフェース装置は、第１の発明のインターフェース装置において、前記分周ＬＲクロックラインと前記データラインとを接続する抵抗をさらに備える。

【0013】

上述したように、マイクロコンピュータは、所望の２倍のサンプリング周波数のＬＲクロック信号を出力する。このため、マイクロコンピュータには、出力した１周期のＬＲクロック信号に同期して、Ｌチャンネルのオーディオデータが入力されることとなる。また、マイクロコンピュータには、出力した１周期のＬＲクロック信号に同期して、Ｒチャンネルのオーディオデータが入力されることとなる。従って、マイクロコンピュータは、Ｌチャンネル、Ｒチャンネルのオーディオデータを判別することができないという問題がある。そこで、本発明では、分周回路とオーディオ機器とを接続する分周ＬＲクロックラインと、データラインと、を抵抗で接続している。

【0014】

オーディオ機器は、Ｌチャンネル２４ビット（有効データ）、Ｒチャンネル２４ビット（有効データ）のオーディオデータを出力するとする。オーディオ機器は、２４ビットのオーディオデータを出力した後、データラインをハイインピーダンスにして開放する。ここで、分周ＬＲクロックラインとデータラインとは、抵抗により接続されている。このため、データラインには、例えば、左詰フォーマットでは、Ｌチャンネル２４ビットのオーディオデータが出力された後、Ｒチャンネルのオーディオデータが出力されるまで、分周ＬＲクロックラインに出力される分周ＬＲクロック信号により、「１１１１１１１１ｂ」が出力される。８ビットすべて、ハイレベルの分周ＬＲクロック信号により、「１」となる。

【0015】

また、データラインには、例えば、左詰フォーマットでは、Ｒチャンネル２４ビットのオーディオデータが出力された後、Ｌチャンネルのオーディオデータが出力されるまで、分周ＬＲクロックラインに出力される分周ＬＲクロック信号により、「００００００００ｂ」が出力される。８ビットすべて、ローレベルの分周ＬＲクロック信号により、「０」となる。

【0016】

上述したように、データラインには、Ｌチャンネル２４ビットのオーディオデータが出力された後、Ｒチャンネルのオーディオデータが出力されるまで、分周ＬＲクロックラインに出力される分周ＬＲクロック信号により、「１１１１１１１１ｂ」が出力される。従って、マイクロコンピュータは、Ｌチャンネルのオーディオデータ（有効データ２４ビット）＋「１１１１１１１１ｂ」（８ビット）を取り込む。また、データラインには、Ｒチャンネル２４ビットのオーディオデータが出力された後、Ｌチャンネルのオーディオデータが出力されるまで、分周ＬＲクロックラインに出力される分周ＬＲクロック信号により、「００００００００ｂ」が出力される。従って、マイクロコンピュータは、Ｒチャンネルのオーディオデータ（有効データ２４ビット）＋「００００００００ｂ」（８ビット）を取り込む。マイクロコンピュータは、取り込んだ３２ビットのデータにおいて、オーディオデータのＬＳＢから８ビットのパターン（「１１１１１１１１ｂ」、「００００００００ｂ」）から、Ｌチャンネル、Ｒチャンネルいずれのオーディオデータであるかを判定することができる。また、マイクロコンピュータは、取り込んだデータから、８ビット右ビットシフトすることにより、有効データとして、Ｌチャンネル、又は、Ｒチャンネル２４ビットのオーディオデータを取得することができる。

【0017】

オーディオデータは、Ｌチャンネル、Ｒチャンネルの順にデータラインに出力される。従って、マイクロコンピュータは、Ｌチャンネル、Ｒチャンネルのいずれのオーディオデータであるかを判定すれば、連続するデータが、Ｌチャンネル、Ｒチャンネルのいずれのオーディオデータであるかを判定することができる。

【0018】

第３の発明のインターフェース装置は、第１又は第２の発明のインターフェース装置において、前記マイクロコンピュータが出力したＬＲクロック信号を反転して反転ＬＲクロック信号を出力する反転回路をさらに備え、前記分周回路は、前記マイクロコンピュータが出力した前記ＬＲクロック信号に替えて、前記反転回路が出力した前記反転ＬＲクロック信号を分周して前記分周ＬＲクロック信号を出力することを特徴とする。

【0019】

Ｉ２Ｓに従った通信では、オーディオ機器は、ＬＲクロック信号のローレベルに同期して、Ｌチャンネルのオーディオデータをマイクロコンピュータに出力する。また、オーディオ機器は、ＬＲクロック信号のハイレベルに同期して、Ｒチャンネルのオーディオデータをマイクロコンピュータに出力する。マイクロコンピュータは、通常、Ｌチャンネル、Ｒチャンネルの順に、ＬチャンネルとＲチャンネルとのペアで、オーディオデータを取り込むようになっている。Ｄ型フリップフロップを用いた分周回路は、信号の立ち上がり時に、反転出力端子の論理を取り込み、出力端子及び反転出力端子の論理が反転するため、ＬＲクロック信号をそのまま分周すると、分周されたＬＲクロック信号のＬチャンネル、Ｒチャンネルに相当する期間は、ＬＲクロック信号のハイレベル、ローレベルの順となる期間に相当し、ＬＲクロック信号の論理が反転するタイミングは、マイクロコンピュータの３２ビットスロットの中間で発生することになる。オーディオ機器が、これに同期して、Ｒチャンネル、Ｌチャンネルの順にオーディオデータを出力すると、マイクロコンピュータは３２ビットスロットの後半から始まる２４ビットデータを受け取ることになる。つまり、最初の１６ビットをＲチャンネル、後の８ビットを次のサンプルのＬチャンネルとして受け取るため、プログラムが煩雑となり、バグを引き起こす原因となりかねない。

【0020】

そこで、本発明では、反転回路により、ＬＲクロック信号を反転し、分周回路により、反転ＬＲクロック信号を分周している。これにより、分周回路から出力される分周ＬＲクロック信号は、ＬＲクロック信号の立ち下がり時に論理が変化し、そのローレベル期間およびハイレベル期間のどちらもマイクロコンピュータの３２ビットスロットの期間に相当する。これに従い、オーディオ機器が、オーディオデータを出力すると、マイクロコンピュータは、ＬチャンネルとＲチャンネルにまたがるオーディオデータを受け取るが、サンプル期間をまたいで一つのオーディオデータを受け取ることはないため、プログラムが煩雑となることがない。

【0021】

第４の発明のインターフェース装置は、第３の発明のインターフェース装置において、前記反転回路は、第１Ｄ型フリップフロップであり、クリア端子に前記ＬＲクロック信号が入力され、プリセット端子が接地電位に接続され、反転出力端子が前記反転回路の出力であることを特徴とする。

【0022】

本発明では、反転回路である第１Ｄ型フリップフロップにおいて、クリア端子にＬＲクロック信号が入力される。また、プリセット端子が接地電位に接続されている。また、反転出力端子が反転回路の出力である。従って、ＬＲクロック信号がローレベルである場合、プリセット端子が接地電位に接続されているため、反転出力端子からは、ハイレベルの信号が出力される。また、ＬＲクロック信号がハイレベルである場合、プリセット端子が接地電位に接続されているため、反転出力端子からは、ローレベルの信号が出力される。このように、本発明では、反転出力端子から、ＬＲクロック信号が反転された反転ＬＲクロック信号が出力される。

【0023】

第５の発明のインターフェース装置は、第３の発明のインターフェース装置において、前記反転回路は、第１Ｄ型フリップフロップであり、クリア端子が接地電位に接続され、プリセット端子に前記ＬＲクロック信号が入力され、出力端子が前記反転回路の出力であることを特徴とする。

【0024】

本発明では、反転回路である第１Ｄ型フリップフロップにおいて、クリア端子が接地電位に接続されている。また、クリア端子にＬＲクロック信号が入力される。また、出力端子が反転回路の出力である。従って、ＬＲクロック信号がローレベルである場合、クリア端子が接地電位に接続されているため、出力端子からは、ハイレベルの信号が出力される。また、ＬＲクロック信号がハイレベルである場合、クリア端子が接地電位に接続されているため、出力端子からは、ローレベルの信号が出力される。このように、本発明では、出力端子から、ＬＲクロック信号が反転された反転ＬＲクロック信号が出力される。

【0025】

第６の発明のインターフェース装置は、第３〜第５の発明のインターフェース装置において、前記分周回路は、第２Ｄ型フリップフロップであり、クロック端子に前記反転ＬＲクロック信号が入力され、入力端子に反転出力端子からの信号が入力され、出力端子が前記分周回路の出力であることを特徴とする。

【0026】

本発明では、分周回路である第２Ｄ型フリップフロップにおいて、クロック端子に反転ＬＲクロック信号が入力される。また、入力端子に反転出力端子からの信号が入力される。また、出力端子が分周回路の出力である。従って、反転ＬＲクロック信号の立ち上がり時に、反転出力端子からの信号がローレベルである場合、次に、反転ＬＲクロック信号が立ち上がるまで、すなわち、反転ＬＲクロック信号の１周期、出力端子からはローレベルの信号が出力される。同様に、反転ＬＲクロック信号の立ち上がり時に、反転出力端子からの信号がハイレベルである場合、次に、反転ＬＲクロック信号が立ち上がるまで、すなわち、反転ＬＲクロック信号の１周期、出力端子からはハイレベルの信号が出力される。このように、本発明では、出力端子から、反転ＬＲクロック信号が分周された分周ＬＲクロック信号が出力される。

【0027】

第７の発明のインターフェース装置は、第３の発明のインターフェース装置において、前記反転回路は、第１Ｄ型フリップフロップであり、クリア端子に前記ＬＲクロック信号が入力され、プリセット端子が接地電位に接続され、反転出力端子が前記反転回路の出力であり、前記分周回路は、第２Ｄ型フリップフロップであり、クロック端子に前記反転ＬＲクロック信号が入力され、入力端子に反転出力端子からの信号が入力され、出力端子が前記分周回路の出力であり、前記第１Ｄ型フリップフロップ及び前記第２Ｄ型フリップフロップは、１つのロジックＩＣであることを特徴とする。

【0028】

本発明では、反転回路である第１Ｄ型フリップフロップ及び分周回路である第２Ｄ型フリップフロップは、１つのロジックＩＣである。例えば、７４７４型とよばれるロジックＩＣは、２つのＤ型フリップフロップを有する。従って、１つのロジックＩＣで反転回路と分周回路とを実現することができるため、コストを削減することができる。

【0029】

第８の発明のインターフェース装置は、第３の発明のインターフェース装置において、前記反転回路は、第１Ｄ型フリップフロップであり、クリア端子が接地電位に接続され、プリセット端子に前記ＬＲクロック信号が入力され、出力端子が前記反転回路の出力であり、前記分周回路は、第２Ｄ型フリップフロップであり、クロック端子に前記反転ＬＲクロック信号が入力され、入力端子に反転出力端子からの信号が入力され、出力端子が前記分周回路の出力であり、前記第１Ｄ型フリップフロップ及び前記第２Ｄ型フリップフロップは、１つのロジックＩＣであることを特徴とする。

【0030】

本発明では、反転回路である第１Ｄ型フリップフロップ及び分周回路である第２Ｄ型フリップフロップは、１つのロジックＩＣである。例えば、７４７４型とよばれるロジックＩＣは、２つのＤ型フリップフロップを有する。従って、１つのロジックＩＣで反転回路と分周回路とを実現することができるため、コストを削減することができる。

【発明の効果】

【0031】

本発明によれば、対応可能なビットスロットが異なるマイクロコンピュータとオーディオ機器との間で通信を行わせることができる。

【図面の簡単な説明】

【0032】

【図1】本発明の実施形態に係るインターフェース装置の構成を示す図である。

【図2】Ｄ型フリップフロップの真理値表である。

【図3】Ｄ型フリップフロップの動作を説明するための図である。

【図4】Ｄ型フリップフロップの動作を説明するための図である。

【図5】ロジックＩＣの論理図である。

【図6】マイクロコンピュータが、インターフェース装置を介して、ＭＥＭＳマイクからオーディオデータを取得する場合の動作を説明するための図である。

【図7】マイクロコンピュータが、インターフェース装置を介して、ＭＥＭＳマイクからオーディオデータを取得する場合の動作を説明するための図である。

【図8】ＭＥＭＳマイクに入力されるビットクロック信号、ＬＲクロック信号、マイクロコンピュータに入力されるオーディオデータを示した図である。

【図9】変形例に係るインターフェース装置の構成を示す図である。

【図10】Ｉ２Ｓに従った通信を説明するための図である。

【図11】Ｉ２Ｓに従った通信を説明するための図である。

【発明を実施するための形態】

【0033】

以下、本発明の実施形態について説明する。図１は、本実施形態に係るインターフェース装置の基本構成を示す図である。インターフェース装置１は、マイクロコンピュータ１０１と、マイクロコンピュータ１０１にオーディオデータをシリアル出力する、マイクロコンピュータ１０１と対応可能なビットスロットが異なるＭＥＭＥＳマイク１０２（オーディオ機器）と、を接続する。マイクロコンピュータ１０１とＭＥＭＳマイク１０２とは、Ｉ２Ｓに従った通信を行う。

【0034】

インターフェース装置１は、Ｄ型フリップフロップ（以下、「ＤＦＦ」という。）２、３、ＬＲクロックラインＬＲＣＫ、分周ＬＲクロックラインＬＲＣＫ’、ビットクロックラインＢＣＬＫ、データラインＤＡＴＡ、抵抗Ｒを備える。

【0035】

ＤＦＦ２（第１Ｄ型フリップフロップ）は、マイクロコンピュータ１０１が出力したＬＲクロック信号を反転して反転ＬＲクロック信号を出力する反転回路である。ＤＦＦ２は、クリア端子／ＣＬＲにマイクロコンピュータ１０１からのＬＲクロック信号が入力される。また、ＤＦＦ２は、プリセット端子／ＰＲが接地電位に接続されている。また、ＤＦＦ２は、反転出力端子／Ｑが出力、すなわち、ＤＦＦ３のクロック端子ＣＫに接続されている。また、ＤＦＦ２は、入力端子Ｄ、クロック端子ＣＫが接地電位に接続されている。なお、入力端子Ｄ、クロック端子ＣＫは、接地電位に替えて、電源電位に接続されていてもよい。

【0036】

ＤＦＦ２の動作について説明する。図２は、ＤＦＦの真理値表である。図３は、ＤＦＦの動作を説明するための図である。ＬＲクロック信号がローレベルである場合、プリセット端子／ＰＲが接地電位に接続されているため、反転出力端子／Ｑからは、ハイレベルの信号が出力される。また、ＬＲクロック信号がハイレベルである場合、プリセット端子／ＰＲが接地電位に接続されているため、反転出力端子／Ｑからは、ローレベルの信号が出力される。このようにして、ＤＦＦ２は、ＬＲクロック信号を反転して反転ＬＲクロック信号を出力する。

【0037】

ＤＦＦ３（第２Ｄ型フリップフロップ）は、ＤＦＦ２が出力した反転ＬＲクロック信号を分周して分周ＬＲクロック信号を出力する分周回路である。ＤＦＦ３は、クロック端子ＣＫに反転ＬＲクロック信号が入力される。また、ＤＦＦ３は、入力端子Ｄに反転出力端子／Ｑからの信号が入力される。また、ＤＦＦ３は、出力端子Ｑが出力、すなわち、ＭＥＭＳマイク１０２に接続されている。また、ＤＦＦ３は、クリア端子／ＣＬＲ、プリセット端子／ＰＲが電源電位に接続されている。

【0038】

ＤＦＦ３の動作について説明する。図２は、ＤＦＦの真理値表である。図４は、ＤＦＦの動作を説明するための図である。ＤＦＦ３において、クロック端子ＣＫに反転ＬＲクロック信号が入力される。また、入力端子Ｄに反転出力端子／Ｑからの信号が入力される。また、出力端子Ｑが出力である。従って、反転ＬＲクロック信号の立ち上がり時に、反転出力端子／Ｑからの信号がローレベルである場合、次に、反転ＬＲクロック信号が立ち上がるまで、すなわち、反転ＬＲクロック信号の１周期、出力端子Ｑからはローレベルの信号が出力される。同様に、反転ＬＲクロック信号の立ち上がり時に、反転出力端子／Ｑからの信号がハイレベルである場合、次に、反転ＬＲクロック信号が立ち上がるまで、すなわち、反転ＬＲクロック信号の１周期、出力端子Ｑからはハイレベルの信号が出力される。このようにして、ＤＦＦ３は、反転ＬＲクロック信号を分周して分周ＬＲクロック信号を出力する。

【0039】

本実施形態では、ＤＦＦ２、３として、１つのロジックＩＣを用いている。例えば、フェアチャイルド・セミコンダクター社の７４ＶＨＣ７４は、２つのＤＦＦを有しているため、ＤＦＦ２、３として使用可能である。図５に、ロジックＩＣの論理図を示す。

【0040】

ＬＲクロックラインＬＲＣＫは、マイクロコンピュータ１０１とＤＦＦ２とを接続する。また、分周ＬＲクロックラインＬＲＣＫ’は、ＤＦＦ３とＭＥＭＳマイク１０２とを接続する。マイクロコンピュータ１０１は、ＬＲクロックラインＬＲＣＫにＬＲクロック信号を出力する。

【0041】

ビットクロックラインＢＣＬＫは、マイクロコンピュータ１０１とＭＥＭＳマイク１０２とを接続する。マイクロコンピュータ１０１は、ビットクロックラインＢＣＬＫにビットクロック信号を出力する。データラインＤＡＴＡは、マイクロコンピュータ１０１とＭＥＭＳマイク１０２とを接続する。ＭＥＭＳマイク１０２は、データラインＤＡＴＡにオーディオデータをシリアル出力する。抵抗Ｒは、ＤＦＦ３とＭＥＭＳマイク１０２とを接続する分周ＬＲクロックラインＬＲＣＫ’と、データラインＤＡＴＡと、を接続する。

【0042】

以下、マイクロコンピュータ１０１が、インターフェース装置１を介して、ＭＥＭＳマイク１０２からオーディオデータを取得する場合の動作を、図６に基づいて説明する。マイクロコンピュータ１０１は、３２ビットスロット対応である。ＭＥＭＳマイク１０２は、６４ビットスロット対応である。マイクロコンピュータ１０１は、所望の２倍のサンプリング周波数のＬＲクロック信号（２×ＬＲクロック信号）を生成して、ＬＲクロックラインＬＲＣＫに出力する。また、マイクロコンピュータ１０１は、所望の２倍のサンプリング周波数の、３２ビットスロットのビットクロック信号（２×ビットクロック信号：３２ビット）を生成して、ビットクロックラインＢＣＬＫに出力する。

【0043】

２倍のサンプリング周波数のＬＲクロック信号（２×ＬＲクロック信号）は、ＤＦＦ３によって分周される。このため、ＭＥＭＳマイク１０２には、ＭＥＭＳマイク１０２が対応可能なＬＲクロック信号として、ＤＦＦ３によって分周されたＬＲクロック信号（分周ＬＲクロック信号）が入力される。ここで、ＭＥＭＳマイク１０２には、所望の２倍のサンプリング周波数に対応する３２ビットスロットのビットクロック信号が入力される。従って、ＭＥＭＳマイク１０２には、分周ＬＲクロック信号の１周期に６４ビットのビットクロック信号が入力されることとなる。このため、ＭＥＭＳマイク１０２は、マイクロコンピュータ１０１がインターフェース装置１を介して出力した、ＬＲクロック信号、ビットクロック信号に対応して、マイクロコンピュータ１０１にオーディオデータを出力することができる。

【0044】

Ｉ２Ｓに従った通信では、ＭＥＭＳマイク１０２は、分周ＬＲクロック信号のローレベルに同期して、Ｌチャンネルのオーディオデータをマイクロコンピュータ１０１に出力する。また、ＭＥＭＳマイク１０２は、分周ＬＲクロック信号のハイレベルに同期して、Ｒチャンネルのオーディオデータをマイクロコンピュータ１０１に出力する。マイクロコンピュータ１０１は、通常、Ｌチャンネル、Ｒチャンネルの順に、ＬチャンネルとＲチャンネルとのペアで、オーディオデータを取り込むようになっている。ＤＦＦ３は、クロック端子ＣＫの立ち上がり時に、反転出力端子／Ｑの論理を取り込み、出力端子Ｑおよび反転出力端子／Ｑの論理が反転するため、ＬＲクロック信号を反転せずそのまま分周すると、分周されたＬＲクロック信号のＬチャンネル、Ｒチャンネルに相当する期間は、ＬＲクロック信号のハイレベル、ローレベルの順となる期間にそれぞれ相当し、ＬＲクロック信号の論理が反転するタイミングは、マイクロコンピュータ１０１の３２ビットスロットの中間で発生することになる。ＭＥＭＳマイク１０２が、このＬＲクロック信号に同期してオーディオデータを出力すると、マイクロコンピュータ１０１は３２ビットスロットの後半から始まる２４ビットデータを受け取ることになる。つまり、最初の１６ビットをＲチャンネル、後の８ビットを次のサンプルのＬチャンネルとして受け取るため、プログラムが煩雑となり、バグを引き起こす原因となりかねない。

【0045】

そこで、本実施形態では、図７に示すように、ＤＦＦ２により、ＬＲクロック信号を反転し、ＤＦＦ３により、反転ＬＲクロック信号を分周している。これにより、ＤＦＦ３の出力端子Ｑから出力される分周ＬＲクロック信号は、ＬＲクロック信号の立ち下がり時に論理が変化し、そのローレベル期間およびハイレベル期間のどちらもマイクロコンピュータ１０１の３２ビットスロットの期間に相当する。これに従い、ＭＥＭＳマイク１０２が、オーディオデータを出力すると、マイクロコンピュータ１０１は、ＬチャンネルとＲチャンネルにまたがるオーディオデータを受け取るが、サンプル期間をまたいで一つのオーディオデータを受け取ることはないため、プログラムが煩雑となることがない。

【0046】

マイクロコンピュータ１０１は、所望の２倍のサンプリング周波数のＬＲクロック信号を出力する。このため、マイクロコンピュータ１０１には、出力した１周期のＬＲクロック信号に同期して、Ｌチャンネルのオーディオデータが入力されることとなる。また、マイクロコンピュータ１０１には、出力した１周期のＬＲクロック信号に同期して、Ｒチャンネルのオーディオデータが入力されることとなる。従って、マイクロコンピュータ１０１は、Ｌチャンネル、Ｒチャンネルのオーディオデータを判別することができないという問題がある。そこで、本実施形態では、ＤＦＦ３とＭＥＭＳマイク１０２とを接続する分周ＬＲクロックラインＬＲＣＫ’と、データラインＤＡＴＡと、を抵抗Ｒで接続している。

【0047】

図８は、ＭＥＭＳマイクに入力されるビットクロック信号、ＬＲクロック信号、マイクロコンピュータに入力されるオーディオデータを示した図である。ＭＥＭＳマイク１０２は、Ｌチャンネル２４ビット（有効データ）、Ｒチャンネル２４ビット（有効データ）のオーディオデータを出力する。そして、ＭＥＭＳマイク１０２は、２４ビットのオーディオデータを出力した後、データラインＤＡＴＡをハイインピーダンスにして開放する。ここで、分周ＬＲクロックラインＬＲＣＫ’とデータラインＤＡＴＡとは、抵抗Ｒにより接続されている。このため、データラインＤＡＴＡには、Ｌチャンネル２４ビットのオーディオデータが出力された後、Ｒチャンネルのオーディオデータが出力されるまで、分周ＬＲクロックラインＬＲＣＫ’に出力される分周ＬＲクロック信号により、「０００００００１ｂ」が出力される。最初の７ビットは、ローレベルの分周ＬＲクロック信号により、「０」となる。最後の１ビットは、ハイレベルの分周ＬＲクロック信号により、「１」となる。最後の１ビットが、「１」となるのは、Ｉ２Ｓに従った通信では、オーディオデータは、ＬＲクロック信号のエッジから１ビットずれるためである。

【0048】

また、データラインＤＡＴＡには、Ｒチャンネル２４ビットのオーディオデータが出力された後、Ｌチャンネルのオーディオデータが出力されるまで、分周ＬＲクロックラインＬＲＣＫ’に出力される分周ＬＲクロック信号により、「１１１１１１１０ｂ」が出力される。最初の７ビットは、ハイレベルの分周ＬＲクロック信号により、「１」となる。最後の１ビットは、ローレベルの分周ＬＲクロック信号により、「０」となる。最後の１ビットが、「１」となるのは、Ｉ２Ｓに従った通信では、オーディオデータは、ＬＲクロック信号のエッジから１ビットずれるためである。

【0049】

上述したように、データラインＤＡＴＡには、Ｌチャンネル２４ビットのオーディオデータが出力された後、Ｒチャンネルのオーディオデータが出力されるまで、分周ＬＲクロックラインＬＲＣＫ’に出力される分周ＬＲクロック信号により、「０００００００１ｂ」が出力される。従って、マイクロコンピュータ１０１は、Ｌチャンネルのオーディオデータ（有効データ２４ビット）＋「０００００００１ｂ」（８ビット）を取り込む。また、データラインＤＡＴＡには、Ｒチャンネル２４ビットのオーディオデータが出力された後、Ｌチャンネルのオーディオデータが出力されるまで、分周ＬＲクロックラインＬＲＣＫ’に出力される分周ＬＲクロック信号により、「１１１１１１１０ｂ」が出力される。従って、マイクロコンピュータ１０１は、Ｒチャンネルのオーディオデータ（有効データ２４ビット）＋「１１１１１１０ｂ」（８ビット）を取り込む。マイクロコンピュータ１０１は、取り込んだ３２ビットのデータにおいて、オーディオデータのＬＳＢから８ビットのパターン（「０００００００１ｂ」、「１１１１１１１０ｂ」）から、Ｌチャンネル、Ｒチャンネルいずれのオーディオデータであるかを判定することができる。また、マイクロコンピュータ１０１は、取り込んだデータから、８ビット右ビットシフトすることにより、有効データとして、Ｌチャンネル、又は、Ｒチャンネル２４ビットのオーディオデータを取得することができる。

【0050】

オーディオデータは、Ｌチャンネル、Ｒチャンネルの順にデータラインＤＡＴＡに出力される。従って、マイクロコンピュータ１０１は、Ｌチャンネル、Ｒチャンネルのいずれのオーディオデータであるかを判定すれば、連続するデータが、Ｌチャンネル、Ｒチャンネルのいずれのオーディオデータであるかを判定することができる。

【0051】

なお、抵抗Ｒの抵抗値は、ＭＥＭＳマイク１０２がデータラインＤＡＴＡをハイインピーダンスにして開放したときに、マイクロコンピュータ１０１が意図した値に読み取れる値に設定する。なおかつ、ＭＥＭＳマイク１０２が有効データを出力している期間は、データラインＤＡＴＡ、分周ＬＲクロックラインＬＲＣＫ’の波形を大きく乱さないよう十分大きな値とする。

【0052】

以上説明したように、本実施形態によれば、対応可能なビットスロットが異なるマイクロコンピュータ１０１とＭＥＭＳマイク１０２との間で通信を行わせることができる。

【0053】

また、本実施形態では、１つのロジックＩＣを構成する、ＤＦＦ２により、ＬＲクロック信号を反転し、ＤＦＦ３により、反転ＬＲクロック信号を分周している。従って、１つのロジックＩＣで信号を反転、分周しているため、コストを削減することができる。

【0054】

以上、本発明の実施形態について説明したが、本発明を適用可能な形態は、上述の実施形態には限られるものではなく、以下に例示するように、本発明の趣旨を逸脱しない範囲で適宜変更を加えることが可能である。

【0055】

図９は、変形例に係るインターフェース装置の構成を示す図である。上述の実施形態とＤＦＦ２の構成が異なる。ＤＦＦ２は、クリア端子／ＣＬＲが接地電位に接続されている。また、ＤＦＦ２は、プリセット端子／ＰＲにＬＲクロック信号が入力される。また、ＤＦＦ２は、出力端子Ｑが出力、すなわち、ＤＦＦ３のクロック端子ＣＫに接続されている。また、ＤＦＦ２は、入力端子Ｄ、クロック端子ＣＫが接地電位に接続されている。なお、入力端子Ｄ、クロック端子ＣＫは、接地電位に替えて、電源電位に接続されていてもよい。

【0056】

ＤＦＦ２の動作について説明する。ＬＲクロック信号がローレベルである場合、クリア端子／ＣＬＲが接地電位に接続されているため、出力端子Ｑからは、ハイレベルの信号が出力される。また、ＬＲクロック信号がハイレベルである場合、クリア端子／ＣＬＲが接地電位に接続されているため、出力端子Ｑからは、ローレベルの信号が出力される。このようにして、ＤＦＦ２は、ＬＲクロック信号を反転して反転ＬＲクロック信号を出力する。

【0057】

上述の実施形態においては、抵抗Ｒは、分周ＬＲクロックラインＬＲＣＫ’とデータラインＤＡＴＡとを接続している。これに限らず、抵抗Ｒは設けられていなくてもよい。この場合、オーディオデータのＬチャンネル、Ｒチャンネルの判定は、ソフトウェア処理で実行される。

【0058】

上述の実施形態においては、ＤＦＦ２により、マイクロコンピュータ１０１が出力したＬＲクロック信号を反転し、ＤＦＦ３により、反転ＬＲクロック信号を分周している。これに限らず、例えば、マイクロコンピュータ１０１とＭＥＭＳマイク１０２（オーディオ機器）が、Ｉ２Ｓではなく、左詰（Left Justified）、右詰（Right Justified）の形式に従った通信（Ｉ２Ｓと論理が逆の通信）を行う場合、インターフェース装置１は、ＤＦＦ２（反転回路）を備えていなくてもよい。この場合、ＤＦＦ３により、マイクロコンピュータ１０１が出力したＬＲクロック信号を分周し、分周ＬＲクロック信号をＭＥＭＳマイク１０２に出力すればよい。この場合、データラインＤＡＴＡには、Ｌチャンネル２４ビットのオーディオデータが出力されていないハイインピーダンスの期間、分周ＬＲクロックラインＬＲＣＫ’に出力される分周ＬＲクロック信号により、「１１１１１１１１ｂ」が出力される。８ビットすべて、ハイレベルの分周ＬＲクロック信号により、「１」となる。

【0059】

また、データラインＤＡＴＡには、Ｒチャンネル２４ビットのオーディオデータが出力されていないハイインピーダンスの期間、分周ＬＲクロックラインＬＲＣＫ’に出力される分周ＬＲクロック信号により、「００００００００ｂ」が出力される。８ビットすべて、ローレベルの分周ＬＲクロック信号により、「０」となる。なお、Ｉ２Ｓに従った通信のように、ＬＲクロック信号のエッジとオーディオデータとのずれがないため、８ビットすべて同じ論理値となる。

【0060】

上述の実施形態と同様に、マイクロコンピュータ１０１は、取り込んだ３２ビットのデータにおいて、オーディオデータの左詰の場合はＬＳＢから、右詰の場合はＭＳＢから、８ビットのパターン（「１１１１１１１１ｂ」、「００００００００ｂ」）から、Ｌチャンネル、Ｒチャンネルいずれのオーディオデータであるかを判定することができる。

【0061】

上述の実施形態においては、オーディオ機器として、ＭＥＭＳマイク１０２を例示した。これに限らず、例えば、Ａ／Ｄ変換器等であってもよい。

【0062】

上述の実施形態においては、分周ＬＲクロック信号を、ＤＦＦ３の出力端子Ｑから取り出している。これに限らず、分周ＬＲクロック信号を、ＤＦＦ３の反転出力端子／Ｑから取り出すようにしてもよい。この場合、ＤＦＦ３の反転出力端子／ＱとＭＥＭＳマイク１０２とが、分周ＬＲクロックラインＬＲＣＫ’により接続される。

【0063】

上述の実施形態においては、ＤＦＦ２、３は、１つのロジックＩＣである場合について説明した。これに限らず、ＤＦＦ２、３は、別々の回路であってもよい。

【0064】

上述の実施形態においては、分周回路が、Ｄ型フリップフロップである場合について説明した。これに限らず、ＪＫ型フリップフロップを用いた分周回路等、別の分周回路を用いてもよい。また、用いた分周回路の動作が立ち下がりエッジであった場合、Ｉ２Ｓでは反転回路が必要なく、右詰、左詰では反転回路を用意する。

【0065】

上述の実施形態においては、反転回路が、Ｄ型フリップフロップである場合について説明した。これに限らず、インバータ等、別の反転回路であってもよい。

【符号の説明】

【0066】

１ インターフェース装置
２ ＤＦＦ（第１Ｄ型フリップフロップ、反転回路）
３ ＤＦＦ（第２Ｄ型フリップフロップ、分周回路）
Ｒ 抵抗
ＬＲＣＫ ＬＲクロックライン
ＬＲＣＫ’ 分周ＬＲクロックライン
ＢＣＬＫ ビットクロックライン
ＤＡＴＡ データライン
１０１ マイクロコンピュータ
１０２ ＭＥＭＳマイク（オーディオ機器）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】