特許 6381881 高電子移動度トランジスタ及びその駆動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6381881

(24)【登録日】2018年8月10日

(45)【発行日】2018年8月29日

(54)【発明の名称】高電子移動度トランジスタ及びその駆動方法

(51)【国際特許分類】

   H01L 21/337 20060101AFI20180820BHJP

   H01L 21/338 20060101ALI20180820BHJP

   H01L 29/808 20060101ALI20180820BHJP

   H01L 29/812 20060101ALI20180820BHJP

   H01L 29/778 20060101ALI20180820BHJP

【ＦＩ】

   H01L29/80 W

   H01L29/80 H

   H01L29/80 C

【請求項の数】16

【全頁数】13

(21)【出願番号】特願2013-207061(P2013-207061)

(22)【出願日】2013年10月2日

(65)【公開番号】特開2014-78710(P2014-78710A)

(43)【公開日】2014年5月1日

【審査請求日】2016年9月28日

(31)【優先権主張番号】10-2012-0113034

(32)【優先日】2012年10月11日

(33)【優先権主張国】KR

(73)【特許権者】

【識別番号】390019839

【氏名又は名称】三星電子株式会社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】全 ▲祐▼徹

(72)【発明者】

【氏名】金 鍾燮

(72)【発明者】

【氏名】朴 基烈

(72)【発明者】

【氏名】朴 永煥

(72)【発明者】

【氏名】▲呉▼ 在浚

(72)【発明者】

【氏名】河 種奉

(72)【発明者】

【氏名】申 在光

【審査官】 恩田 和彦

(56)【参考文献】

【文献】 特開２０１１−０２９５０６（ＪＰ，Ａ）

【文献】 特開２０１０−０６７８１６（ＪＰ，Ａ）

【文献】 特開２０１０−１５７６０２（ＪＰ，Ａ）

【文献】 特開２００７−１５０２８２（ＪＰ，Ａ）

【文献】 特開２００９−１４８１０６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３３７

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２９／８０８

Ｈ０１Ｌ ２９／８１２

(57)【特許請求の範囲】

【請求項1】

第１半導体物質を含むチャネル層と、
第２半導体物質を含み、前記チャネル層に２次元電子ガスを引き起こすチャネル供給層と、
前記チャネル供給層の両側に設けられるソース電極及びドレイン電極と、
前記チャネル供給層上に設けられ、前記２次元電子ガスに空乏領域を形成する空乏形成層と、
前記ソース電極と前記ドレイン電極との間の前記空乏形成層上に設けられる第１ゲート電極と、
前記ソース電極と前記第１ゲート電極との間の前記空乏形成層上に、前記第１ゲート電極と離隔して設けられる少なくとも一つの第２ゲート電極と、を含み、
前記第１ゲート電極と前記第２ゲート電極とが前記空乏形成層によって互いに連結され、
前記第２ゲート電極が、前記第１ゲート電極に第１ゲート電圧が印加されるにつれて第２ゲート電圧が誘導されるフローティング電極である、高電子移動度トランジスタ。

【請求項2】

前記第２ゲート電極には、前記空乏形成層を通じて第２ゲート電圧が誘導される、請求項１に記載の高電子移動度トランジスタ。

【請求項3】

前記第１ゲート電極と前記第２ゲート電極との間で、前記空乏形成層がストリップ状に形成される、請求項２に記載の高電子移動度トランジスタ。

【請求項4】

前記第２ゲート電極と前記ソース電極とが前記空乏形成層によって互いに連結される、請求項２に記載の高電子移動度トランジスタ。

【請求項5】

前記ソース電極と前記第２ゲート電極との間で、前記空乏形成層がストリップ状に形成される、請求項４に記載の高電子移動度トランジスタ。

【請求項6】

前記チャネル供給層の上面の少なくとも一部を覆うコーティング層をさらに含む、請求項１に記載の高電子移動度トランジスタ。

【請求項7】

前記コーティング層が前記空乏形成層と同じ物質を含む、請求項６に記載の高電子移動度トランジスタ。

【請求項8】

前記コーティング層が前記空乏形成層より薄い厚さに形成される、請求項７に記載の高電子移動度トランジスタ。

【請求項9】

前記第２ゲート電極には、前記チャネル供給層を通じて第２ゲート電圧が誘導される、請求項１に記載の高電子移動度トランジスタ。

【請求項10】

前記第２ゲート電極に誘導される前記第２ゲート電圧が、前記第１ゲート電極に印加された前記第１ゲート電圧、前記第１ゲート電極と前記第２ゲート電極との間隔及び前記第２ゲート電極と前記ソース電極との間隔によって定められる、請求項１に記載の高電子移動度トランジスタ。

【請求項11】

前記高電子移動度トランジスタのしきい電圧が、前記第２ゲート電極に誘導される前記第２ゲート電圧によって定められる、請求項１０に記載の高電子移動度トランジスタ。

【請求項12】

前記第１半導体物質は、ＧａＮ系物質である、請求項１に記載の高電子移動度トランジスタ。

【請求項13】

前記第２半導体物質が、Ａｌ、Ｇａ、Ｉｎ及びＢのうち少なくとも一つを含む窒化物から選択された少なくとも一つである、請求項１に記載の高電子移動度トランジスタ。

【請求項14】

前記空乏形成層がｐ型半導体物質を含む、請求項１に記載の高電子移動度トランジスタ。

【請求項15】

前記空乏形成層がＩＩＩ−Ｖ族系列の窒化物半導体物質を含む、請求項１３に記載の高電子移動度トランジスタ。

【請求項16】

請求項１から１５のいずれか一項に記載の高電子移動度トランジスタを駆動する方法において、
前記第１ゲート電極に第１ゲート電圧を印加することで、フローティング電極である前記第２ゲート電極に第２ゲート電圧を誘導する、高電子移動度トランジスタの駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体素子及びその駆動方法に係り、詳細には、高電子移動度トランジスタ及びその駆動方法に関する。

【背景技術】

【0002】

多様な電力変換システムには、オン／オフスイッチングを通じて電流のフローを制御する素子、すなわち、パワー素子が要求される。電力変換システムでは、パワー素子の効率がシステム全体の効率を左右する。

【0003】

現在常用化されているパワー素子は、シリコン（Ｓｉ）を基盤とするパワーＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）がほとんどである。しかし、シリコンの物性限界及び製造工程の限界などによって、シリコンを基盤とするパワー素子の効率を高め難くなっている。このような限界を乗り越えるため、ＩＩＩ−Ｖ族系列の化合物半導体をパワー素子に適用して変換効率を高めようとする研究や開発が進んでいる。これに関して、化合物半導体の異種接合（ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ）構造を用いる高電子移動度トランジスタ（ＨＥＭＴ；Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）が注目されている。

【0004】

高電子移動度トランジスタは、電気的分極特性が互いに異なる半導体層を含む。高電子移動度トランジスタでは、相対的に大きい分極率を持つ半導体層が、これと接合された他の半導体層に２次元電子ガス（２ＤＥＧ；２−Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）を引き起こし、このような２次元電子ガスは、非常に高い電子移動度を持つ。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明が解決しようとする課題は、ノーマリオフ（Ｎｏｒｍａｌｌｙ−Ｏｆｆ）特性を持ち、しきい電圧を高める高電子移動度トランジスタ及びその駆動方法を提供する。

【課題を解決するための手段】

【0006】

一側面において、第１半導体物質を含むチャネル層と、第２半導体物質を含み、前記チャネル層に２次元電子ガスを引き起こすチャネル供給層と、前記チャネル供給層の両側に設けられるソース電極及びドレイン電極と、前記チャネル供給層上に設けられ、前記２次元電子ガスに空乏領域を形成する空乏形成層と、前記ソース電極と前記ドレイン電極との間の前記空乏形成層上に設けられる第１ゲート電極と、前記ソース電極と前記第１ゲート電極との間の前記空乏形成層上に、前記第１ゲート電極と離隔して設けられる少なくとも一つの第２ゲート電極と、を含む高電子移動度トランジスタが提供される。

【0007】

前記第２ゲート電極は、前記第１ゲート電極に第１ゲート電圧が印加されるにつれて第２ゲート電圧が誘導されるフローティング電極となる。

【0008】

前記第１ゲート電極と前記第２ゲート電極とは、前記空乏形成層によって互いに連結され、前記第２ゲート電極には、前記空乏形成層を通じて第２ゲート電圧が誘導される。前記第１ゲート電極と前記第２ゲート電極との間で、前記空乏形成層はストリップ状に形成される。

【0009】

前記第２ゲート電極と前記ソース電極とは、前記空乏形成層によって互いに連結される。前記ソース電極と前記第２ゲート電極との間で、前記空乏形成層はストリップ状に形成される。

【0010】

前記チャネル供給層の上面の少なくとも一部を覆うコーティング層をさらに含む。前記コーティング層は、前記空乏形成層と同じ物質を含む。この場合、前記コーティング層は、前記空乏形成層より薄い厚さに形成される。

【0011】

前記第２ゲート電極には、前記チャネル供給層の上面を通じて第２ゲート電圧が誘導される。

【0012】

前記第２ゲート電極に誘導される第２ゲート電圧は、前記第１ゲート電極に印加される第１ゲート電圧、前記第１ゲート電極と前記第２ゲート電極との間隔及び前記第２ゲート電極と前記ソース電極との間隔によって定められる。前記高電子移動度トランジスタのしきい電圧は、前記第２ゲート電極に誘導される前記第２ゲート電圧によって定められる。

【0013】

前記第１半導体物質は、例えば、ＧａＮ系物質であり、前記第２半導体物質は、例えば、Ａｌ、Ｇａ、Ｉｎ及びＢのうち少なくとも一つを含む窒化物から選択された少なくとも一つである。前記空乏形成層は、ｐ型半導体物質を含む。前記空乏形成層は、ＩＩＩ−Ｖ族系列の窒化物半導体物質を含む。

【0014】

他の側面において、前述した高電子移動度トランジスタを駆動する方法において、前記第１ゲート電極に第１ゲート電圧を印加することで、フローティング電極である前記第２ゲート電極に第２ゲート電圧を誘導する高電子移動度トランジスタの駆動方法が提供される。

【発明の効果】

【0015】

本発明の高電子移動度トランジスタ及びその駆動方法は、ノーマリオフ（Ｎｏｒｍａｌｌｙ−Ｏｆｆ）特性を持ち、しきい電圧を高めるという効果を有する。

【図面の簡単な説明】

【0016】

【図1】例示的な実施形態による高電子移動度トランジスタを示す斜視図である。

【図2】図１に示した高電子移動度トランジスタの平面図である。

【図3】図２のＩＩＩ−ＩＩＩ’線の断面図である。

【図4】図２のＩＶ−ＩＶ’線の断面図である。

【図5A】図１に示した高電子移動度トランジスタにおける、第１ゲート電圧によるチャネル形成過程を示す図面である。

【図5B】図１に示した高電子移動度トランジスタにおける、第１ゲート電圧によるチャネル形成過程を示す図面である。

【図5C】図１に示した高電子移動度トランジスタにおける、第１ゲート電圧によるチャネル形成過程を示す図面である。

【図6】例示的な実施形態による高電子移動度トランジスタを示す斜視図である。

【図7】図６に示した高電子移動度トランジスタの断面図である。

【図8】さらに他の例示的な実施形態による高電子移動度トランジスタを示す斜視図である。

【図9】図８に示した高電子移動度トランジスタの断面図である。

【発明を実施するための形態】

【0017】

以下、添付した図面を参照して実施形態を詳細に説明する。図面で同じ参照符号は同じ構成要素を称し、各構成要素のサイズや厚さは、説明の明瞭性のために誇張されている。

【0018】

図１は、例示的な実施形態による高電子移動度トランジスタ１００を示す斜視図であり、図２は、図１に示した高電子移動度トランジスタ１００の平面図である。そして、図３は、図２のＩＩＩ−ＩＩＩ’線の断面図であり、図４は、図２のＩＶ−ＩＶ’線の断面図である。

【0019】

図１ないし図４を参照すれば、基板１１０上にチャネル層１１２が設けられている。基板１１０は、例えば、サファイア、Ｓｉ、ＳｉＣまたはＧａＮなどを含む。しかし、これは単に例示的なものであり、基板１１０は、それ以外にも他の多様な物質を含む。チャネル層１１２は、第１半導体物質を含む。ここで、第１半導体物質は、ＩＩＩ−Ｖ系列の化合物半導体物質になりうるが、これに限定されるものではない。例えば、チャネル層１１２は、ＧａＮ系物質層、具体的な例としてＧａＮ層になる。この場合、チャネル層１１２は、ドーピングされていないＧａＮ層になり、場合によっては所定の不純物がドーピングされたＧａＮ層になってもよい。

【0020】

一方、図示はしていないが、基板１１０とチャネル層１１２との間には所定のバッファ層がさらに設けられることもある。バッファ層は、基板１１０とチャネル層１１２との間の格子定数及び熱膨張係数の差を緩和させてチャネル層１１２の結晶性低下を防止するためのものである。バッファ層は、Ａｌ、Ｇａ、Ｉｎ及びＢのうち少なくとも一つを含む窒化物から選択された一つ以上の物質を含み、単層または複数層構造を持つ。バッファ層は、例えば、ＡｌＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＮ及びＡｌＧａＩｎＮからなる物質のうち少なくとも一つを含む。一方、基板１１０とバッファ層との間には、バッファ層の成長のための所定のシード層（図示せず）がさらに設けられてもよい。

【0021】

チャネル層１１２上には、チャネル供給層１１４が設けられる。チャネル供給層１１４は、チャネル層１１２に２次元電子ガスを引き起こす。ここで、２次元電子ガス２ＤＥＧは、チャネル層１１２とチャネル供給層１１４との界面下のチャネル層１１２内に形成される。チャネル供給層１１４は、チャネル層１１２をなす第１半導体物質とは異なる第２半導体物質を含む。第２半導体物質は、第１半導体物質と分極特性、エネルギーバンドギャップ及び格子定数のうち少なくとも一つが異なる。具体的に、第２半導体物質は、第１半導体物質より分極率とエネルギーバンドギャップのうち少なくとも一つが第１半導体物質より大きくなる。

【0022】

チャネル供給層１１４は、例えば、Ａｌ、Ｇａ、Ｉｎ及びＢのうち少なくとも一つを含む窒化物から選択された少なくとも一つを含み、単層または複数層構造を持つ。具体的な例として、チャネル供給層１１４は、ＡｌＧａＮ、ＡｌＩｎＮ、ＩｎＧａＮ、ＡｌＮ及びＡｌＩｎＧａＮのうち少なくとも一つを含む。しかし、これらに限定されるものではない。チャネル供給層１１４は、ドーピングされていない層であるが、所定の不純物がドーピングされた層であってもよい。このようなチャネル供給層１１４の厚さは、例えば、数十ｎｍ以下である。例えば、チャネル供給層１１４の厚さは約５０ｎｍ以下であるが、これに限定されるものではない。

【0023】

チャネル供給層１１４の両側のチャネル層１１２上には、ソース電極１５１及びドレイン電極１５２が設けられる。ここで、ソース電極１５１及びドレイン電極１５２は、２次元電子ガス２ＤＥＧと電気的に連結される。ソース電極１５１及びドレイン電極１５２は、チャネル供給層１１４上に設けられてもよく、チャネル供給層１１４の内部またはチャネル層１１２の内部まで挿入されるように設けられてもよい。それ以外にも、ソース電極１５１及びドレイン電極１５２の構成は多様に変化される。

【0024】

ソース電極１５１とドレイン電極１５２との間のチャネル供給層上には、空乏形成層１３０が所定厚さに設けられる。ここで、空乏形成層１３０は、２次元電子ガス２ＤＥＧに空乏領域を形成する役割を行える。このような空乏形成層１３０によって、その下に位置するチャネル供給層１１４部分のエネルギーバンドギャップが高くなり、その結果、空乏形成層１３０に対応するチャネル層１１２部分に２次元電子ガス２ＤＥＧの空乏領域が形成される。よって、２次元電子ガス２ＤＥＧのうち空乏形成層１３０に対応する部分は切れるか、または残りの部分とは異なる特性（例えば、電子濃度など）を持つ。２次元電子ガス２ＤＥＧが切れた領域を‘断絶領域’と称し、このような断絶領域によって、高電子移動度トランジスタ１００はノーマリオフ特性を持つ。

【0025】

空乏形成層１３０は、ｐ型半導体物質を含む。すなわち、空乏形成層１３０は、ｐ型半導体層であるか、またはｐ型不純物でドーピングされた半導体層となる。また、空乏形成層１３０は、ＩＩＩ−Ｖ族系列の窒化物半導体を含む。例えば、空乏形成層１３０は、ＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＡｌＩｎＮ、ＩｎＧａＮ及びＡｌＩｎＧａＮのうち少なくとも一つを含み、Ｍｇのようなｐ型不純物でドーピングされる。具体的な例として、空乏形成層１３０は、ｐ−ＧａＮ層またはｐ−ＡｌＧａＮ層である。このような空乏形成層１３０によってその下のチャネル供給層１１４部分のエネルギーバンドギャップが高くなりつつ、２次元電子ガス２ＤＥＧの断絶領域が形成される。

【0026】

空乏形成層１３０は、後述する第１ゲート電極１２１と第２ゲート電極１２２との間で、図１に示したように、ストリップ状に形成される。そして、空乏形成層１３０は、ソース電極１５１と第２ゲート電極１２２との間でストリップ状に形成される。しかし、これに限定されず、空乏形成層１３０は、他の多様な形状に形成されうる。

【0027】

空乏形成層１３０上には、第１ゲート電極１２１が設けられる。第１ゲート電極１２１は、多様な金属物質または金属化合物などを含む。ここで、第１ゲート電極１２１は、空乏形成層１３０と同じ幅に形成される。一方、第１ゲート電極１２１は、空乏形成層１３０より広い幅に形成されてもよい。第１ゲート電極１２１は、ドレイン電極１５２よりソース電極１５１にさらに近く位置する。但し、これは単に例示的なものであり、第１ゲート電極１２１の位置は多様に変形される。

【0028】

ソース電極１５１と第１ゲート電極１２１との間の空乏形成層１３０上には、第２ゲート電極１２２が設けられる。第２ゲート電極１２２は、第１ゲート電極１２１と所定間隔離隔して設けられる。第２ゲート電極１２２は、第１ゲート電極１２１と同じ物質を含む。しかし、必ずしもこれに限定されるものではない。さらに、空乏形成層１３０は、第１ゲート電極１２１と第２ゲート電極１２２との間及びソース電極１５１と第２ゲート電極１２２との間に形成されて、ソース電極１５１と第２ゲート電極１２２及び第２ゲート電極１２２と第１ゲート電極１２１とを互いに電気的に連結する。第１ゲート電極１２１と第２ゲート電極１２２との間の空乏形成層１３０及びソース電極１５１と第２ゲート電極１２２との間の空乏形成層１３０は、ストリップ状に形成され、単位長当り抵抗値が互いに等しい。しかし、必ずしもこれに限定されるものではない。

【0029】

本実施形態で、第２ゲート電極１２２は、第１ゲート電極１２１に第１ゲート電圧が印加されることで第２ゲート電圧が誘導されるフローティング電極である。ここで、第２ゲート電極１２２には、第１ゲート電極１２１に印加される電圧より低い電圧が誘導される。第２ゲート電極１２２に誘導される第２ゲート電圧は、第１ゲート電極１２１に印加される第１ゲート電圧、第１ゲート電極１２１と第２ゲート電極１２２との間隔、及びソース電極１５１と第２ゲート電極１２２との間隔によって定められる。具体的には、第１ゲート電圧がＶ_ｇ１、第１ゲート電極１２１と第２ゲート電極１２２との間隔がＬ_ｆｇ、ソース電極１５１と第２ゲート電極１２２との間隔がＬ_ｓｆである場合、第２ゲート電極１２２に誘導される第２ゲート電圧Ｖ_ｇ２は、Ｖ_ｇ１×Ｌ_ｓｆ／（Ｌ_ｆｇ＋Ｌ_ｓｆ）となる。ここで、第２ゲート電圧Ｖ_ｇ２は、第１ゲート電極１２１及び／または第２ゲート電極１２２の位置を変化させることで調節される。

【0030】

後述するように、フローティング電極である第２ゲート電極１２２は、高電子移動度トランジスタ１００のしきい電圧を高める役割を行うものであり、このような第２ゲート電極１２２に誘導される第２ゲート電圧によって高電子移動度トランジスタ１００のしきい電圧が定められる。

【0031】

図５Ａないし図５Ｃは、高電子移動度トランジスタ１００において、第１ゲート電極１２１に印加される電圧によるチャネル形成過程を示す図面である。ここで、ソース電極１５１及びドレイン電極１５２には、それぞれ所定のソース電圧Ｖ_ｓ及びドレイン電圧Ｖ_ｄが印加される。第１ゲート電極１２１に印加される第１ゲート電圧がＶ_ｇ１、第１ゲート電極１２１と第２ゲート電極１２２との間隔がＬ_ｆｇ、ソース電極１５１と第２ゲート電極１２２との間隔がＬ_ｓｆである場合、フローティング電極である第２ゲート電極１２２に誘導される第２ゲート電圧Ｖ_ｇ２は、Ｖ_ｇ１×Ｌ_ｓｆ／（Ｌ_ｆｇ＋Ｌ_ｓｆ）で計算される。

【0032】

図５Ａは、第１ゲート電極１２１に印加される第１ゲート電圧Ｖ_ｇ１が第１しきい電圧Ｖ_ｔｈ１より小さな場合を示す図面である。ここで、第１しきい電圧Ｖ_ｔｈ１は、第１及び第２ゲート電極１２１、１２２の下部に形成されたチャネルをそれぞれオン状態にするための最小電圧を意味する。図５Ａを参照すれば、第１ゲート電極１２１に印加された第１ゲート電圧Ｖ_ｇ１が第１しきい電圧Ｖ_ｔｈ１より小さな場合、第２ゲート電極１２２に誘導される第２ゲート電圧Ｖ_ｇ２も第１しきい電圧Ｖ_ｔｈ１より小さくなる。よって、第１ゲート電極１２１の下部に形成される第１チャネル１２１ａ、及び第２ゲート電極１２２の下部に形成される第２チャネル１２２ａはいずれもオフ状態になる。

【0033】

図５Ｂは、第１ゲート電極１２１に印加される第１ゲート電圧Ｖ_ｇ１が第１しきい電圧Ｖ_ｔｈ１よりは大きく、第２しきい電圧Ｖ_ｔｈ２よりは小さな場合を示す図面である。ここで、第２しきい電圧Ｖ_ｔｈ２は、Ｖ_ｔｈ１×（Ｌ_ｆｇ＋Ｌ_ｓｆ）／Ｌ_ｓｆである。図５Ｂを参照すれば、第１ゲート電極１２１に印加された第１ゲート電圧Ｖ_ｇ１が第１しきい電圧Ｖ_ｔｈ１よりは大きく、第２しきい電圧Ｖ_ｔｈ２よりは小さな場合、第２ゲート電極１２２に誘導される第２ゲート電圧Ｖ_ｇ２は、第１しきい電圧Ｖ_ｔｈ１より小さくなる。よって、第１ゲート電極１２１の下部に形成される第１チャネル１２１ａはオン状態になるが、第２ゲート電極１２２の下部に形成される第２チャネル１２２ａはオフ状態になる。

【0034】

図５Ｃは、第１ゲート電極１２１に印加される第１ゲート電圧Ｖ_ｇ１が第２しきい電圧Ｖ_ｔｈ２より大きい場合を示す図面である。図５Ｃを参照すれば、第１ゲート電極１２１に印加された第１ゲート電圧Ｖ_ｇ１が第２しきい電圧Ｖ_ｔｈ２より大きい場合、第２ゲート電極１２２に誘導される第２ゲート電圧Ｖ_ｇ２は、第１しきい電圧より大きくなる。よって、第１ゲート電極１２１の下部に形成される第１チャネル１２１ａ、及び第２ゲート電極１２２の下部に形成される第２チャネル１２２ａがいずれもオン状態となり、その結果、高電子移動度トランジスタ１００のチャネル層１１２に電流が流れる。

【0035】

以上のように、本実施形態による高電子移動度トランジスタ１００はノーマリオフ特性を持ち、またソース電極１５１と第１ゲート電極１２１との間にフローティング電極である第２ゲート電極１２２を設けることで、高電子移動度トランジスタ１００のしきい電圧Ｖ_ｔｈを、第１しきい電圧Ｖ_ｔｈ１から第２しきい電圧Ｖ_ｔｈ２に高める。そして、第１ゲート電極１２１及び／または第２ゲート電極１２２の位置を変化させることで、高電子移動度トランジスタ１００のしきい電圧を調節することもできる。一方、上述の場合においてはソース電極１５１と第２ゲート電極１２２との間にストリップ状の空乏形成層１３０が設けられた場合が説明されたが、ソース電極１５１と第２ゲート電極１２２との間に空乏形成層１３０が設けられなくてもよい。また、上述の場合においてはソース電極１５１と第１ゲート電極１２１との間に一つの第２ゲート電極１２２が設けられた場合が説明されたが、ソース電極１５１と第１ゲート電極１２１との間に複数の第２ゲート電極１２２が設けられてもよい。

【0036】

図６は、例示的な実施形態による高電子移動度トランジスタ２００を示す斜視図である。そして、図７は、図６に示した高電子移動度トランジスタ２００の断面図である。以下では、前述した実施形態と異なる点を中心として説明する。

【0037】

図６及び図７を参照すれば、基板２１０上にチャネル層２１２が設けられている。チャネル層２１２は、第１半導体物質を含む。ここで、第１半導体物質は、ＩＩＩ−Ｖ系列の化合物半導体物質になりうるが、これに限定されるものではない。例えば、チャネル層２１２は、ＧａＮ系物質層、具体的な例としてＧａＮ層になる。一方、図示はしていないが、基板２１０とチャネル層２１２との間には所定のバッファ層がさらに設けられてもよい。

【0038】

チャネル層２１２上には、チャネル供給層２１４が設けられる。チャネル供給層２１４は、チャネル層２１２に２次元電子ガス２ＤＥＧを引き起こす。チャネル供給層２１４は、チャネル層２１２をなす第１半導体物質とは異なる第２半導体物質を含む。第２半導体物質は、第１半導体物質と分極特性、エネルギーバンドギャップ及び格子定数のうち少なくとも一つが異なる。具体的には、第２半導体物質は、分極率とエネルギーバンドギャップのうち少なくとも一つが第１半導体物質より大きい。例えば、チャネル供給層２１４は、Ａｌ、Ｇａ、Ｉｎ及びＢのうち少なくとも一つを含む窒化物から選択された少なくとも一つを含み、単層または複数層構造を持つ。具体的な例として、チャネル供給層２１４は、ＡｌＧａＮ、ＡｌＩｎＮ、ＩｎＧａＮ、ＡｌＮ及びＡｌＩｎＧａＮのうち少なくとも一つを含む。しかし、これらに限定されるものではない。

【0039】

チャネル供給層２１４の両側のチャネル層２１２上にはソース電極２５１及びドレイン電極２５２が設けられる。ソース電極２５１及びドレイン電極２５２はチャネル供給層２１４上に設けられてもよく、チャネル供給層２１４の内部またはチャネル層２１２の内部に挿入されるように設けられてもよい。そして、それ以外にもソース電極２５１及びドレイン電極２５２の構成は多様に変化される。

【0040】

ソース電極２５１とドレイン電極２５２との間のチャネル供給層２１４上には、空乏形成層２３０が所定厚さに設けられる。ここで、空乏形成層２３０は、２次元電子ガス２ＤＥＧに空乏領域を形成する役割を行える。空乏形成層２３０は、ｐ型半導体物質を含む。すなわち、空乏形成層２３０は、ｐ型半導体層であるか、またはｐ型不純物にドーピングされた半導体層である。また、空乏形成層２３０は、ＩＩＩ−Ｖ族系列の窒化物半導体を含む。例えば、空乏形成層２３０は、ＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＡｌＩｎＮ、ＩｎＧａＮ及びＡｌＩｎＧａＮのうち少なくとも一つを含み、Ｍｇなどのｐ型不純物でドーピングされる。具体的な例として、空乏形成層２３０は、ｐ−ＧａＮ層またはｐ−ＡｌＧａＮ層である。このような空乏形成層２３０によってその下のチャネル供給層２１４部分のエネルギーバンドギャップが高くなりつつ、２次元電子ガス２ＤＥＧの断絶領域が形成される。空乏形成層２３０は、後述する第１及び第２ゲート電極２２１、２２２に対応する形状に形成される。

【0041】

空乏形成層２３０上には、第１ゲート電極２２１が設けられる。そして、ソース電極２５１と第１ゲート電極２２１との間の空乏形成層２３０上には第２ゲート電極２２２が設けられる。そして、チャネル供給層２１４の露出された上面を覆うように、コーティング層２３１が形成される。ここで、コーティング層２３１は、その下のチャネル供給層２１４を保護する役割を行える。本実施形態で、コーティング層２３１は、空乏形成層２３０と同じ物質からなる。この場合、コーティング層２３１は、空乏領域を形成しないように空乏形成層２３０に比べて非常に薄く形成される。一方、コーティング層２３１は、空乏形成層２３０とは異なる物質からなってもよい。一方、図面では、コーティング層２３１がチャネル供給層２１４の露出された上面全体を覆うように形成された場合が例示的に図示されているが、これに限定されず、コーティング層２３１は、チャネル供給層２１４の露出された上面の一部のみを覆うように形成されてもよい。

【0042】

第２ゲート電極２２２は、第１ゲート電極２２１に第１ゲート電圧が印加されることで第２ゲート電圧が誘導されるフローティング電極である。本実施形態で、第１ゲート電極に第１ゲート電圧が印加されれば、コーティング層と当接するチャネル供給層の上面を通じて、第２ゲート電極に第２ゲート電圧が誘導される。ここで、第２ゲート電極２２２には、第１ゲート電極２２１に印加される電圧より低い電圧が誘導される。第２ゲート電極２２２に誘導される第２ゲート電圧は、第１ゲート電極２２１に印加される第１ゲート電圧、第１ゲート電極２２１と第２ゲート電極２２２との間隔、及びソース電極２５１と第２ゲート電極２２２との間隔によって定められる。ここで、第２ゲート電極２２２に誘導される第２ゲート電圧は、第１ゲート電極２２１及び／または第２ゲート電極２２２の位置を変化させることで調節される。一方、上述の場合においてはソース電極２５１と第１ゲート電極２２１との間に一つの第２ゲート電極２２２が設けられた場合が説明されたが、ソース電極２５１と第１ゲート電極２２１との間に複数の第２ゲート電極２２２が設けられてもよい。

【0043】

図８は、例示的な実施形態による高電子移動度トランジスタ３００を示す斜視図である。そして、図９は、図８に示した高電子移動度トランジスタ３００の断面図である。以下では、前述した実施形態と異なる点を中心として説明する。

【0044】

図８及び図９を参照すれば、基板３１０上に第１半導体物質を含むチャネル層３１２が設けられている。チャネル層３１２は、例えば、ＧａＮ系物質層、具体的にはＧａＮ層になる。一方、図示はしていないが、基板３１０とチャネル層３１２との間には所定のバッファ層がさらに設けられてもよい。チャネル層３１２上には、第１半導体物質とは異なる第２半導体物質を含むチャネル供給層３１４が設けられる。チャネル供給層３１４は、チャネル層３１２に２次元電子ガス２ＤＥＧを引き起こす。例えば、チャネル供給層３１４は、Ａｌ、Ｇａ、Ｉｎ及びＢのうち少なくとも一つを含む窒化物から選択された少なくとも一つを含み、単層または複数層構造を持つ。さらに具体的な例として、チャネル供給層３１４は、ＡｌＧａＮ、ＡｌＩｎＮ、ＩｎＧａＮ、ＡｌＮ及びＡｌＩｎＧａＮのうち少なくとも一つを含む。しかし、これらに限定されるものではない。

【0045】

チャネル供給層３１４両側のチャネル層３１２上には、ソース電極３５１及びドレイン電極３５２が設けられる。ソース電極３５１及びドレイン電極３５２は、チャネル供給層３１４上に設けられてもよく、また、チャネル供給層３１４の内部またはチャネル層３１２の内部に挿入されるように設けられてもよい。チャネル供給層３１４上には空乏形成層３３０が設けられる。空乏形成層３３０はｐ型半導体物質を含む。空乏形成層３３０はＩＩＩ−Ｖ族系列の窒化物半導体、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＡｌＩｎＮ、ＩｎＧａＮ及びＡｌＩｎＧａＮのうち少なくとも一つを含む。具体的な例として、空乏形成層３３０は、ｐ−ＧａＮ層またはｐ−ＡｌＧａＮ層である。空乏形成層３３０は、後述する第１及び第２ゲート電極３２１、３２２に対応する形状に形成される。

【0046】

空乏形成層３３０上には第１ゲート電極３２１が設けられる。そして、ソース電極３５１と第１ゲート電極３２１との間の空乏形成層３３０上には、第２ゲート電極３２２が設けられる。第２ゲート電極３２２は、第１ゲート電極３２１に第１ゲート電圧が印加されることで第２ゲート電圧が誘導されるフローティング電極である。本実施形態で、第１ゲート電極３２１に第１ゲート電圧が印加されれば、第１ゲート電極３２１と第２ゲート電極３２２との間のチャネル供給層３１４の上面を通じて、第２ゲート電極３２２に第２ゲート電圧が誘導される。ここで、第２ゲート電極３２２には、第１ゲート電極３２１に印加される電圧より低い電圧が誘導される。第２ゲート電極３２２に誘導される第２ゲート電圧は、第１ゲート電極３２１に印加される第１ゲート電圧、第１ゲート電極３２１と第２ゲート電極３２２との間隔、及びソース電極３５１と第２ゲート電極３２２との間隔によって定められる。ここで、第２ゲート電極３２２に誘導される第２ゲート電圧は、第１ゲート電極３２１及び／または第２ゲート電極３２２の位置を変化させることで調節される。一方、以上では、ソース電極３５１と第１ゲート電極３２１との間に一つの第２ゲート電極３２２が設けられた場合が説明されたが、ソース電極３５１と第１ゲート電極３２１との間に複数の第２ゲート電極３２２が設けられてもよい。

【0047】

以上の実施形態による高電子移動度トランジスタは、ノーマリオフ特性を持ち、またソース電極と第１ゲート電極との間にフローティング電極である第２ゲート電極を設けることで、しきい電圧を高める。そして、第１及び第２ゲート電極の位置を変化させることで、高電子移動度トランジスタのしきい電圧を調節する。以上のように例示的な実施形態により技術的内容を説明したが、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。

【産業上の利用可能性】

【0048】

本発明は、高電子移動度トランジスタ関連の技術分野に好適に用いられる。

【符号の説明】

【0049】

１００ 高電子移動度トランジスタ
１１０ 基板
１１２ チャネル層
１１４ チャネル供給層
１２１ 第１ゲート電極
１２２ 第２ゲート電極
１３０ 空乏形成層
１５１ ソース電極
１５２ ドレイン電極
２００ 高電子移動度トランジスタ
２１０ 基板
２１２ チャネル層
２１４ チャネル供給層
２２１ 第１ゲート電極
２２２ 第２ゲート電極
２３０ 空乏形成層
２３１ コーティング層
２５１ ソース電極
２５２ ドレイン電極
３００ 高電子移動度トランジスタ
３１０ 基板
３１２ チャネル層
３１４ チャネル供給層
３２１ 第１ゲート電極
３２２ 第２ゲート電極
３３０ 空乏形成層
３５１ ソース電極
３５２ ドレイン電極

【図1】

【図2】

【図3】

【図4】

【図5A】

【図5B】

【図5C】

【図6】

【図7】

【図8】

【図9】