(58)【調査した分野】(Int.Cl.,DB名)
前記発光素子は、LED[light emitting diode]素子、または、有機EL[electro-luminescence]素子であることを特徴とする請求項7に記載の照明機器。
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、従来のスイッチング電源回路に力率改善機能と周波数ホッピング機能の双方をそれぞれ独立に実装すると、偶数次の高調波特性を悪化させるおそれがあった。
【0006】
本発明は、本願の発明者により見出された上記の課題に鑑み、高調波特性を悪化させずに力率改善機能と周波数ホッピング機能を両立させることが可能なスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【0007】
本明細書中に開示されているスイッチング電源回路は、交流入力電圧を整流した脈流電圧から所望の出力電圧を生成するためにオン/オフされる出力トランジスタと、前記交流入力電圧または前記脈流電圧に同期して周期的に変化するスイッチング周波数でオン信号を生成するオシレータと、前記出力電圧を目標値に合わせ込みながら力率を1に近付けるようにオフ信号を生成するコントローラと、前記オン信号と前記オフ信号に応じてスイッチ制御信号を生成する論理回路と、前記スイッチ制御信号に応じて前記出力トランジスタをオン/オフさせるドライバと、を有する構成(第1の構成)とされている。
【0008】
なお、第1の構成から成るスイッチング電源回路において、前記オシレータは、前記交流入力電圧または前記脈流電圧若しくはそれらを分圧したモニタ電圧を監視して基準クロック信号を生成する入力監視部と、前記基準クロック信号に同期してデジタル信号のデータ値を掃引するデータ掃引部と、前記デジタル信号をアナログ電圧に変換するデジタル/アナログ変換部と、三角波形または鋸波形のスロープ電圧を生成するスロープ電圧生成部と、前記アナログ電圧と前記スロープ電圧とを比較して比較信号を生成するコンパレータ部と、前記比較信号に応じて前記オン信号にワンショットパルスを生成するワンショットパルス生成部と、を含む構成(第2の構成)にするとよい。
【0009】
また、第2の構成から成るスイッチング電源回路において、前記入力監視部は、前記交流入力電圧または前記脈流電圧若しくは前記モニタ電圧と所定の閾値電圧とを比較して第1検出信号を生成するコンパレータと、前記第1検出信号に応じて前記基準クロック信号を生成するロジック部と、を含む構成(第3の構成)にするとよい。
【0010】
また、第3の構成から成るスイッチング電源回路において、前記入力監視部は、前記交流入力電圧または前記脈流電圧若しくは前記モニタ電圧のピークタイミングを検出して第2検出信号を生成するピーク検出部をさらに含み、前記ロジック部は、前記第1検出信号と前記第2検出信号に応じて前記基準クロック信号を生成する構成(第4の構成)にするとよい。
【0011】
また、本明細書中に開示されている電源モジュールは、交流入力電圧を整流して脈流電圧を生成する整流回路と、第1〜第4いずれかの構成から成るスイッチング電源回路と、を有する構成(第5の構成)とされている。
【0012】
なお、第5の構成から成る電源モジュールは、前記スイッチング電源回路よりも前段でノイズ成分を除去するフィルタ回路をさらに有する構成(第6の構成)にするとよい。
【0013】
また、第5または第6の構成から成る電源モジュールは、前記スイッチング電源回路よりも後段で負荷への電力供給を行うDC/DCコンバータ回路をさらに有する構成(第7の構成)にするとよい。
【0014】
また、本明細書中に開示されている照明機器は、第5〜第7いずれかの構成から成る電源モジュールと、前記電源モジュールから電力供給を受ける発光素子とを有する構成(第8の構成)とされている。
【0015】
なお、第8の構成から成る照明機器において、前記発光素子はLED[light emitting diode]素子または有機EL[electro-luminescence]素子である構成(第9の構成)にするとよい。
【0016】
また、第8ないしは第9の構成から成る照明機器は、電球形ランプ、環形ランプ、直管形ランプ、シーリングライト、または、ダウンライトとして使用される構成(第10の構成)にするとよい。
【発明の効果】
【0017】
本明細書中に開示されているスイッチング電源回路であれば、高調波特性を悪化させずに力率改善機能と周波数ホッピング機能を両立させることが可能となる。
【発明を実施するための形態】
【0019】
<LED照明機器>
図1は、LED照明機器1の全体構成例を示すブロック図である。本構成例のLED照明機器1は、LED電源モジュール10と、LEDモジュール20と、を有する。
【0020】
LEDモジュール20は、例えば、昼光色(色温度6700K)、昼白色(色温度5000K)、白色(色温度4200K)、温白色(色温度3500K)、ないしは、電球色(色温度3000K)の光を発するLED照明機器1の光源である。LEDモジュール20は、電源モジュール10からの電力供給を受けて発光する発光素子として、単一のLED素子、または、直列ないしは並列に接続された複数のLED素子を含む。ただし、発光素子はLED素子に限定されるものではなく、有機EL素子などを用いても構わない。
【0021】
LED電源モジュール20は、商用交流電源2からの交流入力電圧Vinを直流出力電圧Voutに変換して負荷であるLEDモジュール10に供給する。LED電源モジュール20は、フィルタ回路11と、整流回路12と、スイッチング電源回路13と、DC/DCコンバータ回路14と、を同一のプリント配線基板上に搭載して成る。
【0022】
フィルタ回路11は、スイッチング電源回路13よりも前段(本構成例では、整流回路12よりも前段)に設けられており、交流入力電圧Vinに重畳するノイズ成分やサージ成分を除去する。フィルタ回路11は、Xキャパシタ、コモンモードフィルタ部、ノーマルモードフィルタ部、ないしは、ヒューズ素子などを含む。
【0023】
整流回路12は、フィルタ回路11を介して入力される交流入力電圧Vinを全波整流または半波整流して脈流電圧V1を生成する。整流回路12は、ダイオードブリッジや平滑キャパシタなどを含む。
【0024】
スイッチング電源回路13は、脈流電圧V1から所望の昇圧電圧V2を生成する。脈流電圧V1を交流電圧として理解するならば、スイッチング電源回路13は、AC/DCコンバータ回路であると言える。なお、スイッチング電源回路13は、交流入力電圧Vinの位相と交流入力電流Iinの位相を合わせ込んで力率を1に近付ける力率改善機能と、スイッチング周波数Fswを周期的に変化させて低EMIを実現する周波数ホッピング機能(周波数スペクトル拡散機能)の双方を備えている。スイッチング電源回路13の構成及び動作については後ほど詳述する。
【0025】
DC/DCコンバータ回路14は、スイッチング電源回路13よりも後段に設けられており、昇圧電圧V2から所望の直流出力電圧Voutを生成してLEDモジュール20に供給する。なお、本構成例では、スイッチング電源回路(力率改善機能を備えたAC/DCコンバータ回路)13とDC/DCコンバータ回路14とを別個独立に設けた2コンバータ方式を採用したが、両者を一つにまとめた1コンバータ方式を採用しても構わない。
【0026】
<スイッチング電源回路(PFC回路)>
図2は、スイッチング電源回路13の一構成例を示す回路ブロック図である。本構成例のスイッチング電源回路13は、スイッチング制御IC100と、これに外部接続される種々のディスクリート部品(出力トランジスタN1、抵抗R1〜R5、ダイオードD1及びD2、コンデンサC1、並びに、コイルL1)と、を含む。
【0027】
スイッチング制御IC100は、スイッチング電源回路13の制御主体である。スイッチング制御IC100は、外部との電気的な接続を確立するための手段として、外部端子101〜104を有する。
【0028】
コイルL1の第1端は、脈流電圧V1の入力端に接続されている。コイルL1の第2端は、出力トランジスタN1のドレインとダイオードD1のアノードに接続されている。ダイオードD1のカソードは、昇圧電圧V2の出力端に接続されている。出力トランジスタN1のゲートは、外部端子101(ゲート信号G1の出力端)に接続されている。出力トランジスタN1のソースは、抵抗R3を介して接地端に接続されている。抵抗R3は、出力トランジスタN1のオン時に流れるスイッチ電流Iswを電流/電圧変換することによりセンス電圧Vcs(=Isw×R3)を生成するセンス抵抗として機能する。出力トランジスタN1と抵抗R3との接続ノードは、センス電圧Vcsの出力端として外部端子102に接続されている。コンデンサC1は、昇圧電圧V2の出力端と接地端との間に接続されている。抵抗R1及びR2は、昇圧電圧V2の出力端と接地端との間に直列接続されている。抵抗R1及びR2は、昇圧電圧V2に応じた帰還電圧Vfbを生成する帰還電圧生成回路として機能する。抵抗R1と抵抗R2との接続ノードは、帰還電圧Vfbの出力端として外部端子103に接続されている。
【0029】
このように接続されたディスクリート部品(出力トランジスタN1、抵抗R1〜R3、コンデンサC1、及び、コイルL1)は、出力トランジスタN1をオン/オフさせてエネルギ貯蔵素子であるコイルL1を駆動することにより、脈流電圧V1を昇圧して所望の昇圧電圧V2を生成する昇圧型のスイッチング出力段として機能する。
【0030】
ただし、スイッチング出力段は昇圧型に限定されるものではなく、降圧型や昇降圧型としても構わない。また、ダイオードD1を同期整流トランジスタに置換することも可能である。また、スイッチング出力段を非絶縁型から絶縁型に変更してもよい。
【0031】
ダイオードD2のアノードは、脈流電圧V1の入力端に接続されている。ダイオードD2のカソードは、抵抗R4の第1端に接続されている。抵抗R4の第2端と抵抗R5の第1端は、いずれも外部端子104に接続されている。抵抗R5の第2端は、接地端に接続されている。このように接続されたディスクリート部品(ダイオードD2、並びに、抵抗R4及びR5)は、脈流電圧V1を分圧したモニタ電圧Vmonを生成するモニタ電圧生成回路として機能する。なお、モニタ電圧Vmonは、交流入力電圧Vinを分圧して生成しても構わない。
【0032】
<スイッチング制御IC>
引き続いて
図2を参照しながら、スイッチング制御ICの構成及び動作について説明する。本構成例のスイッチング制御IC100は、スイッチング電源回路13の制御主体となる半導体集積回路装置であり、オシレータ110と、RSフリップフロップ120と、ゲートドライバ130と、コントローラ140とを含む。なお、スイッチ制御IC100には、上記回路ブロックのほかにも異常保護回路などを適宜組み込むことが可能である。
【0033】
オシレータ110は、モニタ電圧Vmon(延いては、交流入力電圧Vin及び脈流電圧V1)に同期して周期的に変化するスイッチング周波数Fswでオン信号S1を生成する。オシレータ110の構成及び動作については後ほど詳述する。
【0034】
RSフリップフロップ120は、オン信号S1とオフ信号S2に応じてスイッチ制御信号S3(PWM[pulse width modulation]信号)を生成する論理回路である。具体的に述べると、RSフリップフロップ120は、オン信号S1の立上りエッジでスイッチ制御信号S3をハイレベルにセットし、オフ信号S1の立上りエッジでスイッチ制御信号S3をローレベルにリセットする。
【0035】
ゲートドライバ130は、スイッチ制御信号S3に応じてゲート信号G1を生成することにより、出力トランジスタN1をオン/オフさせる。より具体的に述べると、ゲートドライバ130は、スイッチ制御信号S3がハイレベルであるときにゲート信号G1をハイレベルとして出力トランジスタN1をオンさせる一方、スイッチ制御信号S3がローレベルであるときにゲート信号G1をローレベルとして出力トランジスタN1をオフさせる。
【0036】
コントローラ140は、昇圧電圧V2を目標値に合わせ込みながら力率を1に近付けるようにオフ信号S2を生成する。より具体的に述べると、コントローラ140は、モニタ電圧Vmonとセンス電圧Vcsに応じた力率改善制御を行いつつ、帰還電圧Vfbに応じた出力帰還制御を行うことにより、出力トランジスタN1のスイッチング駆動を行う。なお、コントローラ140による力率改善制御の手法については、周知技術を適用すれば足りるので、ここでは詳細な説明を割愛する。
【0037】
<昇圧動作>
次に、スイッチング電源回路13の基本動作(昇圧動作)について説明する。出力トランジスタN1は、脈流電圧V1から所望の昇圧電圧V2を生成するためにオン/オフされる。出力トランジスタN1がオンされると、コイルL1には出力トランジスタN1を介して接地端に向けたコイル電流ILが流れてその電気エネルギが蓄えられる。このとき、出力トランジスタN1のドレイン電圧(スイッチ電圧Vsw)は、出力トランジスタN1を介してほぼ接地電圧GNDまで低下するので、ダイオードD1は逆バイアス状態となり、コンデンサC1から出力トランジスタN1に向けて逆流電流が流れることはない。一方、出力トランジスタN1がオフされると、コイルL1に蓄積されていた電気エネルギが逆起電圧として放出される。このとき、ダイオードD1は順バイアス状態となるので、ダイオードD1を介して流れるコイル電流ILは、昇圧電圧V2の出力端から後段のDC/DCコンバータ回路14へ流れるとともに、コンデンサC1を介して接地端にも流れ込み、コンデンサC1を充電する。上記の動作が繰り返されることにより、スイッチング電源回路13では、脈流電圧V1を昇圧した昇圧電圧V2が生成される。
【0038】
<オシレータ>
図3は、オシレータ110の一構成例を示すブロック図である。本構成例のオシレータ110は、入力監視部111と、データ掃引部112と、デジタル/アナログ変換部113と、スロープ電圧生成部114と、コンパレータ部115と、ワンショットパルス生成部116と、を含む。
【0039】
入力監視部111は、モニタ電圧Vmon(延いては、交流入力電圧Vin及び脈流電圧V1)を監視して基準クロック信号CK1及びCK2を生成する。基準クロック信号CK1及びCK2は、それぞれモニタ電圧Vmonの入力周波数Facに対してm倍及びn倍の発振周波数F1及びF2を持つ。例えば、Fac=100Hz(=50Hz×2)、m=20、n=1.25である場合には、F1=2kHz、F2=125Hzとなる。入力監視部111の構成及び動作については後ほど詳述する。
【0040】
データ掃引部112は、基準クロック信号CK1及びCK2に同期してデジタル信号Sdのデータ値を周期的に掃引する。先の例に即してより具体的に述べると、データ掃引部112は、基準クロック信号CK1に同期して周期T1(=1/F1=0.5ms)毎にデジタル信号Sdのデータ値を「−4」〜「+4」の間で順次切り替えていく。
【0041】
例えば、デジタル信号Sdの起点データ値を「−4」とした場合、データ掃引部112は、周期T1毎に、デジタル信号Sdのデータ値を「−4」→「−3」→「−2」→「−1」→「±0」→「+1」→「+2」→「+3」→「+4」→「+3」→「+2」→「+1」→「±0」→「−1」→「−2」→「−3」と切り替える。このように、デジタル信号Sdのデータ値は、8ms(=周期T1×16ステップ)の時間をかけて一巡される。
【0042】
なお、データ掃引部112は、基準クロック信号CK2に同期して周期T2(=1/F2=8ms)毎にデジタル信号Sdを起点データ値(例えば「−4」)にリセットする。周期T2は、デジタル信号Sdのデータ値を16ステップで一巡させるための上記所要時間(=周期T1×16ステップ)と一致するように定められている。従って、基準クロック信号CK1に同期した上記のデータ掃引処理に多少のずれが生じた場合であっても、周期T2毎にそのずれは必ず解消される。
【0043】
デジタル/アナログ変換部113は、デジタル信号Sdを基準電圧Vref(アナログ電圧)に変換する。基準電圧Vrefの電圧値は、デジタル信号Sdのデータ値に応じて「Vref−4」〜「Vref+4」の間で周期T1毎に順次切り替えられる。
【0044】
スロープ電圧生成部114は、比較信号Scに同期して三角波形または鋸波形のスロープ電圧Vslpを生成する。より具体的に述べると、スロープ電圧Vslpは、比較信号Scのローレベル期間中に一定の傾きで上昇していき、比較信号Scのハイレベル期間中にゼロ値へリセットされる。
【0045】
コンパレータ部115は、反転入力端(−)に入力される基準電圧Vrefと非反転入力端(+)に入力されるスロープ電圧Vslpとを比較して比較信号Scを生成する。比較信号Scは、スロープ電圧Vslpが基準電圧Vrefよりも高いときにハイレベルとなり、スロープ電圧Vslpが基準電圧Vrefよりも低いときにローレベルとなる。
【0046】
ワンショットパルス生成部116は、比較信号Scの立上りエッジをトリガとしてオン信号S1にワンショットパルスを生成する。すなわち、ワンショットパルス生成部116は、スロープ電圧Vslpが基準電圧Vrefを上回る毎に、オン信号S1にワンショットパルスを生成する。
【0047】
図4は、オシレータ110の一動作例を示すタイムチャートであり、紙面の上側から順に、基準電圧Vref、スロープ電圧Vslp、及び、オン信号S1が描写されている。
【0048】
時刻t1〜t2で示すように、基準電圧Vrefが最低値「Vref−4」に設定されたときには、スロープ電圧Vslpが基準電圧Vrefを上回るまでの所要時間が最短となる。この状態は、出力トランジスタN1のスイッチング周波数Fsw(オン信号S1の発振周波数)が最高値「FswH」(例えば69kHz)に設定された状態に相当する。
【0049】
時刻t3〜t4で示すように、基準電圧Vrefが標準値「Vref±0」に設定されたときには、スロープ電圧Vslpが基準電圧Vrefを上回るまでの所要時間が標準となる。この状態は、出力トランジスタN1のスイッチング周波数Fsw(オン信号S1の発振周波数)が標準値「FswM」(例えば65kHz)に設定された状態に相当する。
【0050】
時刻t5〜t6で示すように、基準電圧Vrefが最高値「Vref+4」に設定されたときには、スロープ電圧Vslpが基準電圧Vrefを上回るまでの所要時間が最長となる。この状態は、出力トランジスタN1のスイッチング周波数Fsw(オン信号S1の発振周波数)が最低値「FswL」(例えば61kHz)に設定された状態に相当する。
【0051】
なお、本図では明示していないが、時刻t2〜t3にかけて、基準電圧Vrefが最低値「Vref−4」から標準値「Vref±0」まで段階的に引き上げられていくと、出力トランジスタN1のスイッチング周波数Fsw(オン信号S1の発振周波数)が最高値「FswH」から標準値「FswM」まで段階的に引き下げられていく。同様に、時刻t4〜t5にかけて、基準電圧Vrefが標準値「Vref±0」から最高値「Vref+4」まで段階的に引き上げられていくと、出力トランジスタN1のスイッチング周波数Fsw(オン信号S1の発振周波数)が標準値「FswM」から最低値「FswL」まで段階的に引き下げられていく。
【0052】
一方、上記とは逆に、基準電圧Vrefを最高値「Vref+4」から最低値「Vref−4」まで段階的に引き下げていくと、出力トランジスタN1のスイッチング周波数Fsw(オン信号S1の発振周波数)が最低値「FswL」から最高値「FswH」まで段階的に引き上げられていく。
【0053】
<周波数ホッピング機能>
図5は、周波数ホッピング動作(スイッチング周波数Fswの時間的変化)の一例を示すタイムチャートである。本図に示すように、スイッチング周波数Fswは、先述したオシレータ110の動作により、周期T1毎に「FswL」〜「FswH」の間で順次切り替えられる。
【0054】
例えば、スイッチング周波数Fswの起点周波数を最高値「FswH」とした場合、スイッチング周波数Fswは、周期T1毎に、最高値「FswH」から標準値「FswM」を経て最低値「FswL」まで段階的に引き下げられた後、再び上昇に転じて最高値「FswH」まで段階的に引き上げられる。このとき、スイッチング周波数Fswは、周期T2(=周期T1×16ステップ)をかけて一巡される。
【0055】
このような周波数ホッピング動作により、オン信号S1の周波数スペクトルを拡散させることができるので、雑音端子電圧(伝導ノイズ)を抑えて低EMIを実現することが可能となる。ただし、力率改善機能と周波数ホッピング機能の双方を実装するスイッチング電源回路13において、交流入力電圧Vinと非同期に周波数ホッピング動作を行うと、偶数次の高調波特性が悪くなる。以下では、そのメカニズムについて詳細に説明する。
【0056】
<高調波の発生メカニズム>
図6は、高調波の発生メカニズムを説明するためのタイムチャートであり、紙面の上端側から順に、交流入力電圧Vin、脈流電圧V1、交流入力電流Iin、スイッチング周波数Fsw、スイッチング電源回路13への入力電流I1、及び、平均入力電流I1aveが描写されている。本図では、交流入力電圧Vin及び交流入力電流Iinの交流電源周期をT11とし、脈流電圧V1の脈流周期をT12とし、スイッチング周波数Fswのホッピング周期をT13とする。
【0057】
高調波とは、周期的な複合波の各成分のうち、基本波以外のものを言う。特に第n次高調波とは、基本周波数のn倍の周波数を持つ高調波のことを指す。なお、高調波を含む複合波は、歪みのある波形となる。
【0058】
先にも述べたように、周波数ホッピング機能を備えたスイッチング電源回路13では、出力トランジスタN1のスイッチング周波数Fswが周期的に変化する。従って、コイルL1に流れる入力電流I1が周期的に変化し、延いては、入力電力Pin(=(1/2)×L1×I1×I1×Fsw)が周期的に変化する。
【0059】
ここで、交流電源周波数(50Hzまたは60Hz)とホッピング周波数(例えば125Hz)とが互いに同期していない場合には、交流入力電圧Vinのプラス側半サイクル(例えば時刻t11〜t12)における入力電流I1の波形とマイナス側半サイクル(例えば時刻t12〜t13)における入力電流I1の波形とが互いに不一致(ないしは左右非対称)となる。その結果、交流入力電圧Vinの半サイクル毎における平均入力電流I1aveが周期的に変動してしまうので、これが偶数次の高調波を生じる原因となる。
【0060】
なお、周波数ホッピング機能を実装しなければ、入力電流I1が交流入力電圧Vinに依存する形となるので、交流入力電圧Vinのプラス側半サイクルとマイナス側半サイクルで入力電流I1の波形が互いに一致(ないしは左右対称)となる。従って、平均入力電流I1aveの周期的な変動がなくなるので、偶数次の高調波も問題とはならなくなる。
【0061】
しかしながら、LED照明機器1には、近年、力率改善と低EMIの両立が求められている。従って、力率改善機能と周波数ホッピング機能の双方を実装しつつ、偶数次の高調波発生を効果的に抑制しなければならない。
【0062】
このような要求に応えるべく、本構成例のスイッチング電源回路13では、オシレータ110に入力監視部111が設けられており、交流入力電圧Vinと同期した周波数ホッピング動作が行われる。以下では、入力監視部111の構成及び動作について詳述する。
【0063】
<入力監視部(第1構成例)>
図7は、入力監視部111の第1構成例を示すブロック図である。本構成例の入力監視部111は、コンパレータ111xとロジック部111yを含む。
【0064】
コンパレータ111xは、非反転入力端(+)に入力されるモニタ電圧Vmonと、反転入力端(−)に入力される所定の閾値電圧Vthとを比較して第1検出信号DET1を生成する。第1検出信号DET1は、モニタ電圧Vmonが閾値電圧Vthよりも高いときにハイレベルとなり、モニタ電圧Vmonが閾値電圧Vthよりも低いときにローレベルとなる。
【0065】
ロジック部111yは、第1検出信号DET1に応じて基準クロック信号CK1及びCK2を生成する。より具体的に述べると、ロジック部111yは、第1検出信号DET1をm逓倍(例えばm=20)することにより基準クロック信号CK1を生成し、第1検出信号DET1をn逓倍(例えばn=1.25)することにより基準クロック信号CK2を生成する。従って、基準クロック信号CK1及びCK2は、第1検出信号DET1(延いてはモニタ電圧Vmon)に同期したパルス信号となる。
【0066】
なお、コンパレータ111xは、必要に応じてオン/オフさせてもよい。例えば、LED照明機器1の起動時にコンパレータ111xを動作状態とし、基準クロック信号CK1及びCK2の周波数を確定した後にコンパレータ111xを非動作状態とすればよい。このようなオン/オフ制御により、コンパレータ111xの消費電力を削減することが可能となる。また、定期的にコンパレータ111xを動作状態とすることにより、基準クロック信号CK1及びCK2の周波数を更新してもよい。
【0067】
<交流電源周波数とホッピング周波数との同期化>
図8は、交流電源周波数とホッピング周波数との同期化動作を説明するためのタイムチャートであり、紙面の上端側から順に、モニタ電圧Vmon、第1検出信号DET1、基準クロック信号CK1及び CK2、スイッチング周波数Fsw、入力電流I1、並びに平均入力電流I1aveが描写されている。本図では、モニタ電圧Vmonの周期をT21とし、第1検出信号DET1の周期をT22とし、基準クロック信号CK1及びCK2の各周期をT23及びT24とする。
【0068】
基準クロック信号CK1及びCK2は、それぞれ第1検出信号DET1をm逓倍ないしn逓倍(本図ではm=32、n=2として描写)して生成されるので、第1検出信号DET1(延いてはモニタ電圧Vmon)に同期したパルス信号となる。
【0069】
このように、交流電源周波数とホッピング周波数との同期化動作を行うことにより、交流入力電圧Vinのプラス側半サイクル(例えば時刻t21〜t22)における入力電流I1の波形とマイナス側半サイクル(例えば時刻t22〜t23)における入力電流I1の波形とが互いに一致する。従って、平均入力電流I1aveの周期的な変動がなくなるので、偶数次の高調波特性を悪化させることなく力率改善機能と周波数ホッピング機能を両立させることが可能となる。
【0070】
<入力監視動作の問題点>
図9は、入力監視動作の問題点を示すタイムチャートであり、紙面の上端側から順に、モニタ電圧Vmonと第1検出信号DET1が描写されている。
【0071】
閾値電圧Vthを0Vに近付けるほどモニタ電圧Vmonのゼロクロスポイントに近いタイミングで第1検出信号DET1の立上りエッジが到来するので、
図8のホッピング周期T24をモニタ電圧Vmonのゼロクロスポイント近傍から開始させることができる。
【0072】
ただし、負荷が軽いときには、図中の破線で示したように、モニタ電圧Vmonが閾値電圧Vthを下回らず、第1検出信号DET1がハイレベルに固定されてしまうおそれがある。以下では、このような問題点を解消し得る入力監視部111の構成及び動作について詳述する。
【0073】
<入力監視部(第2構成例)>
図10は、入力監視部111の第2構成例を示すブロック図である。本構成例の入力監視部111は、先出の第1構成例(
図7)をベースとしつつ、ピーク検出部111zをさらに含む点に特徴を有する。そこで、第1構成例と同様の構成要素については、
図7と同一の符号を付すことで重複した説明を割愛し、以下では、第2構成例の特徴部分であるピーク検出部111zについての重点的な説明を行う。
【0074】
ピーク検出部111zは、モニタ電圧Vmonのピークタイミング(極大タイミング)を検出して第2検出信号DET2を生成する。より具体的に述べると、ピーク検出部111zは、モニタ電圧Vmonのピーク(極大点)を検出した時点で第2検出信号DET2にワンショットパルスを生成する。
【0075】
ロジック部111yは、第1検出信号DET1と第2検出信号DET2に応じて基準クロック信号CK1及びCK2を生成する。より具体的に述べると、第1検出信号DET1にパルスエッジが生成されているときには、先述のように、第1検出信号DET1をm逓倍ないしn逓倍して基準クロック信号CK1及びCK2が生成される。一方、第1検出信号DET1がハイレベルに固定されてしまっている場合には、第2検出信号DET2のワンショットパルス間隔から、モニタ電圧Vmonのゼロクロスポイントと周期を演算し、その演算結果に応じて基準クロック信号CK1及びCK2が生成される。
【0076】
<入力監視動作の改善点>
図11は、入力監視動作の改善点を示すタイムチャートであり、紙面の上側から順に、モニタ電圧Vmon、第1検出信号DET1、及び、第2検出信号DET2が描写されている。本図で示すように、軽負荷時にモニタ電圧Vmonが閾値電圧Vthを下回らない場合であっても、モニタ電圧Vmonのピークタイミングを検出して第2検出信号DET2のワンショットパルスが生成される。従って、軽負荷時においても交流電源周波数とホッピング周波数との同期化動作を正しく実施することが可能となる。
【0077】
<LED照明機器の具体的な適用例>
図12A〜
図12Cは、それぞれ、LED照明機器1の第1〜第3適用例を示す外観図である。
図12Aには、電球形LEDランプ1a、環形LEDランプ1b、及び、直管形LEDランプ1cが示されている。また、
図12Bには、LEDシーリングライト1dが示されており、
図12Cには、LEDダウンライト1eが示されている。これらの図示はいずれも例示であり、LED照明機器1は、多種多様な形態で用いることが可能である。
【0078】
<その他の変形例>
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。