特許 6382357 ハイブリッド無線周波数コンポーネント

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6382357

(24)【登録日】2018年8月10日

(45)【発行日】2018年8月29日

(54)【発明の名称】ハイブリッド無線周波数コンポーネント

(51)【国際特許分類】

   H01H 57/00 20060101AFI20180820BHJP

   B81B 3/00 20060101ALI20180820BHJP

   H01P 1/10 20060101ALI20180820BHJP

   H01L 41/187 20060101ALI20180820BHJP

   H01L 41/04 20060101ALI20180820BHJP

   H01L 41/09 20060101ALI20180820BHJP

   H01H 59/00 20060101ALI20180820BHJP

【ＦＩ】

   H01H57/00 A

   B81B3/00

   H01P1/10

   H01L41/187

   H01L41/04

   H01L41/09

   H01H59/00

【請求項の数】17

【外国語出願】

【全頁数】12

(21)【出願番号】特願2017-1231(P2017-1231)

(22)【出願日】2017年1月6日

(62)【分割の表示】特願2014-554997(P2014-554997)の分割

【原出願日】2013年6月26日

(65)【公開番号】特開2017-103239(P2017-103239A)

(43)【公開日】2017年6月8日

【審査請求日】2017年1月6日

(31)【優先権主張番号】13/728,399

(32)【優先日】2012年12月27日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】593096712

【氏名又は名称】インテル コーポレイション

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100091214

【弁理士】

【氏名又は名称】大貫 進介

(72)【発明者】

【氏名】スー，ハオ−ハン

(72)【発明者】

【氏名】マハメード，ラシェッド

(72)【発明者】

【氏名】アブデルモネウム，モハメッド エー．

(72)【発明者】

【氏名】ハン，ドン−ホ

【審査官】 澤崎 雅彦

(56)【参考文献】

【文献】 特開２００８−０２７８１２（ＪＰ，Ａ）

【文献】 特開２００８−２３８３３０（ＪＰ，Ａ）

【文献】 特開２００６−２９４５９１（ＪＰ，Ａ）

【文献】 特表２０１５−５１５７６３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｈ ５７／００ ， ５９／００

Ｈ０１Ｌ ４１／００ ， ４１／０４

Ｂ８１Ｂ １／００ − ７／０４

Ｂ８１Ｃ １／００ − ９９／００

(57)【特許請求の範囲】

【請求項1】

処理コンポーネント；
前記処理コンポーネントに結合されるメモリコンポーネント；及び
前記処理コンポーネントに結合される、無線周波数（ＲＦ）信号を伝える無線コンポーネント；
を含むシステムであって、
前記無線コンポーネントはＲＦスイッチを含み、
前記ＲＦスイッチは、
作動電極；並びに
片持ち梁であり、
頂部電極層；
前記頂部電極層の下に位置付けられ且つ前記頂部電極層に取り付けられる圧電層であり、窒化アルミニウム（ＡｌＮ）を含む圧電層；及び
前記圧電層の下に位置付けられ且つ前記圧電層に取り付けられる底部電極層であり、前記底部電極層から突起が延びて該突起と伝送電極との間にギャップを創出するところの底部電極層；
を含む片持ち梁；
を有し、
前記片持ち梁は、第１電圧の印加の際に第１圧電力で変形させられ、前記突起が下がるように湾曲して前記底部電極層と前記作動電極との間のギャップを小さくし、且つ、前記作動電極と前記底部電極層との間での第２電圧の印加の際に静電気力で変形させられ、前記突起と前記伝送電極との間のギャップが閉じられた状態で下向きに撓む、
システム。

【請求項2】

前記第１電圧の印加は前記頂部電極層と前記圧電層との間である、
請求項１のシステム。

【請求項3】

前記第１電圧とは逆の極性の電圧の印加の際に前記伝送電極から遠ざけるように前記突起を引っ込めるために、前記片持ち梁は第２圧電力を用いて変形させられる、
請求項１のシステム。

【請求項4】

前記底部電極層は、前記頂部電極層よりも厚い、
請求項１乃至３の何れかのシステム。

【請求項5】

前記頂部電極層は、前記底部電極層よりも厚い、
請求項１乃至３の何れかのシステム。

【請求項6】

片持ち梁と作動電極との間の第１ギャップを小さくすべく第１圧電力を発生させるために第１電圧を印加すること；及び
前記片持ち梁と伝送電極との間の第２ギャップを閉じるべく静電気力を発生させるために第２電圧を印加すること；
を含み、
前記片持ち梁は、前記第２電圧が印加されたときに、前記第２ギャップが閉じられた状態で下向きに撓む、
方法。

【請求項7】

前記伝送電極から遠ざけるように前記片持ち梁を曲げるべく第２圧電力を適用するために前記第１電圧とは逆の極性の電圧を印加することをさらに含む、
請求項６の方法。

【請求項8】

前記第１ギャップは、前記片持ち梁の底部電極層と前記作動電極との間にある、
請求項６の方法。

【請求項9】

前記第１電圧は、前記片持ち梁の頂部電極層と圧電層との間に印加される、
請求項６の方法。

【請求項10】

前記第１電圧の印加は、前記片持ち梁で曲げモーメントを創出するために前記圧電層を変形させる、
請求項９の方法。

【請求項11】

前記第２ギャップは、前記片持ち梁の突起と前記伝送電極との間にある、
請求項６の方法。

【請求項12】

前記第２電圧は、前記作動電極と前記片持ち梁の底部電極層との間に印加される、
請求項６乃至１１の何れかの方法。

【請求項13】

作動電極；並びに
片持ち梁であり、
頂部電極層；
前記頂部電極層の下に位置付けられ且つ前記頂部電極層に取り付けられる圧電層；及び
前記圧電層の下に位置付けられ且つ前記圧電層に取り付けられる底部電極層；
を有する片持ち梁；
を含む装置であって、
前記底部電極層から突起が延び、該突起と伝送電極との間にギャップを創出し、
前記片持ち梁は、第１電圧の印加の際に第１圧電力で変形させられ、前記突起が下がるように湾曲して前記底部電極層と前記作動電極との間のギャップを小さくし、且つ、前記作動電極と前記底部電極層との間での第２電圧の印加の際に静電気力で変形させられ、前記突起と前記伝送電極との間のギャップが閉じられた状態で下向きに撓むように構成される、
装置。

【請求項14】

前記第１電圧の印加は、前記頂部電極層と前記圧電層との間である、
請求項１３の装置。

【請求項15】

前記第１電圧とは逆の極性の電圧の印加の際に前記伝送電極から遠ざけるように前記突起を引っ込めるために、前記片持ち梁は第２圧電力を用いて変形させられる、
請求項１３の装置。

【請求項16】

前記底部電極層は、前記頂部電極層よりも厚い、
請求項１３乃至１５の何れかの装置。

【請求項17】

前記頂部電極層は、前記底部電極層よりも厚い、
請求項１３乃至１５の何れかの装置。

【発明の詳細な説明】

【技術分野】

【0001】

無線周波数（ＲＦ）微小電気機械システム（ＭＥＭＳ）コンポーネントは、高信号絶縁、低挿入損失、及び低消費電力を誇示する家庭用電子機器での使用に好都合となり得る。

【発明の概要】

【発明が解決しようとする課題】

【0002】

一部の例では、ＲＦ ＭＥＭＳコンポーネントは、作動のために静電気力を利用する場合がある。しかしながら、静電気力の使用は、高い作動電圧（例えば４０〜１５０ボルト）を必要とし、他のデバイスコンポーネントと共にＲＦ ＭＥＭＳコンポーネントを動作させることをできなくしてしまう場合がある。

【0003】

或いは、ＲＦ ＭＥＭＳコンポーネントは、作動のために圧電作動機構を利用する場合がある。しかしながら、圧電作動機構はより低い作動電圧（＜１０ボルト）しか必要としないものの、相補型金属酸化膜半導体（ＣＭＯＳ）集積回路（ＩＣ）に対しＲＦ ＭＥＭＳコンポーネントを互換性のないものとし、高挿入損失をもたらす場合がある。

【課題を解決するための手段】

【0004】

本発明の実施例に係る種々の有利点は、以下の詳細な説明及び添付された特許請求の範囲を読むことにより、また、以下の図面を参照することにより、当業者にとって明らかとなる。

【図面の簡単な説明】

【0005】

【図1】実施例にしたがったＲＦ ＭＥＭＳコンポーネントの一例のブロック図である。

【図2】圧電力及び静電気力に関する力とたわみ／変位との間の関係の一例を示す図である。

【図3】実施例にしたがったＲＦ ＭＥＭＳコンポーネントを含む電子デバイスの一部の一例のブロック図である。

【図4A】実施例にしたがったＲＦ ＭＥＭＳコンポーネントの一例のブロック図である。

【図4B】実施例にしたがったＲＦ ＭＥＭＳコンポーネントの一例のブロック図である。

【図4C】実施例にしたがったＲＦ ＭＥＭＳコンポーネントの一例のブロック図である。

【図5】実施例にしたがったＲＦ ＭＥＭＳコンポーネントの製造プロセスの一例のフローチャート及び説明図である。

【発明を実施するための形態】

【0006】

実施例は、静電気作動型コンポーネント及び圧電作動型コンポーネントを含むハイブリッドＲＦ ＭＥＭＳコンポーネントを提供し得る。ハイブリッドＲＦ ＭＥＭＳコンポーネントは、挿入損失を極小化し、且つ、低作動電圧で動作するように構成され得る。ハイブリッドＲＦ ＭＥＭＳコンポーネントは、様々な電子デバイス（例えばノートブック、タブレットデバイス、携帯電話）に組み込まれてもよく、状況に合わせて、様々な通信プロトコル（例えば３Ｇ、ＧＳＭ（登録商標）、Ｗｉ−Ｆｉ、４Ｇ ＬＴＥ等）を促進するよう構成されてもよい。

【0007】

ここで図１を参照すると、ＲＦ ＭＥＭＳコンポーネント１００の一例のブロック図が示されている。この例では、ＲＦ ＭＥＭＳコンポーネント１００は、携帯電話に組み込まれるＲＦスイッチであってもよい。ＲＦ ＭＥＭＳコンポーネント１００は、片持ち梁１０１及び作動電極１０２を含み得る。より詳細に論じるように、片持ち梁１０１及び作動電極１０２は、ＲＦ_ｉｎ電極層１０８からＲＦ_ｏｕｔ電極層１０９にＲＦ信号を伝えるように構成されてもよい。片持ち梁１０１は、頂部金属層１０３、圧電層１０４、底部金属層１０５、及び突起１０６を含んでいてもよい。

【0008】

頂部金属層１０３は、ＲＦ信号を伝えるよう構成される金属層であってもよい。圧電層１０４は、圧電材料で構成される層であってもよく、頂部金属層１０３に取り付けられてその下に位置付けられてもよい。特に注目すべきは、圧電層１０４が窒化アルミニウム（ＡｌＮ）で構成され得ることである。ＡｌＮは、現在のところ、ＣＭＯＳプロセスと互換性がある唯一の圧電材料であろう。

【0009】

底部金属層１０５は、圧電層１０４に取り付けられ且つその下に位置付けられる金属層であってもよい。この例では、底部金属層１０５は、頂部金属層１０３よりも比較的薄いものであってもよい。具体的には、頂部金属層１０３は、１．０〜１０．０マイクロメートルの厚みに堆積させられてもよく、底部金属層１０５は、０．１〜０．５マイクロメートルの厚みに堆積させらてもよい。

【0010】

突起１０６は、片持ち梁１０１からＲＦ_ｏｕｔ電極層１０９に向かって延びる構造であってもよい。そのため、この例では、ＲＦ ＭＥＭＳコンポーネント１００がオフ状態であれば（すなわち作動電圧が印加されていなければ）、ギャップ１０７が突起１０６とＲＦ_ｏｕｔ電極層１０９とを隔ててもよい。ギャップ１０７は、片持ち梁１０１からＲＦ_ｏｕｔ電極層１０９へのＲＦ信号の伝送を防止するために使用されてもよい。

【0011】

ここで、ＲＦ ＭＥＭＳコンポーネント１００を起動してオン状態にするためにＶ_{ｐｉｅｚｏ}１１０とｄｃＧＮＤ１１１との間に第１電圧が印加されると、（圧電層１０４を利用する）圧電作動機構は、圧電力を実現するために作動させられる。より詳細に論じるように、この圧電力は、ギャップ１０７を小さくするために突起１０６を延ばすことによって片持ち梁１０１と作動電極１０２との間の距離を低減させ得る。片持ち梁１０１と作動電極１０２との間の距離を小さくすることによって、比較的低い静電気作動電圧Ｖ_{ｓｔａｔｉｃ}がギャップ１０７を閉じるために用いられ、また、ＲＦ ＭＥＭＳコンポーネント１００の挿入損失が極小化され得る。

【0012】

さらに、Ｖ_{ｓｔａｔｉｃ}１１２とｄｃＧＮＤ１１１との間に第２電圧が印加されると、（片持ち梁１０１を用いる）静電作動機構は、静電気力を実現するために作動させられてもよい。より詳細に論じるように、この静電気力は、作動電極１０２に向かって片持ち梁１０１を下方に湾曲させ得る。片持ち梁１０１を作動電極１０２に向かって湾曲させるとすぐに、比較的低いＶ_{ｓｔａｔｉｃ}の印加は高接触力を発生させ、また、ＲＦ ＭＥＭＳコンポーネント１００の接触抵抗及び挿入損失を極小化させ得る。また、一部の例では、圧電力及び静電気力の適用の際に（すなわちＲＦ ＭＥＭＳコンポーネント１００がオン状態になる際に）、突起１０６は、ＲＦ信号が伝わるのを許容するためにＲＦ_ｏｕｔ電極層１０９に接触してもよい。

【0013】

ここで図２を参照すると、圧電力及び静電気力に関する力と変位／たわみとの間の関係を示す図が示されている。圧電力による変位／たわみは、印加電圧に対して線形比例となり得る。そのため、大きな変位／たわみのために必要とされる電圧は、静電作動のためのものよりも圧電作動のためのもののほうが低くなり得る。

【0014】

例えば、ギャップ１０７（図１）を含むＲＦ ＭＥＭＳコンポーネント１００（図１）の場合を考える。ギャップ１０７が比較的大きい場合、ギャップ１０７を閉じるために高いＶ_{ｓｔａｔｉｃ}が必要とされるため、静電気力は非効率的となり得る。そのような場合、効率的に（すなわちより低い電圧要求で）ギャップ１０７を低減させ、そして、比較的低いＶ_{ｓｔａｔｉｃ}を利用しながらＲＦ ＭＥＭＳコンポーネント１００の挿入損失を極小化するために圧電力が利用されてもよい。

【0015】

一方、静電気力は、（例えば底部金属層と作動電極との間のギャップといった）ギャップの長さの二乗に反比例するものとなり得る。そのため、静電気力は、より小さいギャップの場合に圧電力よりも大きくなり得る。

【0016】

そこで再びＲＦ ＭＥＭＳコンポーネント１００の例では、静電気力は、突起１０６とＲＦ_ｏｕｔ１０９との間の接触を発生させるのに十分な力を創出するために用いられてもよい。その結果、ＲＦ ＭＥＭＳコンポーネントの接触抵抗及び挿入損失は極小化され得る。

【0017】

ここで図３を参照すると、ＲＦ ＭＥＭＳデバイス３００の一部のブロック図が示されている。この例では、ＲＦ ＭＥＭＳデバイス３００は、ＲＦ_ｉｎ電極層３０１、ＭＥＭＳ片持ち梁３０２、ＲＦ_ｏｕｔ電極層３０３、第１（頂部）接地層ＲＦ ＧＮＤ３０４、及び第２（底部）接地層ＲＦ ＧＮＤ３０５を含んでいてもよい。この例では、ＭＥＭＳ片持ち梁３０２は、片持ち梁１０１（図１）と同様であってもよく、また、ＲＦ_ｉｎ電極層３０１からＲＦ_ｏｕｔ電極層３０３にＲＦ信号を伝えるために用いられてもよい。

【0018】

ここで図４Ａ〜図４Ｃを参照すると、ＲＦ ＭＥＭＳコンポーネント１００（図１）と同様であるＲＦ ＭＥＭＳコンポーネント４００の一例のブロック図が示されている。この例では、ＲＦ ＭＥＭＳコンポーネント４００は、ノートブックコンピュータに組み込まれるＲＦスイッチであってもよい。

【0019】

ＲＦ ＭＥＭＳコンポーネント４００は、頂部電極層４０１、圧電層４０２、底部電極層４０３、及び突起４０４を含んでいてもよい。また、ＲＦ ＭＥＭＳコンポーネント４００は、静電作動電極４０５、ＲＦ_ｉｎ電極層４０６、及びＲＦ_ｏｕｔ電極層４０７を含んでいてもよい。

【0020】

頂部電極層４０１は、頂部金属層１０３（図１）と同様である第１金属層であってもよく、また、底部電極層４０３は、底部金属層１０５（図１）と同様である第２金属層であってもよい。この例では、底部電極層は厚くてもよく、また、頂部電極層４０１は底部電極層４０３よりも比較的薄いものであってもよい。圧電層１０４（図１）と同様である圧電層４０２は、ＣＭＯＳプロセスに特に適しているＡｌＮで構成されてもよい。

【0021】

具体的には、図４Ａは、オフ状態（すなわち作動電圧が印加されていない状態）のＲＦ ＭＥＭＳコンポーネント４００のブロック図を示す。ＲＦ ＭＥＭＳコンポーネント４００がオフ状態にある場合、突起４０４は、ギャップ４０８からも明らかなように、ＲＦ_ｏｕｔ電極層４０７のほうに延びてもよいがそれとは接触しない。そのため、ＲＦ_ｏｕｔ電極層４０７へのＲＦ信号の伝送は防止され得る。また、ＲＦ ＭＥＭＳコンポーネント４００がオフ状態にある場合、底部電極層４０３は静電作動電極４０５と接触しなくてもよい。

【0022】

図４Ｂは、第１作動機構が作動させられるときのＲＦ ＭＥＭＳコンポーネント４００のブロック図を示す。この例では、第１作動機構は圧電作動機構であってもよい。

【0023】

そのため、この例では、第１極性の第１電圧Ｖ１が頂部電極層４０１と圧電層４０２との間に印加されてもよい。その印加は電界を発生させ、また、頂部電極層４０１と底部電極層４０３の長さを維持しながら圧電層４０２を横方向に延長させ得る。頂部電極層４０１及び底部電極層４０３に対する圧電層４０２のこの変形は曲げモーメントを創出し得る。

【0024】

この曲げモーメントは、頂部電極層４０１、圧電層４０２、及び底部電極層４０３といったＲＦ ＭＥＭＳコンポーネント４００の部分を静電作動電極４０５のほうに近づけるように湾曲させ得る。例えば、曲げモーメントは、ＲＦ_ｏｕｔ電極層４０７のほうに距離δだけ突起４０４を下方に湾曲させ、ギャップ４０８を小さくし、そして、底部電極層４０３と静電作動電極４０５との間のギャップを低減させ得る。

【0025】

このとき、一部の例では、ＲＦ ＭＥＭＳコンポーネント４００の構成要素間で静止摩擦力が増大し得る。例えば、突起４０４とＲＦ_ｏｕｔ電極層４０７との間で静止摩擦力が増大し得る。そのような場合、電界を発生させるために、Ｖ１とは反対の極性の電圧が印加され、頂部電極層４０１及び底部電極層４０３の長さを維持しながら圧電層４０２を収縮させてもよい。これは逆向きの曲げモーメントを創出し得る。そして、突起４０４を上方に湾曲させ、ＲＦ_ｏｕｔ電極層４０７から遠ざけ、そしてギャップ４０８を増大させ得る。

【0026】

図４Ｃは、第２作動機構が作動させられるときのＲＦ ＭＥＭＳコンポーネント４００を示す。この例では、第２作動機構は静電作動機構であってもよい。具体的には、この例では、底部電極層４０３と静電作動電極４０５との間に第２電圧Ｖ２が印加されてもよい。

【0027】

したがって、圧電作動電圧Ｖ１の実現は、片持ち梁１０１（図１）のような片持ち梁と、静電作動電極４０５（図４）のような静電作動電極との間の距離を低減させ得る。この距離の低減は、伝送線との高接触力を発生させるため、そして、ＲＦ ＭＥＭＳコンポーネント４００の接触抵抗及び挿入損失を極小化するためにより低い静電作動電圧Ｖ２が使用されるのを許容し得る。

【0028】

ここで図５を参照すると、実施例にしたがった、ＲＦ ＭＥＭＳコンポーネント４００（図４）のようなＲＦ ＭＥＭＳコンポーネントの製造プロセスの一例のフローチャート及び説明図が示されている。

【0029】

その方法は、例えばランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、ファームウェア、フラッシュメモリ等の機械可読の若しくはコンピュータ可読の記憶媒体において、例えばプログラマブル・ロジック・アレイ（ＰＬＡ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、コンプレックス・プログラマブル・ロジック・デバイス（ＣＰＬＤ）等の設定可能ロジックにおいて、特定用途向け集積回路（ＡＳＩＣ）、相補型金属酸化膜半導体（ＣＭＯＳ）、トランジスタ−トランジスタ論理（ＴＴＬ）技術等の回路技術を用いた固定機能型のロジック・ハードウェアにおいて、半導体製造装置において、或いはそれらの任意の組み合わせにおいて記憶される１セットの論理命令として実現されてもよい。例えば、その方法に示された演算を実行するためのコンピュータプログラムコードは、例えばＪａｖａ（登録商標）、Ｓｍａｌｌｔａｌｋ、Ｃ＋＋等のオブジェクト指向プログラミング言語、及び、“Ｃ”プログラミング言語又はそれと同様のプログラミング言語等の従来の手続き型プログラミング言語を含む１又は複数のプログラミング言語の任意の組み合わせで記述されてもよい。

【0030】

処理ブロック５０００では、作動電極４０５（図４）と同様の作動電極５０１、ＲＦ_ｉｎ電極層４０６（図４）と同様のＲＦ_ｉｎ電極層５０２、及び、ＲＦ_ｏｕｔ電極層４０７（図４）と同様のＲＦ_ｏｕｔ電極層５０３が（例えばシリコン基板である）基板５０４の上に堆積され且つパターニングされ得る。作動電極５０１、ＲＦ_ｉｎ電極層５０２、及びＲＦ_ｏｕｔ電極層５０３のパターニングの手法の１つは、図５のステージ５ａに示される。

【0031】

処理ブロック５０１０では、作動電極５０１及びＲＦ_ｏｕｔ層５０３の上に犠牲層５０５が堆積され且つパターニングされ得る。また、犠牲層５０５は、突起をもたらすために特定の位置でエッチバックされてもよい。犠牲層５０５の堆積、パターニング、及びエッチバックの手法の１つは、図５のステージ５ｂに示される。

【0032】

処理ブロック５０２０では、底部電極層４０３（図４）と同様の底部電極層５０６、突起４０４（図４）と同様の突起５０７、及び、ＲＦ信号キャリア層５０８が犠牲層５０５の上に堆積され且つパターニングされ得る。底部電極層５０６、突起５０７、及びＲＦ信号キャリア層５０８の堆積及びパターニングの手法の１つは、図５のステージ５ｃに示される。

【0033】

処理ブロック５０３０では、圧電層４０２（図４）と同様の圧電層５０９が底部電極層５０６の上に堆積され且つパターニングされ得る。この例では、圧電層５０９はＡｌＮで構成されてもよい。圧電層５０９の堆積及びパターニングの手法の１つは、図５のステージ５ｄに示される。

【0034】

処理ブロック５０４０では、頂部電極層４０１（図４）と同様の頂部電極層５１０が圧電層５０９の上に堆積され且つパターニングされ得る。この例では、頂部電極層５１０は底部電極層５０６よりも比較的薄いものであってもよい。頂部電極層５１０の堆積及びパターニングの手法の１つは、図５のステージ５ｅに示される。

【0035】

処理ブロック５０５０では、突起５０７とＲＦ_ｏｕｔ層５０３との間にギャップ４０８（図４）と同様のギャップ５１１を創出するために犠牲層５０５が除去され得る。犠牲層５０５の除去の手法の１つは、図５のステージ５ｆに示される。

【0036】

それ故に、実施例は、処理コンポーネント、処理コンポーネントに結合されるメモリコンポーネント、及び、処理コンポーネントに結合される無線周波数（ＲＦ）信号を伝える無線コンポーネントを含むシステムを提供し得る。無線コンポーネントはＲＦスイッチを含んでいてもよく、ＲＦスイッチは作動電極及び片持ち梁を含んでいてもよい。片持ち梁は、頂部電極層、及び、頂部電極層の下に位置付けられ且つ頂部電極層に取り付けられる圧電層を含んでいてもよく、圧電層は窒化アルミニウム（ＡｌＮ）を含んでいてもよい。また、片持ち梁は、圧電層の下に位置付けられ且つ圧電層に取り付けられる底部電極層を含んでいてもよく、底部電極層からは突起が延びてその突起と伝送電極との間にギャップが創出されるようにしてもよい。

【0037】

別の実施例は、片持ち梁と作動電極との間の第１ギャップを小さくするための第１圧電力を発生させるために第１電圧を印加すること、及び、片持ち梁と伝送電極との間の第２ギャップを閉じるための静電気力を発生させるために第２電圧を印加することを含む方法を提供し得る。

【0038】

さらに別の実施例は、作動電極及び片持ち梁を含む装置を提供し得る。片持ち梁は、頂部電極層、頂部電極層の下に位置付けられ且つ頂部電極層に取り付けられる圧電層、及び、圧電層の下に位置付けられ且つ圧電層に取り付けられる底部電極層を含んでいてもよく、底部電極層からは突起が延びてその突起と伝送電極との間にギャップが創出されるようにしてもよい。

【0039】

さらに別の実施例は、突起を含む底部電極層をパターニングすること、その底部電極層の上に圧電層をパターニングすること、及び、圧電層の上に頂部電極層をパターニングすることを含む方法を提供し得る。

【0040】

種々の実施例は、ハードウェア要素、ソフトウェア要素、又はそれらの組み合わせを用いて実現され得る。ハードウェア要素の例は、プロセッサ、マイクロプロセッサ、回路、（例えばトランジスタ、抵抗、キャパシタ、インダクタ等である）回路要素、集積回路、特定用途向け集積回路（ＡＳＩＣ）、プログラマブル・ロジック・デバイス（ＰＬＤ）、デジタル信号プロセッサ（ＤＳＰ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、論理ゲート、レジスタ、半導体デバイス、チップ、マイクロチップ、チップセット等を含み得る。ソフトウェアの例は、ソフトウェア要素、プログラム、アプリケーション、コンピュータプログラム、アプリケーションプログラム、システムプログラム、マシンプログラム、オペレーティングシステムソフトウェア、ミドルウェア、ファームウェア、ソフトウェアモジュール、ルーチン、サブルーチン、関数、メソッド、プロシージャ、ソフトウェアインタフェース、アプリケーションプログラムインタフェース（ＡＰＩ）、命令セット、演算コード、コンピュータコード、コードセグメント、コンピュータコードセグメント、ワード、値、シンボル、又はそれらの任意の組み合わせを含み得る。ハードウェア要素及び／又はソフトウェア要素を用いて実施例が実現されるかの判断は、所望の演算速度、電力レベル、耐熱性、処理サイクル割当量（processing cycle budget）、データ入力速度、データ出力速度、メモリ資源、データバス速度、及びその他の設計上又は性能上の制約等の数多くの要因にしたがって変わり得る。

【0041】

少なくとも１つの実施例における１又は複数の特徴は、機械可読媒体に記憶された代表命令（representative instruction）によって実現されてもよく、それはプロセッサ内の種々のロジックを表し、機械に読み込まれたときに、本書に記載された技術を実施するためにその機械にロジックを組み立てさせる。そのような代表（representation）は、“ＩＰコア”として知られ、有形の機械可読媒体に記憶され、且つ、実際にそのロジックを作る作成機又はプロセッサにロードするために様々な顧客又は製造施設に供給されてもよい。

【0042】

本発明の実施例は、全てのタイプの半導体集積回路（ＩＣ）チップでの使用に適用可能である。それらのＩＣチップの例は、プロセッサ、コントローラ、チップセットコンポーネント、プログラマブル・ロジック・アレイ（ＰＬＡ）、メモリチップ、ネットワークチップ等を含むがそれらに限定されない。また、いくつかの図面では、信号導体線がラインで表されている。幾つかは、より本質的な信号経路を示すために他とは異なっており、多数の本質的な信号経路を示すために数値ラベルを有し、且つ／或いは、主要な情報の流れの方向を示すために１以上の端部で矢印を有する。しかしながら、このことは限定的な意味で解釈されるべきではない。むしろ、そのような付加された詳細は、回路のより容易な理解を促進するために１以上の例示的な実施例と共に使用され得る。表された信号線は何れも、追加的な情報を有するか否かに係わらず、複数の方向に伝搬し得る１以上の信号を実質的に含んでいてもよく、また、例えば、差動ペア、光ファイバライン、及び／又はシングルエンドラインで実現されるデジタル又はアナログラインといった、任意の適切なタイプの信号スキームで実現されてもよい。

【0043】

例となるサイズ／モデル／値／範囲が与えられたが、本発明の実施例はこれらに限定されるものではない。製造技術（例えばフォトリソグラフィー）は時間と共に成熟するので、より小さいサイズのデバイスが製造されることが期待される。また、ＩＣチップ及び他のコンポーネントに対するよく知られた電力／接地接続は、例示及び説明を簡単にするため、また、本発明の実施例の特徴を分かり難くしてしまわないようにするため、図面内で示される場合も示されない場合もある。さらに、本発明の実施例を分かり難くしてしまうのを回避するため、また、ブロック図の構成の実現に関する詳細がその実施例が実装されるプラットフォームに大きく依存するという事実、すなわちそのような詳細が当業者の理解の範囲内に十分に含まれるはずであるという事実を考慮し、構成がブロック図の形式で示される場合がある。具体的な詳細（例えば回路）が本発明の実施例を説明するために明記されるが、本発明の実施例がこれらの具体的な詳細なしに、或いはその変形により実施され得ることは当業者にとって明らかである。それ故、説明は限定ではなく例示であるとみなされる。

【0044】

いくつかの実施例は、例えば、機械によって実行されるとその実施例にしたがった方法及び／若しくは作業をその機械に実行させることになる命令若しくは命令セットを記憶し得る機械若しくはコンピュータが読める有形の媒体若しくは物品を用いることによって実現されてもよい。そのような機械は、例えば、任意の適切な処理プラットフォーム、演算プラットフォーム、演算デバイス、処理デバイス、演算システム、処理システム、コンピュータ、プロセッサ等を含んでいてもよく、また、ハードウェア及び／又はソフトウェアの任意の適切な組み合わせを用いて実現されてもよい。機械が読める媒体又は物品は、例えば、任意の適切なタイプのメモリユニット、メモリデバイス、メモリ物品、メモリ媒体、記憶デバイス、記憶物品、記憶媒体、及び／又は、例えばメモリ、取り外し可能媒体若しくは取り外し不可媒体、消去可能媒体若しくは消去不可媒体、書き込み可能媒体若しくは書き込み不可媒体、デジタル若しくはアナログ媒体、ハードディスク、フロッピー（登録商標）ディスク、コンパクトディスク・リード・オンリー・メモリ（ＣＲ−ＲＯＭ）、コンパクトディスク・レコーダブル（ＣＤ−Ｒ）、コンパクトディスク・リライタブル（ＣＲ−ＲＷ）、光学ディスク、磁気媒体、光磁気媒体、取り外し可能メモリカード若しくはディスク、様々なタイプのデジタル・バーサティル・ディスク（ＤＶＤ）、テープ、カセット等の記憶ユニットを含んでいてもよい。命令は、任意の適切な高水準プログラミング言語、低水準プログラミング言語、オブジェクト指向プログラミング言語、視覚的プログラミング言語、コンパイル済みプログラミング言語、及び／又はインタープリタ型プログラミング言語を用いて実現される、ソースコード、コンパイル済みコード、解釈コード、実行コード、静的コード、動的コード、暗号化されたコード等の任意の適切なタイプのコードを含んでいてもよい。

【0045】

具体的に明記しない限り、“処理”、“演算”、“計算”、“判断”等の用語は、演算システムのレジスタ及び／若しくはメモリ内で物理量（例えば電子）として表されるデータを操作し、且つ／或いは、演算システムのメモリ、レジスタ、若しくは、情報を記憶し伝送し或いは表示する他のデバイス内で同様に物理量として表される他のデータに変換するコンピュータ若しくはコンピュータシステム、又は同様の電子演算デバイスの動作及び／若しくは処理を参照する。それらの実施例はこの文脈において限定されることはない。

【0046】

用語“結合”は、本書では、対象となっている構成要素間の直接的な或いは間接的な任意のタイプの関係を参照するために用いられ、また、電気的接続、機械的接続、流体的接続、光学的接続、電磁気的接続、電気機械的接続、又は他の接続に適用され得る。また、用語“第１”、“第２”等は、本書では、説明を容易にするためだけに用いられ、特に明記されない限り、特定の時間的或いは経時的意味を有することはない。

【0047】

当業者は、本発明の実施例における広範な技術が様々な形で実現され得ることを上述の記載から理解するであろう。それ故、本発明の実施例は特定の例に関連して説明されたが、図面、明細書、及び後続の特許請求の範囲の検討に基づいて他の変形例が当業者にとって明らかなものとなるため、本発明の実施例の真の範囲がそのように限定されることはない。

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図4C】

【図5】