特許 6382885 電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6382885

(24)【登録日】2018年8月10日

(45)【発行日】2018年8月29日

(54)【発明の名称】電源装置

(51)【国際特許分類】

   H02M 7/12 20060101AFI20180820BHJP

【ＦＩ】

   H02M7/12 B

【請求項の数】4

【全頁数】14

(21)【出願番号】特願2016-102183(P2016-102183)

(22)【出願日】2016年5月23日

(65)【公開番号】特開2017-212765(P2017-212765A)

(43)【公開日】2017年11月30日

【審査請求日】2017年10月11日

(73)【特許権者】

【識別番号】000201814

【氏名又は名称】双葉電子工業株式会社

(73)【特許権者】

【識別番号】000185075

【氏名又は名称】小川精機株式会社

(74)【代理人】

【識別番号】100116942

【弁理士】

【氏名又は名称】岩田 雅信

(74)【代理人】

【識別番号】100167704

【弁理士】

【氏名又は名称】中川 裕人

(74)【代理人】

【識別番号】100114122

【弁理士】

【氏名又は名称】鈴木 伸夫

(74)【代理人】

【識別番号】100086841

【弁理士】

【氏名又は名称】脇 篤夫

(72)【発明者】

【氏名】中島 基

【審査官】 柳下 勝幸

(56)【参考文献】

【文献】 特開昭６１−２９３１５９（ＪＰ，Ａ）

【文献】 特開平０３−０７８４６９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ １／００ − １１／００

(57)【特許請求の範囲】

【請求項1】

交流入力電圧を整流する整流部と、
スイッチング素子を有し、前記整流部で整流された入力電圧を受けて、前記スイッチング素子が継続してオンとされることで入力電圧を出力電圧とするとともに、前記スイッチング素子のスイッチング動作に応じて電圧変換された出力電圧を得る電圧変換部と、
前記出力電圧と設定出力電圧の比較信号を生成する電圧比較部と、
前記入力電圧が前記設定出力電圧未満に設定された発振開始電圧に達していない期間は、発振停止期間とされて前記スイッチング素子を継続してオン制御する制御信号を出力し、前記入力電圧が前記発振開始電圧以上となっている期間は、前記スイッチング素子をオン／オフ制御する発振期間と、前記スイッチング素子を継続してオフ制御する発振停止期間とが、前記電圧比較部による比較信号により制御されるとともに、発振期間のパルスデューティが前記入力電圧に応じて可変制御される制御信号を出力する発振器部と、を備えた
電源装置。

【請求項2】

前記電圧比較部は、前記出力電圧が前記設定出力電圧を越えた場合に、前記発振器部による制御信号を前記発振停止期間の状態にさせる前記比較信号を出力し、
該発振停止期間において前記スイッチング素子はオフに制御される
請求項１に記載の電源装置。

【請求項3】

前記発振器部は、前記発振期間の制御信号として、発振時定数回路による発振信号と閾値とを比較して矩形波発振信号を出力するコンパレータを有する構成とされ、
前記比較信号は、前記出力電圧が前記設定出力電圧を越えた場合に、前記コンパレータの前記発振信号の入力端子を前記閾値の入力端子より低電位にする信号である
請求項１又は請求項２に記載の電源装置。

【請求項4】

前記発振器部は、前記発振期間の制御信号として、発振時定数回路による発振信号と閾値とを比較して矩形波発振信号を出力するコンパレータを有する構成とされ、
前記入力電圧によって前記閾値が変化されることで、前記制御信号の前記発振期間におけるパルスデューティが可変制御される
請求項１乃至請求項３のいずれかに記載の電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はＡＣ／ＤＣコンバータとして適用できる電源装置についての技術分野に関する。

【背景技術】

【0002】

例えば小型エンジンを用いた発電においては、永久磁石を用いた発電機を使用し、交流の電気を発電しているものがある。この場合にエンジンの回転数により発電する電圧が高低するため、必要に応じてシャントレギュレータを併用している。しかしシャントレギュレータにより出力電圧を適正化する場合、常時余剰電力を熱エネルギーとして放出するものであり無駄が多い。これに対してＡＣ／ＤＣコンバータを使用することで、制御上の無駄をなくすことができる。

【0003】

下記特許文献１には交流入力に対して整流回路、平滑回路、及びＤＣ／ＤＣコンバータから成るＡＣ／ＤＣコンバータが開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開平１−１４８０７２号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ここでレギュレートレクチファイヤとして使えるＡＣ／ＤＣコンバータを考える。具体的にはエンジン回転を利用する発電機で作られた交流を安定化した直流として出力するＡＣ／ＤＣコンバータである。
従来ＡＣ／ＤＣコンバータをレギュレートレクチファイヤとして使うには以下の問題があった。
一般的にレギュレートレクチファイヤには、ＡＣ０ＶからＡＣ１００Ｖ以上の入力範囲が必要であるが、従来のＰＷＭ制御による電圧操作だけでは周辺素子への負担が大きくなる。このため、広い入力電圧範囲に適したＡＣ／ＤＣコンバータが望まれている。
また出力電圧の制御精度に難があり、より安定した出力電圧が望まれている。
本発明はこれらの要望に鑑み、広い入力電圧範囲に対応し、出力電圧精度の高いＡＣ／ＤＣコンバータとしての電源装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明に係る電源装置は、交流入力電圧を整流する整流部と、スイッチング素子を有し、前記整流部で整流された入力電圧を受けて、前記スイッチング素子が継続してオンとされることで入力電圧を出力電圧とするとともに、前記スイッチング素子のスイッチング動作に応じて電圧変換された出力電圧を得る電圧変換部と、前記出力電圧と設定出力電圧の比較信号を生成する電圧比較部と、前記入力電圧が前記設定出力電圧未満に設定された発振開始電圧に達していない期間は、発振停止期間とされて前記スイッチング素子を継続してオン制御する制御信号を出力し、前記入力電圧が前記発振開始電圧以上となっている期間は、前記スイッチング素子をオン／オフ制御する発振期間と、前記スイッチング素子を継続してオフ制御する発振停止期間とが、前記電圧比較部による比較信号により制御されるとともに、発振期間のパルスデューティが前記入力電圧に応じて可変制御される制御信号を出力する発振器部とを備える。
即ちスイッチング素子の制御信号は、出力電圧に応じて発振期間が制御され、入力電圧に応じてパルスデューティが制御されるようにすることで、広範囲な入力電圧にも対応できるようにする。

【0007】

上記した電源装置においては、前記電圧比較部は、前記出力電圧が前記設定出力電圧を越えた場合に、前記発振器部による制御信号を前記発振停止期間の状態にさせる前記比較信号を出力し、該発振停止期間において前記スイッチング素子はオフに制御されるようにすることが考えられる。
これにより設定出力電圧への安定化を行う。

【0008】

上記した電源装置においては、前記発振器部は、前記発振期間の制御信号として、発振時定数回路による発振信号と閾値とを比較して矩形波発振信号を出力するコンパレータを有する構成とされ、前記比較信号は、前記出力電圧が前記設定出力電圧を越えた場合に、前記コンパレータの前記発振信号の入力端子を前記閾値の入力端子より低電位にする信号とすることが考えられる。
時定数回路の出力と閾値を比較するコンパレータで制御信号を出力する構成とする場合、発振信号の入力端子を閾値の入力端子より低電位とすることで発振出力を停止させる。

【0009】

上記した電源装置においては、前記発振器部は、前記発振期間の制御信号として、発振時定数回路による発振信号と閾値とを比較して矩形波発振信号を出力するコンパレータを有する構成とされ、前記入力電圧によって前記閾値が変化されることで、前記制御信号の前記発振期間におけるパルスデューティが可変制御されるようにする。
これにより入力電圧に応じたパルスデューティの制御を容易化する。

【発明の効果】

【0010】

本発明によれば、広い入力電圧範囲に対応し、かつ出力電圧精度の高いＡＣ／ＤＣコンバータとしての電源装置を実現できる。

【図面の簡単な説明】

【0011】

【図1】本発明の実施の形態のＡＣ／ＤＣコンバータを有する発電システムの説明図である。

【図2】実施の形態のＡＣ／ＤＣコンバータのブロック図である。

【図3】実施の形態のＡＣ／ＤＣコンバータの動作の波形図である。

【図4】実施の形態のＡＣ／ＤＣコンバータの回路図である。

【図5】実施の形態のＡＣ／ＤＣコンバータの一部を抽出した回路図である。

【発明を実施するための形態】

【0012】

以下、本発明の電源装置の実施の形態としてのＡＣ／ＤＣコンバータを説明する。
図１は実施の形態のＡＣ／ＤＣコンバータ１を含む発電システムの例を示している。
当該発電システムは、発電用エンジン２，発電機３，ＡＣ／ＤＣコンバータ１によって、バッテリー５を充電する直流電圧を得るシステム例としている。

【0013】

発電用エンジン２による回転がベルト４によって発電機３の発電機軸に伝達される。発電機３は伝達された回転力を利用して例えば永久磁石式発電方式により発電を行う。
発電機３の出力は交流電圧で、単相、三相の出力を選ぶことができる。発電機３の出力は発電機軸の回転数に比例した電圧を出力する。従って発電用エンジン２の回転数に比例した電圧が出力される。本実施の形態では、Ｒ、Ｓ、Ｔとして示した３相交流電圧出力を行うものとして説明していく。

【0014】

ＡＣ／ＤＣコンバータ１は発電機３の出力電気を使ってすべての動作を開始する。本実施の形態のＡＣ／ＤＣコンバータ１の入力電圧範囲は、０ＶからＡＣ１００Ｖ以上の高電圧にも対応するものとされる。
このＡＣ／ＤＣコンバータ１による出力電圧はバッテリー５の充電に用いられるが、これ以外にも各種電気機器の動作に利用できる。

【0015】

このような発電システムは、例えば無線操縦飛行体（無線操縦型の小型ヘリコプターその他の飛行体）や車両等に搭載することが想定される。
その場合、例えば発電用エンジン２は、飛行用回転翼の駆動用や車両走行のためのエンジンを用いることができる。ＡＣ／ＤＣコンバータ１の出力や、バッテリー５からの出力電圧は、飛行体等に搭載する電装品、例えば無線受信器、カメラ、ジンバル（カメラの取り付け機構）のモータ等などの動作電圧として利用することもできる。
もちろん飛行用回転翼の駆動や車両走行のためのモータを、ＡＣ／ＤＣコンバータ１の出力電圧や、バッテリー５からの出力電圧を電源として用いることも考えられる。

【0016】

ＡＣ／ＤＣコンバータ１の構成を図２に示す。
ＡＣ／ＤＣコンバータ１は、整流部１１、電圧変換部（ＤＣ／ＤＣコンバータ）１２、出力フィルタ部１３、発振器部１４、電圧比較部１５、電圧設定部１６を有する。

【0017】

整流部１１は発電機３から供給される３相交流電圧に対して３相整流及び平滑動作を行う。即ち整流部１１は整流用ダイオードと平滑用コンデンサを備えており、交流電圧を全波整流してＤＣ電圧に平滑化する。
整流部１１でＤＣ電力に変換された電圧（以下「入力電圧Ｖ１」という）は電圧変換部１２に供給される。電圧変換部１２は入力電圧Ｖ１を入力して電圧変換動作を行い、変換された電圧（以下「出力電圧Ｖ２」という）を得る。

【0018】

出力電圧Ｖ２は出力フィルタ部１３を介して負荷５０（バッテリー５等）に対して直流電圧として出力される。出力フィルタ部１３は例えばチョークコイルとコンデンサとダイオードからなる簡易的なフィルタとされ、スイッチングノイズの低減、バッテリー５等を接続した場合の逆流防止、負荷５０を並列接続可能にする等の目的で設けられている。

【0019】

電圧変換部１２では電圧変換のためにスイッチング素子が用いられている。このスイッチング素子のオン／オフが発振器部１４から出力される制御信号Ｓ１により制御される。
発振器部１４は例えば図４，図５で後述するようにコンパレータを使った矩形波発振回路である。発振器部１４は入力電圧Ｖ１と電圧比較部１５からの比較信号Ｓ２に応じて、スイッチング制御のための制御信号Ｓ１を出力する。具体的には、発振器部１４は、入力電圧Ｖ１が或る発振開始電圧Ｖｓｔ（図４，図５で後述）となると発振を開始する構成とされているが、比較信号Ｓ２によって発振が停止される期間が生じるようにされている。

【0020】

発振器部１４ではこのような発振／発振停止の動作による制御信号Ｓ１を出力するが、その発振周期は一定で、入力電圧Ｖ１によりデューティが変化する。
デューティを変化させる目的は、入力電圧Ｖ１が大きく変わった時や出力電流が大きく変わった時の対応を容易とするためである。
電圧比較部１５は、出力電圧Ｖ２と電圧設定部１６の設定出力電圧Ｖｔｇを比較し、比較結果に応じた比較信号Ｓ２を発振器部１４に出力する。設定出力電圧Ｖｔｇは、出力電圧Ｖ２の目標電圧である。

【0021】

図３を参照して動作を説明する。
図３Ａは入力電圧Ｖ１であり、ここでは、入力電圧Ｖ１が０Ｖから徐々に高くなっている状態を例示している。
図３Ｂは出力電圧Ｖ２である。入力電圧Ｖ１が設定出力電圧Ｖｔｇに達するまでは、入力電圧Ｖ１がそのまま出力電圧Ｖ２となる。入力電圧Ｖ１が設定出力電圧Ｖｔｇを越えているときは、出力電圧Ｖ２が設定出力電圧Ｖｔｇとなるように電圧変換部１２が動作する。図では、出力電圧Ｖ２は設定出力電圧Ｖｔｇに安定化されている状態で示している。実際には入力電圧Ｖ１に変動があり、それが制御信号Ｓ１による電圧比較部１５のスイッチング素子の制御により、図示のように安定化されるものである。

【0022】

図３Ｃは電圧比較部１５から出力される比較信号Ｓ２である。電圧比較部は出力電圧Ｖ２が設定出力電圧Ｖｔｇを越えることに応じてローレベル（＝オン）となる比較信号Ｓ２を出力する。
図３Ｄは発振器部１４の発振状態を示している。斜線部の区間は発振を停止している区間である。入力電圧Ｖ１が発振開始電圧Ｖｓｔに至るまでの期間（時点ｔ０〜時点ｔ１）や、比較信号Ｓ２がローレベルの期間は、発振器部１４は発振停止となる。

【0023】

図３Ｅは発振器部１４から出力される制御信号Ｓ１を示している。この制御信号Ｓ１によって電圧変換部１２が制御されるが、入力電圧Ｖ１が設定出力電圧Ｖｔｇ未満である期間（時点ｔ０〜時点ｔ１）は、電圧変換部１２は、入力電圧Ｖ１を降圧せずに出力電圧Ｖ２とする。
一方、入力電圧Ｖ１が設定出力電圧Ｖｔｇ以上となる時点ｔ２以降については、制御信号Ｓ１に応じて入力電圧Ｖ１を断接して出力電圧Ｖ２を設定出力電圧Ｖｔｇに安定化する。具体的には入力電圧Ｖ１が高くなるほど、スイッチング素子（ＦＥＴ）をオフする期間（累積的な期間）を長くする。

【0024】

以上の構成を備えるＡＣ／ＤＣコンバータ１の具体的な回路例を図４，図５で説明する。なお、図４はＡＣ／ＤＣコンバータ１の全体の回路例であり、図５は図４の回路のうちで主に発振器部１４，電圧比較部１５，電圧設定部１６を抽出して示したものである。

【0025】

図４に示す端子４１，４２，４３には、発電機３からの３相の交流電圧が供給される。この端子４１，４２，４３からの入力が整流部１１で整流される。整流部１１は３相整流を行う３相ブリッジダイオードＤ１（Ｄ１ａ〜Ｄ１ｆ）と平滑コンデンサＣ１を有する。この整流部１１の出力として正極ライン５０，負極ライン５１間に入力電圧Ｖ１が得られる。負極ライン５１はグランドラインとされている。

【0026】

正極ライン５０と負極ライン５１の間には、ツェナーダイオードＤ２，抵抗Ｒ１，Ｒ２が直列接続されている。これらは図５に示すように発振器部１４の一部となり、抵抗Ｒ１，Ｒ２によって発振器部１４が発振可能となる入力電圧Ｖ１の値を設定する。抵抗Ｒ１，Ｒ２で決められる電圧を発振開始電圧Ｖｓｔ’とする。
発振開始電圧Ｖｓｔ’は、発振器部１４が上述した発振開始電圧Ｖｓｔを検知するための回路上の設定値である。発振器部１４の動作としてみれば、発振開始電圧Ｖｓｔ’は上述の発振開始電圧Ｖｓｔと等価である。

【0027】

正極ライン５０と負極ライン５１の間の入力電圧Ｖ１は電圧変換部１２に供給される。電圧変換部１２は入力電圧Ｖ１を受けて出力電圧Ｖ２を出力する。
電圧変換部１２は、スイッチング素子としてのＦＥＴ（Field Effect Transistor）３１、チョークコイルＬ１、ダイオードＤ３、抵抗Ｒ３、スイッチング制御用のフォトカプラＰｈ１、出力側コンデンサＣ３を有した降圧型ＤＣ／ＤＣコンバータとして構成されている。

【0028】

ＦＥＴ３１はドレイン−ソースが正極ライン５０に挿入されている。ＦＥＴ３１のゲートは抵抗Ｒ３を介してゲート駆動用のフォトカプラＰｈ１に接続される。
フォトカプラＰｈ１はＮチャネルＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor-FET）であるＦＥＴ４７、４８と発光ダイオードＤ１０とフォトダイオードＤ１１が一体化された素子とされている。
ＦＥＴ４７のソースとＦＥＴ４８のドレインは接続され、これらが抵抗Ｒ３を介してＦＥＴ３１のゲートに接続される。
ＦＥＴ４７のドレインとＦＥＴ４８のソースの間はコンデンサＣ２が挿入されている。
そしてＦＥＴ４７のドレインはＤＣ／ＤＣコンバータ３４の正極出力端子に接続され、ＦＥＴ４８のソースはＤＣ／ＤＣコンバータ３４の負極出力端子に接続されている。
このＦＥＴ４７のドレインとＦＥＴ４８のソース間には、ＤＣ／ＤＣコンバータ３４から、スイッチング素子としてのＦＥＴ３１のスイッチング駆動用のゲートドライブ電圧Ｖ５が供給される。
ＦＥＴ４８のゲートとＦＥＴ４７のゲートの間にはフォトダイオードＤ１１が接続される。
このフォトカプラＰｈ１では、発光ダイオードＤ１０に電流が流れることでフォトダイオードＤ１１に電流が流れ、ＦＥＴ４７，４８が制御され、それに応じてＦＥＴ３１のゲート電圧が変化する。この場合、発光ダイオードＤ１０に電流が流れることで、ＦＥＴ３１がオンになる構成とされている。

【0029】

スイッチング素子としてのＦＥＴ３１のソースにはチョークコイルＬ１が接続され、またＦＥＴ３１とチョークコイルＬ１の接点にダイオードＤ３のカソードが接続される。ダイオードＤ３のアノードは負極ライン５１に接続されている。
またコンデンサＣ３はチョークコイルＬ１の出力端側と負極ライン５１の間に接続されている。
このような電圧変換部１２により、その出力側に出力電圧Ｖ２が得られる。

【0030】

コンデンサＣ３と並列に、電圧設定部１６としての抵抗Ｒ４、可変抵抗ＶＲ１が接続されており、可変抵抗ＶＲ１のセンター端子から、出力電圧Ｖ２を分圧した設定出力電圧Ｖｔｇ’が得られる。従って設定出力電圧Ｖｔｇ’は可変抵抗ＶＲ１により設定変更可能である。この設定出力電圧Ｖｔｇ’は電圧比較部１５としての部位に供給される。この点は図５で後述する。
なお、先の図２のブロック図では、電圧比較部１５が設定出力電圧Ｖｔｇと出力電圧Ｖ２を比較すると説明したが、この図４の回路例では、電圧比較部１５（コンパレータ３７）が、出力電圧Ｖ２を分圧して設定出力電圧Ｖｔｇ’を得て、これを後述する固定の基準電圧Ｖｒｅｆと比較する構成としている。この設定出力電圧Ｖｔｇ’と基準電圧Ｖｒｅｆの比較は、設定出力電圧Ｖｔｇと出力電圧Ｖ２の比較と等価である。
説明上、仮に設定出力電圧Ｖｔｇ＝１２Ｖとし、電圧変換部１２は出力電圧Ｖ２＝１２Ｖとなるように動作するものとする。

【0031】

電圧変換部１２から出力される出力電圧Ｖ２は出力フィルタ部１３に供給される。
出力フィルタ部１３はコイルＬ２、コンデンサＣ４、ダイオードＤ６、Ｄ７から成るフィルタとされる。
出力電圧Ｖ２は出力フィルタ部１３を介して出力端子４４，４５間に得られることになる。出力端子４４，４５は図２に示した負荷５０の正極／負極に接続される。

【0032】

入力電圧Ｖ１が得られる正極ライン５０には抵抗Ｒ１４を介してＮＰＮ型バイポーラトランジスタであるトランジスタ３２のコレクタが接続されている。トランジスタ３２のコレクタ−ベース間には定電流ダイオードＤ４が接続され、またベースにはツェナーダイオードＤ５のカソードが接続されている。ツェナーダイオードＤ５のアノードは負極ライン５１に接続されている。またトランジスタ３２のベースと負極ライン５１の間にはコンデンサＣ５が接続されている。

【0033】

トランジスタ３２のエミッタと負極ライン５１の間にはコンデンサＣ６が接続されているとともに、エミッタに現れる電圧Ｖ４がＤＣ／ＤＣコンバータ３３に入力される構成となっている。
さらにトランジスタ３２のエミッタには、ダイオードＤ８のカソードが接続される。ダイオードＤ８のアノードには電圧変換部１２の出力である出力電圧Ｖ２が印加される。
ＤＣ／ＤＣコンバータ３３は、入力される電圧Ｖ４から、一定の動作電圧Ｖ３（例えばＶ３＝５Ｖ）を生成して出力する。

【0034】

この構成の場合、出力電圧Ｖ２が例えば１２Ｖに至るまでは、入力電圧Ｖ１に基づいた電圧Ｖ４がＤＣ／ＤＣコンバータ３３に供給される。つまり入力電圧Ｖ１が低く、出力電圧Ｖ２が１２Ｖに至っていない期間は、トランジスタ３２がオンとなり、エミッタ側に現れる電圧Ｖ４がＤＣ／ＤＣコンバータ３３の入力電圧となる。
出力電圧Ｖ２が１２Ｖに達すると、ツェナー電圧が１２Ｖに設定されたツェナーダイオードＤ５が導通する。それによってトランジスタ３２はベースとエミッタが同電位になることでオフとなり、この状態では、出力電圧Ｖ２がダイオードＤ８を通じて供給され、ＤＣ／ＤＣコンバータ３３へ入力される電圧Ｖ４となる。

【0035】

ＤＣ／ＤＣコンバータ３３の出力側と負極ライン５１の間にはコンデンサＣ７が接続されている。
ＤＣ／ＤＣコンバータ３３の出力である動作電圧Ｖ３は、コンパレータ３６，３７を形成する単電源デュアルタイプコンパレータであるＩＣ３５の動作電圧としてＩＣ３５の正電源端子に供給される。ＩＣ３５の負電源端子は負極ライン５１に接続される。

【0036】

また動作電圧Ｖ３は小型のＤＣ／ＤＣコンバータ３４にも供給される。ＤＣ／ＤＣコンバータ３４は、動作電圧Ｖ３を変換してＦＥＴ３１のスイッチング駆動用のゲートドライブ電圧Ｖ５を生成する。
ＤＣ／ＤＣコンバータ３４はゲートドライブ電圧Ｖ５を早期に確保するために設けられており、例えば動作電圧Ｖ３がＤＣ５Ｖに達すれば１２Ｖのゲートドライブ電圧Ｖ５を発生する。このＤＣ／ＤＣコンバータ３４のＤＣ出力動作は動作電圧Ｖ３が３Ｖを超えた程度から開始する。

【0037】

また動作電圧Ｖ３のラインからは抵抗１３を介してフォトカプラＰｈ１の発光ダイオードＤ１０のアノードが接続されている。発光ダイオードＤ１０のカソードはコンパレータ３６の出力端子に接続されている。

【0038】

抵抗Ｒ５，Ｒ６は動作電圧Ｖ３を分圧する。分圧された電圧は抵抗Ｒ８を介してコンパレータ３７の＋入力端子（非反転入力端子）に基準電圧Ｖｒｅｆとして供給される。なおコンデンサＣ８はノイズ除去目的で抵抗Ｒ５，Ｒ６の接続点と負極ライン５１の間に接続されている。
またコンパレータ３７の出力端子と＋入力端子の間には抵抗Ｒ７が接続される。
コンパレータ３７の−入力端子（反転入力端子）には、上述の設定出力電圧Ｖｔｇ’が供給される。
コンパレータ３７の出力が比較信号Ｓ２である。コンパレータ３７の出力端子は抵抗Ｒ９を介してコンパレータ３６の−入力端子に接続されている。
ＩＣ３５の正電源端子、負電源端子間にはコンデンサＣ９が挿入されている。

【0039】

コンパレータ３６の−入力端子と出力端子間には抵抗Ｒ１０が接続され、また−入力端子と負極ライン５１の間にはコンデンサＣ１０が挿入されている。
コンパレータ３６の＋入力端子と出力端子間には抵抗Ｒ１１が接続され、また上述した抵抗Ｒ１，Ｒ２の接続点と＋入力端子間には抵抗Ｒ１２が接続されている。

【0040】

以上の構成において発振器部１４、電圧比較部１５、電圧設定部１６となる部分を抽出して示した図５を用い、図３を参照しながら動作を説明する。

【0041】

まず電圧比較部１５のコンパレータ３７は、−入力端子に設定出力電圧Ｖｔｇ’が供給され、＋入力端子に基準電圧Ｖｒｅｆが供給されて、これらの比較結果として比較信号Ｓ２を出力する。この場合、具体的には、出力電圧Ｖ２が、或る設定出力電圧Ｖｔｇ（図３参照）を越えたときに、設定出力電圧Ｖｔｇ’と基準電圧Ｖｒｅｆの関係がＶｔｇ’＞Ｖｒｅｆとなるように設定されており、この場合、コンパレータ３７からの比較信号Ｓ２はローレベル（オン）となる。出力電圧Ｖ２が設定出力電圧Ｖｔｇより低い場合、比較信号Ｓ２はハイレベル（オフ）となる。

【0042】

発振器部１４のコンパレータ３６については、−入力端子に接続された抵抗Ｒ１０とコンデンサＣ１０の値を時定数とした発振回路を構成する。コンパレータ３６から出力される制御信号Ｓ１は、この発振回路の時定数によって決まる発振周波数を持った信号となる。
また抵抗Ｒ１，Ｒ２によって発振開始電圧Ｖｓｔ’が設定される。入力電圧Ｖ１が発振開始電圧Ｖｓｔに至ると、発振器部１４は発振を開始する。発振開始電圧Ｖｓｔ’は、例えば入力電圧Ｖ１が２Ｖ〜３Ｖ程度となると発振が開始されるように設定される。
また抵抗Ｒ１１，Ｒ１２によって閾値が設定される。例えば発振回路による三角波と比較する閾値が設定され、その比較結果として、矩形波の発振信号としての制御信号Ｓ１が出力される。
なお、一例として、Ｒ１３＝６８０Ω、Ｒ１０＝５１ｋΩ、Ｒ１１＝５１ｋΩ、Ｒ１２＝４７ｋΩ、Ｒ９＝１０ｋΩである。

【0043】

まず図３の入力電圧Ｖ１が０Ｖの時点ｔ０から入力電圧Ｖ１が徐々に上昇した時点ｔ１の動作を説明する。つまり入力電圧Ｖ１が発振開始電圧Ｖｓｔに達していない期間である。
なお入力電圧Ｖ１が出力設定電圧Ｖｔｇより低いときについては、動作は、動作電圧Ｖ３（例えばＤＣ５Ｖ）の電源供給がされていることを前提に実行される。
電圧比較部１５のコンパレータ３７は、−入力端子の電圧（設定出力電圧Ｖｔｇ’）が＋入力端子の電圧（基準電圧Ｖｒｅｆ）より低くなるので、比較信号Ｓ２はオフ（オープン）を保つ。
また、この期間、発振器部１４は発振を行っていない。
フォトカプラＰｈ１の発光ダイオードＤ１０のアノードには、動作電圧Ｖ３が印加されているため、発光ダイオードＤ１０には電流が流れる。即ち、電流が動作電圧Ｖ３（ＤＣ５Ｖ電源）→抵抗Ｒ１３→発光ダイオードＤ１０と→抵抗Ｒ１０→コンデンサＣ１０の経路で流れる。発振器部１４のコンパレータ３６は、上記経路で電流が流れることにより、−入力端子の電圧が＋端子の電圧より高くなるから、発振を停止したまま、ローレベル（ショート）を保つ。
これによりＦＥＴ３１が継続してオンとなるため、入力電圧Ｖ１はそのまま出力電圧Ｖ２として現れる。

【0044】

入力電圧Ｖ１がさらに上昇して発振開始電圧Ｖｓｔに達した後の期間（時点ｔ１〜時点ｔ２）は、次のようになる。
発振器部１４は出力電圧Ｖ２が設定出力電圧Ｖｓｔより低い電圧でも、入力電圧Ｖ１が発振開始電圧Ｖｓｔを超えれば発振を始める。
ただし、発振開始電圧Ｖｓｔの設定（Ｖｓｔ’の設定）を設定出力電圧Ｖｔｇの設定（Ｖｔｇ’の設定）に近づければ、出力電圧Ｖ２が設定出力電圧Ｖｔｇとなるギリギリまで発振停止の状態を維持できるようにすることができる。図３ではそのような設計により発振が開始されない状態を示している。
従って発振器部１４（コンパレータ３６）の出力である制御信号Ｓ１は引き続きローレベル（オン）であり、発光ダイオードＤ１０には電流が流れ、ＦＥＴ３１が継続してオンとなっている。従って、入力電圧Ｖ１はそのまま出力電圧Ｖ２として現れる。

【0045】

出力電圧Ｖ２が設定出力電圧Ｖｔｇに達した時点ｔ２以降は次のようになる。出力電圧Ｖ２が設定出力電圧Ｖｔｇを超えると、電圧比較部１５のコンパレータ３７は、コンパレータ３７の−入力端子の電圧（設定出力電圧Ｖｔｇ’）が＋入力端子の電圧（基準電圧Ｖｒｅｆ）より高くなるので、比較信号Ｓ２がローレベル（オン）になる。
ここでコンパレータ３７の出力端子は、抵抗Ｒ９を介して発振器部１４のコンパレータ３６の−入力端子に接続されている。つまり比較信号Ｓ２がローレベルになると、コンパレータ３６（≒発振回路）の−入力端子がローレベル（例えばグランドレベル）に引かれることとなり、発振器部１４の発振が止まる。
つまり出力電圧Ｖ２が高くなって比較信号Ｓ２がオン（ローレベル）となると、発振器部１４の発振が止まる。このときコンパレータ３６の−入力端子の電圧が＋入力端子の電圧より低くなるのでコンパレータ３６の出力端子はオープンを保つ。

【0046】

この場合、フォトカプラＰｈ１の発光ダイオードＤ１０には電流が流れないので、ＦＥＴ３１はオフとなる。
このとき、上述のように抵抗Ｒ１３＝６８０Ωに対して抵抗Ｒ１０、Ｒ９の抵抗値は５１ｋΩ、１０ｋΩと高く設定することで、電圧比較部１５のコンパレータ３７がオン（ローレベル）している状態でも、発光ダイオードＤ１０をオンするだけの電流が流れず、ＦＥＴはオンしない。なぜならコンパレータ３６の出力端子はオープンであり、また抵抗Ｒ１０を介した電流経路を考えても、発光ダイオードＤ１０の両端電圧はその閾値電圧以下となるためである。
ＦＥＴ３１がオフとなることで出力電圧Ｖ２は低下する。
そして、出力電圧が出力設定電圧Ｖｔｇより低くなると、比較信号Ｓ２はオフ（ハイレベル）となり、発振器部１４は発振を始め、ＦＥＴ３１は発振器部１４から出力される制御信号Ｓ１によって細かくオン／オフ制御される。

【0047】

ここで、コンパレータ３６の＋入力端子に与えられている閾値は、入力電圧Ｖ１に応じて変動する。
このため発振状態において、制御信号Ｓ１のハイレベル（オフ）／ローレベル（オン）のデューティが入力電圧Ｖ１に応じて変化することになる。
図３に示すように、入力電圧Ｖ１が設定出力電圧Ｖｔｇより若干高い状態では、制御信号Ｓ１のローレベル（オン）の期間が比較的長く、一方、時点ｔ３以降として示すように、入力電圧Ｖ１が設定出力電圧Ｖｔｇよりかなり高くなると、制御信号Ｓ１のローレベル（オン）の期間が短くなっていくことになる。つまりＦＥＴ３１がオンとなる期間（単位期間内でのオン時間）が、入力電圧Ｖ１が高いほど短くなる。
つまり入力電圧Ｖ１が出力設定電圧Ｖｔｇよりもかなり高くなったときは、出力電圧Ｖ２の上昇に応じて発振を止めてＦＥＴ３１をオフさせつつ、さらに発振中のオフ期間の比率も長くして、出力電圧Ｖ２を設定出力電圧Ｖｔｇに安定化させやすくしている。

【0048】

以上の実施の形態のＡＣ／ＤＣコンバータ１は、交流入力電圧を整流する整流部１１と、スイッチング素子（ＦＥＴ３１）を有し、整流部１１で整流された入力電圧Ｖ１を受けてＦＥＴ３１のスイッチング動作に応じて電圧変換された出力電圧Ｖ２を得る電圧変換部１２を有する。また出力電圧Ｖ２と設定出力電圧Ｖｔｇの比較信号Ｓ２を生成する電圧比較部１２と、発振器部１４とを有する。発振器部１４は、ＦＥＴ３１のオン／オフを制御する制御信号として、発振期間と発振停止期間を有する制御信号Ｓ１を出力するとともに、制御信号Ｓ１の発振期間と発振停止期間が電圧比較部１５による比較信号Ｓ２により制御され、また発振期間の制御信号Ｓ１のパルスデューティが入力電圧Ｖ１に応じて可変制御される。
即ちスイッチング素子（ＦＥＴ３１）のオン／オフを制御する制御信号Ｓ１が、出力電圧Ｖ２に応じて発振期間が制御され、入力電圧Ｖ１に応じてパルスデューティが制御されるようにすることで、広範囲な入力電圧にも対応できるようにしている。
このＡＣ／ＤＣコンバータ１によれば、いわゆるレギュレートレクチファイヤとして使えるＡＣ／ＤＣコンバータを実現できる。

【0049】

ＡＣ／ＤＣコンバータをレギュレートレクチファイヤとして使う場合、ＡＣ０ＶからＡＣ１００Ｖ以上の入力範囲が必要であることや、出力電圧の制御精度としてより安定した出力電圧が望まれていたが、本実施の形態によれば、これらの事情を克服することができる。
前述したように、広い入力電圧範囲に対応するＡＣ／ＤＣコンバータにおいては、ＤＣ／ＤＣコンバータがスイッチング素子のＰＷＭ制御による電圧操作を行うだけでは周辺素子への負担が大きくなってしまう。
本実施の形態の場合、入力電圧Ｖ１に応じて電圧変換部１２（ＤＣ／ＤＣコンバータ）のＦＥＴ駆動を停止する期間を変化させて出力電圧Ｖ２を制御することにより、周辺部品のパルス電流による負荷を減少させることができる。
また出力電圧Ｖ２の変動を検出し電圧変換部１２のＦＥＴ３１の駆動にヒステリシス制御（パルスデューティの制御）を加え、２重に制御する事により、出力電圧制御の精度を上げている。

【0050】

また、特許文献１の例ではＤＣ／ＤＣコンバータの入力電圧を制御して広範囲な入力電圧範囲に対応するために複数のＦＥＴを用いているが、本実施の形態では、ＦＥＴ３１の１つで対応できることになる。
出力電圧Ｖ２は、発電機３が発電を始めれば、小さな電圧から出力する事が出来る。これは入力電圧Ｖ１が設定出力電圧Ｖｔｇ以下の場合は、整流部１１の出力をそのまま出力電圧Ｖ２とすることができるためである。

【0051】

また実施の形態の電圧比較部１５は、出力電圧Ｖ２が設定出力電圧Ｖｔｇを越えた場合に、発振器部１４による制御信号Ｓ１を発振停止期間の状態にさせる比較信号Ｓ２を出力し、該発振停止期間においてＦＥＴ３１はオフに制御される。
これにより出力電圧Ｖ２が上昇したときに出力電圧Ｖ２を下げて設定出力電圧Ｖｔｇに安定化させる動作が実現される。
なお、実施の形態の場合、入力電圧Ｖ１が発振開始電圧Ｖｓｔに達していない期間(時点ｔ０〜時点ｔ１）は発振停止期間となり、このときＦＥＴ３１はオンとなる。
一方、入力電圧Ｖ１が設定出力電圧Ｖｔｇを越えているときは、出力電圧Ｖ２が設定出力電圧Ｖｔｇを越えると、コンパレータ３６の−入力端子が０Ｖ（グランド電位）とされ、発振停止期間となるが、この場合、ＦＥＴ３１はオフになる。
つまり、発振停止中としてはＦＥＴがオンになる場合とオフになる場合がある。入力電圧Ｖ１が発振開始電圧Ｖｓｔに達していない場合に、発振停止としてＦＥＴ３１を継続的にオンすることで、出力電圧Ｖ２を速やかに上昇させることに好適となる。そして、出力電圧Ｖ２が設定出力電圧Ｖｔｇを越えた場合に、発振停止としてＦＥＴ３１を継続的にオフにすることで、電圧上昇を有効に抑え、安定化に好適となる。

【0052】

また発振器部１４は、発振期間の制御信号として、発振時定数回路（Ｒ１０，Ｃ１０）による発振信号と閾値とを比較して矩形波発振信号を出力するコンパレータを有する構成とされている。比較信号Ｓ２は、出力電圧Ｖ２が設定出力電圧Ｖｔｇを越えた場合に、コンパレータ３６の発振信号の入力端子（−入力端子）を、閾値の入力端子（＋入力端子）より低電位にする信号としている。
発振時定数回路の出力と閾値（Ｒ１１，Ｒ１２の接続点の電位）を比較するコンパレータ３６で制御信号Ｓ１を出力する構成とする場合、発振信号が入力される−入力端子を、閾値が入力される＋入力端子より低電位（例えばグランド電位）とすることで発振出力を停止させることができる。
またこの構成の場合、発振出力の停止、再開を迅速に行うことができ、出力電圧Ｖ２の安定化制御に好適である。

【0053】

また発振器部１４は、入力電圧Ｖ１によって閾値（コンパレータ３６の＋入力端子電圧）が変化されることで、制御信号Ｓ１の発振期間におけるパルスデューティが可変制御されるようにしている。特に実施の形態の回路では、入力電圧Ｖ１を分圧して閾値を設定している。これにより入力電圧Ｖ１に応じたパルスデューティの制御を容易化できる。

【0054】

以上実施の形態のＡＣ／ＤＣコンバータ１について説明してきたが、図４，図５の回路は一例であり、他の回路例が想定されることはいうまでもない。
また本発明の電源装置は、図１のような発電システム以外にも広く適用できる。

【符号の説明】

【0055】

１…ＡＣ／ＤＣコンバータ
１１…整流部
１２…電圧変換部
１３…出力フィルタ部
１４…発振器部
１５…電圧比較部
１６…電圧設定部
３１…ＦＥＴ
３６，３７…コンパレータ

【図1】

【図2】

【図3】

【図4】

【図5】