特許 6383224 半導体増幅器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6383224

(24)【登録日】2018年8月10日

(45)【発行日】2018年8月29日

(54)【発明の名称】半導体増幅器

(51)【国際特許分類】

   H03F 3/60 20060101AFI20180820BHJP

   H03F 1/02 20060101ALI20180820BHJP

   H03F 3/213 20060101ALI20180820BHJP

【ＦＩ】

   H03F3/60

   H03F1/02

   H03F3/213

【請求項の数】3

【全頁数】12

(21)【出願番号】特願2014-182365(P2014-182365)

(22)【出願日】2014年9月8日

(65)【公開番号】特開2016-58821(P2016-58821A)

(43)【公開日】2016年4月21日

【審査請求日】2015年9月2日

【審判番号】不服2017-5153(P2017-5153/J1)

【審判請求日】2017年4月11日

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】598076591

【氏名又は名称】東芝インフラシステムズ株式会社

(74)【代理人】

【識別番号】100108062

【弁理士】

【氏名又は名称】日向寺 雅彦

(72)【発明者】

【氏名】高木 一考

【合議体】

【審判長】 大塚 良平

【審判官】 中野 浩昌

【審判官】 吉田 隆之

(56)【参考文献】

【文献】 特開２０１３−１８７７７４（ＪＰ，Ａ）

【文献】 特開平７−３８３５０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

H03F

(57)【特許請求の範囲】

【請求項1】

入力電極と出力電極とを有する半導体増幅素子と、
外部負荷が接続される出力端子と、
出力整合回路であって、ボンディングワイヤと、第１特性インピーダンスおよび第１電気長を有する第１伝送線路と、第２特性インピーダンスおよび第２電気長を有する第２伝送線路と、を有し、前記ボンディングワイヤは前記出力電極に接続された一方の端部と前記第１伝送線路の一方の端部に接続された他方の端部とを有し、前記第１伝送線路の他方の端部は前記第２伝送線路の一方の端部に接続され、前記第２伝送線路の他方の端部が前記出力端子に接続された、出力整合回路と、
出力バイアス回路であって、第３特性インピーダンスを有しかつ所定帯域内の中心周波数で電気長が概ね９０°である第３伝送線路と、接地キャパシタと、電源端子と、を含み、前記第３伝送線路は前記第２伝送線路において前記一方の端部から前記他方の端部に向かって電気長が前記中心周波数で概ね４５°である位置に接続された一方の端部と前記接地キャパシタに接続された他方の端部とを有し、前記電源端子は前記第３伝送線路の前記他方の端部に接続された、出力バイアス回路と、
を備え、
前記第１電気長は、前記所定帯域の上限周波数において９０°以下であり、
前記第２特性インピーダンスは、前記第１特性インピーダンスよりも大きく、
前記出力バイアス回路において前記第３伝送線路と前記第２伝送線路との接続位置からみた２倍波の負荷インピーダンスはほぼ短絡が保たれ、
前記第１伝送線路と前記第２伝送線路との接続位置からみた２倍波の負荷インピーダンスはほぼ開放に変換され、
前記半導体増幅素子の前記出力電極からみた２倍波の負荷インピーダンスは誘導性を保ちつつほぼ開放とされる、半導体増幅器。

【請求項2】

前記第３特性インピーダンスは、前記第２特性インピーダンスよりも大きい請求項１記載の半導体増幅器。

【請求項3】

前記半導体増幅素子は、窒化物系半導体、またはＡｌ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦１）系半導体からなる電界効果トランジスタである請求項１または２に記載の半導体増幅器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体増幅器に関する。

【背景技術】

【0002】

ＨＥＭＴ（High Electron Mobility Transistor）などの半導体増幅素子を用いると、マイクロ波半導体増幅器が可能となる。

【0003】

また、高効率動作を実現するには、高調波を制御することが要求される。具体的には、半導体素子の端部において２倍波の負荷インピーダンスをほぼ開放とすることが好ましい。

【0004】

ＨＥＭＴなどの半導体増幅素子は、電極に直流電力を供給する必要がある。このため、半導体増幅器を収納するパッケージ内には、入力整合回路および出力整合回路のほかに、バイアス回路が設けられる。

【0005】

このバイアス回路は、基本波において整合回路に影響を与えないことが好ましいため、整合回路との接続点において開放に近いインピーダンスをもつように構成する。具体的には、バイアス回路を基本波の中心周波数において電気長が９０°となる線路とその先端に接続される接地キャパシタで構成することで実現される。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００９−２０７０６０号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

基本波の中心周波数において電気長が概ね９０°となる線路とその先端に接続される接地キャパシタで構成されたバイアス回路は、２倍波においては短絡に近いインピーダンスとなる。短絡に近いインピーダンスが接続されることで半導体増幅素子の端部での２倍波負荷インピーダンスに大きな影響を与える。バイアス回路が接続されても、半導体素子の端部において２倍波の負荷インピーダンスをほぼ開放とすることで、マイクロ波帯において、高効率動作が容易な半導体増幅器を提供する。

【課題を解決するための手段】

【0008】

実施形態の半導体増幅器は、半導体増幅素子と、外部負荷が接続される出力端子と、出力整合回路と、出力バイアス回路と、を有する。前記半導体増幅素子は、入力電極と出力電極とを有する。前記出力整合回路は、ボンディングワイヤと、第１特性インピーダンスおよび第１電気長を有する第１伝送線路と、第２特性インピーダンスおよび第２電気長を有する第２伝送線路と、を有する。前記ボンディングワイヤは、前記出力電極に接続された一方の端部と前記第１伝送線路の一方の端部に接続された他方の端部とを有する。前記第１伝送線路の他方の端部は、前記第２伝送線路の一方の端部に接続される。前記第２伝送線路の他方の端部は、前記出力端子に接続される。前記出力バイアス回路は、第３特性インピーダンスを有しかつ所定帯域内の中心周波数で電気長が概ね９０°である第３伝送線路と、接地キャパシタと、電源端子と、を含む。前記第３伝送線路は、前記第２伝送線路において、前記一方の端部から前記他方の端部に向かって電気長が前記中心周波数で概ね４５°である位置に接続された一方の端部と前記接地キャパシタに接続された他方の端部とを有する。前記電源端子は、前記第３伝送線路の前記他方の端部に接続される。前記第１電気長は、前記所定帯域の上限周波数において９０°以下である。前記第２特性インピーダンスは、前記第１特性インピーダンスよりも大きい。前記出力バイアス回路において前記第３伝送線路と前記第２伝送線路との接続位置からみた２倍波の負荷インピーダンスはほぼ短絡が保たれる。前記第１伝送線路と前記第２伝送線路との接続位置からみた２倍波の負荷インピーダンスはほぼ開放に変換される。前記半導体増幅素子の前記出力電極からみた２倍波の負荷インピーダンスは誘導性を保ちつつほぼ開放とされる。

【図面の簡単な説明】

【0009】

【図1】第１の実施形態にかかる半導体増幅器の回路図である。

【図2】半導体増幅器の帯域を説明するグラフ図である。

【図3】第１の実施形態にかかる半導体増幅器の模式平面図である。

【図4】基準面Ｑ０からみた出力バイアス回路単独の負荷インピーダンスを示すスミス図である。

【図5】出力バイアス回路が第２伝送線路に接続された位置である基準面Ｑ１からみた負荷インピーダンスを示すスミス図である。

【図6】第１伝送線路と第２伝送線路との接続位置である基準面Ｑ２からみた負荷インピーダンスを示す図である。

【図7】ボンディングワイヤと第１伝送線路との接続位置である基準面Ｑ３からみた負荷インピーダンスを示すスミス図である。

【図8】半導体素子とボンディングワイヤとの接続位置であるである基準面Ｑ４からみた負荷インピーダンスのスミス図である。

【図9】図９（ａ）は第１比較例の半導体増幅器の回路図、図９（ｂ）は出力バイアス回路が接続された位置Ｎからみた負荷インピーダンスを示すスミス図、図９（ｃ）はボンディングワイヤと第１伝送線路との接続位置からみた負荷インピーダンスを示すスミス図、図９（ｄ）は半導体素子とボンディングワイヤとの接続位置である基準面Ｑ４からみた負荷インピーダンスを示すスミス図、である。

【図10】図１０（ａ）は第２比較例の半導体増幅器の回路図、図１０（ｂ）は出力バイアス回路が接続された位置Ｓからみた負荷インピーダンスを示すスミス図、図１０（ｃ）は第１伝送線路と第２伝送線路との接続位置からみた負荷インピーダンスを示すスミス図、図１０（ｄ）はボンディングワイヤと第１伝送線路との接続位置からみた負荷インピーダンスを示すスミス図、図１０（ｅ）は半導体素子とボンディングワイヤとの接続位置である基準面Ｑ４からみた負荷インピーダンスを示すスミス図、である。

【図11】図１１（ａ）は第３比較例の半導体増幅器の回路図、図１１（ｂ）は出力バイアス回路が接続された位置Ｔからみた負荷インピーダンスを示すスミス図、図１１（ｃ）はボンディングワイヤと第１伝送線路との接続位置からみた負荷インピーダンスを示すスミス図、図１１（ｄ）は半導体素子とボンディングワイヤとの接続位置である基準面Ｑ４からみた負荷インピーダンスを示すスミス図、である。

【図12】図１２（ａ）および（ｂ）は、半導体増幅素子とボンディングワイヤとの接続位置からみた負荷インピーダンスの第３伝送線路の特性インピーダンスに対する依存性を説明するスミス図である。

【発明を実施するための形態】

【0010】

以下、図面を参照しつつ、本発明の実施形態を説明する。
図１は、第１の実施形態にかかる半導体増幅器の回路図である。
半導体増幅器５は、半導体増幅素子１４と、入力整合回路１２と、出力整合回路２０と、出力バイアス回路３４と、を有する。

【0011】

半導体増幅素子１４は、ＨＥＭＴやＦＥＴ（Field Effect Transistor）などからなり、入力電極（たとえばゲート電極）、出力電極（たとえばドレイン電極）、接地電極（たとえばソース電極）などを有する。また、半導体増幅素子１４は、窒化物系半導体または、Ａｌ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦１）系半導体を含むことができる。

【0012】

出力整合回路２０は、ボンディングワイヤ１５と、第１特性インピーダンスＺ_Ｃ１および第１電気長ＥＬ１を有する第１伝送線路１６と、第２特性インピーダンスＺ_Ｃ２および第２電気長（ＥＬ２ａ＋ＥＬ２ｂ）を有する第２伝送線路２１と、を有する。ボンディングワイヤ１５は、半導体増幅素子１４の端部（出力電極）に接続された一方の端部１５ａと第１伝送線路１６の一方の端部１６ａに接続された他方の端部１６ｂとを有する。第１伝送線路１６の他方の端部１６ｂは、第２伝送線路２１の一方の端部２１ａに接続される。また、第２伝送線路２１の他方の端部２１ｂは、半導体増幅器５の出力端子１８に接続される。

【0013】

第１電気長ＥＬ１は、上限周波数ｆ_Ｈにおいて９０°以下であるものとする。また、第２特性インピーダンスＺ_Ｃ２は、第１特性インピーダンスＺ_Ｃ１よりも高く、外部負荷５０の抵抗値ＺＬよりも低いものとする。なお、半導体増幅素子１４の出力電極１４ｂからボンディングワイヤ１５で接続される位置を基準面Ｑ３とするので、第１電気長ＥＬ１は、第１伝送線路１６の物理的な長さよりも僅かに短い。

【0014】

出力バイアス回路３４は、中心周波数ｆ_Ｃでの電気長ＥＬ３が概ね９０°である第３伝送線路３０と、接地キャパシタ３２と、電源端子３９と、を含む。第３伝送線路３０は、第２伝送線路２１において一方の端部２１ａから他方の端部２１ｂに向かって中心周波数ｆ_Ｃでの電気長ＥＬ２ａが概ね４５°となる位置に接続された一方の端部３０ａと、高周波信号を接地する接地キャパシタ３２に接続された他方の端部３０ｂと、を有する。

【0015】

なお、本明細書において、概ね９０°の電気長とは、８１°以上かつ９９°以下の角度に相当するものとする。また、概ね４５°の電気長とは、４０．５°以上かつ４９．５°以下とする。

【0016】

電源端子３９は、他方の端部３０ｂに接続される。半導体増幅素子１４がＨＥＭＴである場合、ドレイン電極には直流電圧ＶＤが供給される。

【0017】

図２は、半導体増幅器の帯域を説明するグラフ図である。
半導体増幅器は、要求に対応した所定帯域を有する。帯域は、たとえば、電力付加効率がそのピーク値よりも所定量低下する下限周波数ｆ_Ｌと上限周波数ｆ_Ｈとの間として定義することができる。中心周波数ｆ_Ｃは、略中心の周波数となる。基本波や高調波の負荷インピーダンスが所望の値から外れていく周波数では電力付加効率が低下する。

【0018】

図３は、第１の実施形態にかかる半導体増幅器の模式平面図である。
半導体増幅器５は、入力端子１０と、入力整合回路１２と、出力端子１８と、をさらに有することができる。半導体増幅器５は、たとえば、破線に表すパッケージ内に搭載される。接地面は、たとえば、パッケージの底面側に設けることができる。

【0019】

図４は、基準面Ｑ０からみた出力バイアス回路３４単独の負荷インピーダンスを示すスミス図である。
基本波（ここでは２．７〜３．３ＧＨｚで設計）では開放に近いインピーダンス、２倍波では短絡に近いインピーダンスとなっていることがわかる。
以下の図５〜図８は、第１の実施形態をにおいて、それぞれの基準面からみた負荷インピーダンスを示すスミス図である。なお、第１伝送線路１６は第１電気長ＥＬ１＝９０°（＠ｆ_Ｈ）として説明するが、第１電気長ＥＬ１≦９０°（＠ｆ_Ｈ）であればよい。また、ｆ_Ｌ＝２．７ＧＨｚ、ｆ_Ｃ＝３ＧＨｚ、ｆ_Ｈ＝３．３ＧＨｚとする。また、それぞれのスミス図は、基本波のインピーダンスと比較しやすいように基本波のインピーダンスに近い特性インピーダンスＺｏで正規化されている。

【0020】

図５は、出力バイアス回路が第２伝送線路に接続された位置である基準面Ｑ１からみた基本波および２倍波の負荷インピーダンスを示すスミス図である。
バイアス回路３４が２倍波では短絡に近いインピーダンスをもつ影響により、下限周波数ｆ_Ｌの２倍の周波数２ｆ_Ｌ（＝５．４ＧＨｚ）におけるインピーダンスｍ４から上限周波数ｆ_Ｈの２倍の周波数２ｆ_Ｈ（＝６．６ＧＨｚにおけるインピーダンスｍ６までの負荷インピーダンスは、短絡インピーダンス（ゼロ）付近となっている。

【0021】

図６は、第１伝送線路と第２伝送線路との接続位置である基準面Ｑ２からみた基本波および２倍波の負荷インピーダンスのスミス図である。
第２伝送線路２１の第２電気長ＥＬ２ａは４５°（＠ｆ_Ｃ）である。２倍波において、第２伝送線路２１は、４分の１波長インピーダンス変換器として作用する。このため周波数２ｆ_Ｌ（＝５．４ＧＨｚ）〜２ｆ_Ｈ（＝６．６ＧＨｚ）の間で、２倍波インピーダンスは、開放インピーダンスの近傍に集まる。

【0022】

なお、第３伝送線路３０の特性インピーダンスＺ_Ｃ３を第２伝送線路２１の特性インピーダンスＺ_Ｃ２よりも高くすると、基準面Ｑ２からみた出力バイアス回路３４の基本波インピーダンスを高くできるので好ましい。

【0023】

図７は、ボンディングワイヤと第１伝送線路との接続位置である基準面Ｑ３からみた基本波および２倍波の負荷インピーダンスを示すスミス図である。
第１電気長ＥＬ１≦９０°（＠ｆ_Ｈ）とすることで、２倍波の負荷インピーダンスは、誘導性かつ開放インピーダンス近傍とすることができる。このため、２倍波インピーダンスは、２ｆ_Ｌ〜２ｆ_Ｈの範囲で開放インピーダンス近傍にすることができる。

【0024】

図８は、ボンディングワイヤの一方の端部である基準面Ｑ４からみた基本波および２倍波の負荷インピーダンスのスミス図である。
ボンディングワイヤ１５の一方の端部１５ａは、半導体増幅素子１４の出力電極（たとえばＨＥＭＴのドレイン電極）１４ｂに接続される。基準面Ｑ３における負荷インピーダンスにボンディングワイヤ１５による誘導性リアクタンスが加算されるので、２倍波の負荷インピーダンスは開放インピーダンスの近傍にさらに集まる。この結果、高効率動作が容易となる。

【0025】

図９（ａ）は、第１比較例の半導体増幅器の回路図、図９（ｂ）は位置Ｎからみた負荷インピーダンスを示すスミス図、図９（ｃ）は基準面Ｑ３からみた負荷インピーダンスを示すスミス図、図９（ｄ）は基準面Ｑ４からみた負荷インピーダンスを示すスミス図、である。

【0026】

図９（ａ）に表すように、出力バイアス回路１３４を構成する第３伝送線路１３０の一方の端部１３０ａは、第１伝送線路１１６の他方の端部１１６ｂと、第２伝送線路１２１の一方の端部１２１ａと、の接続位置Ｎに接続される。

【0027】

図９（ｂ）に表すように、出力バイアス回路１３４が接続された位置Ｎからみた２倍波の負荷インピーダンス（＠２ｆ_Ｃ）は、短絡近傍になる。

【0028】

図９（ｃ）は、ボンディングワイヤ１１５と第１伝送線路１１６との接続位置である基準面Ｑ３からみた負荷インピーダンスを示すスミス図である。第１伝送線路１１６の端部１１６ｂ（接続位置Ｎと同じ）において２倍波の負荷インピーダンスの軌跡が広がっているので、基準面Ｑ３からみた２倍波の負荷インピーダンスは大きく変化しかつ帯域内のほとんどの周波数で開放インピーダンスから乖離する。

【0029】

図９（ｄ）に表すように、基準面Ｑ３における負荷インピーダンスにボンディングワイヤ１５による誘導性リアクタンスが加算されても、２倍波の負荷インピーダンスはまとまらず、基準面Ｑ４からみた２倍波インピーダンス（ｍ４〜ｍ６）は、大きく変化しかつ帯域内のほとんどの周波数で開放インピーダンスから乖離する。

【0030】

基本波インピーダンス（ｍ１〜ｍ３）の変化は小さく、帯域内で半導体増幅素子１１４の容量性出力インピーダンスと整合が取れている。しかし、２倍波の負荷インピーダンスを開放インピーダンス付近に集めることができず電力付加効率が低下する。

【0031】

図１０（ａ）は第２比較例の半導体増幅器の回路図、図１０（ｂ）は基準面Ｑ１からみた負荷インピーダンスを示すスミス図、図１０（ｃ）は基準面Ｑ２からみた負荷インピーダンスを示すスミス図、図１０（ｄ）は基準面Ｑ３からみた負荷インピーダンスを示すスミス図、図１０（ｅ）は基準面Ｑ４からみた負荷インピーダンスを示すスミス図、である。
図１０（ａ）に表すように、出力バイアス回路１３４を構成する第３伝送線路１３０の一方の端部１３０ａは、第２伝送線路１２１の他方の端部１２１ｂと出力端子１１８との接続位置Ｓに接続される。

【0032】

図１０（ｂ）は、出力バイアス回路１３４が接続された位置Ｓである基準面Ｑ１からみた基本波および２倍波の負荷インピーダンス（＠２ｆ_Ｃ）である。２倍波の負荷インピーダンスは、短絡近傍になる。

【0033】

図１０（ｃ）は、第１伝送線路と第２伝送線路との接続位置である基準面Ｑ２からみた負荷インピーダンスを示すスミス図である。また、図１０（ｄ）はボンディングワイヤと第１伝送線路との接続位置である基準面Ｑ３からみた負荷インピーダンスを示すスミス図である。第１伝送線路１１６の端部１１６ｂ（接続位置Ｎと同じ）において、２倍波の負荷インピーダンスの軌跡が広がっているので、基準面Ｑ３からみた２倍波の負荷インピーダンスは大きく変化しかつ帯域内のほとんどの周波数で開放インピーダンスから乖離する。

【0034】

図１０（ｅ）に表すように、基準面Ｑ３における負荷インピーダンスにボンディングワイヤ１５による誘導性リアクタンスが加算されても、２倍波の負荷インピーダンスはまとまらず、基準面Ｑ４からみた２倍波インピーダンス（ｍ４〜ｍ６）は、大きく変化しかつ帯域内のほとんどの周波数で開放インピーダンスから乖離する。

【0035】

基本波インピーダンス（ｍ１〜ｍ３）の変化は小さく、帯域内で半導体増幅素子１１４の容量性出力インピーダンスと整合が取れている。しかし、２倍波の負荷インピーダンスを開放インピーダンス付近に集めることができず、電力付加効率が低下する。

【0036】

図１１（ａ）は第３比較例の半導体増幅器の回路図、図１１（ｂ）は基準面Ｑ２からみた負荷インピーダンスを示すスミス図、図１１（ｃ）は基準面Ｑ３からみた負荷インピーダンスを示すスミス図、図１１（ｄ）は基準面Ｑ４からみた負荷インピーダンスを示すスミス図、である。
図１１（ａ）に表すように、出力バイアス回路１３４を構成する第３伝送線路１３０の一方の端部１３０ａは、第１伝送線路１１６の一方の端部１１６ａから他方の端部１１６ｂに向かって４９．５°（＠ｆ_Ｈ）離間した位置Ｔに接続される。

【0037】

図１１（ｂ）は、出力バイアス回路１３４が接続された位置Ｔからみた基本波および２倍波の負荷インピーダンス（＠２ｆ_Ｃ）を示すスミス図である。２倍波の負荷インピーダンスは、短絡インピーダンス近傍になる。

【0038】

図１１（ｃ）は、ボンディングワイヤと第１伝送線路との接続位置である基準面Ｑ３からみた負荷インピーダンスを示すスミス図である。基準面Ｑ２での２倍波の負荷インピーダンスの軌跡が広がっていたので、基準面Ｑ３からみた２倍波の負荷インピーダンスは開放付近に近づくが、まとまらず、帯域内の多くの周波数で容量性のインピーダンスをもつ。
図１１（ｄ）は、半導体増幅素１１４子とボンディングワイヤ１１５との接続位置である基準面Ｑ４からみた負荷インピーダンスを示すスミス図、である。２倍波の負荷インピーダンスは、帯域内のほとんどの周波数で、開放インピーダンスから乖離する。

【0039】

基本波インピーダンス（ｍ１〜ｍ３）の変化は小さく、帯域内で半導体増幅素子１１４の容量性出力インピーダンスと整合が取れている。しかし、２倍波の負荷インピーダンスを開放インピーダンス付近に集めることができず、電力付加効率が低下する。

【0040】

このように、第１伝送線路１１６内で出力バイアス回路１３４の位置Ｔを変化させても２倍波の負荷インピーダンスを開放インピーダンス近傍に集めることは、困難である。

【0041】

伝送線路の特性インピーダンスは、主として、基本波インピーダンスを整合するように決定される。外部負荷５０のインピーダンスＺ_Ｌが５０Ω、半導体増幅素子１４の出力インピーダンスが、容量性かつその抵抗成分が数Ω以下と低い場合、Ｚ_Ｃ１＜Ｚ_Ｃ２＜５０Ωのように設定すると、基本波整合が容易になる。

【0042】

バイアス回路の接続点からみた負荷インピーダンスは、接続点と出力端子間の整合回路とバイアス回路との並列回路となる。バイアス回路内のインピーダンスが短絡となる周波数においては２倍波の周波数では接続点と出力端子間の整合回路のインピーダンスに依らず短絡となるが、それ以外の周波数では接続点と出力端子間の整合回路の影響を受けて、負荷インピーダンスの軌跡に広がりが生じる。接続点と出力端子間の整合回路の特性インピーダンスが高い方が、その影響が小さくなる。すなわち、出力端子に最も近い伝送線路において、その一方の端部からの電気長が概ね４５°となる位置と接地との間に出力バイアス回路３４を設けることが好ましい。

【0043】

図１２（ａ）は第３伝送線路の特性インピーダンスが第２伝送線路の特性インピーダンスの３倍程度のときの半導体素子とボンディングワイヤとの接続位置である基準面Ｑ４からみた負荷インピーダンスを示すスミス図、図１２（ｂ）は第３伝送線路の特性インピーダンスが第２伝送線路の特性インピーダンス程度のときの基準面Ｑ４からみた負荷インピーダンスを示すスミス図、である。
第３伝送線路３０の第３特性インピーダンスＺ_Ｃ３は、半導体増幅素子１４に電流を供給可能かつ細い線路幅を加工可能な範囲内で高くすることが好ましい。

【0044】

本実施形態によれば、基本波整合を保ちつつ、２倍波の負荷インピーダンスを開放インピーダンス近傍とする出力バイス回路および出力整合回路を有する半導体増幅器が提供される。バイアス回路が接続されても、半導体増幅素子の端部において２倍波の負荷インピーダンスをほぼ開放とすることで、半導体増幅器の高効率動作が容易となる。このような半導体増幅器は、レーダー装置やマイクロ波通信機器に広く用いることができる。

【0045】

本発明の２段のインピーダンス変換からなる整合回路について実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。２段以外のインピーダンス変換からなる整合回路についても実施可能である。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0046】

５ 半導体増幅器、１５、１５ａ、１５ｂ ボンディングワイヤ、１６、１６ａ、１６ｂ 第１伝送線路、１８ 出力端子、２０ 出力整合回路、２１、２１ａ、２１ｂ 第２伝送線路、３０ 第３伝送線路、３２ 接地キャパシタ、３４ 出力バイアス回路、５０ 外部負荷、Ｚ_Ｃ１、Ｚ_Ｃ２、Ｚ_Ｃ３ （伝送線路の）特性インピーダンス、ＥＬ１、ＥＬ２、ＥＬ３ （伝送線路の）電気長、ｆ_Ｌ 下限周波数、ｆ_Ｃ 中心周波数、ｆ_Ｈ 上限周波数、Ｑ１、Ｑ２、Ｑ３、Ｑ４ 基準面、ｍ１、ｍ２、ｍ３ 基本波インピーダンス、ｍ４、ｍ５、ｍ６ ２倍波インピーダンス

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】