特許 6383232 中継システムおよびスイッチ装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6383232

(24)【登録日】2018年8月10日

(45)【発行日】2018年8月29日

(54)【発明の名称】中継システムおよびスイッチ装置

(51)【国際特許分類】

   H04L 12/709 20130101AFI20180820BHJP

   H04L 12/713 20130101ALI20180820BHJP

   H04L 12/939 20130101ALI20180820BHJP

   H04L 12/46 20060101ALI20180820BHJP

【ＦＩ】

   H04L12/709

   H04L12/713

   H04L12/939

   H04L12/46 100B

【請求項の数】10

【全頁数】32

(21)【出願番号】特願2014-197572(P2014-197572)

(22)【出願日】2014年9月26日

(65)【公開番号】特開2016-72704(P2016-72704A)

(43)【公開日】2016年5月9日

【審査請求日】2017年6月5日

(73)【特許権者】

【識別番号】517121630

【氏名又は名称】ＡＰＲＥＳＩＡ Ｓｙｓｔｅｍｓ株式会社

(74)【代理人】

【識別番号】110002066

【氏名又は名称】特許業務法人筒井国際特許事務所

(72)【発明者】

【氏名】安多 慎

【審査官】 衣鳩 文彦

(56)【参考文献】

【文献】 特開２０１４−１１６６６８（ＪＰ，Ａ）

【文献】 特開２０１２−０６０３２７（ＪＰ，Ａ）

【文献】 特開２００８−０７８８９３（ＪＰ，Ａ）

【文献】 特表２０１３−５３５９２２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｌ １２／００〜１２／９５５

(57)【特許請求の範囲】

【請求項1】

それぞれ、ブリッジ用ポートと、装置跨ぎのＬＡＧが設定されるＭＣＬＡＧ用ポートと、を含む複数のポートを有し、前記ブリッジ用ポートを介して互いに通信回線で接続される第１スイッチ装置および第２スイッチ装置を備える中継システムであって、
前記第１スイッチ装置または前記第２スイッチ装置は、前記複数のポートとして、装置跨ぎのＬＡＧが設定されない第１ポートを有し、
前記第１スイッチ装置および前記第２スイッチ装置のそれぞれは、
前記ポートを表すポート識別子または前記ＭＣＬＡＧ用ポートに対応付けられるＭＣＬＡＧ識別子と、ＭＡＣアドレスと、の対応関係を保持するアドレステーブルと、
前記ポートでフレームを受信した場合に、当該フレームを前記アドレステーブルに基づいて中継する中継処理部と、
前記ＭＣＬＡＧ用ポートでフレームを受信した場合に、当該フレームの送信元ＭＡＣアドレスと、前記ＭＣＬＡＧ識別子と、を含むＭＣＬＡＧ学習用フレームを生成し、前記第１ポートでフレームを受信した場合に、当該フレームの送信元ＭＡＣアドレスを含むＭＣＬＡＧ学習用フレームを生成し、当該生成したＭＣＬＡＧ学習用フレームを前記ブリッジ用ポートから、前記第１スイッチ装置および前記第２スイッチ装置の中の自装置でないスイッチ装置であるピア装置へ送信するＭＣＬＡＧ学習用フレーム送信部と、
前記ブリッジ用ポートで前記ピア装置からの前記ＭＣＬＡＧ学習用フレームを受信した場合で、当該ＭＣＬＡＧ学習用フレームが前記ＭＣＬＡＧ識別子と送信元ＭＡＣアドレスとを含む場合に、当該ＭＣＬＡＧ識別子と当該送信元ＭＡＣアドレスとの第１対応関係をアドレステーブルに学習し、当該ＭＣＬＡＧ学習用フレームが送信元ＭＡＣアドレスを含み前記ＭＣＬＡＧ識別子を含まない場合に、前記ブリッジ用ポートのポート識別子と当該送信元ＭＡＣアドレスとの第２対応関係をアドレステーブルに学習するＭＣＬＡＧ学習用フレーム受信部と、
を有する、
中継システム。

【請求項2】

請求項１記載の中継システムにおいて、
前記第１スイッチ装置および前記第２スイッチ装置のそれぞれは、
それぞれ、前記複数のポートのいずれかと、前記アドレステーブルと、前記中継処理部と、を有する複数のラインカードと、
前記複数のラインカード間でフレームを中継するファブリック経路部と、
を備え、
前記ブリッジ用ポートを有するラインカードは、
前記ＭＣＬＡＧ学習用フレーム受信部と、
前記ブリッジ用ポートで前記ピア装置からの前記ＭＣＬＡＧ学習用フレームを受信した場合に、前記ＭＣＬＡＧ学習用フレーム受信部での前記第１対応関係または前記第２対応関係を含むＬＣ学習用フレームを生成し、当該生成したＬＣ学習用フレームを自ラインカードを除く他のラインカードに送信するＬＣ学習用フレーム送信部と、
を備え、
前記他のラインカードは、前記ＬＣ学習用フレームを受信した場合に、当該ＬＣ学習用フレームに含まれる前記第１対応関係または前記第２対応関係を前記アドレステーブルに学習するＬＣ学習用フレーム受信部を備える、
中継システム。

【請求項3】

請求項２記載の中継システムにおいて、
前記ＬＣ学習用フレーム送信部と、前記ＬＣ学習用フレーム受信部と、前記ＭＣＬＡＧ学習用フレーム送信部は、前記複数のラインカードのそれぞれに設けられ、
前記ＭＣＬＡＧ学習用フレーム送信部は、自ラインカードのポートでフレームを受信した場合で、当該フレームが前記ＭＣＬＡＧ学習用フレームでない場合に、前記ＭＣＬＡＧ学習用フレームの生成および送信を行い、
前記ＬＣ学習用フレーム送信部は、自ラインカードのポートでフレームを受信した場合で、当該フレームが前記ＭＣＬＡＧ学習用フレームでない場合に、当該フレームの送信元ＭＡＣアドレスと、当該受信したポートのポート識別子または当該受信したポートに対応付けられる前記ＭＣＬＡＧ識別子と、の第３対応関係を含むＬＣ学習用フレームを生成し、当該生成したＬＣ学習用フレームを自ラインカードを除く他のラインカードに送信し、
前記ＬＣ学習用フレーム受信部は、前記ＬＣ学習用フレームを受信した場合に、当該ＬＣ学習用フレームに含まれる前記第３対応関係を前記アドレステーブルに学習する、
中継システム。

【請求項4】

請求項１記載の中継システムにおいて、
前記ＭＣＬＡＧ学習用フレーム送信部は、前記ＭＣＬＡＧ用ポートまたは前記第１ポートでフレームを受信した場合で、当該フレームの宛先のポートが前記ブリッジ用ポートでない場合に、前記ＭＣＬＡＧ学習用フレームの生成および送信を行う、
中継システム。

【請求項5】

請求項１または４記載の中継システムにおいて、
前記ＭＣＬＡＧ学習用フレーム送信部は、フレームを受信したポートおよび当該フレームの宛先のポートの両方が前記ＭＣＬＡＧ用ポートでない場合、前記ＭＣＬＡＧ学習用フレームを生成しない、
中継システム。

【請求項6】

ブリッジ用ポートと、装置跨ぎのＬＡＧが設定されるＭＣＬＡＧ用ポートと、装置跨ぎのＬＡＧが設定されない第１ポートと、を含む複数のポートを有し、前記ブリッジ用ポートが他のスイッチ装置のブリッジ用ポートに接続されるスイッチ装置であって、
前記ポートを表すポート識別子または前記ＭＣＬＡＧ用ポートに対応付けられるＭＣＬＡＧ識別子と、ＭＡＣアドレスと、の対応関係を保持するアドレステーブルと、
前記ポートでフレームを受信した場合に、当該フレームを前記アドレステーブルに基づいて中継する中継処理部と、
前記ＭＣＬＡＧ用ポートでフレームを受信した場合に、当該フレームの送信元ＭＡＣアドレスと、前記ＭＣＬＡＧ識別子と、を含むＭＣＬＡＧ学習用フレームを生成し、前記第１ポートでフレームを受信した場合に、当該フレームの送信元ＭＡＣアドレスを含むＭＣＬＡＧ学習用フレームを生成し、当該生成したＭＣＬＡＧ学習用フレームを前記ブリッジ用ポートから前記他のスイッチ装置へ送信するＭＣＬＡＧ学習用フレーム送信部と、
前記ブリッジ用ポートで前記他のスイッチ装置からの前記ＭＣＬＡＧ学習用フレームを受信した場合で、当該ＭＣＬＡＧ学習用フレームが前記ＭＣＬＡＧ識別子と送信元ＭＡＣアドレスとを含む場合に、当該ＭＣＬＡＧ識別子と当該送信元ＭＡＣアドレスとの第１対応関係をアドレステーブルに学習し、当該ＭＣＬＡＧ学習用フレームが送信元ＭＡＣアドレスを含み前記ＭＣＬＡＧ識別子を含まない場合に、前記ブリッジ用ポートのポート識別子と当該送信元ＭＡＣアドレスとの第２対応関係をアドレステーブルに学習するＭＣＬＡＧ学習用フレーム受信部と、
を有する、
スイッチ装置。

【請求項7】

請求項６記載のスイッチ装置において、
前記スイッチ装置は、
それぞれ、前記複数のポートのいずれかと、前記アドレステーブルと、前記中継処理部と、を有する複数のラインカードと、
前記複数のラインカード間でフレームを中継するファブリック経路部と、
を備え、
前記ブリッジ用ポートを有するラインカードは、
前記ＭＣＬＡＧ学習用フレーム受信部と、
前記ブリッジ用ポートで前記他のスイッチ装置からの前記ＭＣＬＡＧ学習用フレームを受信した場合に、前記ＭＣＬＡＧ学習用フレーム受信部での前記第１対応関係または前記第２対応関係を含むＬＣ学習用フレームを生成し、当該生成したＬＣ学習用フレームを自ラインカードを除く他のラインカードに送信するＬＣ学習用フレーム送信部と、
を備え、
前記他のラインカードは、前記ＬＣ学習用フレームを受信した場合に、当該ＬＣ学習用フレームに含まれる前記第１対応関係または前記第２対応関係を前記アドレステーブルに学習するＬＣ学習用フレーム受信部を備える、
スイッチ装置。

【請求項8】

請求項７記載のスイッチ装置において、
前記ＬＣ学習用フレーム送信部と、前記ＬＣ学習用フレーム受信部と、前記ＭＣＬＡＧ学習用フレーム送信部は、前記複数のラインカードのそれぞれに設けられ、
前記ＭＣＬＡＧ学習用フレーム送信部は、自ラインカードのポートでフレームを受信した場合で、当該フレームが前記ＭＣＬＡＧ学習用フレームでない場合に、前記ＭＣＬＡＧ学習用フレームの生成および送信を行い、
前記ＬＣ学習用フレーム送信部は、自ラインカードのポートでフレームを受信した場合で、当該フレームが前記ＭＣＬＡＧ学習用フレームでない場合に、当該フレームの送信元ＭＡＣアドレスと、当該受信したポートのポート識別子または当該受信したポートに対応付けられる前記ＭＣＬＡＧ識別子と、の第３対応関係を含むＬＣ学習用フレームを生成し、当該生成したＬＣ学習用フレームを自ラインカードを除く他のラインカードに送信し、
前記ＬＣ学習用フレーム受信部は、前記ＬＣ学習用フレームを受信した場合に、当該ＬＣ学習用フレームに含まれる前記第３対応関係を前記アドレステーブルに学習する、
スイッチ装置。

【請求項9】

請求項６記載のスイッチ装置において、
前記ＭＣＬＡＧ学習用フレーム送信部は、前記ＭＣＬＡＧ用ポートまたは前記第１ポートでフレームを受信した場合で、当該フレームの宛先のポートが前記ブリッジ用ポートでない場合に、前記ＭＣＬＡＧ学習用フレームの生成および送信を行う、
スイッチ装置。

【請求項10】

請求項６または９記載のスイッチ装置において、
前記ＭＣＬＡＧ学習用フレーム送信部は、フレームを受信したポートおよび当該フレームの宛先のポートの両方が前記ＭＣＬＡＧ用ポートでない場合、前記ＭＣＬＡＧ学習用フレームを生成しない、
スイッチ装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、中継システムおよびスイッチ装置に関し、例えば、２台のスイッチ装置を跨いでリンクアグリゲーショングループが設定される中継システムおよびスイッチ装置に関する。

【背景技術】

【0002】

例えば、特許文献１〜特許文献３には、装置跨ぎのリンクアグリゲーショングループ（以降、ＬＡＧと略す）が設定される２台のスイッチ装置を備えた構成が示されている。特許文献１の方式では、フレームを受信した際に、２台のスイッチ装置間で学習用のブリッジ用フレームの通信が行われる。これにより、当該文献の図４に示されるように、２台のスイッチ装置は、装置跨ぎのＬＡＧが設定されないポートの情報を含めてアドレステーブルを完全に同期する。

【0003】

また、特許文献２の方式でも、２台のスイッチ装置間で通信を行うことで、当該文献の表７および表８に示されるように、２台のスイッチ装置は、装置跨ぎのＬＡＧが設定されないポートの情報を含めてアドレステーブルを完全に同期する。特許文献３の方式では、一方のボックス型スイッチは、フレームを受信した際に、他方のボックス型スイッチに向けて、ＭＡＣ（Media Access Control）アドレス（ＳＡ）、ＶＬＡＮ情報、ポート番号を纏めたＭＡＣ学習依頼パケットを送信する。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１４−１０７５９２号公報

【特許文献2】特表２０１３−５３５９２２号公報

【特許文献3】特開２００８−７８８９３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

例えば、冗長化方式として、特許文献１〜特許文献３に示されるように、２台のスイッチ装置のそれぞれのポートを含む複数のポートにＬＡＧを設定する方式が知られている。当該冗長化方式では、１台のスイッチ装置で設定される一般的なＬＡＧと異なり、２台のスイッチ装置を跨いでＬＡＧが設定される。このため、通信回線の障害に対する冗長化や通信帯域の拡大といった一般的なＬＡＧによって得られる効果に加えて、スイッチ装置の障害に対する冗長化が実現可能になる。

【0006】

本明細書では、このような装置跨ぎのＬＡＧをマルチシャーシスリンクアグリゲーショングループ（以降、ＭＣＬＡＧと略す）と呼ぶ。また、このＭＣＬＡＧが設定される２台のスイッチ装置の集合体をＭＣＬＡＧスイッチと呼ぶ。さらに、この２台のスイッチ装置の一方から他方を見た場合のこの他方のスイッチ装置を、ピア装置と呼ぶ。

【0007】

ＭＣＬＡＧスイッチでは、特許文献１〜特許文献３に示されるように、アドレステーブルを同期することが求められる。この際には、特許文献１および特許文献２に示されるように、２台のスイッチ装置で、装置跨ぎのＬＡＧが設定されないポート（以降、一般ポートと呼ぶ）の情報を含めてアドレステーブルを完全に同期する方式が考えられる。ただし、この場合、２台のスイッチ装置の一方は、他方が有する一般ポートの情報を含めて管理する必要があるため、管理の複雑化を招く恐れがある。

【0008】

本発明は、このようなことに鑑みてなされたものであり、その目的の一つは、アドレステーブルの同期を容易に実現可能な中継システムおよびスイッチ装置を提供することにある。

【0009】

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

【課題を解決するための手段】

【0010】

本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。

【0011】

本実施の形態による中継システムは、それぞれ、ブリッジ用ポートと、装置跨ぎのＬＡＧが設定されるＭＣＬＡＧ用ポートと、を含む複数のポートを有し、ブリッジ用ポートを介して互いに通信回線で接続される第１および第２スイッチ装置を備える。第１スイッチ装置または第２スイッチ装置は、複数のポートとして、装置跨ぎのＬＡＧが設定されない第１ポートを有する。第１および第２スイッチ装置のそれぞれは、アドレステーブルと、中継処理部と、ＭＣＬＡＧ学習用フレーム送信部と、ＭＣＬＡＧ学習用フレーム受信部と、を有する。アドレステーブルは、ポートを表すポート識別子またはＭＣＬＡＧ用ポートに対応付けられるＭＣＬＡＧ識別子と、ＭＡＣアドレスと、の対応関係を保持する。中継処理部は、ポートでフレームを受信した場合に、当該フレームをアドレステーブルに基づいて中継する。ＭＣＬＡＧ学習用フレーム送信部は、ＭＣＬＡＧ用ポートでフレームを受信した場合に、当該フレームの送信元ＭＡＣアドレスと、ＭＣＬＡＧ識別子と、を含むＭＣＬＡＧ学習用フレームを生成し、第１ポートでフレームを受信した場合に、当該フレームの送信元ＭＡＣアドレスを含むＭＣＬＡＧ学習用フレームを生成する。そして、ＭＣＬＡＧ学習用フレーム送信部は、当該生成したＭＣＬＡＧ学習用フレームをブリッジ用ポートからピア装置へ送信する。ＭＣＬＡＧ学習用フレーム受信部は、ブリッジ用ポートでピア装置からのＭＣＬＡＧ学習用フレームを受信した場合で、当該ＭＣＬＡＧ学習用フレームがＭＣＬＡＧ識別子と送信元ＭＡＣアドレスとを含む場合に、当該ＭＣＬＡＧ識別子と当該送信元ＭＡＣアドレスとの第１対応関係をアドレステーブルに学習する。一方、ＭＣＬＡＧ学習用フレーム受信部は、当該ＭＣＬＡＧ学習用フレームが送信元ＭＡＣアドレスを含みＭＣＬＡＧ識別子を含まない場合に、ブリッジ用ポートのポート識別子と当該送信元ＭＡＣアドレスとの第２対応関係をアドレステーブルに学習する。

【発明の効果】

【0012】

本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、ＭＣＬＡＧスイッチを含む中継システムにおいて、アドレステーブルの同期を容易に実現することが可能になる。

【図面の簡単な説明】

【0013】

【図1】本発明の実施の形態１による中継システムにおいて、その構成例を示す概略図である。

【図2】図１の中継システムにおいて、その動作例を示す概略図である。

【図3】図１の中継システムにおいて、図２と異なる動作例を示す概略図である。

【図4】図２および図３の中継システムにおいて、ＭＣＬＡＧ学習用フレームの構造例を示す概略図である。

【図5】本発明の実施の形態２による中継システムにおいて、図１の中継システムの動作例を示す概略図である。

【図6】図１の中継システムにおいて、図５と異なる動作例を示す概略図である。

【図7】図５および図６の中継システムにおいて、ＭＣＬＡＧスイッチを構成する各スイッチ装置の概略的な動作例を示すフロー図である。

【図8】本発明の実施の形態３によるスイッチ装置において、その構成例を示す概略図である。

【図9】図８のスイッチ装置において、ラインカードの構成例を示すブロック図である。

【図10】（ａ）は、図９におけるＭＣＬＡＧテーブルの構造例を示す概略図であり、（ｂ）は、図９におけるアドレステーブルの構造例を示す概略図である。

【図11】図８および図９のスイッチ装置において、ユーザフレームを受信した場合の概略的な動作例を示す説明図である。

【図12】図８および図９のスイッチ装置において、ＭＣＬＡＧ学習用フレームを受信した場合の概略的な動作例を示す説明図である。

【図13】図８および図９のスイッチ装置において、ユーザフレームを受信した場合の図１１とは異なる概略動作例を示す説明図である。

【図14】図８および図９のスイッチ装置において、ＭＣＬＡＧ学習用フレームを受信した場合の図１２とは異なる概略動作例を示す説明図である。

【図15】図１１〜図１４の中継システムにおいて、ＬＣ学習用フレームの構造例を示す概略図である。

【図16】本発明の前提として検討した中継システムにおいて、図１のＭＣＬＡＧ学習用フレーム送信部およびＭＣＬＡＧ学習用フレーム受信部を備えない場合の動作例を示す概略図である。

【図17】本発明の前提として検討した中継システムにおいて、図１６とは異なる動作例を示す概略図である。

【発明を実施するための形態】

【0014】

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

【0015】

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

【0016】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

【0017】

（実施の形態１）
《中継システムの概略》
図１は、本発明の実施の形態１による中継システムにおいて、その構成例を示す概略図である。図１に示す中継システムは、２台のスイッチ装置（第１および第２スイッチ装置）ＳＷ１，ＳＷ２で構成されるＭＣＬＡＧスイッチＭＣＬＡＧＳＷと、複数（ここでは４台）の通信装置１０［１］〜１０［４］と、を備える。スイッチ装置ＳＷ１，ＳＷ２のそれぞれは、レイヤ２（Ｌ２）の中継処理を行うＬ２スイッチやレイヤ３（Ｌ３）の中継処理を行うＬ３スイッチ等である。本実施の形態は、Ｌ２スイッチを用いる場合を例とする。

【0018】

スイッチ装置（第１および第２スイッチ装置）ＳＷ１，ＳＷ２のそれぞれは、ブリッジ用ポートＰｂと、複数（ここでは２個）のＭＣＬＡＧ用ポートＰｍ１，Ｐｍ２と、一般ポート（第１ポート）Ｐ１と、を含む複数のポートを有する。ＭＣＬＡＧ用ポートＰｍ１，Ｐｍ２のそれぞれには、装置跨ぎのＬＡＧが設定され、一般ポート（第１ポート）Ｐ１には、装置跨ぎのＬＡＧが設定されない。一般ポートＰ１には、装置を跨がない通常のＬＡＧが設定されていてもよい。スイッチ装置ＳＷ１，ＳＷ２は、ブリッジ用ポートＰｂを介して互いに通信回線１２で接続される。通信回線１２は、イーサネット（登録商標）回線で構成される場合や、専用回線で構成される場合がある。

【0019】

４台の通信装置１０［１］〜１０［４］のそれぞれは、例えば、サーバ装置等の情報処理装置や、Ｌ２スイッチ等のスイッチ装置などである。ここでは、通信装置１０［１］，１０［２］は、ポートＰｕ１，Ｐｕ２を有し、通信装置１０［３］，１０［４］は、ポートＰｕ１を有する。スイッチ装置ＳＷ１，ＳＷ２の各ＭＣＬＡＧ用ポートＰｍ１は、それぞれ、通信回線１１を介して通信装置１０［１］のポートＰｕ１，Ｐｕ２に接続される。当該ポートＰｕ１はスイッチ装置ＳＷ１側に接続され、当該ポートＰｕ２はスイッチ装置ＳＷ２側に接続される。

【0020】

同様に、スイッチ装置ＳＷ１，ＳＷ２の各ＭＣＬＡＧ用ポートＰｍ２は、それぞれ、通信回線１１を介して通信装置１０［２］のポートＰｕ１，Ｐｕ２に接続される。当該ポートＰｕ１はスイッチ装置ＳＷ１側に接続され、当該ポートＰｕ２はスイッチ装置ＳＷ２側に接続される。また、スイッチ装置ＳＷ１の一般ポートＰ１は、通信回線１１を介して通信装置１０［３］のポートＰｕ１に接続され、スイッチ装置ＳＷ２の一般ポートＰ１は、通信回線１１を介して通信装置１０［４］のポートＰｕ１に接続される。通信回線１１は、例えば、イーサネット回線で構成される。

【0021】

ここで、スイッチ装置ＳＷ１，ＳＷ２のそれぞれは、自装置のＭＣＬＡＧ用ポートと、ピア装置のＭＣＬＡＧ用ポートとに共通のＬＡＧ（すなわちＭＣＬＡＧ）を設定する。例えば、スイッチ装置ＳＷ１は、自装置（ＳＷ１）のＭＣＬＡＧ用ポートＰｍ１と、ピア装置（ＳＷ２）のＭＣＬＡＧ用ポートＰｍ１とに共通のＭＣＬＡＧ１を設定し、スイッチ装置ＳＷ２も、自装置（ＳＷ２）のＭＣＬＡＧ用ポートＰｍ１と、ピア装置（ＳＷ１）のＭＣＬＡＧ用ポートＰｍ１とに共通のＭＣＬＡＧ１を設定する。同様にして、スイッチ装置ＳＷ１，ＳＷ２は、互いのＭＣＬＡＧ用ポートＰｍ２に共通のＭＣＬＡＧ２を設定する。

【0022】

一方、通信装置１０［１］は、ポートＰｕ１，Ｐｕ２にＭＣＬＡＧ１を設定し、通信装置１０［２］は、ポートＰｕ１，Ｐｕ２にＭＣＬＡＧ２を設定する。なお、ここでは、通信装置１０［１］，１０［２］のそれぞれは、ポートＰｕ１，Ｐｕ２にＭＣＬＡＧを設定することとしたが、実際には、通常のＬＡＧを設定すればよく、特に、ＭＣＬＡＧとＬＡＧとを区別して取り扱う必要はない。すなわち、通信装置１０［１］，１０［２］のポートＰｕ１，Ｐｕ２は、ＬＡＧ用ポートであればよい。

【0023】

このような構成において、図１では、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷの動作方式の一例として、ＭＣＬＡＧ毎に、そのメンバポートとなるＭＣＬＡＧ用ポートに対して、アクティブＡＣＴまたはスタンバイＳＢＹを設定する方式が示されている。この例では、ＭＣＬＡＧ１において、スイッチ装置ＳＷ１のＭＣＬＡＧ用ポートＰｍ１はアクティブＡＣＴに設定され、スイッチ装置ＳＷ２のＭＣＬＡＧ用ポートＰｍ１はスタンバイＳＢＹに設定される。同様に、ＭＣＬＡＧ２においても、スイッチ装置ＳＷ１のＭＣＬＡＧ用ポートＰｍ２はアクティブＡＣＴに設定され、スイッチ装置ＳＷ２のＭＣＬＡＧ用ポートＰｍ２はスタンバイＳＢＹに設定される。

【0024】

障害無しの場合、アクティブＡＣＴに設定されたＭＣＬＡＧ用ポートは、送信および受信共に許可する送受信許可状態ＦＷに制御される。一方、スタンバイＳＢＹに設定されたＭＣＬＡＧ用ポートは、送信を禁止し受信を許可する送信禁止状態ＴＢＫに制御される。その結果、例えば、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷから通信装置１０［１］に向けたフレームは、常に、スイッチ装置ＳＷ１のＭＣＬＡＧ用ポートＰｍ１から送信される。一方、その逆方向のフレームは、通信装置１０［１］のポート（ＬＡＧ用ポート）Ｐｕ１，Ｐｕ２の両方から送信される。

【0025】

ここで、例えば、スイッチ装置ＳＷ１のＭＣＬＡＧ用ポートＰｍ１に障害が発生した場合には、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷにおいて、障害時の切り換え動作が行われる。具体的には、ＭＣＬＡＧ１において、スイッチ装置ＳＷ２のＭＣＬＡＧ用ポートＰｍ１は送受信許可状態ＦＷに制御され、スイッチ装置ＳＷ１のＭＣＬＡＧ用ポートＰｍ１は、例えば、送信および受信共に禁止する送受信禁止状態等に制御される。

【0026】

なお、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷの動作方式は、このような方式に限定されるものではなく、様々な方式を用いることができる。例えば、２台のスイッチ装置にこのような優劣関係を設定せずに、ＭＣＬＡＧ１を宛先とするフレームをスイッチ装置ＳＷ１が受信した場合には、スイッチ装置ＳＷ１が送信し、スイッチ装置ＳＷ２が受信した場合には、スイッチ装置ＳＷ２が送信するような方式が挙げられる。当該方式では、例えば、スイッチ装置ＳＷ１のＭＣＬＡＧ用ポートＰｍ１に障害が発生した場合、スイッチ装置ＳＷ１は、受信したフレームをスイッチ装置ＳＷ２に中継し、スイッチ装置ＳＷ２のＭＣＬＡＧ用ポートＰｍ１を介してＭＣＬＡＧ１に送信する。また、他の動作方式として、例えば、分散ＩＤ等に基づいて、フレームを送信するＭＣＬＡＧ用ポートを２台のスイッチ装置ＳＷ１，ＳＷ２に均等に振り分けるような方式も考えられる。

【0027】

また、図１では、スイッチ装置ＳＷ１，ＳＷ２の主要部の概略的な構成例が示されている。ここでは、スイッチ装置ＳＷ１，ＳＷ２のそれぞれは、フレームの処理を行うフレーム処理部１３と、アドレステーブルＦＤＢと、ＭＣＬＡＧテーブル１４と、を有する。ＭＣＬＡＧテーブル１４は、ＭＣＬＡＧ用ポート（例えばＰｍ１）を、ＭＣＬＡＧ識別子（例えば｛ＭＣＬＡＧ１｝）に対応付けて保持する。｛ＭＣＬＡＧ１｝は、ＭＣＬＡＧ１の識別子（ＩＤ）を表し、以降、本明細書では、｛ＡＡ｝は、「ＡＡ」の識別子を表すものとする。

【0028】

アドレステーブルＦＤＢは、ポートを表すポート識別子またはＭＣＬＡＧ用ポートに対応付けられるＭＣＬＡＧ識別子と、ＭＡＣアドレスと、の対応関係を保持する。フレーム処理部１３は、ＭＣＬＡＧ学習用フレーム送信部１５ａと、ＭＣＬＡＧ学習用フレーム受信部１５ｂと、中継処理部１６と、を備える。中継処理部１６は、ポートでフレームを受信した場合に、当該フレームをアドレステーブルＦＤＢに基づいて中継する。ＭＣＬＡＧ学習用フレーム送信部１５ａおよびＭＣＬＡＧ学習用フレーム受信部１５ｂは、詳細は後述するが、スイッチ装置ＳＷ１，ＳＷ２間でアドレステーブルＦＤＢの同期を行うための各種処理を行う。

【0029】

《中継システム（前提）の概略動作およびその問題点》
図１６は、本発明の前提として検討した中継システムにおいて、図１のＭＣＬＡＧ学習用フレーム送信部およびＭＣＬＡＧ学習用フレーム受信部を備えない場合の動作例を示す概略図である。図１７は、本発明の前提として検討した中継システムにおいて、図１６とは異なる動作例を示す概略図である。図１６および図１７では、通信装置１０［１］〜１０［４］は、それぞれ、ＭＡＣアドレスＭＡ１〜ＭＡ４を有するものとする。

【0030】

図１６では、通信装置１０［１］と通信装置１０［２］との間のフレームの転送経路の一例が示されている。通信装置１０［１］，１０［２］のそれぞれは、ユーザフレームを送信する際に、所定の分散規則に基づき、ポート（ＬＡＧ用ポート）Ｐｕ１，Ｐｕ２のいずれか一方を選択する。この例では、通信装置１０［１］は、ポートＰｕ２を選択し、通信装置１０［２］は、ポートＰｕ１を選択している。

【0031】

通信装置１０［２］は、選択したポートＰｕ１から、送信元ＭＡＣアドレスＭＡ２および宛先ＭＡＣアドレスＭＡ１を含むユーザフレームＵＦ２１を送信する。スイッチ装置ＳＷ１は、ユーザフレームＵＦ２１を受信し、送信元ＭＡＣアドレスＭＡ２をアドレステーブルＦＤＢに学習する。また、スイッチ装置ＳＷ１は、アドレステーブルＦＤＢを検索し、宛先ＭＡＣアドレスＭＡ１に対応する宛先ポートの識別子（以下、宛先ポート識別子と呼ぶ）として、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝を取得する。ここでは、ＭＣＬＡＧ１のメンバポートの中で、スイッチ装置ＳＷ１のＭＣＬＡＧ用ポートＰｍ１が送受信許可状態ＦＷに制御されるため、スイッチ装置ＳＷ１は、当該ユーザフレームＵＦ２１を当該ＭＣＬＡＧ用ポートＰｍ１に中継する。

【0032】

一方、通信装置１０［１］は、選択したポートＰｕ２から、送信元ＭＡＣアドレスＭＡ１および宛先ＭＡＣアドレスＭＡ２を含むユーザフレームＵＦ１２を送信する。スイッチ装置ＳＷ２は、ユーザフレームＵＦ１２を受信し、送信元ＭＡＣアドレスＭＡ１をアドレステーブルＦＤＢに学習する。また、スイッチ装置ＳＷ２は、宛先ＭＡＣアドレスＭＡ２に対応する宛先ポート識別子をアドレステーブルＦＤＢから検索する。しかしながら、図１６の例では、スイッチ装置ＳＷ２は、通信装置１０［２］からのユーザフレームを受信していないため、当該アドレステーブルＦＤＢは、ＭＡＣアドレスＭＡ２を学習していない。

【0033】

その結果、スイッチ装置ＳＷ２は、図１６に示すように、ユーザフレームＵＦ１２をフラッディングする。ここで、スイッチ装置ＳＷ２は、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷの機能の一つとして、ＭＣＬＡＧ用ポートで受信したユーザフレームをブリッジ用ポートＰｂに中継する際に、当該ユーザフレームに、フレームの受信ポートの識別子（以下、受信ポート識別子と呼ぶ）を付加することができる。図１６の例では、スイッチ装置ＳＷ２は、ユーザフレームＵＦ１２をブリッジ用ポートＰｂにフラッディングする際に、当該ユーザフレームＵＦ１２に、受信ポート識別子（ＳＰ）であるＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝を付加する。

【0034】

スイッチ装置ＳＷ１は、このＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝を付加されたユーザフレームＵＦ１２を受信し、ユーザフレームＵＦ１２の送信元ＭＡＣアドレスＭＡ１を、当該ＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝に対応付けてアドレステーブルＦＤＢに学習する。その結果、スイッチ装置ＳＷ１は、ＭＡＣアドレスＭＡ１を学習することができるため、前述したように、ユーザフレームＵＦ２１をユニキャストで中継することができる。

【0035】

また、スイッチ装置ＳＷ１は、前述したように、ユーザフレームＵＦ２１に基づきＭＡＣアドレスＭＡ２を学習しているため、ユーザフレームＵＦ１２もユニキャストで中継することができる。ここでは、ＭＣＬＡＧ２のメンバポートの中で、スイッチ装置ＳＷ１のＭＣＬＡＧ用ポートＰｍ２が送受信許可状態ＦＷに制御されるため、スイッチ装置ＳＷ１は、当該ユーザフレームＵＦ１２を当該ＭＣＬＡＧ用ポートＰｍ２に中継する。

【0036】

一方、図１７では、通信装置１０［１］と通信装置１０［３］との間のフレームの転送経路の一例が示されている。この例では、通信装置１０［１］は、ユーザフレームＵＦ１３を送信する際に、図１６の場合と同様に、所定の分散規則に基づいてポートＰｕ２を選択している。

【0037】

通信装置１０［３］は、ポートＰｕ１から、送信元ＭＡＣアドレスＭＡ３および宛先ＭＡＣアドレスＭＡ１を含むユーザフレームＵＦ３１を送信する。スイッチ装置ＳＷ１は、ユーザフレームＵＦ３１を受信し、送信元ＭＡＣアドレスＭＡ３をアドレステーブルＦＤＢに学習する。また、スイッチ装置ＳＷ１は、アドレステーブルＦＤＢを検索し、宛先ＭＡＣアドレスＭＡ１に対応する宛先ポート識別子として、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝を取得する。そして、スイッチ装置ＳＷ１は、図１６の場合と同様に、ユーザフレームＵＦ３１を、送受信許可状態ＦＷに制御されるＭＣＬＡＧ用ポートＰｍ１に中継する。

【0038】

一方、通信装置１０［１］は、選択したポートＰｕ２から、送信元ＭＡＣアドレスＭＡ１および宛先ＭＡＣアドレスＭＡ３を含むユーザフレームＵＦ１３を送信する。スイッチ装置ＳＷ２は、ユーザフレームＵＦ１３を受信し、送信元ＭＡＣアドレスＭＡ１をアドレステーブルＦＤＢに学習する。また、スイッチ装置ＳＷ２は、宛先ＭＡＣアドレスＭＡ３に対応する宛先ポート識別子をアドレステーブルＦＤＢから検索する。しかしながら、図１６の例では、スイッチ装置ＳＷ２は、通信装置１０［３］からのユーザフレームを受信していないため、当該アドレステーブルＦＤＢは、ＭＡＣアドレスＭＡ３を学習していない。

【0039】

その結果、スイッチ装置ＳＷ２は、図１６の場合と同様に、ユーザフレームＵＦ１３をフラッディングする。その結果、スイッチ装置ＳＷ１は、図１６の場合と同様に、ＭＡＣアドレスＭＡ１を学習することができるため、前述したように、ユーザフレームＵＦ３１をユニキャストで中継することができる。また、スイッチ装置ＳＷ１は、前述したように、ユーザフレームＵＦ３１に基づきＭＡＣアドレスＭＡ３を学習しているため、ユーザフレームＵＦ１３を、一般ポートＰ１にユニキャストで中継することができる。

【0040】

図１６および図１７の例に示されるように、スイッチ装置ＳＷ１とスイッチ装置ＳＷ２とで、アドレステーブルＦＤＢの同期が行われない場合、フラッディングが発生し得る。スイッチ装置ＳＷ２は、図１６の例では、ユーザフレームＵＦ１２を受信する毎にフラッディングを行い、図１７の例では、ユーザフレームＵＦ１３を受信する毎にフラッディングを行う。その結果、通信の輻輳が生じ得る。

【0041】

なお、このようなフラッディングは、図１６および図１７の例に限らず、２個の通信装置の一方から他方に向けてフレームの転送する際に経由するスイッチ装置と、その逆方向でフレームを転送する際に経由するスイッチ装置とが完全に一致しない場合に生じ得る。また、フラッディングは、ＭＣＬＡＧ用ポート間の中継に限らず、ＭＣＬＡＧ用ポートと一般ポートとの間の中継でも発生し得る。すなわち、一方にＭＣＬＡＧ用ポートが含まれることで、経由するスイッチ装置の選択肢が２通り存在することになるため、フラッディングが発生する恐れがある。

【0042】

そこで、スイッチ装置ＳＷ１とスイッチ装置ＳＷ２との間で、ＭＣＬＡＧ用ポートの先に存在するＭＡＣアドレスに限らず、一般ポートの先に存在するＭＡＣアドレスに関しても、アドレステーブルＦＤＢの同期を行うことが求められる。例えば、図１７の例では、スイッチ装置ＳＷ１が一般ポートＰ１の先に存在するＭＡＣアドレスＭＡ３を学習した段階で、スイッチ装置ＳＷ２も、当該ＭＡＣアドレスＭＡ３を学習することが求められる。

【0043】

このようなアドレステーブルＦＤＢの同期を行う方式として、特許文献１および特許文献２に示されるように、アドレステーブルＦＤＢを完全に同期する方式が考えられる。当該方式は、概略的には、２台のスイッチ装置ＳＷ１，ＳＷ２を１台のＭＣＬＡＧスイッチＭＣＬＡＧＳＷとみなし、この１台のＭＣＬＡＧスイッチＭＣＬＡＧＳＷが持つ全てのポートと、ＭＡＣアドレスとの対応関係を、２台のスイッチ装置ＳＷ１，ＳＷ２が共有するような方式である。例えば、図１７の例では、スイッチ装置ＳＷ１，ＳＷ２は、共に、スイッチ装置ＳＷ１の一般ポートＰ１と、ＭＡＣアドレスＭＡ３と、の対応関係をアドレステーブルＦＤＢに保持する。

【0044】

しかしながら、このような方式を用いた場合、例えば、スイッチ装置ＳＷ１は、スイッチ装置ＳＷ２が持つ全ての一般ポートを予め認識しておく必要があり、スイッチ装置ＳＷ２も、スイッチ装置ＳＷ１が持つ全ての一般ポートを予め認識しておく必要がある。この場合、各スイッチ装置は、自装置のみならず、ピア装置の一般ポートも管理する必要があるため、一般ポートの数が増大するほど管理の複雑化を招く恐れがある。

【0045】

《中継システム（実施の形態）の概略動作》
図２は、図１の中継システムにおいて、その動作例を示す概略図である。図３は、図１の中継システムにおいて、図２と異なる動作例を示す概略図である。図２では、図１６の場合と同様に、通信装置１０［１］と通信装置１０［２］との間のフレームの転送が行われている。図３では、図１７の場合と同様に、通信装置１０［１］と通信装置１０［３］との間のフレームの転送が行われている。以下、図１６および図１７と重複する部分に関する説明は省略し、主に図１６および図１７と異なる部分に着目して説明する。

【0046】

図２において、通信装置１０［２］は、通信装置１０［１］に向けてユーザフレームＵＦ２１を送信する。スイッチ装置ＳＷ１は、当該ユーザフレームＵＦ２１をＭＣＬＡＧ用ポートＰｍ２で受信し、ユーザフレームＵＦ２１の送信元ＭＡＣアドレスＭＡ２を、ＭＣＬＡＧ用ポートＰｍ２のＭＣＬＡＧ識別子｛ＭＣＬＡＧ２｝に対応付けて、アドレステーブルＦＤＢに学習する。この際に、より詳細には、スイッチ装置ＳＷ１は、ポートＶＬＡＮ（Virtual Local Area Network）やタグＶＬＡＮ等によって定められるＶＬＡＮ識別子（ＶＩＤ）もアドレステーブルＦＤＢに学習する。本実施の形態では、便宜上、アドレステーブルＦＤＢには、全て同一のＶＬＡＮ識別子（ＶＩＤ）「ｘｘｘ」が学習されるものとし、以降、ＶＬＡＮ識別子（ＶＩＤ）の学習に関する説明は省略する。

【0047】

ここで、スイッチ装置ＳＷ１は、ＭＣＬＡＧ学習用フレーム送信部１５ａを用いてＭＣＬＡＧ学習用フレームＭＦ１を生成する。具体的には、ＭＣＬＡＧ学習用フレーム送信部１５ａは、ＭＣＬＡＧ用ポートＰｍ２でフレーム（ユーザフレームＵＦ２１）を受信した場合に、当該フレームの送信元ＭＡＣアドレスＳＡと、受信ポート識別子ＳＰと、を含むＭＣＬＡＧ学習用フレームＭＦ１を生成する。ここでは、送信元ＭＡＣアドレスＳＡはＭＡＣアドレスＭＡ２であり、受信ポート識別子ＳＰはＭＣＬＡＧ識別子｛ＭＣＬＡＧ２｝である。そして、ＭＣＬＡＧ学習用フレーム送信部１５ａは、当該生成したＭＣＬＡＧ学習用フレームＭＦ１をブリッジ用ポートＰｂからピア装置（ＳＷ２）へ送信する。

【0048】

一方、スイッチ装置ＳＷ２において、ＭＣＬＡＧ学習用フレーム受信部１５ｂは、ブリッジ用ポートＰｂでピア装置（ＳＷ１）からのＭＣＬＡＧ学習用フレームＭＦ１を受信した場合に、当該ＭＣＬＡＧ学習用フレームＭＦ１がＭＣＬＡＧ識別子を含むか否かを判別する。ここでは、ＭＣＬＡＧ学習用フレームＭＦ１は、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ２｝と送信元ＭＡＣアドレスＭＡ２とを含んでいる。この場合、ＭＣＬＡＧ学習用フレーム受信部１５ｂは、当該ＭＣＬＡＧ識別子｛ＭＣＬＡＧ２｝と当該送信元ＭＡＣアドレスＭＡ２との第１対応関係をアドレステーブルＦＤＢに学習する。

【0049】

また、通信装置１０［１］は、通信装置１０［２］に向けてユーザフレームＵＦ１２を送信する。スイッチ装置ＳＷ２は、当該ユーザフレームＵＦ１２をＭＣＬＡＧ用ポートＰｍ１で受信し、ユーザフレームＵＦ１２の送信元ＭＡＣアドレスＭＡ１を、ＭＣＬＡＧ用ポートＰｍ１のＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝に対応付けて、アドレステーブルＦＤＢに学習する。

【0050】

ここで、スイッチ装置ＳＷ２は、ＭＣＬＡＧ学習用フレーム送信部１５ａを用いてＭＣＬＡＧ学習用フレームＭＦ２を生成する。具体的には、ＭＣＬＡＧ学習用フレーム送信部１５ａは、ＭＣＬＡＧ用ポートＰｍ１でフレーム（ユーザフレームＵＦ１２）を受信した場合に、ＭＣＬＡＧ学習用フレームＭＦ１の場合と同様に、当該フレームの送信元ＭＡＣアドレスＭＡ１と、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝と、を含むＭＣＬＡＧ学習用フレームＭＦ２を生成する。そして、ＭＣＬＡＧ学習用フレーム送信部１５ａは、当該生成したＭＣＬＡＧ学習用フレームＭＦ２をブリッジ用ポートＰｂからピア装置（ＳＷ１）へ送信する。

【0051】

一方、スイッチ装置ＳＷ１において、ＭＣＬＡＧ学習用フレーム受信部１５ｂは、ブリッジ用ポートＰｂでピア装置（ＳＷ２）からのＭＣＬＡＧ学習用フレームＭＦ２を受信した場合に、当該ＭＣＬＡＧ学習用フレームＭＦ２がＭＣＬＡＧ識別子を含むか否かを判別する。ここでは、ＭＣＬＡＧ学習用フレームＭＦ２は、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝と送信元ＭＡＣアドレスＭＡ１とを含んでいる。この場合、ＭＣＬＡＧ学習用フレーム受信部１５ｂは、当該ＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝と当該送信元ＭＡＣアドレスＭＡ１との第１対応関係をアドレステーブルＦＤＢに学習する。

【0052】

このようなＭＣＬＡＧ学習用フレームＭＦ１，ＭＦ２を用いた処理を行った結果、スイッチ装置ＳＷ１，ＳＷ２は、図１６の場合と異なり、共に、ＭＡＣアドレスＭＡ１とＭＡＣアドレスＭＡ２を自装置のアドレステーブルＦＤＢに学習することができる。スイッチ装置ＳＷ１は、自装置のアドレステーブルＦＤＢに基づいて、ユーザフレームＵＦ２１の宛先ＭＡＣアドレスＭＡ１に対応する宛先ポート識別子（ここではＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝）を取得する。その結果、スイッチ装置ＳＷ１は、図１６の場合と同様に、ユーザフレームＵＦ２１をＭＣＬＡＧ用ポートＰｍ１に中継する。

【0053】

一方、スイッチ装置ＳＷ２は、自装置のアドレステーブルＦＤＢに基づいて、ユーザフレームＵＦ１２の宛先ＭＡＣアドレスＭＡ２に対応する宛先ポート識別子（ここではＭＣＬＡＧ識別子｛ＭＣＬＡＧ２｝）を取得する。スイッチ装置ＳＷ２は、ＭＣＬＡＧ２のメンバポートとなる自装置のＭＣＬＡＧ用ポートＰｍ２が送信禁止状態ＴＢＫに制御されているため、ユーザフレームＵＦ１２をブリッジ用ポートＰｂに中継する。

【0054】

スイッチ装置ＳＷ１は、ユーザフレームＵＦ１２をブリッジ用ポートＰｂで受信する。そして、スイッチ装置ＳＷ１は、自装置のアドレステーブルＦＤＢに基づいて、ユーザフレームＵＦ１２の宛先ＭＡＣアドレスＭＡ２に対応する宛先ポート識別子（ここではＭＣＬＡＧ識別子｛ＭＣＬＡＧ２｝）を取得する。スイッチ装置ＳＷ１は、ＭＣＬＡＧ２のメンバポートとなる自装置のＭＣＬＡＧ用ポートＰｍ２が送受信許可状態ＦＷに制御されているため、ユーザフレームＵＦ１２をＭＣＬＡＧ用ポートＰｍ２に中継する。

【0055】

なお、スイッチ装置ＳＷ１は、ユーザフレームＵＦ１２をブリッジ用ポートＰｂで受信した際に、図１６の場合と同様に、当該ユーザフレームＵＦ１２に付加されるＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝を用いてアドレステーブルＦＤＢの学習を行う。ここで、スイッチ装置ＳＷ１は、ＭＣＬＡＧ学習用フレームＭＦ２によっても、同一の対応関係を学習することができる。したがって、場合によっては、ＭＣＬＡＧ識別子が付加されたユーザフレームＵＦ１２に基づくアドレステーブルＦＤＢの学習は不要となる。ただし、一般的には、ユーザフレームＵＦ１２を受信した場合にアドレステーブルＦＤＢの学習を行うことが原則であり、この際の学習漏れを防止するため、ユーザフレームＵＦ１２によってもアドレステーブルＦＤＢの学習を行うことが望ましい。

【0056】

次に、図３において、通信装置１０［３］は、通信装置１０［１］に向けてユーザフレームＵＦ３１を送信する。スイッチ装置ＳＷ１は、当該ユーザフレームＵＦ３１を一般ポートＰ１で受信し、ユーザフレームＵＦ３１の送信元ＭＡＣアドレスＭＡ３を、一般ポートＰ１のポート識別子｛Ｐ１｝に対応付けて、アドレステーブルＦＤＢに学習する。

【0057】

ここで、スイッチ装置ＳＷ１は、ＭＣＬＡＧ学習用フレーム送信部１５ａを用いてＭＣＬＡＧ学習用フレームＭＦ３を生成する。具体的には、ＭＣＬＡＧ学習用フレーム送信部１５ａは、一般ポート（第１ポート）Ｐ１でフレーム（ユーザフレームＵＦ３１）を受信した場合に、当該フレームの送信元ＭＡＣアドレスＳＡを含むＭＣＬＡＧ学習用フレームＭＦ３を生成する。ここでは、送信元ＭＡＣアドレスＳＡはＭＡＣアドレスＭＡ３である。

【0058】

また、このように一般ポートＰ１でフレームを受信した際には、図２の場合と異なり、ＭＣＬＡＧ学習用フレームＭＦ３は、受信ポート識別子ＳＰを含まない（例えば空データ等）か、あるいは受信ポート識別子ＳＰとして予め定めた所定の固定値（ここでは｛ｚｚｚ｝）を含む。そして、ＭＣＬＡＧ学習用フレーム送信部１５ａは、当該生成したＭＣＬＡＧ学習用フレームＭＦ３をブリッジ用ポートＰｂからピア装置（ＳＷ２）へ送信する。

【0059】

一方、スイッチ装置ＳＷ２において、ＭＣＬＡＧ学習用フレーム受信部１５ｂは、ブリッジ用ポートＰｂでピア装置（ＳＷ１）からのＭＣＬＡＧ学習用フレームＭＦ３を受信した場合に、当該ＭＣＬＡＧ学習用フレームＭＦ３がＭＣＬＡＧ識別子を含むか否かを判別する。ここでは、ＭＣＬＡＧ学習用フレームＭＦ３は、送信元ＭＡＣアドレスＭＡ３を含みＭＣＬＡＧ識別子を含まない。この場合、ＭＣＬＡＧ学習用フレーム受信部１５ｂは、ブリッジ用ポートＰｂのポート識別子｛Ｐｂ｝と当該送信元ＭＡＣアドレスＭＡ３との第２対応関係をアドレステーブルＦＤＢに学習する。

【0060】

また、通信装置１０［１］は、通信装置１０［３］に向けてユーザフレームＵＦ１３を送信する。スイッチ装置ＳＷ２は、当該ユーザフレームＵＦ１３をＭＣＬＡＧ用ポートＰｍ１で受信し、ユーザフレームＵＦ１３の送信元ＭＡＣアドレスＭＡ１を、ＭＣＬＡＧ用ポートＰｍ１のＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝に対応付けて、アドレステーブルＦＤＢに学習する。

【0061】

ここで、スイッチ装置ＳＷ２は、ＭＣＬＡＧ学習用フレーム送信部１５ａを用いてＭＣＬＡＧ学習用フレームＭＦ４を生成する。具体的には、ＭＣＬＡＧ学習用フレーム送信部１５ａは、ＭＣＬＡＧ用ポートＰｍ１でフレーム（ユーザフレームＵＦ１３）を受信した場合に、ＭＣＬＡＧ学習用フレームＭＦ２の場合と同様に、当該フレームの送信元ＭＡＣアドレスＭＡ１と、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝と、を含むＭＣＬＡＧ学習用フレームＭＦ４を生成する。そして、ＭＣＬＡＧ学習用フレーム送信部１５ａは、当該生成したＭＣＬＡＧ学習用フレームＭＦ４をブリッジ用ポートＰｂからピア装置（ＳＷ１）へ送信する。

【0062】

一方、スイッチ装置ＳＷ１において、ＭＣＬＡＧ学習用フレーム受信部１５ｂは、ブリッジ用ポートＰｂでピア装置（ＳＷ２）からのＭＣＬＡＧ学習用フレームＭＦ４を受信した場合に、当該ＭＣＬＡＧ学習用フレームＭＦ４がＭＣＬＡＧ識別子を含むか否かを判別する。ここでは、ＭＣＬＡＧ学習用フレームＭＦ４は、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝と送信元ＭＡＣアドレスＭＡ１とを含んでいる。この場合、ＭＣＬＡＧ学習用フレーム受信部１５ｂは、当該ＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝と当該送信元ＭＡＣアドレスＭＡ１との第１対応関係をアドレステーブルＦＤＢに学習する。

【0063】

このようなＭＣＬＡＧ学習用フレームＭＦ３，ＭＦ４を用いた処理を行った結果、スイッチ装置ＳＷ１，ＳＷ２は、図１７の場合と異なり、共に、ＭＡＣアドレスＭＡ１とＭＡＣアドレスＭＡ３を自装置のアドレステーブルＦＤＢに学習することができる。スイッチ装置ＳＷ１は、自装置のアドレステーブルＦＤＢに基づいて、ユーザフレームＵＦ３１の宛先ＭＡＣアドレスＭＡ１に対応する宛先ポート識別子（ここではＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝）を取得する。その結果、スイッチ装置ＳＷ１は、図１７の場合と同様に、ユーザフレームＵＦ３１をＭＣＬＡＧ用ポートＰｍ１に中継する。

【0064】

一方、スイッチ装置ＳＷ２は、自装置のアドレステーブルＦＤＢに基づいて、ユーザフレームＵＦ１３の宛先ＭＡＣアドレスＭＡ３に対応する宛先ポート識別子（ここではポート識別子｛Ｐｂ｝）を取得する。これに基づき、スイッチ装置ＳＷ２は、ユーザフレームＵＦ１３をブリッジ用ポートＰｂに中継する。スイッチ装置ＳＷ１は、ユーザフレームＵＦ１３をブリッジ用ポートＰｂで受信する。そして、スイッチ装置ＳＷ１は、自装置のアドレステーブルＦＤＢに基づいて、ユーザフレームＵＦ１３の宛先ＭＡＣアドレスＭＡ３に対応する宛先ポート識別子（ここではポート識別子｛Ｐ１｝）を取得する。これに基づき、スイッチ装置ＳＷ１は、ユーザフレームＵＦ１３を一般ポートＰ１に中継する。

【0065】

《ＭＣＬＡＧ学習用フレームの構造》
図４は、図２および図３の中継システムにおいて、ＭＣＬＡＧ学習用フレームの構造例を示す概略図である。図４に示すＭＣＬＡＧ学習用フレームＭＦは、例えば、宛先ＭＡＣアドレスおよび送信元ＭＡＣアドレスを含むヘッダ２０と、フレーム識別子２１と、受信ポート識別子ＳＰと、送信元ＭＡＣアドレスＳＡと、ＶＬＡＮ識別子ＶＩＤと、を含んでいる。

【0066】

受信ポート識別子ＳＰ、送信元ＭＡＣアドレスＳＡおよびＶＬＡＮ識別子ＶＩＤは、ＭＣＬＡＧ用ポートまたは一般ポートで受信したユーザフレームに基づく情報である。例えば、図２のＭＣＬＡＧ学習用フレームＭＦ１の場合、受信ポート識別子ＳＰは｛ＭＣＬＡＧ２｝、送信元ＭＡＣアドレスＳＡはＭＡ２、ＶＬＡＮ識別子ＶＩＤは「ｘｘｘ」である。また、図３のＭＣＬＡＧ学習用フレームＭＦ３の場合、受信ポート識別子ＳＰは｛ｚｚｚ｝、送信元ＭＡＣアドレスＳＡはＭＡ３、ＶＬＡＮ識別子ＶＩＤは「ｘｘｘ」である。

【0067】

フレーム識別子２１は、ＭＣＬＡＧ学習用フレームＭＦであることを表す所定の識別子である。ヘッダ２０には、ＭＣＬＡＧ学習用フレームＭＦの宛先ＭＡＣアドレスおよび送信元ＭＡＣアドレスが含まれる。例えば、図２のＭＣＬＡＧ学習用フレームＭＦ１の場合、宛先ＭＡＣアドレスはスイッチ装置ＳＷ２のＭＡＣアドレスであり、送信元ＭＡＣアドレスはスイッチ装置ＳＷ１のＭＡＣアドレスである。

【0068】

スイッチ装置ＳＷ１，ＳＷ２は、ブリッジ用ポートＰｂでフレームを受信した場合に、このヘッダ２０やフレーム識別子２１によってＭＣＬＡＧ学習用フレームＭＦであることを認識する。なお、ＭＣＬＡＧ学習用フレームＭＦの構造は、特に図４に限定されるものではなく、ＭＣＬＡＧ学習用フレームＭＦであることを認識できる情報と、受信ポート識別子ＳＰ、送信元ＭＡＣアドレスＳＡおよびＶＬＡＮ識別子ＶＩＤとが、含まれていればよい。

【0069】

《本実施の形態１の主要な効果》
以上のように、本実施の形態１の中継システムは、ピア装置の一般ポートの先に存在するＭＡＣアドレスをブリッジ用ポートＰｂに対応付けて学習する方式を用いている。これにより、スイッチ装置ＳＷ１，ＳＷ２のそれぞれは、ピア装置の一般ポートを管理せずとも、アドレステーブルＦＤＢの同期（すなわち、学習しているＭＡＣアドレスの同期）を行うことができる。その結果、代表的には、管理の容易化等が実現可能になる。また、このアドレステーブルＦＤＢの同期によって、図１６および図１７に示したようなフラッディングに伴う通信の輻輳を防止できる。

【0070】

（実施の形態２）
《中継システム（変形例）の概略動作》
図５は、本発明の実施の形態２による中継システムにおいて、図１の中継システムの動作例を示す概略図である。図６は、図１の中継システムにおいて、図５と異なる動作例を示す概略図である。図５に示す動作例は、図２に示した動作例と比較して、ＭＣＬＡＧ学習用フレームＭＦ２が削除されたものとなっている。図６に示す動作例は、図３に示した動作例と比較して、ＭＣＬＡＧ学習用フレームＭＦ４が削除されたものとなっている。

【0071】

図２の動作例の場合、ユーザフレームＵＦ１２はブリッジ用ポートＰｂに中継されるため、スイッチ装置ＳＷ１は、ユーザフレームＵＦ１２とＭＣＬＡＧ学習用フレームＭＦ２との両方でアドレステーブルＦＤＢの学習を行うことができる。同様に、図３の動作例の場合、ユーザフレームＵＦ１３はブリッジ用ポートＰｂに中継されるため、スイッチ装置ＳＷ１は、ユーザフレームＵＦ１３とＭＣＬＡＧ学習用フレームＭＦ４との両方でアドレステーブルＦＤＢの学習を行うことができる。

【0072】

ただし、ブリッジ用ポートＰｂ間では、前述したようなユーザフレームの通信に加えて、図示は省略するが、２台のスイッチ装置ＳＷ１，ＳＷ２で障害情報の共有や互いの生存確認等を行うための制御フレームの通信が行われる。このように、ブリッジ用ポートＰｂ間では、通常、多くの通信が行われるため、通信帯域の増大をできるだけ抑制することが望まれる。

【0073】

そこで、図５の動作例では、図２のようなＭＣＬＡＧ学習用フレームＭＦ２の生成および送信を行わずに、スイッチ装置ＳＷ１は、ユーザフレームＵＦ１２でアドレステーブルＦＤＢの学習を行う。同様に、図６の動作例では、図３のようなＭＣＬＡＧ学習用フレームＭＦ４の生成および送信を行わずに、スイッチ装置ＳＷ１は、ユーザフレームＵＦ１３でアドレステーブルＦＤＢの学習を行う。これにより、スイッチ装置ＳＷ１，ＳＷ２間で、ブリッジ用ポートＰｂ間での通信帯域の増大を抑制しつつ、アドレステーブルＦＤＢの同期を行うことが可能になる。

【0074】

《スイッチ装置（変形例）の概略動作》
図７は、図５および図６の中継システムにおいて、ＭＣＬＡＧスイッチを構成する各スイッチ装置の概略的な動作例を示すフロー図である。スイッチ装置ＳＷ１，ＳＷ２のそれぞれ（具体的にはＭＣＬＡＧ学習用フレーム送信部１５ａ）は、図７に示すように、概略的には、ＭＣＬＡＧ用ポートまたは一般ポート（第１ポート）でフレームを受信した場合で、当該フレームの宛先のポートがブリッジ用ポートＰｂでない場合に、ＭＣＬＡＧ学習用フレームＭＦの生成および送信を行う。

【0075】

具体的には、まず、スイッチ装置ＳＷ１，ＳＷ２のそれぞれ（具体的には中継処理部１６）は、ＭＣＬＡＧ用ポートまたは一般ポートでフレーム（具体的にはユーザフレーム）を受信した場合（ステップＳ１０１）、アドレステーブルＦＤＢの学習を行う（ステップＳ１０２）。次いで、中継処理部１６は、アドレステーブルＦＤＢを検索し、宛先ポート識別子を取得する（ステップＳ１０３）。

【0076】

ここで、中継処理部１６は、宛先ポートがブリッジ用ポートＰｂであるか否かを判別する（ステップＳ１０４）。宛先ポートがブリッジ用ポートＰｂである場合とは、図５（および図２）のスイッチ装置ＳＷ２の場合のように、ユーザフレームＵＦ１２の宛先ポート識別子がＭＣＬＡＧ識別子｛ＭＣＬＡＧ２｝となり、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷの所定の動作方式に基づき宛先ポートがブリッジ用ポートＰｂになる場合である。または、図６（および図３）のスイッチ装置ＳＷ２の場合のように、ユーザフレームＵＦ１３の宛先ポート識別子がブリッジ用ポートのポート識別子｛Ｐｂ｝となる場合である。あるいは、アドレステーブルＦＤＢのミスヒットに伴いフラッディングが生じた場合である。

【0077】

ステップＳ１０４において、宛先ポートがブリッジ用ポートＰｂである場合、中継処理部１６は、受信ポートがＭＣＬＡＧ用ポートの場合には、受信ポート識別子ＳＰとしてＭＣＬＡＧ識別子を付加する（ステップＳ１０５）。例えば、図５（および図２）のスイッチ装置ＳＷ２の場合には、ユーザフレームＵＦ１２にＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝が付加され、図６（および図３）のスイッチ装置ＳＷ２の場合には、ユーザフレームＵＦ１３にＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝が付加される。その後、中継処理部１６は、当該受信ポート識別子ＳＰを付加したユーザフレームを宛先ポート（ここではブリッジ用ポートＰｂ）に中継する（ステップＳ１０６）。

【0078】

一方、ステップＳ１０４において、宛先ポートがブリッジ用ポートＰｂでない場合、ＭＣＬＡＧ学習用フレーム送信部１５ａは、ＭＣＬＡＧ学習用フレームＭＦを生成し、ブリッジ用ポートＰｂから送信する（ステップＳ１０７）。例えば、図５（および図２）のスイッチ装置ＳＷ１の場合には、ＭＣＬＡＧ学習用フレームＭＦ１の生成および送信が行われ、図６（および図３）のスイッチ装置ＳＷ１の場合には、ＭＣＬＡＧ学習用フレームＭＦ３の生成および送信が行われる。その後、中継処理部１６は、ユーザフレームを宛先ポートに中継する（ステップＳ１０６）。例えば、図５（および図２）のスイッチ装置ＳＷ１の中継処理部１６は、ユーザフレームＵＦ２１をＭＣＬＡＧ用ポートＰｍ１に中継する。

【0079】

以上、本実施の形態２の中継システムを用いることで、実施の形態１の場合と同様の効果に加えて、さらに、ブリッジ用ポートＰｂ間での通信帯域の増大を抑制することが可能になる。

【0080】

なお、ここでは、宛先ポートがブリッジ用ポートＰｂでない場合に、ＭＣＬＡＧ学習用フレームＭＦの生成を行ったが、この条件に加えて、またはこの条件の代わりに、受信ポートおよび宛先ポートのいずれか一方がＭＣＬＡＧ用ポートである場合に、ＭＣＬＡＧ学習用フレームＭＦの生成を行ってもよい。言い換えれば、ＭＣＬＡＧ学習用フレーム送信部１５ａは、受信ポートおよび宛先ポートの両方がＭＣＬＡＧ用ポートでない場合、ＭＣＬＡＧ学習用フレームＭＦを生成しなくてもよい。例えば、図５のスイッチ装置ＳＷ２は、スイッチ装置ＳＷ１が一般ポートＰ１と一般ポート（Ｐ２とする）との間でユーザフレームを中継した際に学習されるＭＡＣアドレスに関しては必ずしも知る必要はない。

【0081】

（実施の形態３）
本実施の形態３では、前述した実施の形態１のスイッチ装置ＳＷ１，ＳＷ２を例として、その詳細な構成例および動作例を説明する。ただし、各スイッチ装置ＳＷ１，ＳＷ２が図７に示したような動作を行うことで、実施の形態２のスイッチ装置ＳＷ１，ＳＷ２に対しても同様な構成例および動作例が適用可能である。

【0082】

《スイッチ装置の構成》
図８は、本発明の実施の形態３によるスイッチ装置において、その構成例を示す概略図である。図８に示すスイッチ装置ＳＷは、ここでは、１個の筐体内に複数のカードを搭載したシャーシ型のスイッチ装置となっている。実施の形態１および実施の形態２のスイッチ装置ＳＷ１，ＳＷ２は、ボックス型の構成であってもよいが、例えば、通信事業者によって管理され、多数のユーザ網を収容するキャリア網等に適用される場合には、シャーシ型の構成であることが望まれる。

【0083】

図８のスイッチ装置ＳＷは、複数（ここではｎ枚）のラインカードＬＣ［１］〜ＬＣ［ｎ］と、管理カードＭＣと、ファブリック経路部２５と、を備える。ラインカードＬＣ［１］〜ＬＣ［ｎ］のそれぞれは、装置外部との間でフレームの通信（送信および受信）を行う。ファブリック経路部２５は、複数のラインカードＬＣ［１］〜ＬＣ［ｎ］間でフレームを中継する。また、ファブリック経路部２５は、ここでは、複数のラインカードＬＣ［１］〜ＬＣ［ｎ］と、管理カードＭＣと、の間でもフレームを中継する。管理カードＭＣは、例えばｎ枚のラインカードＬＣ［１］〜ＬＣ［ｎ］等を管理する。管理カードＭＣは、実際には、可用性の向上のため複数枚設けられる。

【0084】

ラインカードＬＣ［１］〜ＬＣ［ｎ］のそれぞれは、単数または複数の外部ポートと、ファブリック用端子ＦＰと、管理カード用端子ＭＰと、を有する。図８の例では、ラインカードＬＣ［１］は一般ポートＰ１を有し、ラインカードＬＣ［２］はＭＣＬＡＧ用ポートＰｍ２を有し、ラインカードＬＣ［３］はＭＣＬＡＧ用ポートＰｍ１を有し、ラインカードＬＣ［ｎ］はブリッジ用ポートＰｂを有する。ただし、ポートとラインカードとの対応関係は、任意に定めることが可能である。

【0085】

管理カード用端子ＭＰは、管理用の通信回線２６を介して管理カードＭＣに接続される。ファブリック用端子ＦＰは、ファブリック経路部２５に接続され、ファブリック経路部２５を介して他のラインカード（および管理カード）のファブリック用端子ＦＰに接続される。ここで、ファブリック経路部２５は、例えば、スイッチング機能を備えたファブリックカードで構成される場合や、各カードを着脱するためのスロットが実装された配線基板（バックプレーン）で構成される場合がある。

【0086】

ファブリックカードで構成される場合、ファブリック用端子ＦＰは、ファブリックカードに接続され、ファブリックカードによるスイッチングを介して他のラインカードのファブリック用端子ＦＰに接続される。バックプレーンで構成される場合、ファブリック用端子ＦＰは、複数の端子で構成され、この複数の端子が、それぞれ、バックプレーン上に設けられたフルメッシュ型の通信回線を介して、他のラインカード（および管理カード）の対応する端子に接続される。

【0087】

図９は、図８のスイッチ装置において、ラインカードの構成例を示すブロック図である。図１０（ａ）は、図９におけるＭＣＬＡＧテーブルの構造例を示す概略図であり、図１０（ｂ）は、図９におけるアドレステーブルの構造例を示す概略図である。図１０（ａ）および図１０（ｂ）では、図２および図３のスイッチ装置ＳＷ１に図８の構成例を適用した場合の保持内容の一例が示される。また、図９では、説明の便宜上、一枚のラインカードＬＣ上に、ＭＣＬＡＧ用ポートＰｍ１，Ｐｍ２、一般ポートＰ１、およびブリッジ用ポートＰｂを含む複数のポートが搭載されるものとする。

【0088】

図９において、外部インタフェース部３０は、複数のポートのいずれかでフレームを受信した際に、受信したラインカードおよび外部ポートを示す受信ポート識別子を付加し、それをフレーム処理部１３またはプロセッサ部ＣＰＵに送信する。また、外部インタフェース部３０は、フレーム処理部１３またはプロセッサ部ＣＰＵからのフレームを、宛先ポート識別子に基づき複数のポートのいずれかに送信する。

【0089】

外部インタフェース部３０は、障害検出部３３を備える。障害検出部３３は、ハードウェアによって複数のポート毎の障害有無（リンクダウン有無）を検出する。障害検出部３３は、例えば、受信した光信号レベルを監視し、光信号レベルの不足といった異常状態が所定の期間継続する場合にリンクダウン有りを検出する。あるいは、障害検出部３３は、受信した信号から、アイドル状態で生成されるリンクパルス信号の有無や非アイドル状態でのデータ信号の有無を監視し、リンクパルス信号およびデータ信号が共に無しといった異常状態が所定の期間継続する場合にリンクダウン有りを検出する。

【0090】

内部インタフェース部３２は、フレーム処理部１３またはプロセッサ部ＣＰＵと、ファブリック用端子ＦＰと、の間のフレームの通信を制御する。ＭＣＬＡＧテーブル１４は、図１０（ａ）に示すように、ＭＣＬＡＧ用ポートを、ＭＣＬＡＧ識別子に対応付けて保持する。また、当該ＭＣＬＡＧテーブル１４は、この例では、自装置のＭＣＬＡＧ用ポートの制御状態も保持する。図１０（ａ）では、例えば、ラインカードＬＣ［３］のＭＣＬＡＧ用ポートＰｍ１を表すポート識別子｛ＬＣ［３］｝／｛Ｐｍ１｝は、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝に対応付けられ、送受信許可状態ＦＷに制御されている。

【0091】

アドレステーブルＦＤＢは、図１０（ｂ）に示すように、ポートを表すポート識別子またはＭＣＬＡＧ用ポートに対応付けられるＭＣＬＡＧ識別子と、ＭＡＣアドレスおよびＶＬＡＮ識別子（ＶＩＤ）と、の対応関係を保持する。図１０（ｂ）では、例えば、ＭＡＣアドレスＭＡ１は、ＶＬＡＮ識別子「ｘｘｘ」およびＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝に対応付けて保持される。また、ＭＡＣアドレスＭＡ３は、ＶＬＡＮ識別子「ｘｘｘ」、およびラインカードＬＣ［１］の一般ポートＰ１を表すポート識別子｛ＬＣ［１］｝／｛Ｐ１｝に対応付けて保持される。また、ＭＡＣアドレスＭＡ４は、ＶＬＡＮ識別子「ｘｘｘ」および｛ＬＣ［ｎ］｝／｛Ｐｂ｝に対応付けて保持される。

【0092】

プロセッサ部ＣＰＵは、図示しない記憶部に保持されるプログラムを実行することで構成される制御フレーム処理部３６およびポート制御部３７を備える。プロセッサ部ＣＰＵは、管理カード用端子ＭＰを介して管理カードＭＣと通信を行うことができる。制御フレーム処理部３６は、各種制御フレームの生成および送信を行う。制御フレームの一つとして、例えば、ピア装置との間でブリッジ用ポートＰｂを介して定期的に送信および受信を行うためのＭＣＬＡＧ用の制御フレームが挙げられる。ＭＣＬＡＧ用の制御フレームの送信および受信によって、ＭＣＬＡＧ用ポートに関する障害情報の共有や、互いのスイッチ装置の生存確認等が行われる。

【0093】

また、制御フレームの一つとして、例えば、イーサネットＯＡＭ（Operations, Administration, and Maintenance）等の制御フレームが含まれていてもよい。イーサネットＯＡＭでは、例えば、ＣＣＭ（Continuity Check Message）等と呼ばれる制御フレーム（試験フレーム）の定期的な送信および受信によって、装置外部との間の疎通性を監視することができる。これによって、例えば、各ＭＣＬＡＧ用ポートＰｍ１，Ｐｍ２や一般ポートＰ１の障害有無を検出することができる。

【0094】

ポート制御部３７は、障害検出部３３からの障害情報や、加えて、制御フレーム処理部３６からの障害情報と、予め定められたアクティブＡＣＴ／スタンバイＳＢＹの設定情報と、に基づいて、ＭＣＬＡＧテーブル１４における各ＭＣＬＡＧ用ポートの制御状態を定める。具体的には、ポート制御部３７は、自装置のＭＣＬＡＧ用ポートが障害有りの場合には、当該ＭＣＬＡＧ用ポートを送受信禁止状態等に制御する。また、ポート制御部３７は、自装置のＭＣＬＡＧ用ポートが障害無しの場合で、アクティブＡＣＴに設定される場合には、当該ＭＣＬＡＧ用ポートを送受信許可状態ＦＷに制御する。

【0095】

さらに、ポート制御部３７は、自装置のＭＣＬＡＧ用ポートが障害無しの場合で、スタンバイＳＢＹに設定される場合には、アクティブＡＣＴ側のＭＣＬＡＧ用ポートの障害有無に応じて自装置のＭＣＬＡＧ用ポートを制御する。すなわち、ポート制御部３７は、アクティブＡＣＴ側のＭＣＬＡＧ用ポートが障害無しの場合には、自装置のＭＣＬＡＧ用ポートを送信禁止状態ＴＢＫに制御し、アクティブＡＣＴ側のＭＣＬＡＧ用ポートが障害有りの場合には、自装置のＭＣＬＡＧ用ポートを送受信許可状態ＦＷに制御する。アクティブＡＣＴ側のＭＣＬＡＧ用ポートの障害有無の情報は、制御フレーム処理部３６で受信したＭＣＬＡＧ用の制御フレームによって得られる。

【0096】

フレーム処理部１３は、中継処理部１６と、ＭＣＬＡＧ学習用フレーム処理部１５と、ＬＣ学習用フレーム処理部３５と、を備える。中継処理部１６は、図２および図３等で説明したように、ポートでフレームを受信した場合に、当該フレームをアドレステーブルＦＤＢに基づいて中継する。具体的には、中継処理部１６は、ポートでユーザフレームを受信した場合に、当該ユーザフレームの送信元ＭＡＣアドレスを、ＶＬＡＮ識別子と、当該ユーザフレームに付加される受信ポート識別子とに対応付けてアドレステーブルＦＤＢに学習する。

【0097】

また、中継処理部１６は、当該ユーザフレームの宛先ＭＡＣアドレスおよびＶＬＡＮ識別子を検索キーとしてアドレステーブルＦＤＢを検索し、宛先ポート識別子を取得する。ここで、中継処理部１６は、宛先ポート識別子がＭＣＬＡＧ識別子である場合、ＭＣＬＡＧテーブル１４に基づいて、当該ＭＣＬＡＧ識別子のメンバポートとなる自装置のＭＣＬＡＧ用ポートの制御状態を判別する。

【0098】

中継処理部１６は、例えば、自装置のＭＣＬＡＧ用ポートの制御状態が送受信許可状態ＦＷの場合には、当該ＭＣＬＡＧ用ポートを表す宛先ポート識別子を付加したユーザフレームを当該ＭＣＬＡＧ用ポートに中継する。一方、中継処理部１６は、当該制御状態が送信禁止状態ＴＢＫの場合には、宛先ポート識別子としてポート識別子｛Ｐｂ｝を付加したユーザフレームをブリッジ用ポートＰｂに中継する。なお、この際に、中継処理部１６は、受信ポート識別子がＭＣＬＡＧ識別子の場合には、ユーザフレームに当該受信ポート識別子を付加する。

【0099】

中継処理部１６からのユーザフレームは、外部インタフェース部３０を介して、宛先ポート識別子に基づくポートから送信される。この際に、図８から判るように、実際には、当該外部インタフェース部３０（すなわち宛先ポート識別子が表すポート）は、他のラインカードが有する場合がある。この場合、中継処理部１６は、ユーザフレームを内部インタフェース部３２およびファブリック経路部２５を介して当該他のラインカードに中継する。この際に、ファブリック経路部２５は、ユーザフレームを、宛先ポート識別子に基づくラインカードに中継する。

【0100】

ＭＣＬＡＧ学習用フレーム処理部１５は、ＭＣＬＡＧ学習用フレーム送信部１５ａおよびＭＣＬＡＧ学習用フレーム受信部１５ｂを備える。ＭＣＬＡＧ学習用フレーム送信部１５ａおよびＭＣＬＡＧ学習用フレーム受信部１５ｂは、実施の形態１（または実施の形態２）で述べたような各種動作を行う。

【0101】

ＬＣ学習用フレーム処理部３５は、ＬＣ学習用フレーム送信部３５ａおよびＬＣ学習用フレーム受信部３５ｂを備え、各ラインカードＬＣ［１］〜ＬＣ［ｎ］間でアドレステーブルＦＤＢの同期を行うために設けられる。すなわち、図８および図９のスイッチ装置ＳＷは、ポートでフレームを受信したラインカードが、自ラインカードのアドレステーブルＦＤＢに基づいて自ラインカードまたは他ラインカードの宛先ポートを決定する仕組みを備えている。したがって、不要なフラッディングを防止するため、各ラインカードＬＣ［１］〜ＬＣ［ｎ］間でもアドレステーブルＦＤＢの同期を行うことが望まれる。

【0102】

《ＭＣＬＡＧ学習用フレーム処理部およびＬＣ学習用フレーム処理部の動作》
図１１は、図８および図９のスイッチ装置において、ユーザフレームを受信した場合の概略的な動作例を示す説明図である。図１２は、図８および図９のスイッチ装置において、ＭＣＬＡＧ学習用フレームを受信した場合の概略的な動作例を示す説明図である。図１１には、図２のスイッチ装置ＳＷ１に図８および図９のスイッチ装置を適用した場合を例として、スイッチ装置ＳＷ１がＭＣＬＡＧ用ポートＰｍ２でユーザフレームＵＦ２１を受信した場合の動作例が示されている。図１２には、図２のスイッチ装置ＳＷ２に図８および図９のスイッチ装置を適用した場合と例として、スイッチ装置ＳＷ２がブリッジ用ポートＰｂでＭＣＬＡＧ学習用フレームＭＦ１を受信した場合の動作例が示されている。

【0103】

まず、図１１において、ラインカードＬＣ［２］の中継処理部１６は、ＭＣＬＡＧ用ポートＰｍ２でユーザフレームＵＦ２１を受信した場合、アドレステーブルＦＤＢの学習および検索を行う。この検索結果により、中継処理部１６は、宛先ポート識別子としてＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝を取得し、さらに、図１０（ａ）のＭＣＬＡＧテーブル１４に基づき、｛ＭＣＬＡＧ１｝に対応する実際の宛先ポート識別子ＤＰとして、ポート識別子｛ＬＣ［３］｝／｛Ｐｍ１｝を取得する。

【0104】

中継処理部１６は、ユーザフレームＵＦ２１に、宛先ポート識別子ＤＰ（｛ＬＣ［３］｝／｛Ｐｍ１｝）と、受信ポート識別子ＳＰとなるＭＣＬＡＧ識別子｛ＭＣＬＡＧ２｝とを付加し、それを、ファブリック経路部２５に向けて送信する。ファブリック経路部２５は、当該宛先ポート識別子ＤＰに基づき、ユーザフレームＵＦ２１をラインカードＬＣ［３］に中継する。ラインカードＬＣ［３］の外部インタフェース部３０は、当該宛先ポート識別子ＤＰ（｛ＬＣ［３］｝／｛Ｐｍ１｝）に基づき、ユーザフレームＵＦ２１をＭＣＬＡＧ用ポートＰｍ１から送信する。

【0105】

また、ラインカードＬＣ［２］のＭＣＬＡＧ学習用フレーム処理部１５（具体的にはＭＣＬＡＧ学習用フレーム送信部１５ａ）は、自ラインカードのポートでフレームを受信した場合で、当該フレームがＭＣＬＡＧ学習用フレームでない場合に、図２に示したＭＣＬＡＧ学習用フレームＭＦ１の生成および送信を行う。ＭＣＬＡＧ学習用フレームＭＦ１には、ユーザフレームＵＦ２１の送信元ＭＡＣアドレスＳＡとなるＭＡＣアドレスＭＡ２と、受信ポート識別子ＳＰとなるＭＣＬＡＧ識別子｛ＭＣＬＡＧ２｝と、が含まれ、さらに、ＭＣＬＡＧ学習用フレームＭＦ１の宛先ポート識別子ＤＰとなるポート識別子｛ＬＣ［ｎ］｝／｛Ｐｂ｝が付加されている。

【0106】

ＭＣＬＡＧ学習用フレーム送信部１５ａは、当該宛先ポート識別子ＤＰ（ポート識別子｛ＬＣ［ｎ］｝／｛Ｐｂ｝）を付加したＭＣＬＡＧ学習用フレームＭＦ１をファブリック経路部２５に向けて送信する。ファブリック経路部２５は、当該宛先ポート識別子ＤＰに基づき、ＭＣＬＡＧ学習用フレームＭＦ１を、ラインカードＬＣ［ｎ］に中継する。ラインカードＬＣ［ｎ］の外部インタフェース部３０は、当該宛先ポート識別子ＤＰに基づき、ＭＣＬＡＧ学習用フレームＭＦ１をブリッジ用ポートＰｂから送信する。

【0107】

また、ラインカードＬＣ［２］のＬＣ学習用フレーム処理部３５（具体的にはＬＣ学習用フレーム送信部３５ａ）は、自ラインカードのポートでフレームを受信した場合で、当該フレームがＭＣＬＡＧ学習用フレームでない場合に、当該フレームの送信元ＭＡＣアドレスＳＡと、受信ポート識別子ＳＰと、の第３対応関係を含むＬＣ学習用フレームを生成する。受信ポート識別子ＳＰは、フレームを受信したポートのポート識別子または受信したポートに対応付けられるＭＣＬＡＧ識別子である。

【0108】

図１１の例では、ＬＣ学習用フレーム送信部３５ａは、ユーザフレームＵＦ２１の送信元ＭＡＣアドレスＳＡとなるＭＡＣアドレスＭＡ２と、受信ポート識別子ＳＰとなるＭＣＬＡＧ識別子｛ＭＣＬＡＧ２｝とを含んだＬＣ学習用フレームを生成する。そして、ＬＣ学習用フレーム送信部３５ａは、当該生成したＬＣ学習用フレームを自ラインカードを除く他のラインカードにそれぞれ送信する。この際に、ＬＣ学習用フレーム送信部３５ａは、他のラインカードのそれぞれに向けたＬＣ学習用フレームに、さらに宛先カード識別子ＤＣを含ませて送信する。

【0109】

図１１の例では、ラインカードＬＣ［２］のＬＣ学習用フレーム送信部３５ａは、ラインカードＬＣ［３］に向けて、宛先カード識別子ＤＣとなるカード識別子｛ＬＣ［３］｝を含んだＬＣ学習用フレームＬＦ２３を送信する。また、ＬＣ学習用フレーム送信部３５ａは、ラインカードＬＣ［ｎ］に向けて、宛先カード識別子ＤＣとなるカード識別子｛ＬＣ［ｎ］｝を含んだＬＣ学習用フレームＬＦ２ｎを送信する。なお、図１１では省略されているが、ＬＣ学習用フレーム送信部３５ａは、詳細には、その他のラインカードＬＣ［１］，ＬＣ［４］〜ＬＣ［ｎ−１］に対しても同様にＬＣ学習用フレームをそれぞれ送信する。この詳細な動作は、後述する図１２〜図１４においても同様である。

【0110】

ＬＣ学習用フレームＬＦ２３，ＬＦ２ｎは、それぞれ、ファブリック経路部２５を介して、ラインカードＬＣ［３］，ＬＣ［ｎ］に中継される。ラインカードＬＣ［３］，ＬＣ［ｎ］のＬＣ学習用フレーム処理部３５（具体的にはＬＣ学習用フレーム受信部３５ｂ）は、それぞれ、ＬＣ学習用フレームＬＦ２３，ＬＦ２ｎを受信した場合に、当該ＬＣ学習用フレームに含まれる前述した第３対応関係を自ラインカードのアドレステーブルＦＤＢに学習する。すなわち、ＬＣ学習用フレーム受信部３５ｂは、第３対応関係となる送信元ＭＡＣアドレスＳＡ（ここではＭＡ２）および受信ポート識別子ＳＰ（ここでは｛ＭＣＬＡＧ２｝）をアドレステーブルＦＤＢに学習する。

【0111】

次に、図１２において、ラインカードＬＣ［ｎ］のＭＣＬＡＧ学習用フレーム処理部１５（具体的にはＭＣＬＡＧ学習用フレーム受信部１５ｂ）は、ブリッジ用ポートＰｂでピア装置からのＭＣＬＡＧ学習用フレームＭＦ１を受信した場合、当該ＭＣＬＡＧ学習用フレームＭＦ１に基づきアドレステーブルＦＤＢの学習を行う。この際には、図２で述べたように、ＭＣＬＡＧ学習用フレーム受信部１５ｂは、当該ＭＣＬＡＧ学習用フレームＭＦ１がＭＣＬＡＧ識別子を含む場合には第１対応関係を学習し、ＭＣＬＡＧ識別子を含まない場合には第２対応関係を学習する。

【0112】

図１２の例では、ＭＣＬＡＧ学習用フレームＭＦ１は、受信ポート識別子ＳＰとしてＭＣＬＡＧ識別子｛ＭＣＬＡＧ２｝を含み、送信元ＭＡＣアドレスＳＡとしてＭＡＣアドレスＭＡ２を含んでいる。そこで、ＭＣＬＡＧ学習用フレーム受信部１５ｂは、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ２｝とＭＡＣアドレスＭＡ２との第１対応関係をアドレステーブルＦＤＢに学習する。

【0113】

また、ラインカードＬＣ［ｎ］のＭＣＬＡＧ学習用フレーム処理部１５（具体的にはＭＣＬＡＧ学習用フレーム送信部１５ａ）は、自ラインカードのポートでフレームを受信した場合で、当該フレームがＭＣＬＡＧ学習用フレームでない場合に、ＭＣＬＡＧ学習用フレームの生成および送信を行う。ここでは、受信したフレームはＭＣＬＡＧ学習用フレームＭＦ１であるため、ＭＣＬＡＧ学習用フレーム送信部１５ａは、当該ＭＣＬＡＧ学習用フレームＭＦ１を終端する。これにより、ＭＣＬＡＧ学習用フレームの増殖を防止できる。

【0114】

一方、ラインカードＬＣ［ｎ］のＬＣ学習用フレーム処理部３５（具体的にはＬＣ学習用フレーム送信部３５ａ）は、ブリッジ用ポートＰｂでピア装置からのＭＣＬＡＧ学習用フレームＭＦ１を受信した場合に、前述したＭＣＬＡＧ学習用フレーム受信部１５ｂでの第１対応関係または第２対応関係を含むＬＣ学習用フレームを生成する。図１２の例では、ＬＣ学習用フレーム送信部３５ａは、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ２｝とＭＡＣアドレスＭＡ２との第１対応関係を含むＬＣ学習用フレームを生成する。

【0115】

そして、ＬＣ学習用フレーム送信部３５ａは、図１１の場合と同様に、当該生成したＬＣ学習用フレームを自ラインカードを除く他のラインカードに送信する。図１２の例では、ＬＣ学習用フレーム送信部３５ａは、ラインカードＬＣ［２］に向けて、第１対応関係に加えて宛先カード識別子ＤＣとなるカード識別子｛ＬＣ［２］｝を含んだＬＣ学習用フレームＬＦｎ２を送信する。また、ＬＣ学習用フレーム送信部３５ａは、ラインカードＬＣ［３］に向けて、第１対応関係に加えて宛先カード識別子ＤＣとなるカード識別子｛ＬＣ［３］｝を含んだＬＣ学習用フレームＬＦｎ３を送信する。

【0116】

ＬＣ学習用フレームＬＦｎ２，ＬＦｎ３は、それぞれ、ファブリック経路部２５を介して、ラインカードＬＣ［２］，ＬＣ［３］に中継される。ラインカードＬＣ［２］，ＬＣ［３］のＬＣ学習用フレーム処理部３５（具体的にはＬＣ学習用フレーム受信部３５ｂ）は、それぞれ、ＬＣ学習用フレームＬＦｎ２，ＬＦｎ３を受信した場合に、当該ＬＣ学習用フレームに含まれる第１対応関係または第２対応関係（ここでは第１対応関係）を自ラインカードのアドレステーブルＦＤＢに学習する。すなわち、ＬＣ学習用フレーム受信部３５ｂは、第１対応関係となる送信元ＭＡＣアドレスＳＡ（ここではＭＡ２）および受信ポート識別子ＳＰ（ここでは｛ＭＣＬＡＧ２｝）をアドレステーブルＦＤＢに学習する。

【0117】

図１３は、図８および図９のスイッチ装置において、ユーザフレームを受信した場合の図１１とは異なる概略動作例を示す説明図である。図１４は、図８および図９のスイッチ装置において、ＭＣＬＡＧ学習用フレームを受信した場合の図１２とは異なる概略動作例を示す説明図である。図１３には、図３のスイッチ装置ＳＷ１に図８および図９のスイッチ装置を適用した場合と例として、スイッチ装置ＳＷ１が一般ポートＰ１でユーザフレームＵＦ３１を受信した場合の動作例が示されている。図１４には、図３のスイッチ装置ＳＷ２に図８および図９のスイッチ装置を適用した場合と例として、スイッチ装置ＳＷ２がブリッジ用ポートＰｂでＭＣＬＡＧ学習用フレームＭＦ３を受信した場合の動作例が示されている。

【0118】

まず、図１３において、ラインカードＬＣ［１］の中継処理部１６は、一般ポートＰ１でユーザフレームＵＦ３１を受信した場合、アドレステーブルＦＤＢの学習および検索を行う。この検索結果により、中継処理部１６は、宛先ポート識別子としてＭＣＬＡＧ識別子｛ＭＣＬＡＧ１｝を取得し、さらに、図１０（ａ）のＭＣＬＡＧテーブル１４に基づき、｛ＭＣＬＡＧ１｝に対応する実際の宛先ポート識別子ＤＰとして、ポート識別子｛ＬＣ［３］｝／｛Ｐｍ１｝を取得する。

【0119】

中継処理部１６は、ユーザフレームＵＦ３１に、宛先ポート識別子ＤＰ（｛ＬＣ［３］｝／｛Ｐｍ１｝）と、受信ポート識別子ＳＰとなるポート識別子｛ＬＣ［１］｝／｛Ｐ１｝とを付加し、それを、ファブリック経路部２５に向けて送信する。ファブリック経路部２５は、当該宛先ポート識別子ＤＰに基づき、ユーザフレームＵＦ３１をラインカードＬＣ［３］に中継する。ラインカードＬＣ［３］の外部インタフェース部３０は、当該宛先ポート識別子ＤＰ（｛ＬＣ［３］｝／｛Ｐｍ１｝）に基づき、ユーザフレームＵＦ３１をＭＣＬＡＧ用ポートＰｍ１から送信する。

【0120】

また、ラインカードＬＣ［１］のＭＣＬＡＧ学習用フレーム処理部１５（具体的にはＭＣＬＡＧ学習用フレーム送信部１５ａ）は、自ラインカードのポートでフレームを受信した場合で、当該フレームがＭＣＬＡＧ学習用フレームでない場合に、図３に示したＭＣＬＡＧ学習用フレームＭＦ３の生成および送信を行う。ＭＣＬＡＧ学習用フレームＭＦ３には、ユーザフレームＵＦ３１の送信元ＭＡＣアドレスＳＡとなるＭＡＣアドレスＭＡ３が含まれる。

【0121】

ただし、ＭＣＬＡＧ学習用フレームＭＦ３には、図３で述べたように、一般ポートＰ１での受信に伴い、受信ポート識別子ＳＰが含まれないか、所定の固定値（ここでは｛ｚｚｚ｝）が含まれる。ここでは、所定の固定値（｛ｚｚｚ｝）が含まれるものとする。さらに、ＭＣＬＡＧ学習用フレームＭＦ３には、ＭＣＬＡＧ学習用フレームＭＦ３の宛先ポート識別子ＤＰとなるポート識別子｛ＬＣ［ｎ］｝／｛Ｐｂ｝が付加されている。

【0122】

ＭＣＬＡＧ学習用フレーム送信部１５ａは、当該宛先ポート識別子ＤＰ（ポート識別子｛ＬＣ［ｎ］｝／｛Ｐｂ｝）を付加したＭＣＬＡＧ学習用フレームＭＦ３をファブリック経路部２５に向けて送信する。ファブリック経路部２５は、当該宛先ポート識別子ＤＰに基づき、ＭＣＬＡＧ学習用フレームＭＦ３を、ラインカードＬＣ［ｎ］に中継する。ラインカードＬＣ［ｎ］の外部インタフェース部３０は、当該宛先ポート識別子ＤＰに基づき、ＭＣＬＡＧ学習用フレームＭＦ３をブリッジ用ポートＰｂから送信する。

【0123】

また、ラインカードＬＣ［１］のＬＣ学習用フレーム処理部３５（具体的にはＬＣ学習用フレーム送信部３５ａ）は、自ラインカードのポートでフレームを受信した場合で、当該フレームがＭＣＬＡＧ学習用フレームでない場合に、当該フレームの送信元ＭＡＣアドレスＳＡと、受信ポート識別子ＳＰと、の第３対応関係を含むＬＣ学習用フレームを生成する。受信ポート識別子ＳＰは、フレームを受信したポートのポート識別子または受信したポートに対応付けられるＭＣＬＡＧ識別子である。

【0124】

図１３の例では、ＬＣ学習用フレーム送信部３５ａは、ユーザフレームＵＦ３１の送信元ＭＡＣアドレスＳＡとなるＭＡＣアドレスＭＡ３と、受信ポート識別子ＳＰとなるポート識別子｛ＬＣ［１］｝／｛Ｐ１｝とを含んだＬＣ学習用フレームを生成する。そして、ＬＣ学習用フレーム送信部３５ａは、当該生成したＬＣ学習用フレームを、図１１の場合と同様に、自ラインカードを除く他のラインカードにそれぞれ送信する。

【0125】

図１３の例では、ラインカードＬＣ［１］のＬＣ学習用フレーム送信部３５ａは、ラインカードＬＣ［３］に向けて、宛先カード識別子ＤＣとなるカード識別子｛ＬＣ［３］｝を含んだＬＣ学習用フレームＬＦ１３を送信する。また、ＬＣ学習用フレーム送信部３５ａは、ラインカードＬＣ［ｎ］に向けて、宛先カード識別子ＤＣとなるカード識別子｛ＬＣ［ｎ］｝を含んだＬＣ学習用フレームＬＦ１ｎを送信する。

【0126】

ＬＣ学習用フレームＬＦ１３，ＬＦ１ｎは、それぞれ、ファブリック経路部２５を介して、ラインカードＬＣ［３］，ＬＣ［ｎ］に中継される。ラインカードＬＣ［３］，ＬＣ［ｎ］のＬＣ学習用フレーム処理部３５（具体的にはＬＣ学習用フレーム受信部３５ｂ）は、それぞれ、ＬＣ学習用フレームＬＦ１３，ＬＦ１ｎを受信した場合に、当該ＬＣ学習用フレームに含まれる前述した第３対応関係を自ラインカードのアドレステーブルＦＤＢに学習する。すなわち、ＬＣ学習用フレーム受信部３５ｂは、第３対応関係となる送信元ＭＡＣアドレスＳＡ（ここではＭＡ３）および受信ポート識別子ＳＰ（ここでは｛ＬＣ［１］｝／｛Ｐ１｝）をアドレステーブルＦＤＢに学習する。

【0127】

次に、図１４において、ラインカードＬＣ［ｎ］のＭＣＬＡＧ学習用フレーム処理部１５（具体的にはＭＣＬＡＧ学習用フレーム受信部１５ｂ）は、ブリッジ用ポートＰｂでピア装置からのＭＣＬＡＧ学習用フレームＭＦ３を受信した場合、当該ＭＣＬＡＧ学習用フレームＭＦ３に基づきアドレステーブルＦＤＢの学習を行う。この際には、図２で述べたように、ＭＣＬＡＧ学習用フレーム受信部１５ｂは、当該ＭＣＬＡＧ学習用フレームＭＦ３がＭＣＬＡＧ識別子を含む場合には第１対応関係を学習し、ＭＣＬＡＧ識別子を含まない場合には第２対応関係を学習する。

【0128】

図１２の例では、ＭＣＬＡＧ学習用フレームＭＦ３は、送信元ＭＡＣアドレスＳＡとしてＭＡＣアドレスＭＡ３を含むが、受信ポート識別子ＳＰとしてＭＣＬＡＧ識別子を含まず、所定の固定値（｛ｚｚｚ｝）を含んでいる。そこで、ＭＣＬＡＧ学習用フレーム受信部１５ｂは、ブリッジ用ポートＰｂのポート識別子｛Ｐｂ｝とＭＡＣアドレスＭＡ３との第２対応関係をアドレステーブルＦＤＢに学習する。

【0129】

また、ラインカードＬＣ［ｎ］のＭＣＬＡＧ学習用フレーム処理部１５（具体的にはＭＣＬＡＧ学習用フレーム送信部１５ａ）は、自ラインカードのポートでフレームを受信した場合で、当該フレームがＭＣＬＡＧ学習用フレームでない場合に、ＭＣＬＡＧ学習用フレームの生成および送信を行う。ここでは、受信したフレームはＭＣＬＡＧ学習用フレームＭＦ３であるため、ＭＣＬＡＧ学習用フレーム送信部１５ａは、当該ＭＣＬＡＧ学習用フレームＭＦ３を終端する。

【0130】

一方、ラインカードＬＣ［ｎ］のＬＣ学習用フレーム処理部３５（具体的にはＬＣ学習用フレーム送信部３５ａ）は、ブリッジ用ポートＰｂでピア装置からのＭＣＬＡＧ学習用フレームＭＦ３を受信した場合に、前述したＭＣＬＡＧ学習用フレーム受信部１５ｂでの第１対応関係または第２対応関係を含むＬＣ学習用フレームを生成する。図１４の例では、ＬＣ学習用フレーム送信部３５ａは、ポート識別子｛Ｐｂ｝とＭＡＣアドレスＭＡ３との第２対応関係を含むＬＣ学習用フレームを生成する。

【0131】

そして、ＬＣ学習用フレーム送信部３５ａは、図１１の場合と同様に、当該生成したＬＣ学習用フレームを自ラインカードを除く他のラインカードに送信する。図１４の例では、ＬＣ学習用フレーム送信部３５ａは、ラインカードＬＣ［１］に向けて、第２対応関係に加えて宛先カード識別子ＤＣとなるカード識別子｛ＬＣ［１］｝を含んだＬＣ学習用フレームＬＦｎ１を送信する。また、ＬＣ学習用フレーム送信部３５ａは、ラインカードＬＣ［３］に向けて、第２対応関係に加えて宛先カード識別子ＤＣとなるカード識別子｛ＬＣ［３］｝を含んだＬＣ学習用フレームＬＦｎ３’を送信する。

【0132】

ＬＣ学習用フレームＬＦｎ１，ＬＦｎ３’は、それぞれ、ファブリック経路部２５を介して、ラインカードＬＣ［１］，ＬＣ［３］に中継される。ラインカードＬＣ［１］，ＬＣ［３］のＬＣ学習用フレーム処理部３５（具体的にはＬＣ学習用フレーム受信部３５ｂ）は、それぞれ、ＬＣ学習用フレームＬＦｎ１，ＬＦｎ３’を受信した場合に、当該ＬＣ学習用フレームに含まれる第１対応関係または第２対応関係（ここでは第２対応関係）を自ラインカードのアドレステーブルＦＤＢに学習する。すなわち、ＬＣ学習用フレーム受信部３５ｂは、第２対応関係となる送信元ＭＡＣアドレスＳＡ（ここではＭＡ３）および受信ポート識別子ＳＰ（ここでは｛Ｐｂ｝）をアドレステーブルＦＤＢに学習する。

【0133】

《ＬＣ学習用フレームの構造》
図１５は、図１１〜図１４の中継システムにおいて、ＬＣ学習用フレームの構造例を示す概略図である。図１５に示すＬＣ学習用フレームＬＦは、特に限定はされないが、例えば、フレーム識別子２２と、宛先カード識別子ＤＣと、受信ポート識別子ＳＰと、送信元ＭＡＣアドレスＳＡと、ＶＬＡＮ識別子ＶＩＤと、を含んでいる。

【0134】

受信ポート識別子ＳＰ、送信元ＭＡＣアドレスＳＡおよびＶＬＡＮ識別子ＶＩＤは、図１１および図１３に示したように、ＭＣＬＡＧ用ポートまたは一般ポートでユーザフレームを受信した場合には、当該ユーザフレームに基づく情報である。一方、受信ポート識別子ＳＰ、送信元ＭＡＣアドレスＳＡおよびＶＬＡＮ識別子ＶＩＤは、図１２および図１４に示したように、ブリッジ用ポートＰｂでＭＣＬＡＧ学習用フレームＭＦを受信した場合には、当該ＭＣＬＡＧ学習用フレームＭＦに含まれる情報である。

【0135】

フレーム識別子２２は、ＬＣ学習用フレームＬＦであることを表す所定の識別子である。宛先カード識別子ＤＣは、図１１〜図１４に示したように、宛先となるラインカードを表す識別子である。図９に示したフレーム処理部１３は、図１５に示したフレーム識別子２２や、図４に示したヘッダ２０およびフレーム識別子２１によって、ＬＣ学習用フレームＬＦやＭＣＬＡＧ学習用フレームＭＦを認識することができる。

【0136】

以上のように、本実施の形態３のスイッチ装置ＳＷは、図１２および図１４に示したように、特に、ＭＣＬＡＧ学習用フレームＭＦを受信した場合に、当該ＭＣＬＡＧ学習用フレームＭＦに含まれる情報をラインカードＬＣ［１］〜ＬＣ［ｎ］間で同期する構成を備えることが主要な特徴となっている。これによって、実施の形態１および実施の形態２で述べたような各種効果に加えて、シャーシ型のスイッチ装置を用いた場合に生じ得るフラッディングの発生を防止できる。

【0137】

すなわち、例えば、図１２において、ＭＣＬＡＧ学習用フレームＭＦ１に含まれる情報をラインカードＬＣ［ｎ］が学習した場合であっても、ラインカードＬＣ［２］，ＬＣ［３］等が学習していなければ、図１６および図１７と同様の問題が生じる恐れがある。本実施の形態３のスイッチ装置ＳＷを用いることで、このような問題を解決できる。

【0138】

なお、ここでは、全てのラインカードＬＣ［１］〜ＬＣ［ｎ］がＭＣＬＡＧ学習用フレーム受信部３５ｂを備える構成としたが、場合によっては、ＭＣＬＡＧ学習用フレーム受信部３５ｂは、ブリッジ用ポートＰｂを有するラインカード（図８ではＬＣ［ｎ］）のみが備えてもよい。ただし、この場合、特定のラインカードのみでしかブリッジ用ポートＰｂを有することができないため、ユーザの利便性が低下する恐れがある。この観点では、全てのラインカードＬＣ［１］〜ＬＣ［ｎ］がＭＣＬＡＧ学習用フレーム受信部３５ｂを備えることが望ましい。

【0139】

また、例えば、図１３の例では、ＭＣＬＡＧ学習用フレームＭＦ３に含まれる受信ポート識別子ＳＰとして所定の固定値｛ｚｚｚ｝を設定したが、この所定の固定値をブリッジ用ポートのポート識別子｛Ｐｂ｝とすることも可能である。この場合、図１４において、ラインカードＬＣ［ｎ］のＭＣＬＡＧ学習用フレーム受信部１５ｂは、このポート識別子｛Ｐｂ｝と、ＭＡＣアドレスＭＡ３と、の対応関係を学習すればよい。

【0140】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

【符号の説明】

【0141】

１０［１］〜１０［４］ 通信装置
１１，１２ 通信回線
１３ フレーム処理部
１４ ＭＣＬＡＧテーブル
１５ ＭＣＬＡＧ学習用フレーム処理部
１５ａ ＭＣＬＡＧ学習用フレーム送信部
１５ｂ ＭＣＬＡＧ学習用フレーム受信部
１６ 中継処理部
２０ ヘッダ
２１，２２ フレーム識別子
２５ ファブリック経路部
２６ 管理用の通信回線
３０ 外部インタフェース部
３２ 内部インタフェース部
３３ 障害検出部
３５ ＬＣ学習用フレーム処理部
３５ａ ＬＣ学習用フレーム送信部
３５ｂ ＬＣ学習用フレーム受信部
３６ 制御フレーム処理部
３７ ポート制御部
ＡＣＴ アクティブ
ＣＰＵ プロセッサ部
ＤＣ 宛先カード識別子
ＦＤＢ アドレステーブル
ＦＰ ファブリック用端子
ＦＷ 送受信許可状態
ＬＣ，ＬＣ［１］〜ＬＣ［ｎ］ ラインカード
ＬＦ，ＬＦ２３，ＬＦ２ｎ，ＬＦｎ２，ＬＦｎ３，ＬＦ１３，ＬＦ１ｎ，ＬＦｎ１，ＬＦｎ３’ ＬＣ学習用フレーム
ＭＣＬＡＧＳＷ ＭＣＬＡＧスイッチ
ＭＦ，ＭＦ１〜ＭＦ４ ＭＣＬＡＧ学習用フレーム
ＭＰ 管理カード用端子
Ｐ１ 一般ポート
Ｐｂ ブリッジ用ポート
Ｐｍ１，Ｐｍ２ ＭＣＬＡＧ用ポート
Ｐｕ１，Ｐｕ２ ポート
ＳＡ 送信元ＭＡＣアドレス
ＳＢＹ スタンバイ
ＳＰ 受信ポート識別子
ＳＷ，ＳＷ１，ＳＷ２ スイッチ装置
ＴＢＫ 送信禁止状態
ＵＦ２１，ＵＦ１２，ＵＦ３１，ＵＦ１３ ユーザフレーム
ＶＩＤ ＶＬＡＮ識別子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】