特許 6383607 受信装置、通信装置、及び通信方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6383607

(24)【登録日】2018年8月10日

(45)【発行日】2018年8月29日

(54)【発明の名称】受信装置、通信装置、及び通信方法

(51)【国際特許分類】

   H04L 25/02 20060101AFI20180820BHJP

   H03K 5/1252 20060101ALI20180820BHJP

【ＦＩ】

   H04L25/02 303B

   H03K5/1252

【請求項の数】17

【全頁数】27

(21)【出願番号】特願2014-170758(P2014-170758)

(22)【出願日】2014年8月25日

(65)【公開番号】特開2016-46723(P2016-46723A)

(43)【公開日】2016年4月4日

【審査請求日】2017年5月24日

(73)【特許権者】

【識別番号】302062931

【氏名又は名称】ルネサスエレクトロニクス株式会社

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(72)【発明者】

【氏名】長瀬 寛和

(72)【発明者】

【氏名】武田 晃一

(72)【発明者】

【氏名】帰山 隼一

【審査官】 川口 貴裕

(56)【参考文献】

【文献】 特開平１０−３４１１９２（ＪＰ，Ａ）

【文献】 特開２０１３−２２９８１５（ＪＰ，Ａ）

【文献】 国際公開第２００７／００４４２８（ＷＯ，Ａ１）

【文献】 特開２００４−１８７１１７（ＪＰ，Ａ）

【文献】 国際公開第２０１４／０８７４８１（ＷＯ，Ａ１）

【文献】 国際公開第２０１２／１５７１８０（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｌ ２５／０２

Ｈ０３Ｋ ５／１２５

(57)【特許請求の範囲】

【請求項1】

入力信号をパルスに変換する送信回路と
交流結合素子を備え、前記送信回路からのパルスを非接触で伝送する非接触伝送路と、
前記非接触伝送路を介して伝送されたパルスに応じた受信信号の、正極性パルスと負極性パルスの先着判定に基づいて、前記入力信号を復元する復元回路と、
前記非接触伝送路の出力を初期化する初期化部と、
前記正極性パルスと負極性パルスの受信後に前記初期化が行われるように、前記初期化部を制御する制御信号を出力する初期化制御部と、を備えた通信装置。

【請求項2】

前記非接触伝送路を介して受信したパルスのパルス幅を拡幅する拡幅回路をさらに備え、
前記復元回路が前記拡幅回路で拡幅された受信パルスに基づいて、前記入力信号を復元する請求項１に記載の通信装置。

【請求項3】

前記初期化部が初期化を行うタイミング、及び期間の少なくとも一方を調整する回路をさらに備えた請求項１に記載の通信装置。

【請求項4】

前記非接触伝送路の受信側の前記交流結合素子の両端に前記初期化部が接続されている請求項１に記載の通信装置。

【請求項5】

前記初期化部が前記非接触伝送路の受信側に接続されたトランジスタを備え、
前記初期化制御部が、前記トランジスタをＯＮ／ＯＦＦ制御し、
前記トランジスタがＯＮすることで、初期化が行われる請求項１に記載の通信装置。

【請求項6】

前記非接触伝送路には、前記交流結合素子に接続されたハイパスフィルタが設けられている請求項１に記載の通信装置。

【請求項7】

送信回路において、入力信号をパルスに変換し
交流結合素子を備えた非接触伝送路を介して、前記送信回路からのパルスを非接触で受信回路に伝送し、
前記非接触伝送路を介して伝送されたパルスに応じた受信信号の、正極性パルスと負極性パルスの先着判定に基づいて、前記入力信号を復元し、
前記正極性パルスと負極性パルスの受信後に初期化が行われるように、制御信号を生成し、
前記制御信号に基づいて、前記非接触伝送路の出力を初期化する通信方法。

【請求項8】

前記非接触伝送路を介して受信パルスのパルス幅を拡幅し、
前記パルス幅が拡幅された受信パルスに基づいて、前記入力信号を復元する請求項７に記載の通信方法。

【請求項9】

前記初期化を行うタイミング、及び期間の少なくとも一方を調整する請求項７に記載の通信方法。

【請求項10】

前記非接触伝送路の受信側の前記交流結合素子の両端に前記初期化を行う初期化部が接続されている請求項７に記載の通信方法。

【請求項11】

前記非接触伝送路の受信側に接続されたトランジスタが設けられ、
前記制御信号に応じて、前記トランジスタがＯＮ／ＯＦＦ制御され、
前記トランジスタがＯＮすることで、初期化が行われる請求項７に記載の通信方法。

【請求項12】

前記非接触伝送路には、前記交流結合素子に接続されたハイパスフィルタが設けられている請求項７に記載の通信方法。

【請求項13】

交流結合素子を備えた非接触伝送路を介して伝送されたパルスに応じた受信信号の、正極性パルスと負極性パルスの先着判定に基づいて、入力信号を復元する復元回路と、
前記非接触伝送路の出力を初期化する初期化部と、
前記正極性パルスと負極性パルスの受信後に前記初期化が行われるように、前記初期化部を制御する制御信号を出力する初期化制御部と、を備えた受信装置。

【請求項14】

前記非接触伝送路を介して受信したパルスのパルス幅を拡幅する拡幅回路をさらに備え、
前記復元回路が前記拡幅回路で拡幅された受信パルスに基づいて、前記入力信号を復元する請求項１３に記載の受信装置。

【請求項15】

前記初期化部が初期化を行うタイミング、及び期間の少なくとも一方を調整する回路をさらに備えた請求項１３に記載の受信装置。

【請求項16】

前記非接触伝送路の受信側の前記交流結合素子の両端に前記初期化部が接続されている請求項１３に記載の受信装置。

【請求項17】

前記初期化部が前記非接触伝送路の受信側に接続されたトランジスタを備え、
前記初期化制御部が、前記トランジスタをＯＮ／ＯＦＦ制御し、
前記トランジスタがＯＮすることで、初期化が行われる請求項１３に記載の受信装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は受信装置、通信装置、及び通信方法に関する。

【背景技術】

【0002】

特許文献１には、パルスアイソレータが開示されている。特許文献１のパルスアイソレータは、パルストランスを使用している。こうすることで、入出力間を絶縁した状態で、パルス信号を伝送することが可能になる。具体的には、入力パルス信号が供給されると、入力パルス信号の立ち上がり、立ち下がりにおいて、パルストランスの一次巻線に電流が流れる。したがって、パルストランスの二次巻線の両端に電圧が誘起される。

【0003】

さらに、パルストランスの二次側には、リンギングを抑えるための抵抗が設けられている。すなわち、二次巻線の両端が抵抗を介して接続されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００１−１１１３９０号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１のパルスアイソレータでは、二次巻線の両端が抵抗を介して接続されている。このため、出力パルス信号が、減衰してしまい、正常の通信の妨げになってしまう。

【0006】

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

【0007】

一実施の形態によれば、通信装置は、非接触伝送路を介して伝送されたパルスに応じた受信信号に基づいて、入力信号を復元する復元回路と、前記非接触伝送路の出力を初期化する初期化部と、前記非接触伝送路を介して受信したパルスに応じた受信信号に基づいて、前記初期化部を制御する制御信号を出力する初期化制御部と、を備えたものである。

【発明の効果】

【0008】

前記一実施の形態によれば、非接触伝送路を介して伝送された信号を精度よく復元することができる。

【図面の簡単な説明】

【0009】

【図1】非接触伝送路を有する通信装置の構成を示す回路図である。

【図2】図１に示す通信装置での信号波形を示すタイミングチャートである。

【図3】図１に示す通信装置での信号波形を示すタイミングチャートである。

【図4】通信装置の概略構成を示す図である。

【図5】図４に示した通信装置の信号波形を示すタイミングチャートである。

【図6】実施の形態１にかかる通信装置の構成を示すブロック図である。

【図7】実施の形態１にかかる通信装置の信号波形を示すタイミングチャートである。

【図8】実施の形態１にかかる通信装置の一構成例を示す回路図である。

【図9】初期化を行わない場合の信号波形を示すタイミングチャートである。

【図10】初期化を行った場合の信号波形を示すタイミングチャートである。

【図11】実施の形態２にかかる通信装置の構成を示すブロック図である。

【図12】実施の形態２にかかる通信装置の信号波形を示すタイミングチャートである。

【図13】実施の形態２の通信装置における要部の構成例を示す図である。

【図14】拡幅回路の一構成例を示す回路図である。

【図15】コンパレータの一構成例を示す回路図である。

【図16】実施の形態３にかかる通信装置の構成を示すブロック図である。

【図17】実施の形態３にかかる通信装置の信号波形を示すタイミングチャートである。

【図18】パルス極性に応じて信号を復元する構成を簡略化して示す図である。

【図19】パルス極性に応じて信号を復元する場合のタイミングチャートである。

【図20】パルス数に応じて信号を復元する構成を簡略化して示す図である。

【図21】パルス数に応じて信号を復元する場合のタイミングチャートである。

【図22】ＳＲ論理回路を用いて信号を復元する構成を簡略化して示す図である。

【図23】ＳＲ論理回路を用いて信号を復元する場合のタイミングチャートである。

【図24】本実施の形態に係る通信装置の適用事例を示す図である。

【発明を実施するための形態】

【0010】

説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

【0011】

まず、非接触伝送路を有する通信装置の構成、及び動作について、図１〜図３を用いて説明する。図１は、通信装置２００の構成を示す回路図であり、図２、及び図３は、通信装置２００の信号波形を示すタイミングチャートである。図２、図３は、図１に示す端子Ａ〜Ｓでの信号波形を示している。すなわち、端子Ａ〜Ｓにおける信号を適宜、信号Ａ〜Ｓ等として説明する。

【0012】

図１に示すように通信装置２００は、送信回路２１０と、非接触伝送路２２０と、受信回路２３０とを備えている。通信装置２００は、パルスアイソレータなどであり、非接触伝送路２２０を介して、信号を伝送する。すなわち、送信回路２１０から送信された信号は非接触伝送路２２０を介して、受信回路２３０に受信される。

【0013】

送信回路２１０は、反転増幅器２１３、エッジ検出回路２１４、エッジ検出回路２１５、ＡＮＤ回路２１６〜２１８、反転増幅器２１９を備えている。非接触伝送路２２０は、一次側コイル２２１、二次側コイル２２２、フィルタ２２３、フィルタ２２４を備えている。受信回路２３０は、復元回路２３５を備えている。復元回路２３５は、コンパレータ２３１、コンパレータ２３２、拡幅回路２３３、拡幅回路２３４、判定回路２３６、ラッチ回路２３７を備えている。

【0014】

送信回路２１０は、入力信号ＩＮを送信パルスに変換する回路である。送信回路２１０で生成された送信パルスは、非接触伝送路２２０を介して、受信回路２３０に受信される。受信回路２３０の復元回路２３５は、非接触伝送路２２０を介して受信した受信パルスを用いて、信号を復元する。

【0015】

分岐された入力信号ＩＮの一方は、反転増幅器２１３を介して、エッジ検出回路２１４に入力され、他方はエッジ検出回路２１５に入力される。エッジ検出回路２１４、及びエッジ検出回路２１５は信号の立ち上がり（ライズエッジ）を検出する。したがって、図２に示す入力信号ＩＮが受信回路２１０に入力されると、エッジ検出回路２１４、エッジ検出回路２１５からの出力信号は、それぞれ図２のＡ、Ｂのような信号波形になっている。エッジ検出回路２１４、エッジ検出回路２１５からの信号Ａ，Ｂは、ＡＮＤ回路２１６に入力される。ＡＮＤ回路２１６は信号Ａと信号Ｂとの論理積（ＡＮＤ）をＡＮＤ回路２１７、２１８に出力する。ＡＮＤ回路２１６からの出力は、図２の信号Ｃのようになっている。ＡＮＤ回路２１６からの信号Ｃは、入力信号ＩＮのライズエッジに対応するライズパルスと、フォールエッジに対応するフォールパルスが含まれている。

【0016】

ＡＮＤ回路２１７には、ＡＮＤ回路２１６からの信号Ｃと、反転増幅器２１３からの信号が入力されている。したがって、ＡＮＤ回路２１７は信号Ｃと、入力信号ＩＮの反転信号とのＡＮＤを出力する。ＡＮＤ回路２１７の出力は、３段の反転増幅器２１９で増幅されて、図２の信号Ｄのようになる。ＡＮＤ回路２１８には、ＡＮＤ回路２１６の信号Ｃと、入力信号ＩＮが入力されている。したがって、ＡＮＤ回路２１７は信号Ｃと、入力信号ＩＮのＡＮＤを出力する。ＡＮＤ回路２１８の出力は、３段の反転増幅器２１９で増幅されて、図２の信号Ｅのようになる。

【0017】

送信回路２１０は、信号Ｄと信号Ｅを非接触伝送路２２０に送信する。非接触伝送路２２０は、一次側コイル２２１と二次側コイル２２２とフィルタ２２３とフィルタ２２４とを備えている。一次側コイル２２１と二次側コイル２２２とは、絶縁境界が介在した絶縁トランスとなっている。また、二次側コイル２２２は、センタ―タップによってＶＤＤに接続されている。一次側コイル２２１の一端には信号Ｄが供給され、他端には信号Ｅが供給される。

【0018】

したがって、一次側コイル２２１には、信号Ｄと信号Ｅとに応じた電流Ｆが流れる（図２のＦ参照）。入力信号ＩＮの立ち上がり（ライズエッジ）、又は立ち上がり（フォールエッジ）に応じたタイミングで、パルス状の電流Ｆが一次側コイル２２１に流れる。また、入力信号ＩＮのライズエッジとフォールエッジとでは、一次側コイル２２１に流れる電流Ｆの方向が反対になる。これにより、入力信号ＩＮのエッジの情報を送信パルスの極性に変換することができる。

【0019】

二次側コイル２２２には、電流Ｆに応じた差動電圧が誘起される。差動電圧Ｇは、図２、及び図３の信号Ｇに示されている。差動電圧Ｇには、入力信号ＩＮのエッジに対応するエッジパルス（メインパルス）と、エッジパルスの直後に現れるカウンターパルスが存在している。カウンターパルスはエッジパルスと反対の極性となっており、エッジパルスと対となって現れる。差動電圧Ｇには、入力信号ＩＮのライズエッジに対応する正極性のエッジパルスと、入力信号ＩＮのフォールエッジに対応する負極性のエッジパルスが存在している。さらに、正極性のエッジパルスの直後には負極性のカウンターパルスが存在し、負極性のエッジパルスの直後には、正極性のカウンターパルスが存在している。

【0020】

二次側コイル２２２の一端はフィルタ２２３に接続され、他端はフィルタ２２４に接続されている。フィルタ２２３、及びフィルタ２２４は、例えばＲとＣとを備えたハイパスフィルタ（ＨＰＦ）である。フィルタ２２３、及びフィルタ２２４は、非接触伝送路２２０を介して受信した受信パルスからノイズ成分を除去する。フィルタ２２３、２２４を通過した信号はそれぞれコンパレータ２３１、２３２に出力される。

【0021】

コンパレータ２３１では、フィルタ２２３の出力信号が非反転入力端子に入力され、フィルタ２２４の出力信号が反転入力端子に入力される。したがって、コンパレータ２３１は、差動電圧Ｇの正極性のパルスを検出する。コンパレータ２３１の出力は、図３の信号Ｈのようになる。コンパレータ２３２では、フィルタ２２３の出力が反転入力端子に入力され、フィルタ２２４の出力が非反転入力端子に入力される。したがって、コンパレータ２３１は、差動電圧Ｇの負極性のパルスを検出する。コンパレータ２３２の出力は、図３の信号Ｊのようになる。信号Ｈには、差動電圧Ｇの正極性のパルスに対応するパルスが含まれている。信号Ｊには、差動電圧Ｇの負極性のパルスに対応するパルスが含まれている。コンパレータ２３１、２３２は、二次側コイル２２２の両端子を差動入力とする差動アンプとなる。

【0022】

コンパレータ２３１からの信号Ｈは、拡幅回路２３３に入力される。コンパレータ２３２からの信号Ｊは、拡幅回路２３４に入力される。拡幅回路２３３、拡幅回路２３４は、入力された信号Ｈ、Ｊのパルス幅をそれぞれ拡幅する。すなわち、拡幅回路２３３、及び拡幅回路２３４は、ライズエッジを高速に出力し、フォールエッジを遅延して出力する遅延回路である。これにより、パルスの立ち下がりを遅らせることができる。よって、拡幅回路２３３は、信号Ｈに含まれるパルスのパルス幅を広くする。拡幅回路２３３は、信号Ｊに含まれるパルスのパルス幅を広くする。したがって、拡幅回路２３３からの出力、及び拡幅回路２３４の出力は、それぞれ図３の信号Ｉ、及び信号Ｋのようになる。

【0023】

拡幅回路２３３からの信号Ｉ、及び拡幅回路２３４からの信号Ｋは、判定回路２３６に入力される。判定回路２３６は信号Ｉのパルスと信号Ｋのパルスの先着を判定する回路である。判定回路２３６は、フリップフロップ回路２３６ａと、フリップフロップ回路２３６ｂとＡＮＤ回路２３６ｃと、ＡＮＤ回路２３６ｄとを備えている。フリップフロップ回路２３６ａと、フリップフロップ回路２３６ｂは、Ｓ優先のＲＳフリップフロップ回路である。

【0024】

拡幅回路２３３からの信号Ｉは、フリップフロップ回路２３６ｂのＳ端子、及びＡＮＤ回路２３６ｃに入力される。さらに拡幅回路２３３からの信号Ｉは反転されて、フリップフロップ回路２３６ａのＲ端子に入力される。拡幅回路２３４からの信号Ｋは、フリップフロップ回路２３６ａのＳ端子、及びＡＮＤ回路２３６ｄに入力される。さらに拡幅回路２３３からの信号Ｋは反転されて、フリップフロップ回路２３６ｂのＲ端子に入力される。

【0025】

フリップフロップ回路２３６ａは、Ｋ＝１でＳｅｔされ、Ｉ＝０でＲｅｓｅｔされる。フリップフロップ回路２３６ｂは、Ｉ＝１でＳｅｔされ、Ｋ＝０でＲｅｓｅｔされる。したがって、フリップフロップ回路２３６ａからの信号、及びフリップフロップ回路２３６ｂからの信号は、それぞれ図３の信号Ｌ、及び信号Ｍのようになる。

【0026】

フリップフロップ回路２３６ａからの信号Ｌは、反転して、ＡＮＤ回路２３６ｃに入力される。フリップフロップ回路２３６ｂからの信号Ｍは、反転して、ＡＮＤ回路２３６ｄに入力される。したがって、ＡＮＤ回路２３６ｃの出力、及びＡＮＤ回路２３６ｄの出力は、それぞれ図３の信号Ｓ、及び信号Ｒのようになる。ＡＮＤ回路２３６ｃからの信号ＳとＡＮＤ回路からの信号Ｒは、反転されて、ラッチ回路２３７に入力される。ラッチ回路２３７は２つのＮＡＮＤ回路を含んでいる。

【0027】

ラッチ回路２３７からの出力信号ＯＵＴは、信号Ｓのパルスのライズをライズエッジとし、信号Ｒのパルスのライズエッジをフォールエッジとするパルス信号である。従って、ラッチ回路２３７からの出力信号ＯＵＴが入力信号ＩＮと同等の信号となる。このようにして、復元回路２３５が入力信号ＩＮを復元する。上記した通信装置２００及び通信方法の一部又は全部は、後述する本実施の形態において利用可能である。

【0028】

このように、アイソレータのような通信装置２００では、送信回路２１０は、入力信号ＩＮのエッジ部分を抜き出して、ライズパルスと、フォールパルスを生成している。そして、ライズパルスとフォールパルスとで、一次側コイル２２１に流れる電流Ｆの方向を変えている。すなわち、入力信号ＩＮのライズエッジとフォールエッジのエッジ情報を受信パルスの極性に変換している。例えば、入力信号ＩＮのライズエッジでは、差動電圧Ｇが正極性のエッジパルスとなり、フォールエッジでは差動電圧Ｇが負極性のエッジパルスとなる。このように、入力信号ＩＮのライズエッジとフォールエッジとで、差動電圧Ｇの極性が変わる。

【0029】

このような通信装置２００において、受信側のカウンターパルスが伸びると、次のエッジパルスと干渉してしまう。そのため、Ｈｉ／Ｌｏの情報が消失して、復元回路２３５が復元を誤ってしまう恐れがある。そのため、遅延短縮や高データレート化が妨げられるという問題点がある。一方、差動電圧Ｇに含まれるカウンターパルスから一定の時間Ｔｎは、信号の復元に不要な成分となる。

【0030】

次に、図４、及び図５を用いて、上記の問題点について説明する。図４は、通信装置２００の構成を簡略して示すブロック図である。図５は、通信装置における信号波形を示すタイミングチャートである。すなわち、図５は、図４に示す端子Ａ〜Ｌでの信号波形を示している。なお、図１〜図３と共通する内容については、説明を省略する。

【0031】

送信回路２１０は、パルス生成回路２１１とパルス生成回路２１２を備えている。パルス生成回路２１１は、入力信号Ａのライズエッジに対応するライズパルスを生成する。すなわち、パルス生成回路２１２は、受信信号Ａのフォールエッジに対応するフォールパルスを生成する。したがって、パルス生成回路２１１からの出力とパルス生成回路２１２からの出力は、図５の信号Ｂ、信号Ｃに示すようになる。

【0032】

パルス生成回路２１１からの信号Ｂが一次側コイル２２１の一端に供給され、パルス生成回路２１２からの信号Ｃが一次側コイル２２１の他端に供給される。よって、一次側コイル２２１には、信号Ｂと信号Ｃとの差動電圧に応じた電流が流れる。信号Ｂのライズパルスと信号Ｃのフォールパルスとで逆極性の電流が一次側コイル２２１に流れる。

【0033】

二次側コイル２２２には、一次側コイル２２１に流れる電流に応じた電圧が発生する。二次側コイル２２２には、電流の向きに応じた極性の電圧が誘起される。二次側コイル２２２には、エッジ情報を有する電圧が誘起される。二次側コイル２２２に発生する電圧は、図５の電圧Ｄ−Ｅのようになっている。電圧Ｄ−Ｅには、入力信号Ａのライズエッジに対応するエッジパルスＰ１と、フォールエッジに対応するエッジパルスＰ３が含まれている。正極性のエッジパルスＰ１の直後には、負極性のカウンターパルスＰ２があり、負極性のエッジパルスＰ３の直後には、正極性のカウンターパルスＰ４がある。

【0034】

図１と同様に、二次側コイル２２２の一端には、フィルタ２２３が接続され、他端には、フィルタ２２４が接続されている。フィルタ２２３、フィルタ２２４は、低周波の同相ノイズを除去するハイパスフィルタである。

【0035】

フィルタ２２３を通過した信号Ｆ、及びフィルタ２２４を通過した信号Ｇは、図１と同様にコンパレータ２３１、２３２に入力される。そして、コンパレータ２３１、及びコンパレータ２３２は、エッジパルス、及びカウンターパルスを極性毎に分離する。コンパレータ２３１の出力とコンパレータ２３２の出力は、拡幅回路２３３、２３４によって、拡幅される。

【0036】

例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）ドライバに適用されるアイソレータでは、ＩＧＢＴのスイッチングに伴って、コントローラ側チップ（送信回路２１０）とＩＧＢＴ側チップ（受信回路２３０）の基準電位に１ｋＶ程度の差が生じる。この基準電位の変動がトランス間寄生容量を介して伝搬するため、信号Ｄおよび信号Ｅに同相ノイズが混入する。しかしながら、ノイズの周波数は一般には信号成分より低いため、フィルタ２２３、２２４で除去することができる。フィルタ２２３を通過した信号Ｆおよびフィルタ２２４を通過した信号Ｇには、エッジ情報の本体であるエッジパルスとその直後に生じる逆極性のカウンターパルスが混在している。２つのコンパレータ２３１、２３２はエッジパルス、及びカウンターパルスを極性ごとに分離する。

【0037】

なお、前述のフィルタ２２３、２２４にはコンパレータ２３１、２３２の動作点を決める役割もある。コンパレータ２３１、２３２の出力に含まれるエッジパルスを拡幅回路２３３、２３４が拡幅する。

【0038】

拡幅回路２３３、２３４からの信号Ｊ、Ｋは、判定回路２３６に入力される。信号復元に不要なカウンターパルスがエッジパルスの直後に発生する。例えば、判定回路２３６が先着判定を行うことで、復元回路２３５が入力信号Ａを復元する。信号を先着判定論理で処理することで入力信号Ａを復元した出力信号Ｌが得られる。

【0039】

以上がアイソレータの通信原理である。しかしながら、上記したように、二次側コイル２２２からの信号Ｄ，信号Ｅに同相ノイズが生じてしまうこともある。同相ノイズは、信号Ｄと信号Ｅの両方に同じように乗る。したがって、基本的には、差動構成によって、同相ノイズを除去することができる。しかしながら、信号Ｄと信号Ｅに乗る同相ノイズの量が異なってしまう場合がある。この場合の信号波形を図５に拡大して示す。図５の信号Ｄ−Ｅの拡大図に示すように、信号Ｄと信号Ｅの同相ノイズに差分が生じると、カウンターパルスＰ２とエッジパルスＰ３との間にノイズが発生する。

【0040】

図５の拡大図に示すように、同相ノイズにもカウンター成分がある。例えば、正極性の同相ノイズが発生すると、その直後に負極性のカウンター成分が発生する。同相ノイズの周波数成分は低いので、振幅は小さくなるが、ノイズの幅が広くなってしまう。

【0041】

このような同相ノイズがある場合、閾値を下げることができなくなってしまう。すなわち、受信回路２３０で受信信号を検出するためには、閾値を下げることが有効であるが、同相ノイズがある場合、閾値を下げると同相ノイズに反応してしまう。これにより、受信回路２３０が、誤作動してしまう。このような同相ノイズは、周波数が低いため、ハイパスフィルタが除去することが可能であるが、ＲＣのハイパスフィルタを通過すると、信号波形に揺り戻しが生じてしまう。

【0042】

フィルタ２２３、２２４通過後のカウンターパルスが減衰する過程で、波形がゼロレベルをまたいで再びエッジパルスの極性側に揺り戻しが生じる場合がある（図５のＦ−Ｇの破線）。この揺り戻しは、ＲＣのフィルタ２２３、２２４の過渡特性に起因する。揺り戻しによってコンパレータ２３１、２３２あるいは拡幅回路２３３、２３４の出力においてパルス幅が広くなる恐れがある（図５の信号Ｊ、Ｋ参照）。したがって、判定回路２３６への入力パルスの間隔が狭まる。判定回路２３６がエッジパルスの処理を終え、スタンバイ状態に戻る前に次のエッジパルスが到達してしまうと、エッジパルスとカウンターパルスを識別できなくなり信号復元を誤る（図５の出力信号Ｌ参照）。

【0043】

上記のように、Ｆ−Ｇの破線に示す揺り戻しがある場合、拡幅回路２３３、２３４の出力Ｊ、Ｋには、揺り戻しの期間にもパルスが生じてしまう。したがって、パルス幅が広くなると、パルス同士が干渉してしまい、信号の復元が困難になる。特に、高データレートでの通信を行う場合、パルスが干渉しやすいため、信号復元が困難になる。なお、特許文献１では、揺り戻しを減衰することができるが、エッジパルスも減衰してしまう。このため、復元回路２３５が信号復元を誤ってしまうおそれがある。

【0044】

そこで、本実施形態では、受信回路が受信信号の初期化を行っている。なお、受信信号の初期化とは、受信信号を減衰または消去することである。このようにすることで、信号を確実に復元することができる。したがって、遅延短縮、及びデータレートの高速化を図ることができる。

【0045】

実施の形態１．
本実施の形態にかかる通信装置１００について、図６を用いて説明する。図６は、通信装置１００の構成を示すブロックである。図７は、図６の端子Ａ〜Ｌにおける信号波形を示すタイミングチャートである。通信装置１００は、送信回路１０と、非接触伝送路２０と、受信回路３０とを備えている。受信回路３０は、復元回路３５と、初期化制御部４０と、初期化部５０と、を備えている。

【0046】

図１に示した通信装置２００と同様に、通信装置１００は、パルスアイソレータなどであり、非接触伝送路２０を介して、信号を伝送する。非接触伝送路２０は交流結合素子である１次側コイル２１及び二次側コイル２２を備えている。送信回路１０から送信された信号は非接触伝送路２０を介して、受信回路３０に受信される。送信回路１０、非接触伝送路２０、及び復元回路３５は、図１、又は図４に示した送信回路２１０、非接触伝送路２２０、及び復元回路２３５と同様の構成であるため説明を省略する。すなわち、受信回路３０は、図１又は図４に示した構成に、初期化制御部４０と、初期化部５０とが追加された構成を有している。また、入力信号Ａ、及び送信回路１０からの信号Ｂ、Ｃは、図５と同様になっている。

【0047】

送信回路１０から非接触伝送路２０を介して受信した受信信号Ｆ，Ｇが復元回路３５に入力される。復元回路３５は、受信信号Ｆ，Ｇに基づいて、入力信号Ａを復元する。すなわち、復元回路３５は、入力信号Ａに対応する出力信号Ｌを生成する。復元回路３５における処理には、図１〜図５で示した処理と同様の処理を用いることができる。すなわち、復元回路３５は、コンパレータや拡幅回路を有している。

【0048】

信号Ｆと信号Ｇとの差動電圧Ｆ−Ｇには、図７に示すように、エッジパルス（メインパルス）Ｐ１，Ｐ３とカウンターパルスＰ２，Ｐ４が含まれている。復元回路３５は、初期化制御部４０に信号を送信する。初期化制御部４０はその信号から信号復元に必要な部分と不要な部分とを識別し、その識別結果を初期化制御信号Ｍとして初期化部５０に伝達する。初期化部５０は、初期化制御部４０から送信された初期化制御信号Ｍに従って非接触伝送路２０の信号Ｆおよび信号Ｇを初期化する。

【0049】

なお、非接触伝送路２０からの信号Ｆ，信号Ｇの差動電圧における揺り戻し成分（Ｆ−Ｇの破線）が、次のエッジパルスと干渉することを避ける必要がある。このため、例えば、カウンターパルスＰ２の後において、初期化制御信号Ｍは遅くとも次のエッジパルスＰ３が到達するまでに初期化指示を終了する。同時に、初期化動作により復元回路３５が動作できる下限の信号強度を下回るまで信号Ｆおよび信号Ｇを減衰させるように、初期化部５０の能力を調整する。具体的な一例として、初期化制御部４０は、信号Ｆと信号Ｇを入力とするＯＲ（論理和）回路を含んでいる。また、初期化部５０は、スイッチとなるトランジスタを含んでいる。そして、初期化部５０のトランジスタが、非接触伝送路２０の出力側の端子Ｆと端子Ｇとを接続する。初期化制御部４０からの初期化制御信号ＦによってトランジスタがＯＮ／ＯＦＦする。

【0050】

本実施形態では、信号Ｆ−Ｇのエッジパルスが復元回路３５に入力されると初期化制御部４０から初期化制御信号Ｍが出力される。初期化制御信号Ｍが出力される条件は、復元回路３５に入力される信号のエッジパルスが到達することである。例えば、エッジパルスＰ１の到達後、次のエッジパルスＰ３が到達するまでの全ての信号成分は復元動作に不要である。初期化部５０のトランジスタのゲートに初期化制御部４０からの初期化制御信号Ｍを入力する。初期化部５０は、初期化制御信号Ｍに基づいて、端子Ｆと端子Ｇとを短絡する。こうすることで、復元に不要な受信信号を初期化部５０が強制的に減衰させる。

【0051】

この結果、隣接パルス間隔を狭めてもパルス同士の干渉が起こりにくくなる。よって、入出力間遅延の短縮や高データレート化を達成することが可能になる。なお、復元回路３５から初期化制御部４０へ送信する信号は、復元回路３５の内部波形だけでなく、例えば復元回路３５の入力信号そのものであっても良い。あるいは、初期化制御信号Ｍの生成に適した任意の端子から取り出すことができる。また、初期化制御部４０はＯＲ回路に限られるものではない。例えば、初期化制御部４０は、ＡＮＤ回路とすることもできる。初期化部５０が端子Ｆと端子Ｇを接続するトランジスタに限られるものではない。例えば、初期化部５０が、端子Ｆと端子Ｇを個別に基準電位と接続するトランジスタであってもよい。

【0052】

次に、本実施形態にかかる通信装置１００の非接触伝送路２０、及び受信回路３０の詳細な構成、及び動作について、図８〜図１０を用いて説明する。図８は、通信装置１００の構成の一例を示す回路図である。図９は、初期化を行わない場合の信号波形を示すタイミングチャートであり、図１０は初期化を行った場合の信号波形を示すタイミングチャートである。

【0053】

送信回路１０は、エッジ生成回路１１とエッジ生成回路１２とを備えている。エッジ生成回路１１は、入力信号Ａに含まれるパルスのライズエッジを検出して、検出したライズエッジに対応するエッジパルスを生成する。エッジ生成回路１１は、入力信号Ａに含まれるパルスのフォールエッジを検出して、検出したフォールエッジに対応するエッジパルスを生成する。

【0054】

送信回路１０からは信号Ｂ、及び信号Ｃが非接触伝送路２０に送信される。非接触伝送路２０は、一次側コイル２１、及び二次側コイル２２を備えている。一次側コイル２１と二次側コイル２２とは、絶縁境界が介在した絶縁トランスとなっている。すなわち、一次側コイル２１と二次側コイル２２とは交流的に結合された交流結合素子である。一次側コイル２１の一端には信号Ｂが供給され、他端には信号Ｃが供給される。したがって、一次側コイル２１には、信号Ｂと信号Ｃとの差動電圧に応じた電流が流れる。入力信号ＩＮの立ち上がり（ライズエッジ）、又は立ち上がり（フォールエッジ）のタイミングで、パルス状の電流が一次側コイル２１に流れる。また、入力信号ＩＮのライズエッジにおいて一次側コイル２１に流れる電流は、フォールエッジにおいて一次側コイル２１に流れる電流と反対の向きになる。これにより、入力信号Ａのエッジの情報を送信パルスの極性に変換することができる。

【0055】

従って、二次側コイル２２には、一次側コイル２１に流れる電流に応じた差動電圧が誘起される。差動信号Ｆ−Ｇには、入力信号ＩＮのエッジに対応するエッジパルスと、エッジパルスの直後に現れるカウンターパルスが存在している。カウンターパルスはエッジパルスと反対の極性となっている。差動信号Ｆ−Ｇには、入力信号ＩＮのライズエッジに対応する正極性のエッジパルスＰ１と、入力信号ＩＮのフォールエッジに対応する負極性のエッジパルスＰ３が存在している。さらに、正極性のエッジパルスＰ１の直後には負極性のカウンターパルスＰ２が存在し、負極性のエッジパルスＰ３の直後には、正極性のカウンターパルスＰ４が存在している。

【0056】

二次側コイル２２の一端はフィルタ２３に接続され、他端はフィルタ２４に接続されている。フィルタ２３、及びフィルタ２４は、例えばＲとＣとを備えたハイパスフィルタ（ＨＰＦ）である。フィルタ２３、及びフィルタ２４は、非接触伝送路２０を介して受信した受信パルスからノイズ成分を除去する。フィルタ２３、２４を通過した信号Ｆ，信号Ｇは受信回路３０に出力される。

【0057】

受信回路３０は、復元回路３５、初期化制御部４０、及び初期化部５０を備えている。復元回路３５は、コンパレータ３１、３２、拡幅回路３３、３４、及び判定回路３６を有している。コンパレータ３１では、フィルタ２３を通過した信号Ｆが非反転入力端子に入力され、フィルタ２４を通過した信号Ｇが反転入力端子に入力される。したがって、コンパレータ３１は、差動電圧Ｆ−Ｇの正極性のパルスを検出する。コンパレータ３１の出力は、図９、１０の信号Ｈのようになる。コンパレータ３２では、フィルタ２３を通過した信号Ｆが反転入力端子に入力され、フィルタ２４を通過した信号Ｇが非反転入力端子に入力される。したがって、コンパレータ３２は、差動電圧Ｆ−Ｇの負極性のパルスを検出する。コンパレータ３２の出力は、図９、１０の信号Ｉのようになる。コンパレータ３１、３２は、二次側コイル２２の両端を差動入力とする差動アンプとなる。

【0058】

コンパレータ３１からの信号Ｈは、拡幅回路３３に入力される。コンパレータ３２からの信号Ｉは、拡幅回路３４に入力される。拡幅回路３３、拡幅回路３４は、入力された信号Ｈ、Ｉのパルス幅をそれぞれ拡幅する。すなわち、拡幅回路３３、及び拡幅回路３４は、ライズエッジを高速に出力し、フォールエッジを遅延して出力する遅延回路である。これにより、パルスの立ち下がりを遅らせることができる。よって、拡幅回路３３は、信号Ｈのパルスのパルス幅を広くして、信号Ｊとして判定回路３６に出力する。拡幅回路３４は、信号Ｉのパルスのパルス幅を広くして、信号Ｋとして判定回路３６に出力する。拡幅回路３３からの出力、及び拡幅回路３４の出力は、それぞれ図９、１０の信号Ｊ、及び信号Ｋのようになる。

【0059】

拡幅回路３３、３４は信号Ｊ，及び信号Ｋを判定回路３６に出力する。判定回路３６はパルスの先着を判定する論理回路を含んでいる。すなわち、判定回路３６は、信号Ｊのパルスと信号Ｋのパルスのどちらが先に着くかを判定している。判定回路３６は、図１で示した判定回路３６と同様の構成とすることができるため、説明を省略する。

【0060】

初期化制御部４０はＯＲ回路を備えている。具体的には、初期化制御部４０はＮＯＲ回路となっている。初期化制御部４０には、信号Ｊ、及び信号Ｋが入力される。すなわち、初期化制御部４０は信号Ｊと信号ＫのＮＯＲを初期化制御信号Ｍとして、初期化部５０に出力する。

【0061】

初期化部５０は、端子Ｆと端子Ｇとの間に配置されたトランジスタを備えている。より具体的には、トランジスタのソースが端子Ｆと接続され、ドレインが端子Ｇと接続される。初期化制御部４０からの初期化制御信号Ｍは、トランジスタのゲートに入力される。したがって、初期化制御信号Ｍによって、トランジスタのＯＮ／ＯＦＦが制御される。スイッチであるトランジスタがＯＮすることで、端子Ｆと端子Ｇとが短絡される。

【0062】

差動電圧Ｆ−Ｇには、カウンターパルスの揺り戻しが生じる（図９、図１０の信号Ｆ−Ｇを参照）。初期化を行わない場合、この揺り戻しによって、信号Ｈ、及び信号Ｉには、復元に不要なパルスＰ５、Ｐ６が生じてしまう（図９の信号Ｈ，信号Ｉ参照）。

【0063】

初期化を行わない場合において、信号Ｈ，及び信号Ｉのパルスを拡幅すると、信号Ｊ，信号Ｋが必要以上に延びてしまう。例えば、図９に示すように、期間Ｔ１が長くなってしまい、期間Ｔ２が短くなってしまう。期間Ｔ１は、信号Ｊと信号ＫとのＯＲがＨｉとなる期間であり、信号復元に最低限必要な禁止領域である。期間Ｔ１に基づいて、遅延短縮の限界が決まる。また、期間Ｔ２は、信号Ｊと信号ＫとのＯＲがＬｏとなる期間であり、次のエッジを認識できるタイミング余裕となっている。

【0064】

一方、初期化を行う場合、カウンターパルスＰ２、Ｐ４の揺り戻しのタイミングで、初期化が行われる。図１０に示すように、信号復元に不要なパルスＰ５，Ｐ６が信号Ｈ、及び信号Ｉから除去される。拡幅回路３３、３４が信号Ｈ，及び信号Ｉのパルスを拡幅すると、信号Ｊ、及び信号Ｋは、図１０に示すようになる。信号Ｊと信号ＫとのＯＲがＨｉとなる期間Ｔ１は、初期化を行わない場合よりも短くなる。よって、禁止領域を短縮することができ、パルスの遅延時間を短縮することができる。信号Ｊと信号ＫとのＯＲがＬｏとなる期間Ｔ２を長くすることができ、エッジを認識するタイミング余裕が増える。すなわち、タイミングマージンの減少を小さくすることができ、信号を精度よく復元することができる。

【0065】

このように、受信回路３０側に初期化制御部４０、及び初期化部５０を設けることで、信号を確実に復元することができる。例えば、初期化制御部４０が受信信号から必要な部分と不要な部分とを検知し、その検知結果に基づいて、初期化制御信号を初期化部５０に出力する。初期化部５０は、初期化制御信号に基づいて、受信信号の初期化を実行する。こうすることで、エッジパルスの後の一定期間において、信号Ｆ、信号Ｇが初期化される。揺り戻しによってカウンターパルスの後に生じる不要なパルスＰ５、Ｐ６を除去することができる。したがって、信号復元に最低限必要な期間Ｔ１と短くすることができ、遅延を短縮することができる。さらに、データレートの高速化を図ることができる。

【0066】

さらに、初期化部５０が初期化制御信号ＭによってＯＮ／ＯＦＦ制御されるトランジスタを有している。こうすることで、初期化部５０が適切なタイミングで初期化を開始又は終了することができる。初期化部５０のトランジスタが端子Ｆと端子Ｇとを導通する。こうすることで、回路構成を簡素化することができる。また、初期化制御部４０にＯＲ回路を用いることで、回路構成を簡素化することができる。もちろん、初期化制御部４０の構成は、ＯＲ回路に限られるものではなく、ＡＮＤ回路を用いてもよい。

【0067】

実施の形態２．
本実施の形態に係る通信装置１００について、図１１を用いて説明する。図１１は、本実施の形態に係る通信装置１００の構成を示すブロック図である。本実施の形態では、実施の形態１の構成に対して、パルス幅調整回路６０と遅延回路７０とが追加された構成となっている。なお、パルス幅調整回路６０と遅延回路７０以外の構成については、実施の形態１と同様であるため、説明を適宜省略する。

【0068】

パルス幅調整回路６０及び遅延回路７０は、初期化制御部４０と初期化部５０との間に配置されている。パルス幅調整回路６０は、初期化制御部４０で生成された初期化制御信号のパルス幅を調整する。遅延回路７０は、パルス幅調整回路６０で調整された初期化制御信号を遅延させる。そして、遅延回路７０で遅延された初期化制御信号Ｎは初期化部５０に入力される。初期化部５０は、初期化制御信号Ｎに基づいて、端子Ｆと端子Ｇを短絡させることで、信号Ｆと信号Ｇの初期化を行う。こうすることで、実施の形態１と同様の効果を得ることができる。

【0069】

また、本実施形態では、パルス幅調整回路６０を設けることで、初期化する期間を調整することができる。さらに、遅延回路７０を設けることで、初期化の開始タイミングを調整することができる。よって、初期化部５０が初期化するタイミング及び期間を最適化することができ、より確実に信号を復元することができる。これにより、遅延短縮、及びデータレートの高速化を図ることができる。

【0070】

実施の形態１では、初期化部５０での初期化動作は初期化制御部４０からの初期化制御信号Ｍに従って実行されている。すなわち、初期化制御信号Ｍの指示により、初期化部５０のトランジスタがＯＮする。このため、初期化時間が不足な場合はパルス幅調整回路６０が初期化制御信号Ｍのパルス幅を伸ばす。反対に初期化時間が過剰である場合は、パルス幅調整回路が初期化制御信号Ｍのパルス幅を縮める。このように、パルス幅調整回路６０は、パルス幅を任意に設定することができる。

【0071】

同様に、初期化が始まるタイミングが速い場合は、遅延回路７０が遅延時間を長くして、初期化制御信号Ｍのパルスの到達時間を遅らせる。反対に初期化が始まるタイミングが遅い場合は、遅延回路７０は遅延時間を少なくして、初期化パルスの到達時間を早める。このように、遅延回路７０は、初期化開始タイミングを任意に設定できる。

【0072】

パルス幅調整回路６０、及び遅延回路７０から出力される信号の波形について、図１２を用いて説明する。図１２は、通信装置１００の端子Ｍ、Ｎでの波形、及びＦ−Ｇの差動電圧の波形を示すタイミングチャートである。なお、図１２において、Ｆ―Ｇは、初期化を行わない場合の信号波形を示しており、Ｆ―Ｇ‘は、初期化を行った場合の信号波形を示している。また、図１２において、Ｍは、初期化制御部４０をＯＲ回路とした場合の信号波形を示しており、Ｍ’は、初期化制御部４０をＡＮＤ回路とした場合の信号波形を示している。

【0073】

図１２のＭ、Ｍ'に示すように、初期化制御部４０の構成によって、初期化制御信号のパルス幅、及びタイミングが異なる。初期化を適切に行うためには、差動電圧Ｆ−Ｇの揺り戻しのタイミングに合うようなパルスを初期化部５０に出力する必要がある。したがって、パルス幅調整回路６０と遅延回路７０が、初期化制御信号Ｍのパルス幅及びタイミングを調整することで、図１２のＮのような初期化制御信号Ｎが初期化部５０に供給される。

【0074】

図１２の初期化制御信号Ｎによって、初期化部５０のトランジスタがＯＮ／ＯＦＦ制御される。こうすることで、図１２の信号Ｆ−Ｇ’のように、差動電圧の揺り戻しを適切に減衰、または消去することができる。こうすることで、信号Ｌ（図１２では不図示）から入力信号Ａをより確実に復元することができるようになる。

【0075】

なお、図１１では、パルス幅調整回路６０、及び遅延回路７０が初期化制御部４０と初期化部５０との間に配置されているが、パルス幅調整回路６０、及び遅延回路７０は図１１に示す構成、及び配置に限られるものでない。例えば、パルス幅調整回路６０、及び遅延回路７０は、復元回路３５と独立して設けられたものに限らず、復元回路３５の一部の回路を利用することも可能である。例えば、図１で示したような拡幅回路２３３、２３４、又は図８で示したような拡幅回路３３、３４の一部を用いて、パルス幅調整回路６０、及び遅延回路７０を構成することもできる。すなわち、パルス幅調整回路６０、及び遅延回路７０は、初期化制御部４０の前段に設けられていてもよい。

【0076】

ここで、図１３〜図１５を用いて、拡幅回路３３、３４の一部をパルス幅調整回路６０、及び遅延回路７０として用いる構成について説明する。図１３は、受信回路３０の一部を示す回路図である。図１４は、受信回路３０に設けられた拡幅回路３３、３４の構成を示す回路図である。図１５は、拡幅回路３３、３４に設けられたコンパレータのトランジスタ構成を示す回路図である。

【0077】

まず、通信装置１００の要部構成について図１３を用いて説明する。図１３は、ＨＰＦ２３、２４から判定回路３６までの回路構成を示す図である。なお、通信装置１００の要部構成は、上記と同様であるため、適宜説明を省略する。

【0078】

図８で示した構成と同様に、コンパレータ３１、３２からの信号Ｈ、Ｊは拡幅回路３３、３４にそれぞれ入力される。また、拡幅回路３３、３４には、基準電圧ＶＲＥＦが入力されている。拡幅回路３３、３４は基準電圧ＶＲＥＦを用いて、パルス幅を拡幅する。拡幅回路３３は信号Ｙ１を初期化制御部４０に出力し、信号Ｊを判定回路３６に出力する。拡幅回路３４は信号Ｙ２を初期化制御部４０に出力し、信号Ｋを判定回路３６に出力する。判定回路３６は、図１で示した構成と同様を有している。そして、判定回路３６は信号Ｊ，信号Ｋのパルスの先着を判定する。そして、判定回路３６の判定結果に基づいて、入力信号が復元される。

【0079】

初期化制御部４０は、図８と同様に、ＮＯＲ回路となっている。初期化制御部４０は信号Ｙ１と信号Ｙ２のＮＯＲを初期化制御信号Ｎとして初期化部５０に出力する。初期化部５０は、図８と同様に、Ｐｃｎのトランジスタを有している。初期化部５０のトランジスタのゲートに初期化制御信号Ｎが入力される初期化部５０のトランジスタのソースが端子Ｇに接続され、ドレインが端子Ｆに接続される。

【0080】

拡幅回路３３、３４の構成は、図１４のようになっている。なお、拡幅回路３３、３４の構成は同一であるため、図１４に示される回路が拡幅回路３３であるとして説明する。換言すると、拡幅回路３４は図１４と同様の回路構成を有しており、拡幅回路３４には信号Ｈの代わりに信号Ｉが入力される。拡幅回路３４は、信号Ｊの代わりに信号Ｋを出力し、信号Ｙ１の代わりに信号Ｙ２を出力する。

【0081】

拡幅回路３３には、信号Ｈと基準電圧ＶＲＥＦが入力されている。拡幅回路３３は、コンパレータＣＯＭ１〜ＣＯＭ３、インバータＩＮＶ１、ＩＮＶ２、ＮＡＮＤ回路ＮＡＮＤ１、ＮＡＮＤ２を備えている。基準電圧ＶＲＥＦは、ＣＯＭ１〜ＣＯＭ３に入力されている。

【0082】

コンパレータＣＯＭ１は、信号Ｈと基準電圧ＶＲＥＦとを比較する。コンパレータＣＯＭ１は、比較結果を示す比較信号をコンパレータＣＯＭ２に出力する。コンパレータＣＯＭ２は、コンパレータＣＯＭ１の出力と基準電圧ＶＲＥＦを比較する。コンパレータＣＯＭ２は、インバータＩＮＶ１を介して、比較信号をＮＡＮＤ回路ＮＡＮＤ１に出力する。ＮＡＮＤ回路１は、信号ＨとインバータＩＮＶ１の出力信号のＮＡＮＤをインバータＩＮＶ２、ＣＯＭ３、及びＮＡＮＤ回路ＮＡＮＤ２に出力する。

【0083】

インバータＩＮＶ２は、ＮＡＮＤ回路ＮＡＮＤ１からの信号を反転して、信号Ｙ１として出力する。コンパレータＣＯＭ３は、ＮＡＮＤ回路ＮＡＮＤ１からの信号と、基準電圧ＶＲＥＦとを比較する。そして、比較信号をＮＡＮＤ回路ＮＡＮＤ２に出力する。ＮＡＮＤ回路ＮＡＮＤ２は、ＮＡＮＤ回路ＮＡＮＤ１からの信号と、コンパレータＣＯＭ３からの信号のＮＡＮＤを信号Ｊとして出力する。

【0084】

したがって、コンパレータＣＯＭ１、ＣＯＭ２，インバータＩＮＶ１、及びＮＡＮＤ回路ＮＡＮＤ１は、拡幅回路３３とパルス幅調整回路６０とで共通となっている。すなわち、拡幅回路３３とパルス幅調整回路６０とは、コンパレータＣＯＭ１、ＣＯＭ２，インバータＩＮＶ１、及びＮＡＮＤ回路ＮＡＮＤ１を共有している。

【0085】

ここで、コンパレータＣＯＭ１、ＣＯＭ２の構成を図１５に示す。なお、コンパレータＣＯＭ１、ＣＯＭ２の構成は同様であるため、図１５に示す回路がコンパレータＣＯＭ１であるとして説明を行う。

【0086】

コンパレータＣＯＭ１は、トランジスタＴｒ１〜Ｔｒ５を備えている。トランジスタＴｒ１、Ｔｒ４はＰｃｈトランジスタである。トランジスタＴｒ２、Ｔｒ３、Ｔｒ５はＮｃｈトランジスタである。電源電圧ＶＣＣとグランドＧＮＤの間に、トランジスタＴｒ１〜Ｔｒ３が直列に接続されている。

【0087】

具体的には、トランジスタＴｒ１のソースに電源電圧ＶＣＣが供給されている。トランジスタＴｒ１のドレインとトランジスタＴｒ２のドレインが接続されている。トランジスタＴｒ２のソースと、トランジスタＴｒ３のドレインが接続されている。トランジスタＴｒ３のソースがグランドＧＮＤに接続されている。トランジスタＴｒ１のゲートとトランジスタＴｒ２のゲートに信号Ｈが入力される。トランジスタＴｒ３のゲートには信号ＧＮが入力される。信号ＧＮは、基準電圧ＶＲＥＦである。

【0088】

電源電圧ＶＣＣとグランドＧＮＤの間に、トランジスタＴｒ４、Ｔｒ５が直列に接続されている。具体的には、トランジスタＴｒ４のソースに電源電圧ＶＣＣが供給されている。トランジスタＴｒ４のドレインとトランジスタＴｒ５のドレインが接続されている。トランジスタＴｒ５のソースがグランドＧＮＤに接続されている。トランジスタＴｒ１のドレインとトランジスタＴｒ２のドレインとの間の電圧が、トランジスタＴｒ４のゲート、及びトランジスタＴｒ５のゲートに入力される。トランジスタＴｒ４のドレインとトランジスタＴｒ５のドレインとの間の電圧が、出力信号ＯＵＴとして、出力される。すなわち、図１５の回路がコンパレータＣＯＭ１であるとすると、出力信号ＯＵＴは、コンパレータＣＯＭ２に出力される。図１５の回路がコンパレータＣＯＭ２であるとすると、出力信号ＯＵＴは、インバータＩＮＶ１に出力される

【0089】

このような構成によって、初期化制御部４０には、パルス幅が調整された信号Ｊ，Ｋが入力される。よって、初期化部５０が適切なタイミングで信号Ｆと信号Ｇの初期化を行う。よって、初期化動作の開始タイミング、及び初期化する期間を適切に調整することができる。

【0090】

このように、復元回路３５の一部を用いて、パルス幅及びタイミングを調整することができる。すなわち、パルス幅調整回路６０、及び遅延回路７０が、復元回路３５の一部の回路を共有している。こうすることで、パルス幅及びタイミングの調整のために追加する回路を簡素化することができる。よって、回路構成を簡素化することができる。なお、初期化制御信号Ｎのパルス幅、及びタイミングを調整するための回路は、上記の構成に限られるものではない。すなわち、初期化を行うタイミング、及び期間を調整できる回路が受信側に設けられていればよい。

【0091】

実施の形態３．
本実施の形態にかかる通信装置１００について、図１６を用いて説明する。図１６は、通信装置１００の構成を示すブロック図である。本実施の形態では、非接触伝送路２０にフィルタ２３、２４が設けられていない。すなわち、二次側コイル２２に初期化部５０が直接接続されている。なお、非接触伝送路２０以外の構成については、上記の実施の形態と同様であるため、適宜説明を省略する。

【0092】

通信装置１００は、送信回路１０と非接触伝送路２０と復元回路３５と初期化制御部４０と初期化部５０とを備えている。送信回路１０は、入力信号Ａをパルスに変換する。交流結合素子である一次側コイル２１、及び二次側コイル２２を備えている。非接触伝送路２０は、送信回路１０からのパルスを非接触で伝送する。復元回路３５は、非接触伝送路２０を介して伝送されたパルスに応じた受信信号Ｆ，Ｇに基づいて、入力信号Ａを復元する。初期化部５０は、非接触伝送路２０の出力を初期化する。初期化制御部４０は、非接触伝送路２０を介して受信したパルスに応じた受信信号に基づいて、初期化部５０を制御する制御信号を出力する。

【0093】

上記の通信装置１００の信号波形の一例を、図１７に示す。図１７は、各端子における信号波形を示すタイミングチャートである。上記したように、復元回路３５に入力されるエッジパルス間のタイミングマージンの減少を防ぐために、初期化部５０が初期化を行っている。非接触伝送路２０にフィルタ２３、２４がない場合、タイミングマージンの減少の原因であるカウンターパルスの揺り戻しが生じない。しかしながら、カウンターパルスの過渡特性による揺り戻しが生じない場合でも、差動電圧Ｆ−Ｇにリンギングが生じる場合がある（図１７のＦ−Ｇ参照）。例えば、二次側コイル２２のインダクタンスに起因した受信信号のリンギングによっても、タイミングマージンが減少してしまう。この場合、図７のように二次側コイル２２の直後を初期化することで、タイミングマージンの減少を抑制できる。

【0094】

したがって、実施の形態１と同様に、復元回路３５からの信号に基づいて、初期化制御部４０が初期化制御信号Ｍを生成する（図１７のＭ参照）。そして、初期化制御信号Ｍに基づいて、初期化部５０が信号Ｆ、及び信号Ｇの初期化を行うと、初期化後の差動電圧Ｆ−Ｇ‘は、図１７のＦ−Ｇ‘のようになる。このようにすることで、実施の形態１と同様の効果を得ることができる。

【0095】

なお、非接触の伝送方式としては、信号復元に種々の手法がある。例えば、実施の形態１で示した（１）パルス極性に基づく信号復元だけでなく、（２）パルス数による信号復元、及び（３）Ｓｅｔ／Ｒｅｓｅｔ回路による信号復元などがある。本実施の形態にかかる信号初期化の動作は（１）〜（３）のいずれにも利用することができる。この点について、以下に説明する。

【0096】

（１）パルス極性による信号復元
パルス極性によって信号を復元する構成例を図１８に示す。図１８は、パルス極性によって信号を復元する回路構成を簡略化して示す図である。なお、図１８は、一次側コイル２１の入力、及び二次側コイル２２の出力を１系統のみを示す図である。

【0097】

上記したように、コンパレータ３１からの信号に基づいて、判定回路３６がパルスの先着判定を行う。図１８に示す構成での信号波形を図１９に示す。図１９では、正常に信号が復元された場合の信号波形と、揺り戻しによって復元に異常が生じた場合の信号波形とが示されている。入力信号のエッジ検出により、信号Ａが一次側コイル２１に供給される。信号Ａによって一次側コイル２１に電流が流れると、二次側コイル２２では信号Ｂが生成される。

【0098】

（１）パルス極性による信号復元では、カウンターパルスと、識別対象であるエッジパルスとの切り分けが必要である。信号Ｂにカウンターパルスの揺り戻しの影響が大きくなってしまう。よって、（１）パルス極性による復元では、（２）パルス数による復元、及び（３）Ｓｅｔ／Ｒｅｓｅｔによる信号復元よりも、初期化の効果が大きくなる。

【0099】

例えば、識別対象であるエッジパルス間に、揺り戻しが生じている。揺り戻しによって、パルスがくっついて、振幅が減ってしまう。よって、出力異常が生じてしまう。しかしながら、実施の形態１〜３に示したように、初期化を行うことで、揺り戻しを消去又は減衰することができる。よって、正常に信号を復元することができる。

【0100】

（２）パルス数による信号復元
（２）パルス数によって信号を復元する構成例を図２０に示す。図２０は、パルス数によって信号を復元する回路構成を簡略化して示す図である。なお、図２０は、一次側コイル２１の入力、及び二次側コイル２２の出力を１系統のみ示す図である。図２０では、コンパレータ３１の出力がカウンター４１に入力されている。カウンター４１は、エッジパルスの数をカウントすることによって、信号を復元する。

【0101】

（２）パルス数によって信号を復元する場合、カウンターパルスは復元に影響しない。しかしながら、カウンターパルスの揺り戻しが生じることで、次のエッジパルスを干渉する可能性がある。よって、図２１に示すように、揺り戻しが次のエッジパルスと干渉すると、エッジパルスのカウント数が減ってしまう。パルス数によって信号を復元する場合、実施の形態１〜３で示したように信号を初期化することで、揺り戻しを消去又は減衰することができる。よって、信号を正確に復元することができる。

【0102】

（３）Ｓｅｔ／Ｒｅｓｅｔによる信号復元
（３）Ｓｅｔ／Ｒｅｓｅｔによって信号を復元する構成を図２２に示す。図２２は、Ｓｅｔ／Ｒｅｓｅｔによって信号を復元する回路構成を簡略化して示す図である。なお、図２２に示す構成では、非接触伝送路２０に２つの一次側コイル２１ａ、２１ｂと２つの二次側コイル２２ａ、２２ｂとが設けられている。さらに、二次側コイル２２ａからの信号Ｂが入力されるコンパレータ３１ａと、二次側コイル２２ｂからの信号Ｂ'がコンパレータ３１ｂに入力される。コンパレータ３１ａ、３１ｂの出力は、ＳＲ論理回路４２に入力される。ＳＲ論理回路４２は、ＳＲラッチ回路を含んでおり、コンパレータ３１ａ、３１ｂの出力に基づいて、入力信号を復元する。

【0103】

（３）Ｓｅｔ／Ｒｅｓｅｔによって信号を復元する場合、カウンターパルスは復元に影響しない。しかしながら、カウンターパルスの揺り戻しが生じることで、次のエッジパルスを干渉する可能性がある。例えば、カウンターパルスに揺り戻しが生じると、出力Ｂのエッジパルスと、出力Ｂ’のパルス（揺り戻し）が時間的にくっついてしまう。よって、図２３に示すように、揺り戻しが次のエッジパルスと干渉すると、信号を誤って復元してしまう。図２２の構成でも場合、実施の形態１〜３で示したように信号を初期化することで、揺り戻しを消去又は減衰することができる。よって、信号を正確に復元することができる。

【0104】

（適用例）
本実施の形態に係る通信装置１００をアイソレータとして、モータを駆動するインバータ装置に適用することができる。図２４は、本実施形態に係る通信装置１００をアイソレータとして、インバータ装置に適用した場合の構成を示す図である。

【0105】

図２４に示すインバータ装置は、低電圧回路１１０と、高電圧回路１２０とを備えている。低電圧回路１１０は例えば、５Ｖ程度の低電圧で動作する。高電圧回路１２０は、例えば、１ｋＶ程度の高電圧で動作する。すなわち、インバータ装置は、低電圧回路１１０と高電圧回路１２０に分離されている。低電圧回路１１０と高電圧回路１２０はアイソレータである通信装置１００で絶縁されている。すなわち、通信回装置１００の一次側コイル２１までが低電圧回路１１０となり、二次側コイル２２からが高電圧回路１２０となる。

【0106】

低電圧回路１１０はマイコン（ＭＣＵ）１１１を備えている。高電圧回路１２０は、ゲートドライバー１２１、ＩＧＢＴ１２２、及びモータ１２３を備えている。マイコン１１１は、周辺機器又はコンソールからの指示に基づいて、送信データを生成する。マイコン１１１は、例えばＰＷＭ変調された送信データを通信装置１００に出力する。なお、モータ１２３はＵ相、Ｖ相、Ｗ相で駆動する３相モータであるため、通信装置１００は、ＵＨ，ＵＬ、ＶＨ，ＶＬ，ＷＨ，ＷＬのそれぞれについて設けられている。なお、ゲートドライバー１２１、ＩＧＢＴ１２２もＵＨ，ＵＬ、ＶＨ，ＶＬ，ＷＨ，ＷＬのそれぞれについて設けられている。すなわち、通信装置１００、ゲートドライバー１２１、ＩＧＢＴ１２２は６系統設けられている。

【0107】

通信装置１００は、ゲートドライバー１２１に信号を出力する。ゲートドライバー１２１は、通信装置１００からの信号に基づいて、ＩＧＢＴ１２２を駆動する。ＩＧＢＴ１２２は、モータ１２３に流れる電流を供給する。このようにすることで、マイコン１１１で生成した送信データに基づいて、モータ１２３をアナログ的に制御することができる。

【0108】

上記のように、通信装置１００は、復元回路３５からの信号に基づいて、信号の初期化を行っている。よって、信号を確実に復元することができ、モータ１２３をより正確に駆動することができる。なお、上記の説明では通信装置１００がアイソレータであるとして説明を行ったが、通信装置１００は、非接触伝送路を備えたものであれば、アイソレータに限られるものではない。

【0109】

また、上記した実施の形態１〜３等の各構成は、適宜組み合わせて用いることができる。上記実施の形態の一部または全部は、以下の付記のようにも記載され得るが、以下には限られない。
（付記１）
入力信号をパルスに変換する送信回路と
交流結合素子を備え、前記送信回路からのパルスを非接触で伝送する非接触伝送路と、
前記非接触伝送路を介して伝送されたパルスに応じた受信信号に基づいて、前記入力信号を復元する復元回路と、
前記非接触伝送路の出力を初期化する初期化部と、
前記非接触伝送路を介して受信したパルスに応じた受信信号に基づいて、前記初期化部を制御する制御信号を出力する初期化制御部と、を備えた通信装置。
（付記２）
前記非接触伝送路を介して受信したパルスのパルス幅を拡幅する拡幅回路をさらに備え、
前記復元回路が前記拡幅回路で拡幅された受信パルスに基づいて、前記入力信号を復元する付記１に記載の通信装置。
（付記３）
前記初期化部が初期化を行うタイミング、及び期間の少なくとも一方を調整する回路をさらに備えた付記１に記載の通信装置。
（付記４）
前記非接触伝送路の受信側の前記交流結合素子の両端に前記初期化部が接続されている付記１に記載の通信装置。
（付記５）
前記初期化部が前記非接触伝送路の受信側に接続されたトランジスタを備え、
前記初期化制御部が、前記トランジスタをＯＮ／ＯＦＦ制御し、
前記トランジスタがＯＮすることで、初期化が行われる付記１に記載の通信装置。
（付記６）
前記受信信号には、前記非接触伝送路で伝送されたパルスに対応して、メインパルス、及びカウンターパルスが存在しており、
前記カウンターパルスは、前記メインパルスと逆極性で、前記メインパルスに連続しており、
前記メインパルスの極性に応じて前記復元回路が前記入力信号を復元する付記１に記載の通信装置。
（付記７）
前記非接触伝送路には、前記交流結合素子に接続されたハイパスフィルタが設けられている付記１に記載の通信装置。
（付記８）
送信回路において、入力信号をパルスに変換し
交流結合素子を備えた非接触伝送路を介して、前記送信回路からのパルスを非接触で受信回路に伝送し、
前記非接触伝送路を介して伝送されたパルスに応じた受信信号に基づいて、前記入力信号を復元し、
前記非接触伝送路を介して受信したパルスに応じた受信信号に基づいて、制御信号を生成し、
前記制御信号に基づいて、前記非接触伝送路の出力を初期化する通信方法。
（付記９）
前記非接触伝送路を介して受信パルスのパルス幅を拡幅し、
前記パルス幅が拡幅された受信パルスに基づいて、前記入力信号を復元する付記８に記載の通信方法。
（付記１０）
前記初期化を行うタイミング、及び期間の少なくとも一方を調整する付記８に記載の通信方法。
（付記１１）
前記非接触伝送路の受信側の前記交流結合素子の両端に前記初期化を行う初期化部が接続されている付記８に記載の通信方法。
（付記１２）
前記非接触伝送路の受信側に接続されたトランジスタが設けられ、
前記制御信号に応じて、前記トランジスタがＯＮ／ＯＦＦ制御され、
前記トランジスタがＯＮすることで、初期化が行われる付記８に記載の通信方法。
（付記１３）
前記受信信号には、前記非接触伝送路で伝送されたパルスに対応して、メインパルス、及びカウンターパルスが存在しており、
前記カウンターパルスは、前記メインパルスと逆極性で、前記メインパルスに連続しており、
前記メインパルスの極性に応じて前記入力信号を復元する付記８に記載の通信方法。
（付記１４）
前記非接触伝送路には、前記交流結合素子に接続されたハイパスフィルタが設けられている付記８に記載の通信方法。
（付記１５）
交流結合素子を備えた非接触伝送路を介して伝送されたパルスに応じた受信信号に基づいて、入力信号を復元する復元回路と、
前記非接触伝送路の出力を初期化する初期化部と、
前記非接触伝送路を介して受信したパルスに応じた受信信号に基づいて、前記初期化部を制御する制御信号を出力する初期化制御部と、を備えた受信装置。
（付記１６）
前記非接触伝送路を介して受信したパルスのパルス幅を拡幅する拡幅回路をさらに備え、
前記復元回路が前記拡幅回路で拡幅された受信パルスに基づいて、前記入力信号を復元する付記１５に記載の受信装置。
（付記１７）
前記初期化部が初期化を行うタイミング、及び期間の少なくとも一方を調整する回路をさらに備えた付記１５に記載の受信装置。
（付記１８）
前記非接触伝送路の受信側の前記交流結合素子の両端に前記初期化部が接続されている付記１５に記載の受信装置。
（付記１９）
前記初期化部が前記非接触伝送路の受信側に接続されたトランジスタを備え、
前記初期化制御部が、前記トランジスタをＯＮ／ＯＦＦ制御し、
前記トランジスタがＯＮすることで、初期化が行われる付記１５に記載の受信装置。
（付記２０）
前記受信信号には、前記非接触伝送路で伝送されたパルスに対応して、メインパルス、及びカウンターパルスが存在しており、
前記カウンターパルスは、前記メインパルスと逆極性で、前記メインパルスに連続しており、
前記メインパルスの極性に応じて前記復元回路が前記入力信号を復元する付記１５に記載の受信装置。
（付記２１）
前記非接触伝送路には、前記交流結合素子に接続されたハイパスフィルタが設けられている付記１５に記載の通信装置。

【0110】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

【符号の説明】

【0111】

１０ 送信回路
１４ エッジ検出回路
１５ エッジ検出回路
２０ 非接触伝送路
２１ 一次側コイル
２２ 二次側コイル
２３ フィルタ
２４ フィルタ
３０ 受信回路
３１ コンパレータ
３２ コンパレータ
３３ 拡幅回路
３４ 拡幅回路
３５ 復元回路
３６ 判定回路
３７ ラッチ回路
４０ 初期化制御部
５０ 初期化部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】