特許 6387791 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6387791

(24)【登録日】2018年8月24日

(45)【発行日】2018年9月12日

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/28 20060101AFI20180903BHJP

   H01L 21/768 20060101ALI20180903BHJP

   H01L 29/12 20060101ALI20180903BHJP

   H01L 29/78 20060101ALI20180903BHJP

   H01L 21/336 20060101ALI20180903BHJP

【ＦＩ】

   H01L21/28 301S

   H01L21/90 C

   H01L21/28 301B

   H01L29/78 652T

   H01L29/78 652M

   H01L29/78 658F

【請求項の数】8

【全頁数】17

(21)【出願番号】特願2014-220810(P2014-220810)

(22)【出願日】2014年10月29日

(65)【公開番号】特開2016-92038(P2016-92038A)

(43)【公開日】2016年5月23日

【審査請求日】2017年9月13日

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100104190

【弁理士】

【氏名又は名称】酒井 昭徳

(72)【発明者】

【氏名】荻野 正明

【審査官】 佐藤 靖史

(56)【参考文献】

【文献】 特開２００８−１３５６３５（ＪＰ，Ａ）

【文献】 特開２００３−４５３１７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／２８

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２１／７６８

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２９／７８

(57)【特許請求の範囲】

【請求項1】

半導体基板の表面に素子構造を形成する第１工程と、
前記半導体基板の表面に、前記素子構造を覆うように層間絶縁膜を形成する第２工程と、
前記層間絶縁膜を深さ方向に貫通するコンタクトホールを形成する第３工程と、
前記半導体基板の、前記コンタクトホールに露出された部分に遷移金属膜を形成する第４工程と、
前記半導体基板の前記遷移金属膜が形成された側の面上の全面に、下方の前記素子構造への水素ラジカルおよび水素原子の侵入を防止するための金属膜を形成する第５工程と、
前記金属膜の表面に、前記金属膜との結合が強固で、かつ前記金属膜よりも化学的に安定した酸化膜を形成する第６工程と、
前記酸化膜が形成された状態の前記金属膜を選択的に除去し、前記遷移金属膜を露出させる第７工程と、
前記遷移金属膜および前記酸化膜が露出された状態の前記半導体基板を水素プラズマ雰囲気にさらすことによって前記遷移金属膜を発熱させ、前記遷移金属膜からの熱伝導によって前記遷移金属膜と前記半導体基板とが反応してなるオーミックコンタクトを形成する第８工程と、
を含むことを特徴とする半導体装置の製造方法。

【請求項2】

前記第７工程では、前記半導体基板の前記遷移金属膜が形成された側の面の、前記遷移金属膜が形成された部分以外の部分に前記金属膜を残すことを特徴とする請求項１に記載の半導体装置の製造方法。

【請求項3】

前記第４工程は、
前記半導体基板の前記層間絶縁膜が形成された側の面上の全面に前記遷移金属膜を形成する工程と、
前記遷移金属膜の、前記コンタクトホールの内部に形成された部分を覆うレジストマスクを形成する工程と、
前記レジストマスクをマスクとしてエッチングを行い、前記遷移金属膜を選択的に除去して前記層間絶縁膜を露出させる工程と、を含み、
前記第５工程では、前記層間絶縁膜および前記レジストマスクの表面に前記金属膜を形成し、
前記第７工程では、前記レジストマスクを除去することで前記金属膜を選択的に除去することを特徴とする請求項１または２に記載の半導体装置の製造方法。

【請求項4】

前記第８工程では、前記酸化膜を還元するとともに前記遷移金属膜を発熱させ、前記酸化膜の還元が終了する前または終了と同時に前記第８工程を終了させることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。

【請求項5】

前記金属膜は、チタン膜であることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。

【請求項6】

前記遷移金属膜は、ニッケルまたはタングステンからなる金属層、もしくはニッケル、チタン、タングステン、モリブデン、タンタルまたは銀を主成分として１つ以上含む合金層であることを特徴とする請求項１〜５のいずれか一つに記載の半導体装置の製造方法。

【請求項7】

前記第８工程では、前記遷移金属膜と炭化珪素からなる前記半導体基板とを反応させて前記遷移金属膜をシリサイド化することにより前記オーミックコンタクトを形成することを特徴とする請求項１〜６のいずれか一つに記載の半導体装置の製造方法。

【請求項8】

前記素子構造は、金属−酸化膜−半導体からなる絶縁ゲート構造であることを特徴とする請求項１〜７のいずれか一つに記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、半導体装置の製造方法に関する。

【背景技術】

【0002】

従来、炭化珪素（ＳｉＣ）半導体を用いた半導体デバイス（炭化珪素半導体装置）では、炭化珪素半導体部と金属膜（電極）とのオーミックコンタクト（電気的接触部）を熱処理（アニール）によって形成することが公知である。従来の半導体装置の製造方法について説明する。図９は、従来の半導体装置の製造途中の状態を模式的に示す断面図である。図９には、炉アニール時の半導体基板（半導体ウェハ）の状態を示す。

【0003】

図９に示すように、まず、炭化珪素からなる半導体基板（以下、炭化珪素基板とする）１０１のおもて面側に素子構造１０２を形成した後、炭化珪素基板の裏面にニッケル（Ｎｉ）膜１０３を形成する。次に、１０００℃以上程度の高温度で数分間の高速熱処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）炉１０４によりニッケル膜１０３をシリサイド化して炭化珪素基板とのオーミックコンタクトを形成する。

【0004】

このように炭化珪素基板とのオーミックコンタクトを形成する方法として、炭化珪素基板上に遷移金属膜を形成した後、１０００℃の温度で２分間の急速加熱処理により炭化珪素基板全体を加熱することによって、炭素高含有シリサイドコンタクト電極を形成する方法が提案されている（例えば、下記特許文献１（第００１７段落）参照。）。

【0005】

また、別の方法として、シリコン基板上にニッケル膜を形成した後、水素（Ｈ₂）ガス雰囲気の熱処理を行う方法が提案されている（例えば、下記特許文献２（第００４０〜００４２段落）参照。）。下記特許文献２では、水素ガス雰囲気の熱処理により、シリコン基板中のシリコン原子とニッケル膜中のニッケル原子との反応が促進される。

【0006】

また、別の方法として、炭化珪素基板上にチタン（Ｔｉ）膜、アルミニウム（Ａｌ）膜およびシリコン膜を順に形成してコンタクト電極を形成した後、レーザーアニールによりコンタクト電極に含まれるチタン、アルミニウムおよびシリコンと、炭化珪素基板に含まれるシリコンおよび炭素とを合金化する方法が提案されている（例えば、下記特許文献３（第００４２〜００４４段落）参照。）。

【0007】

また、別の方法として、シリコン基板上に、酸化膜（ＳｉＯ₂膜）、シリコンからなる量子ドット、およびニッケル薄膜を順に形成した後、リモート水素プラズマ処理により量子ドットおよびニッケル薄膜からなる積層膜をニッケルシリサイドドットにする方法が提案されている（例えば、下記特許文献４（第００５６〜００６１段落）参照。）。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開２００９−１７７１０２号公報

【特許文献2】特開２０１１−０６６０６０号公報

【特許文献3】特開２０１２−０９９５９９号公報

【特許文献4】国際公開第２００９／１１８７８３号公報

【発明の概要】

【発明が解決しようとする課題】

【0009】

しかしながら、従来の製造方法では、高速熱処理炉１０４により、炭化珪素基板１０１とニッケル膜１０３との界面では、炭化珪素基板１０１中のシリコン原子とニッケル膜１０３中のニッケル原子とのシリサイド化反応が進行する。このとき、炭化珪素基板１０１とニッケル膜１０３との間に、炭化珪素基板１０１中の余剰の炭素（Ｃ）原子が析出しクラスター化して残存する虞がある。炭化珪素基板１０１とニッケルシリサイド膜との間に残存する余剰の炭素原子はコンタクト抵抗の上昇を招く。

【0010】

また、従来の製造方法では、オーミックコンタクトを形成する部分（すなわちニッケル膜１０３や、炭化珪素基板１０１とニッケル膜１０３との界面）のみを選択的に加熱することができず、炭化珪素基板１０１全体（素子全体）が一様に加熱される。このため、素子構造１０２として形成されたＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）の、炭化珪素基板１０１との界面付近に余分な熱が加わる。この加熱による熱履歴によって素子特性が劣化するなどの問題がある。

【0011】

この発明は、上述した従来技術による問題点を解消するため、良好なオーミックコンタクトを形成することができるとともに、素子特性が劣化することを防止することができる半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0012】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体基板の表面に素子構造を形成する第１工程を行う。次に、前記半導体基板の表面に、前記素子構造を覆うように層間絶縁膜を形成する第２工程を行う。次に、前記層間絶縁膜を深さ方向に貫通するコンタクトホールを形成する第３工程を行う。次に、前記半導体基板の、前記コンタクトホールに露出された部分に遷移金属膜を形成する第４工程を行う。次に、前記半導体基板の前記遷移金属膜が形成された側の面上の全面に、下方の前記素子構造への水素ラジカルおよび水素原子の侵入を防止するための金属膜を形成する第５工程を行う。次に、前記金属膜の表面に、前記金属膜との結合が強固で、かつ前記金属膜よりも化学的に安定した酸化膜を形成する第６工程を行う。次に、前記酸化膜が形成された状態の前記金属膜を選択的に除去し、前記遷移金属膜を露出させる第７工程を行う。次に、前記遷移金属膜および前記酸化膜が露出された状態の前記半導体基板を水素プラズマ雰囲気にさらすことによって前記遷移金属膜を発熱させ、前記遷移金属膜からの熱伝導によって前記遷移金属膜と前記半導体基板とが反応してなるオーミックコンタクトを形成する第８工程を行う。

【0013】

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第７工程では、前記半導体基板の前記遷移金属膜が形成された側の面の、前記遷移金属膜が形成された部分以外の部分に前記金属膜を残すことを特徴とする。

【0014】

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第４工程は、まず、前記半導体基板の前記層間絶縁膜が形成された側の面上の全面に前記遷移金属膜を形成する工程を行う。次に、前記遷移金属膜の、前記コンタクトホールの内部に形成された部分を覆うレジストマスクを形成する工程を行う。次に、前記レジストマスクをマスクとしてエッチングを行い、前記遷移金属膜を選択的に除去して前記層間絶縁膜を露出させる工程を行う。そして、前記第５工程では、前記層間絶縁膜および前記レジストマスクの表面に前記金属膜を形成する。前記第７工程では、前記レジストマスクを除去することで前記金属膜を選択的に除去することを特徴とする。

【0015】

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第８工程では、前記酸化膜を還元するとともに前記遷移金属膜を発熱させ、前記酸化膜の還元が終了する前または終了と同時に前記第８工程を終了させることを特徴とする。

【0016】

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記金属膜は、チタン膜であることを特徴とする。

【0017】

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記遷移金属膜は、ニッケルまたはタングステンからなる金属層、もしくはニッケル、チタン、タングステン、モリブデン、タンタルまたは銀を主成分として１つ以上含む合金層であることを特徴とする。

【0018】

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第８工程では、前記遷移金属膜と炭化珪素からなる前記半導体基板とを反応させて前記遷移金属膜をシリサイド化することにより前記オーミックコンタクトを形成することを特徴とする。

【0019】

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記素子構造は、金属−酸化膜−半導体からなる絶縁ゲート構造であることを特徴とする。

【0020】

上述した発明によれば、コンタクトホールを形成した後、下方への水素ラジカルおよび水素原子の侵入を防止するための金属膜（バリアメタル）やバリアメタル表面の酸化膜を形成する工程を挟まずに遷移金属膜を形成することで、遷移金属膜を形成する前に、コンタクトホールに露出された炭化珪素半導体部の表面の酸化膜を除去することができる。これにより、炭化珪素半導体部と遷移金属膜とを直接接触させることができるため、その後の水素プラズマ処理により遷移金属膜をシリサイド化することができ、炭化珪素半導体部とのオーミックコンタクトを形成することができる。また、遷移金属膜を形成した後にバリアメタルやバリアメタル表面の酸化膜を形成することで、遷移金属膜を形成する前にフッ化水素を用いた洗浄処理により炭化珪素半導体部の表面の酸化膜を除去したとしても、バリアメタル表面の酸化膜は除去されない。これにより、遷移金属からなるバリアメタルを形成したとしても、バリアメタルを酸化膜で覆った状態で水素プラズマ処理を行うことができるため、バリアメタル表面の酸化膜が還元されている間はバリアメタルが発熱しない。これにより、バリアメタルで覆った部分、すなわちバリアメタルの下側（半導体基板側）に位置するＭＯＳゲートに余分な熱履歴が加わらない。また、遷移金属膜を形成した後にバリアメタルおよびバリアメタル表面の酸化膜を形成することで、遷移金属膜の表面に酸化膜が形成されない。これにより、遷移金属膜のみの温度を短時間でかつ高温度に上昇させることができる。

【発明の効果】

【0021】

本発明にかかる半導体装置の製造方法によれば、コンタクト抵抗の低い良好なオーミックコンタクトを形成することができるとともに、素子特性が劣化することを防止することができるという効果を奏する。

【図面の簡単な説明】

【0022】

【図1】実施の形態にかかる半導体装置の製造方法によって製造された半導体装置の一例の構造を示す断面図である。

【図2】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。

【図3】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。

【図4】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。

【図5】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。

【図6】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。

【図7】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。

【図8】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。

【図9】従来の半導体装置の製造途中の状態を模式的に示す断面図である。

【発明を実施するための形態】

【0023】

以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。

【0024】

（実施の形態）
実施の形態にかかる半導体装置の製造方法よって製造された半導体装置の一例について、絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例に説明する。図１は、実施の形態にかかる半導体装置の製造方法によって製造された半導体装置の一例の構造を示す断面図である。図１に示すように、実施の形態にかかる半導体装置は、炭化珪素からなる半導体基板（炭化珪素基板（半導体チップ））のおもて面側にＭＯＳゲート構造およびおもて面電極（ソース電極）を備え、裏面側に裏面電極（ドレイン電極１２）を備えたプレーナゲート構造の縦型ＭＯＳＦＥＴである。

【0025】

具体的には、ｎ^-型ドリフト層１となる炭化珪素基板のおもて面の表面層には、ｐ型ベース領域２が選択的に設けられている。ｐ型ベース領域２は、例えば不純物濃度の異なるｐ型領域２ａ，２ｂを深さ方向に対向するように配置してなる。ｐ型ベース領域２（基板おもて面に露出するｐ型領域２ａ）の内部には、ｎ⁺型ソース領域３およびｐ⁺型コンタクト領域４が選択的に設けられている。ｐ型ベース領域２の内部においてｎ⁺型ソース領域３は、ｐ⁺型コンタクト領域４よりも外側に設けられている。ｐ型ベース領域２の、ｎ^-型ドリフト層１とｎ⁺型ソース領域３とに挟まれた部分の表面上には、ｎ^-型ドリフト層１の表面上にわたって、ゲート絶縁膜５を介してゲート電極６が設けられている。

【0026】

これらｐ型ベース領域２、ｎ⁺型ソース領域３、ｐ⁺型コンタクト領域４、ゲート絶縁膜５およびゲート電極６によってＭＯＳゲート構造が構成されている。図１には、２つの単位セル（素子の機能単位）を構成する１つのＭＯＳゲート構造を示すが、この単位セルに隣接するように並列に複数の単位セル（不図示）が配置されていてもよい。炭化珪素基板のおもて面の全面には、ゲート電極６を覆うように層間絶縁膜７が設けられている。層間絶縁膜７を深さ方向に貫通するコンタクトホール７ａには、ｎ⁺型ソース領域３およびｐ⁺型コンタクト領域４が露出されている。層間絶縁膜７の表面には、例えば窒化チタン（ＴｉＮ）膜８が設けられている。窒化チタン膜８は、コンタクトホール７ａの側壁を含む層間絶縁膜７の表面全体を覆うように配置されることが好ましい。

【0027】

窒化チタン膜８は、層間絶縁膜７の表面から、例えばコンタクトホール７ａの側壁とｎ⁺型ソース領域３の表面との境界を覆う部分までを最低限覆うように設けられている。製造工程時のアライメント（位置合わせ）精度を考慮して、層間絶縁膜７の表面上からｎ⁺型ソース領域３の表面の一部にまで延在されるように窒化チタン膜８が設けられていてもよいが、好ましくはｎ⁺型ソース領域３およびｐ⁺型コンタクト領域４の全面が窒化チタン膜８に覆われずにコンタクトホール７ａに露出されていることがよい。その理由は、次の通りである。コンタクトホール７ａにおけるｎ⁺型ソース領域３およびｐ⁺型コンタクト領域４の露出面積が大きいほど、後述するニッケル膜９との接触面積が大きくなり、コンタクト抵抗を低下させることができるからである。このため、窒化チタン膜８の、ｎ⁺型ソース領域３の表面にまで延在している部分は可能な限り少ないことが好ましい。水素プラズマ処理時にニッケル膜９から層間絶縁膜７側に拡散するニッケル原子がゲート絶縁膜５まで到達しない程度に水素プラズマ処理の処理時間が短い場合には、窒化チタン膜８は設けなくてもよい。

【0028】

コンタクトホール７ａの内部には、ｎ⁺型ソース領域３およびｐ⁺型コンタクト領域４に接するように、ニッケル膜９が設けられている。ニッケル膜９の、ｎ⁺型ソース領域３およびｐ⁺型コンタクト領域４に接する部分（点線楕円で囲む部分）９ａは、シリサイド化されており、炭化珪素半導体部（ｎ⁺型ソース領域３およびｐ⁺型コンタクト領域４）とのオーミックコンタクトが形成されている。ニッケル膜９は、コンタクトホール７ａに露出されたｎ⁺型ソース領域３およびｐ⁺型コンタクト領域４の表面全体を覆う。特に、ｎ⁺型ソース領域３とニッケル膜９との接触面積を大きくして、ｎ⁺型ソース領域３とのコンタクト抵抗を低下させることが好ましい。このため、ニッケル膜９は、製造工程時のアライメント精度を考慮して、炭化珪素半導体部の表面から、窒化チタン膜８の、コンタクトホール７ａの側壁上や層間絶縁膜７の平坦部７ｂ上の部分にまで延在していてもよい。

【0029】

層間絶縁膜７の平坦部７ｂとは、層間絶縁膜７の、コンタクトホール７ａの側壁以外の表面であり、基板おもて面にほぼ平行に平坦化されている面である。窒化チタン膜８の、層間絶縁膜７の平坦部７ｂ上の部分には、チタン（Ｔｉ）膜１０が設けられている。チタン膜１０は、窒化チタン膜８の、ニッケル膜９が設けられていない部分の表面全体に設けられている。すなわち、ニッケル膜９およびチタン膜１０によって、窒化チタン膜８の表面（層間絶縁膜７の表面）全体が完全に覆われている。また、チタン膜１０の表面には、水素プラズマ処理を行う前に酸化チタン（ＴｉＯ₂）膜が形成される。この酸化チタン膜は、水素プラズマ処理時にチタン膜１０の発熱を遅らせ、ＭＯＳゲート（ゲート絶縁膜５およびゲート電極６）に余分な熱が加わることを防止する機能を有する。このため、チタン膜１０は、層間絶縁膜７および窒化チタン膜８を挟んでゲート電極６全体を覆うことが好ましい。

【0030】

具体的には、例えば、チタン膜１０のチャネル長方向（図面横方向）の幅Ｗ１を、ゲート電極６のチャネル長方向の幅Ｗ２よりも広くすればよい。さらに、チタン膜１０のチャネル幅方向（図面奥行方向）の幅をゲート電極６のチャネル幅方向の幅よりも広くしてもよい。この場合、チタン膜１０の、ゲート電極６に対向する面の表面積が、ゲート電極６の、チタン膜１０に対向する面の表面積よりも大きくなる。これにより、チタン膜１０は層間絶縁膜７および窒化チタン膜８を挟んでゲート電極６全体を完全に覆うことができるため、チタン膜１０を設けたことによる効果がさらに得られる。チャネル長方向とは、オン状態のときにｐ型ベース領域２（ｐ型領域２ａ）の、ゲート絶縁膜５に沿った部分に形成されるｎ型の反転層（チャネル）に流れる主電流の流れに平行な方向である。チャネル幅方向とは、基板おもて面に平行でかつチャネル長方向と直交する方向である。

【0031】

チタン膜１０の幅Ｗ１は設計条件によってゲート電極６の幅Ｗ２よりも若干狭くなる場合があるが、層間絶縁膜７および窒化チタン膜８を挟んでチタン膜１０がゲート電極６全体をほぼ覆っていれば、チタン膜１０を設けたことによる効果が得られる。チタン膜１０の幅Ｗ１がゲート電極６の幅Ｗ２よりも若干狭くなる一例としては、半導体装置の小型化を図る場合が挙げられる。小型化を図ることで単位セルの幅が狭くなるため、層間絶縁膜７の平坦部７ｂのチャネル長方向の幅がゲート電極６のチャネル長方向の幅Ｗ２よりも狭くなり、ニッケル膜９が深さ方向にゲート電極６に対向する位置まで延在される。このため、チタン膜１０の幅Ｗ１はゲート電極６の幅Ｗ２よりも狭くなり、チタン膜１０を設けたことによる効果が小さくなるが、小型化を図ることができる。

【0032】

また、チタン膜１０はニッケル膜９上に延在していない。例えば、チタン膜１０がニッケル膜９上に延在している（すなわちニッケル膜９とチタン膜１０とが重なっている）場合、ニッケル膜９が加熱されることでチタン膜１０と接している部分でニッケルとチタンとが合金化する。この合金化により表面が荒れて凹凸が生じると、この後のメタル電極（おもて面電極パッド）形成時後に表面の凹凸がさらに大きくなりメタル電極の表面荒れが起こる。ニッケル膜９およびチタン膜１０の表面には、コンタクトホール７ａを埋め込むようにおもて面電極パッド（不図示）が設けられている。基板おもて面側には、パッシベーション保護膜（不図示）が設けられている。炭化珪素基板の裏面の表面層には、ｎ⁺型ドレイン層１１が設けられている。ドレイン電極１２は、ｎ⁺型ドレイン層１１に接する。

【0033】

次に、実施の形態にかかる半導体装置の製造方法について説明する。図２〜８は、実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。まず、図２に示すように、ｎ^-型ドリフト層１となる炭化珪素基板（炭化珪素ウェハ）のおもて面側に、一般的な方法によりｐ型ベース領域２、ｎ⁺型ソース領域３、ｐ⁺型コンタクト領域４、ゲート絶縁膜５およびゲート電極６からなるＭＯＳゲート構造を形成する。次に、炭化珪素基板のおもて面の全面に、ゲート電極６を覆うように層間絶縁膜７を形成する。次に、フォトリソグラフィにより、コンタクトホール７ａの形成領域に対応する部分を開口したレジストマスク（不図示）を形成する。

【0034】

次に、レジストマスクをマスクとしてエッチングを行い、層間絶縁膜７を深さ方向に貫通するコンタクトホール７ａを形成してｎ⁺型ソース領域３およびｐ⁺型コンタクト領域４を露出させる。次に、アッシング（灰化）処理により、コンタクトホール７ａの形成に用いたレジストマスクを除去する。このアッシング処理により、コンタクトホール７ａに露出されたｎ⁺型ソース領域３およびｐ⁺型コンタクト領域４の表面に酸化膜（不図示）が形成される。このため、フッ化水素（ＨＦ）を用いて炭化珪素基板の洗浄処理を行い、ｎ⁺型ソース領域３およびｐ⁺型コンタクト領域４の表面に生じた酸化膜を除去することで、ｎ⁺型ソース領域３およびｐ⁺型コンタクト領域４を再度露出させる。

【0035】

次に、図３に示すように、例えばスパッタリングにより、ｎ⁺型ソース領域３、ｐ⁺型コンタクト領域４および層間絶縁膜７の表面に窒化チタン膜８を形成する。次に、フォトリソグラフィおよびエッチングにより、コンタクトホール７ａに対応する部分を開口したレジストマスク（不図示）を形成する。次に、このレジストマスクをマスクとしてエッチングを行い、窒化チタン膜８の、ｎ⁺型ソース領域３およびｐ⁺型コンタクト領域４上の部分を除去する。上述したように、窒化チタン膜８は、層間絶縁膜７の表面全体（コンタクトホール７ａの側壁および層間絶縁膜７の平坦部７ｂ）を覆うことが好ましい。このため、アライメント精度を考慮して、層間絶縁膜７の表面（特に、コンタクトホール７ａの側壁とｎ⁺型ソース領域３の表面との境界７ｃ付近）が露出されないように、窒化チタン膜８をエッチングするためのレジストマスクを形成することが好ましい。

【0036】

次に、アッシング処理により、窒化チタン膜８の形成に用いたレジストマスクを除去する。このアッシング処理により、コンタクトホール７ａに露出されたｎ⁺型ソース領域３およびｐ⁺型コンタクト領域４の表面炭化珪素上に酸化膜（不図示）が形成される。このため、ニッケル膜９の形成前に行う前処理として、フッ化水素を用いて炭化珪素基板の洗浄処理を行い、ｎ⁺型ソース領域３およびｐ⁺型コンタクト領域４の表面に生じた酸化膜を除去することで、ｎ⁺型ソース領域３およびｐ⁺型コンタクト領域４を再度露出させる。前述したコンタクトホール７ａの形成の後のフッ化水素を用いた洗浄処理を省略した場合は、この窒化チタン膜８のエッチング後に行うフッ化水素処理とかねてもよい。なお、上述した窒化チタン膜８を形成しない場合には、コンタクトホール７ａの形成後に、ニッケル膜９の形成前に行う前処理として、フッ化水素を用いた洗浄処理を行えばよい。

【0037】

次に、例えばスパッタリングにより、ｎ⁺型ソース領域３、ｐ⁺型コンタクト領域４および窒化チタン膜８の表面に、ニッケル膜９を形成する。ニッケル膜９の厚さは、例えば１０ｎｍ以上２００ｎｍ以下程度とする。ニッケル膜９の厚さは少なくともニッケル膜９と炭化珪素基板との界面を十分に加熱することができる程度に発熱量を確保することができる厚さであり、かつ熱伝導ロスやオーミックコンタクトの形成に必要なエネルギー不足が生じず、熱拡散による周辺への熱伝導を防止することができる程度にニッケル膜９が炭化珪素基板との界面に近い（薄い）ことが望ましい。

【0038】

次に、図４に示すように、フォトリソグラフィにより、ニッケル膜９の表面に、チタン膜１０の形成領域に対応する部分を開口したレジストマスク２１を形成する。すなわち、コンタクトホール７ａに埋め込まれた状態のレジストマスク２１が形成される。このとき、アライメント精度を考慮して、ｎ⁺型ソース領域３およびｐ⁺型コンタクト領域４の表面（特に、コンタクトホール７ａの側壁とｎ⁺型ソース領域３の表面との境界７ｃ付近）が露出されないようにレジストマスク２１を形成することが好ましい。その理由は、この後に行うレジストマスク２１をマスクとしたエッチング後に、ｎ⁺型ソース領域３およびｐ⁺型コンタクト領域４の表面全体に確実にニッケル膜９を残すことができ、低コンタクト抵抗とすることができるからである。例えば、少なくとも、コンタクトホール７ａの側壁と層間絶縁膜７の平坦部７ｂとの境界７ｄを覆うように、レジストマスク２１を層間絶縁膜７の上方に延在させればよい。

【0039】

次に、レジストマスク２１をマスクとしてエッチングを行い、ニッケル膜９を選択的に除去する。これにより、レジストマスク２１の開口部２１ａに窒化チタン膜８が露出され、かつｎ⁺型ソース領域３およびｐ⁺型コンタクト領域４の表面全体を覆うようにニッケル膜９が残る。次に、図５に示すように、レジストマスク２１を残したまま、例えばスパッタリングを行い、レジストマスク２１および窒化チタン膜８の表面にチタン膜１０を形成する。チタン膜１０の厚さは、ニッケル膜９と同程度の膜厚でよく、例えば４０ｎｍ以上１５０ｎｍ以下程度とする。

【0040】

次に、図６に示すように、例えば酸素（Ｏ₂）プラズマ雰囲気に炭化珪素基板全体（炭化珪素基板上に形成されているものを含む素子全体）をさらす（以下、酸素プラズマ処理とする）。この酸素プラズマ処理によってチタン膜１０の表面層を酸化し、チタン膜１０に強固に結合され、かつ化学的に安定した（化学反応しにくい）酸化チタン膜１０ａを形成する。この酸素プラズマ処理は、所定の厚さでチタン膜１０が残るような条件で行う。酸化チタン膜１０ａの厚さは、例えば２０ｎｍ以上１００ｎｍ以下程度とする。酸化チタン膜１０ａの形成時、ニッケル膜９上にはレジストマスク２１およびチタン膜１０が積層されているため、ニッケル膜９は露出されていない。このため、ニッケル膜９は酸化されない。酸素プラズマ処理に代えて、例えば自然酸化など一般的な酸化処理を用いて酸化チタン膜１０ａを形成してもよい。

【0041】

次に、図７に示すように、ニッケル膜９を選択的に除去するために用いたレジストマスク２１を、レジスト剥離液を用いて除去する。レジストマスク２１とともに、チタン膜１０および酸化チタン膜１０ａの、レジストマスク２１上の部分が除去される（リフトオフ）。これにより、コンタクトホール７ａの内部に残るニッケル膜９が露出されるとともに、窒化チタン膜８の表面のニッケル膜９が形成されていない部分全体にチタン膜１０および酸化チタン膜１０ａが残る。すなわち、炭化珪素基板のおもて面側にニッケル膜９および酸化チタン膜１０ａが露出される。チタン膜１０は、酸化チタン膜１０ａに覆われ、露出されていない。

【0042】

次に、水素プラズマ雰囲気に炭化珪素基板全体（炭化珪素基板上に形成されているものを含む素子全体）をさらす（水素プラズマ処理）。これにより、ニッケル膜９および酸化チタン膜１０ａが水素プラズマ雰囲気にさらされる。この水素プラズマ処理において、水素プラズマ雰囲気中の水素ラジカル（水素原子または水素ラジカル）が吸着して水素分子となったときに放出される結合エネルギーを受け取り、ニッケル膜９の表面付近が発熱し加熱される。一方、酸化チタン膜１０ａは水素プラズマ雰囲気にさらされることによって徐々に還元され、その厚さが薄くなる。チタン膜１０は、酸化チタン膜１０ａに覆われているため、酸化チタン膜１０ａの還元が終了するまでは水素プラズマ雰囲気にさらされない。

【0043】

水素プラズマ処理によるニッケル膜９の発熱による熱履歴は、炭化珪素基板側へと伝導される。これによって、図８に示すように、炭化珪素半導体部（ｎ⁺型ソース領域３およびｐ⁺型コンタクト領域４）が加熱されて、ニッケル膜９の、炭化珪素半導体部に接する部分９ａがシリサイド化されることで、炭化珪素半導体部とのオーミックコンタクトが形成される。一方、ニッケル膜９の、炭化珪素半導体部に接する部分９ａ以外の部分は、シリサイド化されず、水素プラズマ処理前の状態で維持される。また、炭化珪素基板全体（素子表面全体）に水素ラジカルがあたる（照射される）が、水素ラジカルからエネルギーを受けて発熱が生じるのは、水素ラジカル雰囲気にさらされた遷移金属、すなわちニッケル膜９のみである。チタン膜１０も遷移金属であるが、酸化チタン膜１０ａに覆われていることで水素ラジカル雰囲気にさらされない。このため、酸化チタン膜１０ａの還元が終了して露出されるまではチタン膜１０は発熱しない。このため、酸化チタン膜１０ａの還元が終了するまではニッケル膜９のみが発熱し加熱される。すなわち、ニッケル膜９の発熱が始まった時点から、酸化チタン膜１０ａの還元が終了する（チタン膜１０が露出される）までの時間差を利用してニッケル膜９のみを加熱し、ニッケル膜９の、炭化珪素半導体部に接する部分９ａをシリサイド化する。したがって、酸化チタン膜１０ａの還元が終了する前または終了と同時にプラズマ処理が終了するように各部の寸法および水素プラズマ処理条件を設定することで、ＭＯＳゲートに余分な熱を加えることなく、炭化珪素半導体部とのオーミックコンタクトを形成することができる。

【0044】

水素ラジカルが吸着して水素分子となったときに放出される結合エネルギーにより生じたニッケル膜９の発熱による上昇温度は、炭化珪素半導体部とのオーミックコンタクトを形成可能な温度である例えば９００℃以上程度、望ましくは１０００℃以上程度である。チタン膜１０の発熱開始前までに、ニッケル膜９の発熱による上昇温度は、例えば、ニッケル膜９の厚さ、酸化チタン膜１０ａの厚さ、水素プラズマのプラズマ密度および電力を適宜設定することで調整すればよい。上述したようにニッケル膜９の温度が短時間で高温度に上昇するほど、低コンタクト抵抗化させることができる。このため、ニッケル膜９の発熱による上昇温度が可能な限り短時間（例えば数十秒間）で高温度になるように、ニッケル膜９の厚さ、水素プラズマのプラズマ密度および電力を設定する。そして、ニッケル膜９の発熱による上昇温度が所定温度になるまでにチタン膜１０が露出されないように、酸化チタン膜１０ａの厚さを設定することが好ましい。

【0045】

水素プラズマ処理に用いる水素プラズマは、例えば、チャンバー内に導入したほぼ１００％の純度の水素（Ｈ₂）ガスを所定圧力に減圧し、マイクロ波による電界によって加速させた電子とガス分子との衝突電離を利用して生成されたマイクロ波プラズマである。マイクロ波として、例えば、産業上使用可能な周波数帯であり、かつ密度の高い水素プラズマを生成可能な周波数１ＧＨｚ以上のマイクロ波、より好ましくは周波数２．４５ＧＨｚのマイクロ波を用いるのが好ましい。また、密度の高い水素プラズマを生成するために、例えば１０Ｐａ以上１００Ｐａ以下程度に水素ガスを減圧するのがよい。ここでは、マイクロ波によって形成された水素プラズマ雰囲気を、単に水素プラズマ雰囲気と示す。

【0046】

上記プラズマ条件は、例えば、水素プラズマ雰囲気を生成する際のマイクロ波電力を７００Ｗ以上程度、好ましくは１０００Ｗ以上程度とし、炭化珪素基板全体を水素プラズマ雰囲気にさらす時間（水素プラズマ処理時間）が短いほど好ましい。その理由は、水素プラズマ処理時間が長い場合、水素プラズマ処理中にニッケル膜９の発熱が炭化珪素基板全体に熱伝導され、炭化珪素基板全体が加熱されてしまうからである。ニッケル膜９の発熱に伴う温度上昇は、水素プラズマのプラズマ密度の高さおよび電力の大きさに依存して高くなる。このため、水素プラズマ雰囲気にさらされる短い時間内にニッケル膜９が水素ラジカルのエネルギーを受けて所定温度に発熱するように、水素プラズマのプラズマ密度および電力を設定すればよい。

【0047】

また、水素プラズマ処理時、窒化チタン膜８の表面（層間絶縁膜７の表面）全体がニッケル膜９およびチタン膜１０によって完全に覆われていることで、次の効果が得られる。ニッケル膜９は、上述したように、水素ラジカルからエネルギーを受け取って発熱する。このため、ニッケル膜９が自身の発熱によって温度上昇している間は、ニッケル膜９にあたった（照射された）水素ラジカルはニッケル膜９を通過しない。すなわち、ニッケル膜９は、水素プラズマ処理時に水素ラジカルを遮断するバリアメタルとして機能する。チタン膜１０は、水素プラズマ処理時に水素ラジカルを吸蔵し、水素ラジカルを遮断するバリアメタルとして機能を有する。したがって、水素ラジカルがＭＯＳゲートに侵入することを防止することができる。

【0048】

また、上述したニッケル膜９に代えて、ニッケル以外の遷移金属からなる金属膜をおもて面電極として形成した場合においても、ニッケル膜９と同様の効果を奏する。遷移金属とは、元素周期表の第３族元素から第１１族元素までの間に存在する元素（金属）である。好適には、おもて面電極を構成する遷移金属は、ニッケル（Ｎｉ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）または銀（Ａｇ）からなる金属、もしくはこれらの金属を主成分として１つ以上含む合金であるのがよい。より好適には、おもて面電極を構成する遷移金属は、ニッケル、チタン、タンタルまたはタングステンからなる金属、もしくはこれらの金属を主成分として１つ以上含む合金であるのがよい。その理由は、ニッケル、チタン、タンタルおよびタングステンが他の遷移金属に比べて、材料コストが安く、かつ半導体部とのオーミックコンタクトを形成しやすいため、実用性が高いからである。

【0049】

次に、例えばスパッタリングにより、基板おもて面側に、コンタクトホール７ａに埋め込むように、おもて面電極パッドとして例えばアルミニウム（Ａｌ）−シリコン（Ｓｉ）からなる金属膜を形成する。次に、一般的な方法により、パッシベーション保護膜や、おもて面側の残りの構成部を形成する。次に、一般的な方法により、炭化珪素基板の裏面に、ｎ⁺型ドレイン層１１を形成する。次に、例えばおもて面電極の形成と同様の方法により、裏面電極として、ｎ⁺型ドレイン層１１とのオーミックコンタクトをなすドレイン電極１２を形成する。次に、ドレイン電極１２に接する裏面電極パッドを形成する。その後、チップ状に切断（ダイシング）することにより、図１に示すＭＯＳＦＥＴが完成する。

【0050】

以上、説明したように、実施の形態によれば、コンタクトホールを形成した後、チタン膜や酸化チタン膜を形成する工程を挟まずにニッケル膜を形成することで、ニッケル膜を形成する前に、炭化珪素半導体部の表面に例えば自然酸化や窒化チタン膜の形成などにより生じた酸化膜を除去することができる。これにより、炭化珪素半導体部とニッケル膜とを直接接触させることができるため、その後のオーミックコンタクトを形成するための水素プラズマ処理においてニッケル膜をシリサイド化することができる。また、ニッケル膜を形成した後にチタン膜および酸化チタン膜を形成することで、ニッケル膜を形成する前にフッ化水素を用いた洗浄処理により炭化珪素半導体部の表面の酸化膜を除去したとしても、チタン膜の表面の酸化チタン膜は除去されない。これにより、チタン膜を酸化チタン膜で覆った状態で、オーミックコンタクトを形成するための水素プラズマ処理を行うことができるため、酸化チタン膜が還元されている間はチタン膜が発熱しない。また、ニッケル膜を形成した後にチタン膜および酸化チタン膜を形成することで、ニッケル膜の表面に酸化ニッケル膜が形成されない。

【0051】

例えば比較例１として、仮に、チタン膜、酸化チタン膜およびニッケル膜の順に形成する場合、チタン膜および酸化チタン膜の形成後、例えば制御性の高いドライエッチングによってチタン膜を選択的に除去することでコンタクトホールに炭化珪素半導体部を露出させる。その後、ドライエッチングに用いたレジストマスクを除去する際に、コンタクトホールに露出された炭化珪素半導体部の表面が酸化されてしまう。このため、ニッケル膜の形成前にフッ化水素を用いた洗浄工程を行い、炭化珪素半導体部の表面に生じた酸化膜を除去するが、この洗浄工程により酸化チタン膜の厚さが薄くなったり、最も悪い状態では酸化チタン膜が除去されチタン膜が露出される虞がある。酸化チタン膜の厚さが薄くなった場合、ニッケル膜の発熱が始まった時点から、酸化チタン膜の還元が終了するまでの時間が短くなり、炭化珪素半導体部とのオーミックコンタクトを形成可能な温度までニッケル膜の温度を十分に上昇させることができない虞がある。チタン膜が露出された状態で水素プラズマ処理を行った場合、ニッケル膜よりも先にチタン膜が加熱され、チタン膜で覆った部分に余分な熱履歴が加わってしまうため、素子特性が劣化してしまう。

【0052】

また、例えば比較例２として、仮に、チタン膜、ニッケル膜および酸化チタン膜の順に形成する場合、チタン膜の表面を酸化して酸化チタン膜を形成する際に、ニッケル膜の表面も酸化され酸化ニッケル膜が形成される。このニッケル膜の表面の酸化ニッケル膜は水素プラズマ処理時に酸化チタン膜と同様に還元されるため除去可能であるが、酸化ニッケル膜が還元されるまでニッケル膜を発熱させることができない。このため、ニッケル膜の発熱が始まった時点から、酸化チタン膜の還元が終了するまでの時間が短くなり、炭化珪素半導体部とのオーミックコンタクトを形成可能な温度までニッケル膜の温度を十分に上昇させることができない虞がある。また、チタン膜を形成した後にニッケル膜を形成するため、上記比較例１と同様に、チタン膜を選択的に除去する際に、コンタクトホールに露出された炭化珪素半導体部の表面が酸化されてしまう。フッ化水素を用いた洗浄工程を行わずにニッケル膜を形成した場合には、炭化珪素半導体部とニッケル膜との間に酸化膜が残ることで、ニッケル膜をシリサイド化することができないため、炭化珪素半導体部とのオーミックコンタクトを形成することができない。

【0053】

それらに対して、実施の形態においては、上述したように、炭化珪素半導体部とニッケル膜とを直接接触させることができるため、ニッケル膜をシリサイド化することができる。そして、ニッケル膜の表面にニッケル酸化膜が形成されず、かつチタン膜の表面に酸化チタン膜を形成した状態で水素プラズマ処理を行うことができる。このため、上記比較例１，２に生じる問題は起きない。すなわち、実施の形態によれば、ニッケル膜をシリサイド化することができるため、炭化珪素半導体部とのオーミックコンタクトを形成することができる。また、チタン膜を酸化チタン膜で覆った状態で水素プラズマ処理を行うことができるため、酸化チタン膜が還元されている間はチタン膜が発熱しない。これにより、チタン膜で覆った部分、すなわちチタン膜の下側（炭化珪素基板側）に位置するＭＯＳゲートに余分な熱履歴が加わらないため、素子特性が劣化することを防止することができる。また、ニッケル膜を露出させた状態で水素プラズマ処理を行うことができるため、水素プラズマ処理の開始と同時にニッケル膜を発熱させることができる。これにより、ニッケル膜の温度を短時間でかつ高温度に上昇させることができるため、コンタクト抵抗の低い良好なオーミックコンタクトを形成することができる。

【0054】

また、実施の形態によれば、ニッケル膜を形成した後にチタン膜を形成するため、ニッケル膜を選択的に除去するためのレジストマスクを残したままチタン膜を形成し、その後にレジストマスクを除去するだけで、ニッケル膜を形成した部分以外の部分（層間絶縁膜の平坦部）全体にチタン膜を容易に残すことができる。これにより、ニッケル膜およびチタン膜によって層間絶縁膜の表面全体を完全に覆うことができ、その後、チタン膜の表面に酸化チタン膜を形成することで、ニッケル膜および酸化チタン膜を露出させた状態で水素プラズマ処理を行うことができる。水素プラズマがゲート絶縁膜に侵入した場合、ゲート絶縁膜が劣化することが発明者によって確認されているが、本発明においては、層間絶縁膜の表面全体を覆うニッケル膜およびチタン膜が水素ラジカルを遮断するバリアメタルとして機能する。このため、水素ラジカルが層間絶縁膜を通ってＭＯＳゲート側に侵入することを防止することができ、水素ラジカルによってゲート絶縁膜が劣化することを防止することができる。これにより、素子特性が劣化することを防止することができる。

【0055】

また、実施の形態によれば、ニッケル膜の温度を短時間でかつ高温度に上昇させることで、ニッケル膜の表面に炭素（Ｃ）が析出する前、または炭素の析出量が増大する前に、ニッケル膜をシリサイド化することができる。さらに、ニッケル膜の、シリサイド化された部分の内部または表面に析出する炭素は水素ラジカルと反応し、例えばメタン（ＣＨ₄）ガスのような炭化水素となって外部に排出される。このため、ニッケル膜の表面への炭素の析出量を低減させることができる。

【0056】

以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。また、上述した実施の形態では、炭化珪素基板を用いた場合を例に説明しているが、シリコンを用いた半導体基板（シリコン基板）においても同様の効果を奏する。なお、シリコン基板を用いる場合、水素ラジカルが吸着し水素分子となるときに放出する結合エネルギーによる遷移金属膜の発熱温度は、シリコン基板の状態や遷移金属膜の融点などに基づいて設定される。また、上述した実施の形態では、ＭＯＳＦＥＴを例に説明しているが、例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの他のＭＯＳ型半導体装置や、絶縁膜や半導体部などが加熱されることによって素子特性が変化する虞のある素子構造の半導体装置に適用可能である。

【産業上の利用可能性】

【0057】

以上のように、本発明にかかる半導体装置の製造方法は、特に炭化珪素半導体を用いた半導体デバイスなどに使用されるパワー半導体装置に有用である。

【符号の説明】

【0058】

１ ｎ^-型ドリフト層
２ ｐ型ベース領域
２ａ，２ｂ ｐ型領域
３ ｎ⁺型ソース領域
４ ｐ⁺型コンタクト領域
５ ゲート絶縁膜
６ ゲート電極
７ 層間絶縁膜
７ａ コンタクトホール
７ｂ 層間絶縁膜の平坦部
７ｃ コンタクトホールの側壁とｎ⁺型ソース領域の表面との境界
７ｄ コンタクトホールの側壁と層間絶縁膜の平坦部との境界
８ 窒化チタン膜
９ ニッケル膜
９ａ ニッケル膜の、炭化珪素半導体部に接する部分（オーミックコンタクト）
１０ チタン膜
１０ａ 酸化チタン膜
１１ ｎ⁺型ドレイン層
１２ ドレイン電極
２１ レジストマスク
２１ａ レジストマスクの開口部
Ｗ１ チタン膜のチャネル長方向の幅
Ｗ２ ゲート電極のチャネル長方向の幅

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】