特許 6388713 デジタル信号処理装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6388713

(24)【登録日】2018年8月24日

(45)【発行日】2018年9月12日

(54)【発明の名称】デジタル信号処理装置

(51)【国際特許分類】

   G06F 17/16 20060101AFI20180903BHJP

【ＦＩ】

   G06F17/16 Z

【請求項の数】3

【全頁数】25

(21)【出願番号】特願2017-514867(P2017-514867)

(86)(22)【出願日】2016年4月5日

(65)【公表番号】特表2018-506757(P2018-506757A)

(43)【公表日】2018年3月8日

(86)【国際出願番号】CN2016078460

(87)【国際公開番号】WO2017107337

(87)【国際公開日】20170629

【審査請求日】2017年3月16日

(31)【優先権主張番号】201510981481.3

(32)【優先日】2015年12月22日

(33)【優先権主張国】CN

【早期審査対象出願】

(73)【特許権者】

【識別番号】517062562

【氏名又は名称】合肥工▲業▼大学

【氏名又は名称原語表記】ＨｅＦｅｉ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ

(74)【代理人】

【識別番号】100105050

【弁理士】

【氏名又は名称】鷲田 公一

(72)【発明者】

【氏名】▲張▼多利

(72)【発明者】

【氏名】王浩

(72)【発明者】

【氏名】宋宇▲鯤▼

(72)【発明者】

【氏名】杜高明

(72)【発明者】

【氏名】▲賈▼靖▲華▼

【審査官】 田中 幸雄

(56)【参考文献】

【文献】 特開２００７−１３３７１０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ １７／１６

(57)【特許請求の範囲】

【請求項1】

デジタル信号処理装置において、
信号受信装置、データ演算装置および信号出力装置を備え、
前記データ演算装置は、改善された位置変位法に基づく行列の三角分解の求解モジュールを含み、かつ、前記データ演算装置がデジタル信号処理過程において行列に対して三角分解を行う必要がある場合には、前記データ演算装置は、前記改善された位置変位法に基づく行列の三角分解の求解モジュールを呼び出して、分解しようとする行列に対して三角分解を行い、
前記改善された位置変位法に基づく行列の三角分解の求解モジュールは、境界要素取得ユニット、内部要素取得ユニット、上三角行列分解ユニットおよび下三角行列分解ユニットを備え、
前記境界要素取得ユニットは、分解しようとする行列

【数1】

の縮小係数行列Ｎの境界要素を取得するために用いられ、前記分解しようとする行列Ａは、各次の主小行列式が０でないことを満たすＭ次正方行列であり、ａｊｉは、第ｊ行第ｉ列の要素を表し、ｉ，ｊ＝１，２，３，・・・，Ｍであり、
前記内部要素取得ユニットは、分解しようとする行列Ａの縮小係数行列Ｎの内部要素を取得するために用いられ、これにより縮小係数行列Ｎを取得し、
前記上三角行列分解ユニットは、分解しようとする行列Ａの上三角行列を分解するために用いられ、
前記下三角行列分解ユニットは、分解しようとする行列Ａの下三角行列を分解するために用いられ、
前記境界要素取得ユニットは、分解しようとする行列Ａに基づいて、式（１）により縮小係数行列Ｎの境界要素

【数2】

および

【数3】

を取得し、

【数4】

前記内部要素取得ユニットは、式（２）により縮小係数行列Ｎの対角要素

【数5】

を取得し、

【数6】

式（２）において、ｋ＝１，２，３，・・・ｉ−１であり、
前記内部要素取得ユニットは、式（３）により縮小係数行列Ｎの下三角要素

【数7】

を取得し、

【数8】

式（３）において、ｉ＝２，３，・・・，Ｍ−１；ｊ＝ｉ＋１，ｉ＋２，・・・，Ｍであり、
前記内部要素取得ユニットは、式（４）により縮小係数行列Ｎの上三角要素

【数9】

を取得し、

【数10】

式（４）において、ｉ＝ｊ＋１，ｊ＋２，・・・，Ｍ；ｊ＝２，３，・・・，Ｍ−１であり、
これにより取得される縮小係数行列Ｎは

【数11】

であり、
前記下三角行列分解ユニットは、前記縮小係数行列Ｎに基づいて、式（５）により前記分解しようとする行列Ａを下三角行列

【数12】

に分解し、

【数13】

前記上三角行列分解ユニットは、前記縮小係数行列Ｎに基づいて、式（６）により前記分解しようとする行列Ａを上三角行列

【数14】

に分解することを特徴とする、

【数15】

デジタル信号処理装置。

【請求項2】

通信信号または画像信号を処理するために用いられることを特徴とする、
請求項１に記載のデジタル信号処理装置。

【請求項3】

前記データ演算装置は、ＦＰＧＡに基づく回路モジュールであることを特徴とする、
請求項１に記載のデジタル信号処理装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、科学および工学計算の分野に関し、特に、科学計算または工学計算に適用される、デジタル信号処理装置に関する。

【背景技術】

【0002】

現在、通信、コンピュータ、画像処理などの技術分野においては、いずれも科学計算や工学計算が関係しており、計算の際には、しばしばコンピュータまたは他のプロセッサを用いて大量の演算操作を行う必要があり、これらの演算操作の計算速度および精度は、対応する産業の発展を制限するボトルネックとなる場合が多い。

【0003】

行列演算は、科学計算および工学計算の基礎である。行列の簡潔かつ直感的な表現方法、演算の柔軟性および高い数値安定性により、行列演算は多くの工学プロジェクトの重要な技術であり、中心的な問題になっている。行列演算には、行列乗算、行列分解、行列反転などが含まれる。このうち行列分解は、行列乗算の逆過程であり、行列反転の簡略化された求解方法であり、進展も非常に普及している。分解後の行列は、さらに著しい数値特性や物理的意義を有しているので、行列分解は、数値の分析および工学分野において広く応用されている。例えば、パターン識別、デジタル画像の処理および暗号化、流体力学の計算、信号の処理および制御などの大規模データの分析分野において、行列分解の求解方法は、既に中心的な支柱となっているか、または中心的な支柱となりつつある。リソースをどのように効率的に利用して迅速かつ大規模な行列分解の演算を実現するかということが、設計の重点および難点となっている。

【0004】

現在、行列分解は種類が多く、工学的応用において、ＱＲ分解、ＬＵ分解、特異値分解などがよく用いられており、具体的な応用を組み合わせることにより異なる分解方法を選ぶことができる。このうちＱＲ分解は、任意の行列分解に用いることができ、その本質は、任意の行列Ａを一つの直交行列Ｑと一つの三角行列Ｒとの積に分解するというものである。ＱＲ分解の古典的な計算方法としては、ｇｒａｍ−ｓｃｈｍｉｄｔ法、ｈｏｕｓｅｈｏｌｄｅｒ変換法およびｇｉｖｅｎｓ回転法があるが、漸化方法を用いるため、計算の複雑さが大きく、手順の制御が難しく、並行度が悪い。ＬＵ分解は、非特異行列（即ち、行列の主小行列式がいずれも０ではない）に対する行列の分解方法であり、その本質は、行列Ａを一つの下三角行列Ｌと一つの上三角行列Ｕとの積に分解するものである。しかしながら、ＬＵ分解は、反復漸化方法を用いて、上三角行列と下三角行列を交互に計算するため、同期並行性が弱く、計算の複雑さが高く、占有する記憶空間が大きい。特異値の分解は、行列分析における正規化のユニタリ行列の対角化を一般化したものであり、特異値の分解の本質は、一つの複素行列Ａを二つのユニタリ行列Ｕ、Ｖと一つの対角行列Ｓの積に分解するものである。しかしながら、特異値の分解は、無関係のシンドローム演算に分解することが難しく、特異値分解の並行性が悪く、計算の複雑さが高く、計算効率、リアルタイム性が悪い。

【0005】

以上のことから、従来の行列分解技術は、工学的応用において、依然として一定の制限性を有し、主に以下の欠陥に帰結し得る。

【0006】

第一に、再帰反復方法を用いており、逐次性に対する要求が高く、演算を並行して行うことが難しく、工学的応用においてリアルタイム性に対する要求を満足することが難しい。

【0007】

第二に、演算の複雑さが高く、演算量が大きく、演算時間が長い。

【0008】

第三に、演算空間の複雑さが高く、占有する記憶空間が大きく、具体的な工学的応用においてリソース利用率が低い。

【発明の概要】

【発明が解決しようとする課題】

【0009】

本発明は、従来技術の欠点を回避するために、工学的応用における行列分解の設計を最適化して、演算の複雑さを低減し、記憶空間を圧縮し、演算の並行性を改善するように、新規な改善された位置変位法に基づく行列の三角分解の求解モジュールおよび方法を提案する。

【課題を解決するための手段】

【0010】

本発明は、技術的課題を解決するために以下の技術態様を採用する。

【0011】

先ず、本発明は、改善された位置変位法に基づく行列の三角分解の求解モジュールであって、境界要素取得ユニット、内部要素取得ユニット、上三角行列分解ユニットおよび下三角行列分解ユニットを備え、
前記境界要素取得ユニットは、分解しようとする行列

【数1】

の縮小係数行列Ｎの境界要素を取得するために用いられ、前記分解しようとする行列Ａは、各次の主小行列式が０でないことを満たすＭ次正方行列であり、ａ_ｊｉは、第ｊ行第ｉ列の要素を表し、ｉ，ｊ＝１，２，３，・・・，Ｍであり、
前記内部要素取得ユニットは、分解しようとする行列Ａの縮小係数行列Ｎの内部要素を取得するために用いられ、これにより縮小係数行列Ｎを取得し、
前記上三角行列分解ユニットは、分解しようとする行列Ａの上三角行列を分解するために用いられ、
前記下三角行列分解ユニットは、分解しようとする行列Ａの下三角行列を分解するために用いられる、改善された位置変位法に基づく行列の三角分解の求解モジュールを提供する。

【0012】

本発明に記載の改善された位置変位法に基づく行列の三角分解の求解モジュールは、
前記境界要素取得ユニットは、分解しようとする行列Ａに基づいて、式（１）により縮小係数行列Ｎの境界要素

【数2】

および

【数3】

を取得し、

【数4】

前記内部要素取得ユニットは、式（２）により縮小係数行列Ｎの対角要素

【数5】

を取得し、

【数6】

式（２）において、ｋ＝２，３，・・・ｉ−１であり、
前記内部要素取得ユニットは、式（３）により縮小係数行列Ｎの下三角要素

【数7】

を取得し、

【数8】

式（３）において、ｉ＝２，３，・・・，Ｍ−１；ｊ＝ｉ＋１，ｉ＋２，・・・，Ｍであり、
前記内部要素取得ユニットは、式（４）により縮小係数行列Ｎの上三角要素

【数9】

を取得し、

【数10】

式（４）において、ｉ＝ｊ＋１，ｊ＋２，・・・，Ｍ；ｊ＝２，３，・・・，Ｍ−１であり、
これにより取得される縮小係数行列Ｎは

【数11】

であり、
前記下三角行列分解ユニットは、前記縮小係数行列Ｎに基づいて、式（５）により前記分解しようとする行列Ａを下三角行列

【数12】

に分解し、

【数13】

前記上三角行列分解ユニットは、前記縮小係数行列Ｎに基づいて、式（６）により前記分解しようとする行列Ａを上三角行列

【数14】

に分解することを特徴とする。

【数15】

【0013】

一方、本発明は、工学計算における行列の三角分解の求解方法であって、
分解しようとする行列

【数16】

の縮小係数行列Ｎの境界要素を取得するステップであって、前記分解しようとする行列Ａは、各次の主小行列式が０でないことを満たすＭ次正方行列であり、ａ_ｊｉは、第ｊ行第ｉ列の要素を表し、ｉ，ｊ＝１，２，３，・・・，Ｍであるステップ１と、
分解しようとする行列Ａの縮小係数行列Ｎの内部要素を取得し、これにより縮小係数行列Ｎを取得するステップ２と、
分解しようとする行列Ａの下三角行列を分解するステップ３と、
分解しようとする行列Ａの上三角行列を分解するステップ４とを含むことを特徴とする、工学計算における行列の三角分解の求解方法を提供する。

【0014】

好ましい一実現形態において、
前記ステップ１は、式（１）により縮小係数行列Ｎの境界要素

【数17】

および

【数18】

を取得することを含み、

【数19】

前記ステップ２は、
式（２）により縮小係数行列Ｎの対角要素

【数20】

を取得するステップ２．１と、

【数21】

式（２）において、ｋ＝２，３，・・・ｉ−１であり、
式（３）により縮小係数行列Ｎの下三角要素

【数22】

を取得するステップ２．２と、

【数23】

式（３）において、ｉ＝２，３，・・・，Ｍ−１；ｊ＝ｉ＋１，ｉ＋２，・・・，Ｍであり、
式（４）により縮小係数行列Ｎの上三角要素

【数24】

を取得し、

【数25】

式（４）において、ｉ＝ｊ＋１，ｊ＋２，・・・，Ｍ；ｊ＝２，３，・・・，Ｍ−１であり、
これにより取得される縮小係数行列Ｎは

【数26】

であるステップ２．３とを含み、
前記ステップ３は、前記縮小係数行列Ｎに基づいて、式（５）により前記分解しようとする行列Ａを下三角行列

【数27】

に分解することを含み、

【数28】

前記ステップ４は、前記縮小係数行列Ｎに基づいて、式（６）により前記分解しようとする行列Ａを上三角行列

【数29】

に分解することを含む。

【数30】

【0015】

一方、本発明は、デジタル信号処理装置において、信号受信装置、データ演算装置および信号出力装置を備え、前記データ演算装置は、上記の改善された位置変位法に基づく行列の三角分解の求解モジュールを含み、かつ、前記データ演算装置がデジタル信号処理過程において行列に対して三角分解を行う必要がある場合には、前記データ演算装置は、前記改善された位置変位法に基づく行列の三角分解の求解モジュールを呼び出して、分解しようとする行列に対して三角分解演算を行うことを特徴とする、デジタル信号処理装置を提供する。

【0016】

好ましい実施形態において、前記信号処理装置は、通信信号または画像信号を処理するために用いられる。

【0017】

他の好ましい一実現形態において、前記デジタル信号処理装置は、ＦＰＧＡに基づくハードウェア回路により実現され、宇宙船プラットフォームの使用寿命の残りの予測などを行うための情報処理アプリケーションに用いられる。

【0018】

他の好ましい実現形態において、前記デジタル信号処理装置は、電子透かしなどのアプリケーションのように、ソフトウェアのプログラミングにより実現されて、デジタル画像信号を処理および暗号化するために用いられる。

【0019】

本発明は、従来技術に比べ、以下の有益な効果を有する。

【0020】

１．本発明で提案される行列分解モジュールは、原位置変位法による行列の三角分解の求解方法を基礎として、その求解方法を修正および改善し、改善された高効率の行列分解の求解方法をもたらしている。本発明で提案される行列分解モジュールは、改善された位置変位法による行列分解の求解方法に基づき、演算の適用範囲を広げるだけでなく、演算過程も大いに簡略化されており、演算の複雑さをさらに低くしている。

【0021】

２．本発明で提案される行列分解モジュールは、演算過程全体において、内部要素取得ユニット、下三角行列分解ユニットおよび上三角行列分解ユニットにおいてのみ、縮小係数行列の対角要素に対して開方または逆数（除算）を行う必要があり、分解モジュール全体の残りの部分は、簡単な乗算および加算演算過程のみに関わり、従来技術における大量の開方、平方、ノルム計算、除算等の演算を回避して、演算過程を簡略化している。さらに、上三角分解ユニットおよび下三角分解ユニットの演算形式が同じであり、ソフトウェアのプログラミングおよびハードウェアの設計が容易になり、プラットフォームの設計演算リソースおよび記憶リソースの消耗が低減される。

【0022】

３．本発明で提案される行列分解モジュールでは、境界要素取得ユニットと内部要素取得ユニットにおいて、縮小係数行列を取得して作成することにより、逐次反復過程を分解して、縮小係数行列の行列要素を取得しながら、上三角行列分解ユニットおよび下三角行列分解ユニット内部において、前段で得られた縮小係数行列の行列要素により上三角行列、下三角行列の行列要素を同期して並行して求めることができ、従来の行列分解における、反復逐次演算を用いて上三角行列、下三角行列の行列要素を交互に計算することに起因する並行性が強くないという問題を克服している。

【0023】

４．本発明で提案される行列分解モジュールは、位置変位法に基づき、モジュール全体において、分解しようとする行列を入力する際に占有する記憶空間以外に、大量の余分な記憶空間を占有する必要がない。従来の行列分解の技術では、大量の記憶空間を占有するので、超大規模の行列分解の工学的応用には一定の制限があるが、本発明はこの問題を解決している。

【0024】

５．本発明で提案される行列分解モジュールは、各ユニット内部において、演算過程の演算の複雑さが低く、かつ各ユニット内部において、演算過程を上三角、下三角毎に個別に並行して実行することができる。工学的応用における固定次数がＭである行列分解モジュールについて、Ｍ次以下の任意の次数の非特異行列分解は、０を補うことによって拡張して実現することができる。従来のソフトウェア／ハードウェアの工学的設計における、固定次数の分解モジュールの拡張性が強くないという問題（従来の技術態様において、Ｍａｔｌａｂのような分解関数および固定分解次数Ｍを持つＦＰＧＡ回路モジュールは、演算条件に厳密に従う必要があり、０を補うと演算ができなくなるため拡張性が高くない）を解決している。

【発明を実施するための形態】

【0025】

（実施例１）
本実施例における改善された位置変位法に基づく行列の三角分解の求解モジュールは、境界要素取得ユニット、内部要素取得ユニット、上三角行列分解ユニットおよび下三角行列分解ユニットを備え、分解の考え方は以下の通りである。１．与えられた分解しようとする行列に基づいて、縮小係数行列の境界要素を求める。２．分解しようとする行列と縮小係数行列の境界要素に基づいて、縮小係数行列の内部要素を求める。３．縮小係数行列に基づいて、分解しようとする行列を上三角行列と下三角行列とに分解し、これにより行列全体の分解が完了する。具体的には、以下の通りである。

【0026】

境界要素取得ユニットは、分解しようとする行列

【数31】

の縮小係数行列Ｎの境界要素を取得するために用いられ、分解しようとする行列Ａは、各次の主小行列式が０でないことを満たすＭ次正方行列であり、ａ_ｊｉは、第ｊ行第ｉ列の要素を表し、ｉ，ｊ＝１，２，３，・・・，Ｍであり、本実施例において、Ｍａｔｌａｂを用いて作成した分解しようとする行列Ａは、ランダムに生じた各次の主小行列式が０でない８次正方行列である。

【数32】

具体的には、境界要素取得ユニットは、分解しようとする行列Ａに基づいて、式（１）により縮小係数行列Ｎの境界要素

【数33】

および

【数34】

を取得する。

【数35】

【0027】

本実施例において、境界要素取得ユニットは、式（１．１）に示されるように、入力された分解しようとする行列Ａに基づいて、式（１）により縮小係数行列Ｎの境界要素を取得する。

【数36】

内部要素取得ユニットは、分解しようとする行列Ａの縮小係数行列Ｎの内部要素を取得するために用いられ、これにより縮小係数行列Ｎを取得する。

【0028】

具体的には、内部要素取得ユニットは、先ず式（２）により縮小係数行列Ｎの対角要素

【数37】

を取得する。

【数38】

式（２）において、ｋ＝２，３，・・・ｉ−１である。

【0029】

本実施例において，内部要素取得ユニットは、式（２．１）に示されるように、式（２）により縮小係数行列の対角要素を取得する。

【数39】

内部要素取得ユニットは、さらに式（３）により縮小係数行列Ｎの下三角要素

【数40】

を取得する。

【数41】

式（３）において、ｉ＝２，３，・・・，Ｍ−１；ｊ＝ｉ＋１，ｉ＋２，・・・，Ｍである。

【0030】

本実施例において、内部要素取得ユニットは、式（３．１）に示されるように、式（３）により縮小係数行列の下三角要素を取得する。

【数42】

【数43】

内部要素取得ユニットは、最後に式（４）により縮小係数行列Ｎの上三角要素

【数44】

を取得する。

【数45】

式（４）において、ｉ＝ｊ＋１，ｊ＋２，・・・，Ｍ；ｊ＝２，３，・・・，Ｍ−１である。

【0031】

本実施例において、内部要素取得ユニットは、式（４．１）に示されるように、式（４）により縮小係数行列の上三角要素を取得する。

【数46】

これにより取得される縮小係数行列Ｎは

【数47】

である。

【0032】

本実施例において、取得される縮小係数行列Ｎは

【数48】

である。

【0033】

上三角行列分解ユニットは、分解しようとする行列Ａの上三角行列を分解するために用いられる。

【0034】

具体的には、上三角行列分解ユニットは、縮小係数行列Ｎに基づいて、式（５）により分解しようとする行列Ａを下三角行列

【数49】

に分解する。

【数50】

【0035】

本実施例において、上三角行列分解ユニットは、式（４．１）に基づいて、式（５．１）に示されるように、式（５）により分解しようとする行列Ａを下三角行列Ｌに分解する。

【数51】

下三角行列分解ユニットは、分解しようとする行列Ａの下三角行列を分解するために用いられる。

【0036】

具体的には、下三角行列分解ユニットは、縮小係数行列Ｎに基づいて、式（６）により分解しようとする行列Ａを上三角行列

【数52】

に分解する。

【数53】

【0037】

本実施例において、下三角行列分解ユニットは、式（４．１）に基づいて、式（６．１）に示されるように、式（６）により分解しようとする行列Ａを上三角行列Ｒに分解する。

【数54】

【0038】

本願で提案される行列分解モジュールの効果を検証するために、次数Ｍが異なり、行列要素の値の範囲が異なる複数の行列をランダムに選択し、分解しようとするサンプル行列として当該新規な行列の三角分解モジュール内に入力して行列分解実験を行う。本願で提案される行列分解モジュールの性能を客観的に評価するために、本願の分解モジュールによる分解後の三角行列の乗積結果を、分解しようとする元の行列と比較し、式（７）により最大絶対誤差εを計算し、異なる実験条件下での結果を比較して評価し、具体的な結果を下記の表１に示す。

【数55】

【表1】

表１において、実験では、８次、６４次および１０２４次の３つのスケールのサンプル行列をランダムに選択し、各スケールの行列要素の値の範囲はそれぞれ（−１，１）、（−２０，２０）、（−１０００，１０００）とした。各条件毎に、４組の異なるサンプル行列をランダムに選択して試験を行った。表中の最大誤差結果から分かるように、本願で提案される分解モジュールを用いた分解後の三角行列の乗算結果は、分解しようとする元のサンプル行列に非常に近く、絶対誤差および相対誤差がいずれも小さく、高い演算精度を有し、本願で提案される分解モジュールを用いて分解することは効率的である。

【0039】

また、本実施例の演算過程から分かるように、本願で提案される分解モジュールは、分解する際、対応する位置の元の行列要素を縮小係数行列の行列要素に置き換えてから、対応する位置の縮小係数行列の行列要素を分解後の三角行列要素に置き換え、過程全体はいずれも原位置での置き換えであるので、記憶空間を余分に占める必要がない。かつ、モジュール中の各ユニット内部において、演算過程が簡単であり、各ユニットの同期並行性が非常に高く、並行処理技術の設計において分解演算用の時間が短縮されている。このように、本願で提案される行列分解モジュールは、高い効率を有し、使用される分解の求解方法は、演算精度が高いだけでなく、演算の複雑さが低く、並行性および拡張性が高く、記憶空間を節約し、非常に高い理論的および工学的応用価値を有している。

【0040】

（実施例２）
本実施例において、工学計算に用いられる行列の三角分解の求解方法を提供する。なお、本実施例において、当該方法に用いられる式は実施例１と同じであるので、ここでは、実施例１における式に基づき当該方法について簡単に説明する。
当該方法は、
分解しようとする行列

【数56】

の縮小係数行列Ｎの境界要素を取得するステップであって、前記分解しようとする行列Ａは、各次の主小行列式が０でないことを満たすＭ次正方行列であり、ａ_ｊｉは、第ｊ行第ｉ列の要素を表し、ｉ，ｊ＝１，２，３，・・・，Ｍであり、実施例１における式（１）により縮小係数行列Ｎの境界要素

【数57】

および

【数58】

を取得するステップ１と、
分解しようとする行列Ａの縮小係数行列Ｎの内部要素を取得し、これにより縮小係数行列Ｎを取得するステップであって、具体的には、
実施例１における式（２）により縮小係数行列Ｎの対角要素

【数59】

を取得するステップ２．１、
実施例１における式（３）により縮小係数行列Ｎの下三角要素

【数60】

を取得するステップ２．２、および
実施例１における式（４）により縮小係数行列Ｎの上三角要素

【数61】

を取得し、これにより縮小係数行列Ｎを取得するステップ２．３を含む、ステップ２と、
実施例１における式（５）により前記分解しようとする行列Ａを下三角行列に分解するステップ３と、
実施例１における式（６）により前記分解しようとする行列Ａを上三角行列に分解するステップ４とを含む。

【0041】

（実施例３）
本実施例において、本発明は、信号受信装置、データ演算装置および信号出力装置を備えるデジタル信号処理装置を提供する。前記データ演算装置は、具体的なアプリケーションプラットフォームに応じて、ソフトウェアのプログラミングなどのソフトウェアの形で実現でき、またはＦＰＧＡに基づく回路モジュールなどのハードウェアの形で実現できるデジタル信号処理装置を提供する。データ演算装置は、実施例１の改善された位置変位法に基づく行列の三角分解の求解モジュールを含み、かつ、データ演算装置が信号処理過程において行列を三角分解する必要がある場合には、データ演算装置は、実施例１における改善された位置変位法に基づく行列の三角分解の求解モジュールを呼び出して、分解しようとする行列に対して三角分解演算を行う。

【0042】

当該デジタル信号処理装置は、信号処理に関連する分野に適用することができ、通信信号または画像信号、および行列演算に関わる他の信号の処理に用いられる。例えば、情報セキュリティにおける電子透かし中の透かし埋め込み段階に適用して、情報を暗号化する。画像処理分野に適用して、デジタル画像の微細な差異の鑑別に用いる。または、宇宙船プラットフォームの使用寿命の残りの予測に用いられる。

【0043】

前記デジタル信号処理装置は、以下のステップを含む。即ち、
前記デジタル信号処理装置は、データ処理請求情報を受信した後に、データ処理請求情報を分析し、分解しようとする行列

【数62】

として、信号受信装置により、処理しようとするデジタル信号を外部から受信するステップ１と、
前記デジタル信号処理装置のデータ演算装置が前記信号受信装置から分解しようとする行列Ａを読み出して記憶し、データ記憶の終了後、分析した処理請求に応じて、行列の三角分解演算を配置して起動するステップであって、具体的には、
実施例１における式（１）により前記分解しようとする行列Ａの縮小係数行列Ｎの境界要素

【数63】

および

【数64】

を取得するステップ２．１、
実施例１における式（２）、式（３）および式（４）により演算を実行して、縮小係数行列Ｎの内部要素を取得するステップ２．２、および
実施例１における式（５）および式（６）により演算を並行して実行し、分解しようとする行列Ａを下三角行列および上三角行列に分解するステップ２．３を含むステップ２と、
分解演算が終了した後、前記データ演算装置は、行列分解結果を前記信号出力装置に送信するステップ３と、
前記信号出力装置は、分析したデータ処理請求の要求に応じて、行列分解結果のデータを処理して前記デジタル信号処理装置の外部に出力して、前記デジタル信号処理装置と外部との通信を完成するステップ４とを含む。

【0044】

本出願は、２０１５年１２月２２日に提出された、発明の名称を「改善された位置変位法に基づく行列の三角分解の求解モジュール」とする中国特許出願第２０１５１０９８１４８１．３号に基づいて優先権を主張する。