特許 6389043 走査駆動装置、および有機発光表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6389043

(24)【登録日】2018年8月24日

(45)【発行日】2018年9月12日

(54)【発明の名称】走査駆動装置、および有機発光表示装置

(51)【国際特許分類】

   G09G 3/20 20060101AFI20180903BHJP

   G11C 19/00 20060101ALI20180903BHJP

   G11C 19/28 20060101ALI20180903BHJP

【ＦＩ】

   G09G3/20 622E

   G09G3/20 612K

   G09G3/20 670F

   G09G3/20 670J

   G11C19/00

   G11C19/28 230

【請求項の数】10

【全頁数】16

(21)【出願番号】特願2014-33913(P2014-33913)

(22)【出願日】2014年2月25日

(65)【公開番号】特開2015-26051(P2015-26051A)

(43)【公開日】2015年2月5日

【審査請求日】2017年2月24日

(31)【優先権主張番号】10-2013-0087505

(32)【優先日】2013年7月24日

(33)【優先権主張国】KR

(73)【特許権者】

【識別番号】512187343

【氏名又は名称】三星ディスプレイ株式會社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ．

(74)【代理人】

【識別番号】100121382

【弁理士】

【氏名又は名称】山下 託嗣

(74)【代理人】

【識別番号】110000981

【氏名又は名称】アイ・ピー・ディー国際特許業務法人

(72)【発明者】

【氏名】宋 和英

(72)【発明者】

【氏名】李 承珪

(72)【発明者】

【氏名】嚴 基明

【審査官】 西島 篤宏

(56)【参考文献】

【文献】 特開２０１３−０４８４２５（ＪＰ，Ａ）

【文献】 特開２００１−１０１８８９（ＪＰ，Ａ）

【文献】 特開２０１４−０６３１２１（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１３／０００２６３０（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｇ ３／００ − ３／３８

Ｇ１１Ｃ １９／００

Ｇ１１Ｃ １９／２８

(57)【特許請求の範囲】

【請求項1】

フレーム開始信号または前段の出力信号が入力される第１入力端子と、第１クロック信号が伝達される第２入力端子と、第２クロック信号が伝達される第３入力端子と、走査信号が出力される出力端子と、をそれぞれ含む複数の走査駆動ブロックを含み、
前記複数の走査駆動ブロックそれぞれは、
前記第１入力端子と第１のノードとの間に配置され、前記第１クロック信号によって前記フレーム開始信号または前記前段の出力信号を前記第１のノードに伝達する第１のトランジスタと、
前記第３入力端子と前記出力端子との間に配置され、前記第１のノードの電圧レベルに応じて前記第２クロック信号を前記走査信号として出力する第２のトランジスタと、
前記第１入力端子と前記第１のノードとの間に前記第１のトランジスタに直列連結され、前記第１のノードおよび前記第１入力端子の両端にかかる電圧の一部を消滅させる第３のトランジスタと、
前記第１クロック信号が伝達されるゲート電極と、第２のノードに連結された第１電極と、第１の電源電圧が伝達される第２電極とを含む第４のトランジスタと、
前記第１のノードに連結されたゲート電極と、前記第２のノードに連結された第１電極と、前記第４のトランジスタのゲート電極に連結された第２電極とを含む第５のトランジスタと、
前記第２のノードに連結されたゲート電極と、第２の電源電圧が伝達される第１電極と、前記出力端子に連結された第２電極とを含む第６のトランジスタと、
を含むことを特徴とする、走査駆動装置。

【請求項2】

前記第３のトランジスタは、
前記第１のトランジスタと前記第１のノードとの間に連結され、ドレイン−ソース抵抗を有するターンオン状態を維持することを特徴とする、請求項１に記載の走査駆動装置。

【請求項3】

前記複数の走査駆動ブロックそれぞれは、
前記第２のノードに連結されたゲート電極と、前記第２の電源電圧が伝達される第１電極とを含む第７のトランジスタと、
前記第２クロック信号が伝達されるゲート電極と、前記第７のトランジスタの第２電極に連結された第１電極と、前記第１のノードに連結された第２電極とを含む第８のトランジスタと、
をさらに含むことを特徴とする、請求項１に記載の走査駆動装置。

【請求項4】

前記第１のトランジスタ〜第８のトランジスタは、ＰＭＯＳ（Positive channel Metal Oxide Semiconductor）トランジスタを含むことを特徴とする、請求項３に記載の走査駆動装置。

【請求項5】

前記複数の走査駆動ブロックそれぞれは、
前記第２の電源電圧が伝達される第１端子と、前記第２のノードに連結された第２端子とを含む第１キャパシタと、
前記第１のノードに連結された第１端子と、前記出力端子に連結された第２端子とを含む第２キャパシタと、
をさらに含むことを特徴とする、請求項３に記載の走査駆動装置。

【請求項6】

前記第１クロック信号および前記第２クロック信号は、互いに位相が反対であり、一定期間同じ位相で重なることを特徴とする、請求項１に記載の走査駆動装置。

【請求項7】

前記複数の走査駆動ブロックそれぞれは、
前記フレーム開始信号または前段の出力信号が論理ハイレベルから論理ローレベルの電圧に変動する区間の間、前記第１クロック信号に同期して前記第２のトランジスタがターンオンされ、前記第２クロック信号の電圧レベルを前記走査信号として出力することを特徴とする、請求項６に記載の走査駆動装置。

【請求項8】

複数のデータ線と、複数の走査線と、対応するデータ線、および対応する走査線に連結された複数の画素とを含む表示部と、
前記複数の走査線に複数の走査信号を順次に出力する複数の走査駆動ブロックを含む走査駆動部と、
前記複数のデータ線に複数のデータ信号を出力するデータ駆動部と、
を含み、
前記複数の走査駆動ブロックは、
フレーム開始信号または前段の出力信号が入力される第１入力端子と、
第１クロック信号が伝達される第２入力端子と、第２クロック信号が伝達される第３入力端子と、
前記走査信号が出力される出力端子と、
前記第１入力端子と第１のノードとの間に配置され、前記第１クロック信号によって前記フレーム開始信号または前記前段の出力信号を前記第１のノードに伝達する第１のトランジスタと、
前記第３入力端子と前記出力端子との間に配置され、前記第１のノードの電圧レベルに応じて前記第２クロック信号を前記走査信号として出力する第２のトランジスタと、
前記第１入力端子と前記第１のノードとの間に前記第１のトランジスタに直列連結され、前記第１のノードおよび前記第１入力端子の両端にかかる電圧の一部を消滅させる第３のトランジスタと、
前記第１クロック信号が伝達されるゲート電極と、第２のノードに連結された第１電極と、第１の電源電圧が伝達される第２電極とを含む第４のトランジスタと、
前記第１のノードに連結されたゲート電極と、前記第２のノードに連結された第１電極と、前記第４のトランジスタのゲート電極に連結された第２電極とを含む第５のトランジスタと、
前記第２のノードに連結されたゲート電極と、第２の電源電圧が伝達される第１電極と、前記出力端子に連結された第２電極とを含む第６のトランジスタと、
を含むことを特徴とする、有機発光表示装置。

【請求項9】

前記第３のトランジスタは、前記第１のトランジスタと前記第１のノードとの間に連結され、ターンオン状態を維持することを特徴とする、請求項８に記載の有機発光表示装置。

【請求項10】

前記複数の走査駆動ブロックそれぞれは、
前記第２のノードに連結されたゲート電極と、前記第２の電源電圧が伝達される第１電極とを含む第７のトランジスタと、
前記第２クロック信号が伝達されるゲート電極と、前記第７のトランジスタの第２電極に連結された第１電極と、前記第１のノードに連結された第２電極とを含む第８のトランジスタと、
をさらに含むことを特徴とする、請求項８に記載の有機発光表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、走査駆動装置、および有機発光表示装置に関するものである。

【背景技術】

【0002】

表示装置は、パソコン、携帯電話、ＰＤＡ（Personal Digital Assistant）などの携帯情報端末などの表示装置や各種情報機器のモニタとして用いられており、液晶パネルを用いたＬＣＤ（Liquid Crystal Display）、有機発光素子を用いた有機電界発光表示装置、プラズマパネルを用いたＰＤＰ（Plasma Display Panel）などが知られている。最近、陰極線管と比較して重量および体積が小さい各種発光表示装置が開発されてきており、特に、発光効率、輝度および視野角に優れ、応答速度が速い有機電界発光表示装置が注目されている。

【0003】

有機電界発光表示装置は、画素の駆動方式によって、パッシブ（Ｐａｓｓｉｖｅ）マトリクス型発光表示装置と、アクティブ（Ａｃｔｉｖｅ）マトリクス型発光表示装置に区分される。このうち、解像度、コントラスト、動作速度の観点から、単位画素ごとに選択して点灯するアクティブマトリクス型が主流となっている。

【0004】

表示装置は、マトリクス形態で配列された複数の画素から構成された表示パネルを含む。表示パネルは、行方向に形成された複数の走査線と、列方向に形成された複数のデータ線とを含み、複数の走査線および複数のデータ線は交差しながら配列されている。複数の画素それぞれは、対応する走査線およびデータ線から伝達される走査信号およびデータ信号によって駆動される。ここで、走査信号を生成する走査駆動部は、複数のステージを含み、各ステージで１つの走査信号を生成する。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明の目的とするところは、フレーム開始信号または前段の出力信号を伝達するトランジスタに電源電圧以上のバイアス電圧が印加されないように防止することによって、トランジスタの特性変化およびリーク電流の発生を防止することが可能な、新規かつ改良された走査駆動装置、および有機発光表示装置を提供することにある。

【課題を解決するための手段】

【0006】

上記目的を達成するために、本発明のある観点によれば、フレーム開始信号または前段の出力信号が入力される第１入力端子と、第１クロック信号が伝達される第２入力端子と、第２クロック信号が伝達される第３入力端子と、走査信号が出力される出力端子と、をそれぞれ含む複数の走査駆動ブロックを含み、上記複数の走査駆動ブロックそれぞれは、上記第１入力端子と第１のノードとの間に配置され、上記第１クロック信号によって上記フレーム開始信号または上記前段の出力信号を上記第１のノードに伝達する第１のトランジスタと、上記第３入力端子と上記出力端子との間に配置され、上記第１のノードの電圧レベルに応じて上記第２クロック信号を上記走査信号として出力する第２のトランジスタと、上記第１入力端子と上記第１のノードとの間に上記第１のトランジスタに直列連結され、上記第１のノードおよび上記第１入力端子の両端にかかる電圧の一部を消滅させる第３のトランジスタと、を含む、走査駆動装置が提供される。

【0007】

また、上記第３のトランジスタは、上記第１のトランジスタと上記第１のノードとの間に連結され、ドレイン−ソース抵抗を有するターンオン状態を維持してもよい。

【0008】

また、上記複数の走査駆動ブロックそれぞれは、上記第１クロック信号が伝達されるゲート電極と、第２のノードに連結された第１電極と、第１の電源電圧が伝達される第２電極とを含む第４のトランジスタと、上記第１のノードに連結されたゲート電極と、上記第２のノードに連結された第１電極と、上記第４のトランジスタのゲート電極に連結された第２電極とを含む第５のトランジスタと、上記第２のノードに連結されたゲート電極と、第２の電源電圧が伝達される第１電極と、上記出力端子に連結された第２電極とを含む第６のトランジスタと、上記第２のノードに連結されたゲート電極と、上記第２の電源電圧が伝達される第１電極とを含む第７のトランジスタと、上記第２クロック信号が伝達されるゲート電極と、上記第７のトランジスタの第２電極に連結された第１電極と、上記第１のノードに連結された第２電極とを含む第８のトランジスタと、をさらに含んでいてもよい。

【0009】

また、上記第１のトランジスタ〜第８のトランジスタは、ＰＭＯＳ（Positive channel Metal Oxide Semiconductor）トランジスタを含んでいてもよい。

【0010】

また、上記複数の走査駆動ブロックそれぞれは、上記第２の電源電圧が伝達される第１端子と、上記第２のノードに連結された第２端子とを含む第１キャパシタと、上記第１のノードに連結された第１端子と、上記出力端子に連結された第２端子とを含む第２キャパシタと、をさらに含んでいてもよい。

【0011】

また、上記第１クロック信号および上記第２クロック信号は、互いに位相が反対であり、一定期間同じ位相で重なっていてもよい。

【0012】

また、上記複数の走査駆動ブロックそれぞれは、上記フレーム開始信号または前段の出力信号が論理ハイレベルから論理ローレベルの電圧に変動する区間の間、上記第１クロック信号に同期して上記第２のトランジスタがターンオンされ、上記第２クロック信号の電圧レベルを上記走査信号として出力してもよい。

【0013】

上記目的を達成するために、本発明の他の観点によれば、複数のデータ線と、複数の走査線と、対応するデータ線、および対応する走査線に連結された複数の画素とを含む表示部と、上記複数の走査線に複数の走査信号を順次に出力する複数の走査駆動ブロックを含む走査駆動部と、上記複数のデータ線に複数のデータ信号を出力するデータ駆動部と、を含み、上記複数の走査駆動ブロックは、フレーム開始信号または前段の出力信号が入力される第１入力端子と、第１クロック信号が伝達される第２入力端子と、第２クロック信号が伝達される第３入力端子と、上記走査信号が出力される出力端子と、上記第１入力端子と第１のノードとの間に配置され、上記第１クロック信号によって上記フレーム開始信号または上記前段の出力信号を上記第１のノードに伝達する第１のトランジスタと、上記第３入力端子と上記出力端子との間に配置され、上記第１のノードの電圧レベルに応じて上記第２クロック信号を上記走査信号として出力する第２のトランジスタと、上記第１入力端子と上記第１のノードとの間に上記第１のトランジスタに直列連結され、上記第１のノードおよび上記第１入力端子の両端にかかる電圧の一部を消滅させる第３のトランジスタと、を含む、有機発光表示装置が提供される。

【0014】

また、上記第３のトランジスタは、上記第１のトランジスタと上記第１のノードとの間に連結され、ターンオン状態を維持してもよい。

【0015】

また、上記複数の走査駆動ブロックそれぞれは、上記第１クロック信号が伝達されるゲート電極と、第２のノードに連結された第１電極と、第１の電源電圧が伝達される第２電極とを含む第４のトランジスタと、上記第１のノードに連結されたゲート電極と、上記第２のノードに連結された第１電極と、上記第４のトランジスタのゲート電極に連結された第２電極とを含む第５のトランジスタと、上記第２のノードに連結されたゲート電極と、第２の電源電圧が伝達される第１電極と、上記出力端子に連結された第２電極とを含む第６のトランジスタと、上記第２のノードに連結されたゲート電極と、上記第２の電源電圧が伝達される第１電極とを含む第７のトランジスタと、上記第２クロック信号が伝達されるゲート電極と、上記第７のトランジスタの第２電極に連結された第１電極と、上記第１のノードに連結された第２電極とを含む第８のトランジスタと、をさらに含んでいてもよい。

【発明の効果】

【0016】

本発明は、走査駆動装置および走査駆動装置を用いた有機電界発光表示装置に関するものであって、本発明によれば、ターンオン状態を維持するトランジスタのオン抵抗値を用いてフレーム開始信号または前段の出力信号を伝達するトランジスタに電源電圧以上のバイアス電圧が印加されないように防止することによって、トランジスタの特性変化およびリーク電流の発生を防止することができる。

【図面の簡単な説明】

【0017】

【図1】本発明の実施形態に係る有機電界発光表示装置を示した図である。

【図2】本発明の実施形態に係る画素ＰＸの等価回路図である。

【図3】図１に示された走査駆動部２００の詳細ブロック図である。

【図4】図３に示された走査駆動ブロックＳＴ１の一実施形態を示した回路図である。

【図5】図４に示された走査駆動ブロックＳＴ１の動作を説明するために示したタイミング図である。

【図6】図３に示された走査駆動ブロックＳＴ１の他の実施形態を示した回路図である。

【図7】図６に示された走査駆動ブロックＳＴ１の動作を説明するために示したタイミング図である。

【発明を実施するための形態】

【0018】

以下、添付した図面を参考にして、本発明の実施形態について、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は、様々な異なる形態で実現可能であり、ここで説明する実施形態に限定されない。図面において、本発明を明確に説明するために説明上不必要な部分は省略した。明細書全体にわたって類似の部分については類似の図面符号を付した。

【0019】

明細書全体において、ある部分が他の部分に「連結」されているとするとき、これは、「直接的に連結」されている場合のみならず、その中間に別の素子を挟んで「電気的に連結」されている場合も含む。また、ある部分がある構成要素を「含む」とするとき、これは、特に反対となる記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに包含できることを意味する。

【0020】

以下、本発明の属する技術分野における通常の知識を有する者が本発明を容易に実施できる実施形態を、添付した図面を参照して詳細に説明する。

【0021】

以下、図面を参照して、本発明の実施形態を詳細に説明する。

【0022】

図１は、本発明の実施形態に係る有機電界発光表示装置を示した図である。

【0023】

図１を参照すると、本発明の実施形態に係る有機電界発光表示装置１は、表示部１００と、走査駆動部２００と、データ駆動部３００と、信号制御部４００とを含む。表示部１００は、複数の画素ＰＸを含む表示領域であり、複数の走査信号Ｓ［１］〜Ｓ［ｎ］（ｎは、２以上の整数）を伝達する複数の走査線ＳＬ［１］〜ＳＬ［ｎ］と、複数のデータ信号Ｄ［１］〜Ｄ［ｍ］（ｍは、２以上の整数）を伝達する複数のデータ線ＤＬ［１］〜ＤＬ［ｍ］とが形成される。また、表示部１００には、第１駆動電圧（ＥＬＶＤＤ）印加線（図示せず）および第２駆動電圧（ＥＬＶＳＳ）印加線（図示せず）が形成される。

【0024】

ここで、複数の画素ＰＸそれぞれは、複数のデータ線ＤＬ［１］〜ＤＬ［ｍ］のうちの対応するデータ線と、複数の走査線ＳＬ［１］〜ＳＬ［ｎ］のうちの対応する走査線とに連結されている。

【0025】

走査駆動部２００は、複数の走査線ＳＬ［１］〜ＳＬ［ｎ］に連結され、走査制御信号ＣＯＮＴ２によって複数の走査信号Ｓ［１］〜Ｓ［ｎ］を生成する。走査駆動部２００は、複数の走査線ＳＬ［１］〜ＳＬ［ｎ］に複数の走査信号Ｓ［１］〜Ｓ［ｎ］を順次に伝達する。ここで、複数の走査信号Ｓ［１］〜Ｓ［ｎ］は、複数の画素ＰＸそれぞれに対応するデータ信号を伝達するための信号である。複数の走査信号Ｓ［１］〜Ｓ［ｎ］それぞれは、スイッチングトランジスタ（図２のＴＲ１参照）をターンオンさせるゲートオン電圧Ｖｏｎと、ターンオフさせるゲートオフ電圧Ｖｏｆｆレベルの組み合わせからなる。

【0026】

そして、データ駆動部３００は、複数のデータ線ＤＬ［１］〜ＤＬ［ｍ］に連結され、データ制御信号ＣＯＮＴ１によって映像データ信号ＧＤをサンプリングおよびホールディングして複数のデータ信号Ｄ［１］〜Ｄ［ｍ］を生成する。データ駆動部３００は、複数のデータ線それぞれに複数のデータ信号Ｄ［１］〜Ｄ［ｍ］を伝達する。ここで、複数のデータ信号Ｄ［１］〜Ｄ［ｍ］は、外部映像信号ＩＮＤに対する輝度補正などの映像処理過程を経て生成された信号である。

【0027】

信号制御部４００は、外部映像信号ＩＮＤおよび同期信号を受信して映像信号ＩＮＤを映像データ信号ＧＤに変換し、表示装置の各構成の機能および駆動を制御する。ここで、同期信号は、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、およびメインクロック信号ＭＣＬＫを含む。具体的には、信号制御部４００は、垂直同期信号Ｖｓｙｎｃによってフレーム単位で映像信号ＩＮＤを区分し、水平同期信号Ｈｓｙｎｃによって走査線単位で映像信号ＩＮＤを区分して映像データ信号ＧＤを生成する。

【0028】

図２は、本発明の実施形態に係る画素ＰＸの等価回路図である。

【0029】

図２を参照すれば、ｉ番目走査線ＳＬ［ｉ］（ｉは、１≦ｉ≦ｎを満たす整数）およびｊ番目データ線ＤＬ［ｊ］（ｊは、１≦ｊ≦ｍを満たす整数）に連結された画素ＰＸｉｊは、スイッチングトランジスタＴＲ１と、駆動トランジスタＴＲ２と、キャパシタＣと、有機発光ダイオードＯＬＥＤとを含む。スイッチングトランジスタＴＲ１は、走査線ＳＬ［ｉ］に連結されているゲート電極と、データ線ＤＬ［ｊ］に連結されているソース電極と、駆動トランジスタＴＲ２のゲート電極に連結されているドレイン電極とを含む。

【0030】

駆動トランジスタＴＲ２は、第１駆動電圧ＥＬＶＤＤが伝達されるソース電極と、有機発光ダイオードＯＬＥＤのアノード電極に連結されているドレイン電極と、スイッチングトランジスタＴＲ１がターンオンされている期間にデータ信号Ｄ［ｊ］が伝達されるゲート電極とを含む。

【0031】

キャパシタＣは、駆動トランジスタＴＲ２のゲート電極およびソース電極の間に連結されている。有機発光ダイオードＯＬＥＤのカソード電極は第２駆動電圧ＥＬＶＳＳを受ける。

【0032】

図２に示すような構成を有する画素ＰＸｉｊは、ゲートオン電圧Ｖｏｎレベルの走査信号Ｓ［ｉ］によってスイッチングトランジスタＴＲ１がターンオンされると、データ信号Ｄ［ｊ］が駆動トランジスタＴＲ２のゲート電極に伝達される。駆動トランジスタＴＲ２のゲート電極およびソース電極の電圧差はキャパシタＣによって維持され、駆動トランジスタＴＲ２には駆動電流が流れる。駆動電流に応じて有機発光ダイオードＯＬＥＤが発光する。

【0033】

一方、本発明の実施形態は、これに限定されず、図２に示した画素ＰＸは、表示装置の画素の一例であり、他の形態の画素が用いられてもよい。

【0034】

図３は、図１に示された走査駆動部２００の詳細ブロック図である。

【0035】

図３を参照すると、本発明の実施形態に係る走査駆動部２００は、連続的に接続された複数の走査駆動ブロックＳＴ１〜ＳＴｎを含む。複数の走査駆動ブロックＳＴ１〜ＳＴｎそれぞれは、入力信号を受信して複数の走査線ＳＬ［１］〜ＳＬ［ｎ］それぞれに伝達される複数の走査信号Ｓ［１］〜Ｓ［ｎ］を生成する。

【0036】

複数の走査駆動ブロックＳＴ１〜ＳＴｎそれぞれは、第１クロック信号（ＣＬＫ１）入力端子と、第２クロック信号（ＣＬＫ２）入力端子と、フレーム開始信号ＦＬＭまたは隣接した走査駆動ブロックの出力信号が入力される入力端子ＩＮと、対応する走査信号Ｓ［１］〜Ｓ［ｎ］が出力される出力端子ＯＵＴとを含む。

【0037】

複数の走査駆動ブロックＳＴ１〜ＳＴｎのうち、第１走査駆動ブロックＳＴ１は、フレーム開始信号ＦＬＭを受信して第１走査信号Ｓ［１］を生成し、第１走査信号Ｓ［１］を第１走査線ＳＬ［１］および第２走査駆動ブロックＳＴ２に伝達する。第２走査駆動ブロックＳＴ２は、第１走査信号Ｓ［１］を受信して第２走査信号Ｓ［２］を生成し、第２走査信号Ｓ［２］を第２走査線ＳＬ［２］および第３走査駆動ブロックＳＴ３に伝達する。このように、複数の走査駆動ブロックＳＴ１〜ＳＴｎそれぞれから順次に走査信号が生成され、複数の走査線ＳＬ［１］〜ＳＬ［ｎ］に伝達される。

【0038】

図４は、図３に示された走査駆動ブロックＳＴ１の一実施形態を示した回路図である。
図４を参照すると、走査駆動ブロックＳＴ１は、第１トランジスタＴ１〜第７トランジスタＴ７と、第１キャパシタＣ１および第２キャパシタＣ２とを含む。図４は、複数の走査駆動ブロックＳＴ１〜ＳＴｎのうちの走査駆動ブロックＳＴ１を示した回路図であって、残りの走査駆動ブロックＳＴ２〜ＳＴｎは、フレーム開始信号ＦＬＭの代わりに、隣接した走査駆動ブロックから出力された走査信号Ｓ［１］〜Ｓ［ｎ−１］を受信することが異なる。

【0039】

第１トランジスタＴ１は、第１クロック信号ＣＬＫ１が伝達されるゲート電極と、フレーム開始信号ＦＬＭが伝達される第１電極と、第１ノードＮ１に連結されている第２電極とを含む。第２トランジスタＴ２は、第１電源電圧ＶＧＨが伝達されるソース電極と、第２ノードＮ２に連結されているゲート電極とを含む。

【0040】

第３トランジスタＴ３は、第２クロック信号ＣＬＫ２が伝達されるゲート電極と、第２トランジスタＴ２のドレイン電極に連結されている第１電極と、第１ノードＮ１に連結されている第２電極とを含む。第４トランジスタＴ４は、第１ノードＮ１に連結されているゲート電極と、第２ノードＮ２に連結されている第１電極と、第１トランジスタＴ１のゲート電極に連結されている第２電極とを含む。

【0041】

第５トランジスタＴ５は、第１クロック信号ＣＬＫ１が伝達されるゲート電極と、第２ノードＮ２に連結されているソース電極と、第２電源電圧ＶＧＬが伝達されるドレイン電極とを含む。第６トランジスタＴ６は、第１電源電圧ＶＧＨが伝達されるソース電極と、第２ノードＮ２に連結されているゲート電極と、第３ノードＮ３に連結されているドレイン電極とを含む。

【0042】

第７トランジスタＴ７は、第１ノードＮ１に連結されているゲート電極と、第３ノードＮ３に連結されている第１電極と、第２クロック信号ＣＬＫ２が伝達される第２電極とを含む。第１キャパシタＣ１は、第１電源電圧ＶＧＨが伝達される第１端子と、第２ノードＮ２に連結されている第２端子とを含む。第２キャパシタＣ２は、第７トランジスタＴ７のゲート端子に連結されている第１端子と、第３ノードＮ３に連結されている第２端子とを含む。ここで、第１電源電圧ＶＧＨは、論理ハイレベルの電圧であり、第２電源電圧ＶＧＬは、論理ローレベルの電圧である。第３ノードＮ３を介して第１走査信号Ｓ［１］が出力される。

【0043】

第１トランジスタＴ１〜第７トランジスタＴ７は、ｐ−チャネル電界効果トランジスタである。第１トランジスタＴ１〜第７トランジスタＴ７は、論理ローレベルの電圧によってターンオンされ、論理ハイレベルの電圧によってターンオフされる。第１トランジスタＴ１〜第７トランジスタＴ７のうちの少なくともいずれか１つは、ｎ−チャネル電界効果トランジスタであってもよい。そして、第１電極および第２電極のうちの少なくともいずれか１つは、ソース電極であるとよい。

【0044】

図５は、図４に示された走査駆動ブロックＳＴ１の動作を説明するために示したタイミング図である。

【0045】

図５を参照すると、ｔ１時点において、フレーム開始信号ＦＬＭは論理ハイレベルの電圧として伝達され、第１クロック信号ＣＬＫ１が論理ローレベルの電圧に変動する。このとき、第２クロック信号ＣＬＫ２が論理ハイレベルの電圧を維持する。以下の説明では、フレーム開始信号ＦＬＭ、第１クロック信号ＣＬＫ１および第２クロック信号ＣＬＫ２の論理ハイレベルが第１電源電圧ＶＧＨレベルと同一であり、論理ローレベルが第２電源電圧ＶＧＬレベルと同一であることを例として説明する。すると、第１トランジスタＴ１がターンオンされ、第１ノードＮ１の電圧ＶＱが第１電源電圧ＶＧＨレベルとなる。このため、第７トランジスタＴ７はターンオフ状態を維持する。

【0046】

同時に、第５トランジスタＴ５がターンオンされ、第２ノードＮ２の電圧ＶＱＢが第２電源電圧ＶＧＬレベルとなる。すると、第６トランジスタＴ６はターンオンされ、第１走査信号Ｓ［１］は第１電源電圧ＶＧＨレベルとして出力される。その後、ｔ２時点において、第１クロック信号ＣＬＫ１が論理ハイレベルの電圧に変動すると、第１トランジスタＴ１および第５トランジスタＴ５はターンオフされる。

【0047】

この状態で、ｔ３時点において、フレーム開始信号ＦＬＭが論理ローレベルの電圧に変動し、第１クロック信号ＣＬＫ１が論理ローレベルの電圧に変動する。このとき、第２クロック信号ＣＬＫ２は論理ハイレベルを維持する。

【0048】

すると、第１トランジスタＴ１および第５トランジスタＴ５がターンオンされ、第１ノードＮ１の電圧ＶＱおよび第２ノードＮ２の電圧ＶＱＢは第２電源電圧ＶＧＬレベルとなる。これにより、第７トランジスタＴ７がターンオンされる。

【0049】

その後、ｔ４時点において、第１クロック信号ＣＬＫ１が論理ハイレベルの電圧に変動する。すると、第２ノードＮ２の電圧ＶＱＢが第１電源電圧ＶＧＨレベルとなり、第６トランジスタＴ６がターンオフされる。このとき、第１走査信号Ｓ［１］は第１電源電圧ＶＧＨレベルを維持する。

【0050】

その後、ｔ５時点において、第２クロック信号ＣＬＫ２が論理ローレベルに変動すると、第３トランジスタＴ３がターンオンされる。そして、第１走査信号Ｓ［１］は第２電源電圧ＶＧＬレベルとして出力される。この状態で、ｔ６時点において、第２クロック信号ＣＬＫ２が論理ハイレベルに変動すると、第１走査信号Ｓ［１］は第１電源電圧ＶＧＨレベルとして出力される。

【0051】

このような動作による各区間Ｐ１〜Ｐ３ごとの、フレーム開始信号ＦＬＭ、第１ノードＮ１および第２ノードＮ２の電圧ＶＱ、ＶＱＢ、第１走査信号Ｓ［１］の電圧レベルは、表１のように示すことができる。表１は、第１電源電圧ＶＧＨが５．２Ｖ、第２電源電圧ＶＧＬが−７Ｖ、第１トランジスタＴ１〜第７トランジスタＴ７それぞれの閾値電圧Ｖｔｈが−２Ｖの場合と仮定してシミュレーションした結果を示す。

【0052】

【表1】

【0053】

上記表１のように、Ｐ３区間の間、第１ノードＮ１の電圧ＶＱが第２キャパシタＣ２によってブースティングされ、ΔＶ(＝ＶＧＨ−ＶＧＬ)だけより低くなる。つまり、電圧ＶＱは、「(ＶＧＬ−Ｖｔｈ)−ΔＶ, ２ＶＧＬ−Ｖｔｈ−ＶＧＨ」レベルに対応する。

【0054】

そして、表２は、各区間（Ｐ１〜Ｐ３）ごとの、第１トランジスタＴ１のドレイン−ソース電圧Ｖｄｓおよびゲート−ソース電圧Ｖｇｓを示す。

【0055】

【表2】

【0056】

上記表２のように、Ｐ３区間において、第１トランジスタＴ１のドレイン−ソース電圧Ｖｄｓが２２．４Ｖとなった。つまり、第１ノードＮ１の電圧ＶＱが第２電源電圧ＶＧＬよりも低くなるため、第１トランジスタＴ１の駆動バイアス電圧が第１電源電圧ＶＧＨおよび第２電源電圧ＶＧＬの間の差よりも大きくなる。

【0057】

この場合、第１トランジスタＴ１にストレスが印加されて素子の特性変化が発生することがあり、第１ノードＮ１からリーク電流経路が発生して駆動回路の効率を低下させることがある。

【0058】

図６は、図３に示された走査駆動ブロックＳＴ１の他の実施形態を示した回路図である。

【0059】

図６を参照すると、本発明の実施形態に係る走査駆動ブロックＳＴ１は、第１トランジスタＴ１１〜第８トランジスタＴ１８と、第１キャパシタＣ１１および第２キャパシタＣ１２とを含む。図６は、複数の走査駆動ブロックＳＴ１〜ＳＴｎのうちの走査駆動ブロックＳＴ１を示した回路図であって、残りの走査駆動ブロックＳＴ２〜ＳＴｎは、フレーム開始信号ＦＬＭの代わりに、隣接した走査駆動ブロックから出力された走査信号Ｓ［１］〜Ｓ［ｎ−１］を受信することが異なり、他の構成は同一であって詳細な説明は省略する。

【0060】

第１トランジスタＴ１１（第１のトランジスタ）は、第１クロック信号ＣＬＫ１が伝達されるゲート電極と、フレーム開始信号ＦＬＭが伝達される第１電極と、第１ノードＮ１１に連結されている第２電極とを含む。第１トランジスタＴ１１は、第１クロック信号ＣＬＫ１によってターンオンされ、フレーム開始信号ＦＬＭを第１ノードＮ１１に伝達する。

【0061】

第２トランジスタＴ１２（第３のトランジスタ）は、第２電源電圧ＶＧＬ（第１の電源電圧）が伝達されるゲート電極と、第１ノードＮ１１に連結されている第１電極と、第２ノードＮ１２（第１のノード）に連結されている第２電極とを含む。第２トランジスタＴ１２はターンオン状態を維持し、第２トランジスタＴ１２のオン抵抗値によって第１トランジスタＴ１１のドレイン−ソース電圧Ｖｄｓレベルを制限する。

【0062】

第３トランジスタＴ１３（第８のトランジスタ）は、第２クロック信号ＣＬＫ２が伝達されるゲート電極と、第７トランジスタＴ１７（第７のトランジスタ）のドレイン電極に連結されている第１電極と、第２ノードＮ１２に連結されている第２電極とを含む。第４トランジスタＴ１４（第５のトランジスタ）は、第２ノードＮ１２に連結されているゲート電極と、第３ノードＮ１３（第２のノード）に連結されている第１電極と、第１トランジスタＴ１１のゲート電極に連結されている第２電極とを含む。

【0063】

第５トランジスタＴ１５（第４のトランジスタ）は、第１クロック信号ＣＬＫ１が伝達されるゲート電極と、第３ノードＮ１３に連結されているソース電極と、第２電源電圧ＶＧＬが伝達されるドレイン電極とを含む。第６トランジスタＴ１６（第６のトランジスタ）は、第１電源電圧ＶＧＨ（第２の電源電圧）が伝達されるソース電極と、第３ノードＮ１３に連結されているゲート電極と、第４ノードＮ１４に連結されているドレイン電極とを含む。

【0064】

第７トランジスタＴ１７は、第３ノードＮ１３に連結されているゲート電極と、第１電源電圧ＶＧＨが伝達されるソース電極とを含む。第８トランジスタＴ１８（第２のトランジスタ）は、第２ノードＮ１２に連結されているゲート電極と、第４ノードＮ１４に連結されている第１電極と、第２クロック信号ＣＬＫ２が伝達される第２電極とを含む。

【0065】

第１キャパシタＣ１１は、第１電源電圧ＶＧＨが伝達される第１端子と、第３ノードＮ３に連結されている第２端子とを含む。第２キャパシタＣ１２は、第８トランジスタＴ１８のゲート端子に連結されている第１端子と、第４ノードＮ１４に連結されている第２端子とを含む。ここで、第１電源電圧ＶＧＨは、論理ハイレベルの電圧であり、第２電源電圧ＶＧＬは、論理ローレベルの電圧である。第４ノードＮ１４を介して第１走査信号Ｓ［１］が出力される。

【0066】

第１トランジスタＴ１１〜第８トランジスタＴ１８は、ｐ−チャネル電界効果トランジスタである。第１トランジスタＴ１１〜第８トランジスタＴ１８は、論理ローレベルの電圧によってターンオンされ、論理ハイレベルの電圧によってターンオフされる。第１トランジスタＴ１１〜第８トランジスタＴ１８のうちの少なくともいずれか１つは、ｎ−チャネル電界効果トランジスタであってもよい。

【0067】

図７は、図６に示された走査駆動ブロックＳＴ１の動作を説明するために示したタイミング図である。

【0068】

図７を参照すると、ｔ１１時点において、フレーム開始信号ＦＬＭが論理ハイレベルの電圧として伝達され、第１クロック信号ＣＬＫ１が論理ローレベルの電圧に変動する。このとき、第２クロック信号ＣＬＫ２は論理ハイレベルの電圧を維持する。すると、第１トランジスタＴ１１がターンオンされる。このとき、第２トランジスタＴ１２はターンオン状態であるため、第２ノードＮ１２の電圧ＶＱ’が第１電源電圧ＶＧＨレベルとなる。このため、第８トランジスタＴ１８はターンオフ状態を維持する。

【0069】

同時に、第５トランジスタＴ１５がターンオンされ、第３ノードＮ１３の電圧ＶＱＢ’が第２電源電圧ＶＧＬレベルとなる。すると、第６トランジスタＴ１６はターンオンされ、第１走査信号Ｓ［１］は第１電源電圧ＶＧＨレベルとして出力される。その後、ｔ１２時点において、第１クロック信号ＣＬＫ１が論理ハイレベルの電圧に変動すると、第１トランジスタＴ１１および第５トランジスタＴ１５はターンオフされる。

【0070】

この状態で、ｔ１３時点において、フレーム開始信号ＦＬＭが論理ローレベルの電圧に変動し、第１クロック信号ＣＬＫ１が論理ローレベルの電圧に変動する。このとき、第２クロック信号ＣＬＫ２は論理ハイレベルを維持する。

【0071】

すると、第１トランジスタＴ１１および第５トランジスタＴ１５がターンオンされ、第２ノードＮ１２の電圧ＶＱ’および第３ノードＮ１３の電圧ＶＱＢ’は第２電源電圧ＶＧＬレベルとなる。これにより、第８トランジスタＴ１８がターンオンされる。

【0072】

その後、ｔ１４時点において、第１クロック信号ＣＬＫ１が論理ハイレベルの電圧に変動する。すると、第３ノードＮ１３の電圧ＶＱＢ’が第１電源電圧ＶＧＨレベルとなり、第６トランジスタＴ１６がターンオフされる。このとき、第１走査信号Ｓ［１］は第１電源電圧ＶＧＨレベルを維持する。

【0073】

その後、ｔ１５時点において、第２クロック信号ＣＬＫ２が論理ローレベルに変動すると、第３トランジスタＴ１３がターンオンされる。そして、第１走査信号Ｓ［１］は第２電源電圧ＶＧＬレベルとして出力される。このとき、第２ノードＮ１２の電圧ＶＱ’が第２キャパシタＣ１２によってブースティングされ、ΔＶだけより低くなる。

【0074】

この状態で、ｔ１６時点において、第２クロック信号ＣＬＫ２が論理ハイレベルに変動すると、第１走査信号Ｓ［１］は第１電源電圧ＶＧＨレベルとして出力される。

【0075】

このような動作による各区間（Ｐ１１〜Ｐ１３）ごとの、フレーム開始信号ＦＬＭ、第１ないし第３ノードＮ１１〜Ｎ１３の電圧Ｖ１１、ＶＱ’、ＶＱＢ’、第１走査信号Ｓ１の電圧レベルは、表３のように示すことができる。

【0076】

【表3】

【0077】

このとき、各区間（Ｐ１１〜Ｐ１３）ごとの、第１トランジスタＴ１１および第２トランジスタＴ１２それぞれのドレイン−ソース電圧Ｖｄｓおよびゲート−ソース電圧Ｖｇｓは、表４の通りである。

【0078】

【表4】

【0079】

つまり、第２トランジスタＴ１２のオン抵抗値によって第２ノードＶＱ’の電圧が第１トランジスタＴ１１および第２トランジスタＴ１２に分配される。これによって、第２ノードＶＱ’の電圧が第２電源電圧ＶＧＬより低くなっても、第１トランジスタＴ１１のドレイン−ソース電圧Ｖｄｓは、第２電源電圧ＶＧＬより低くならない。したがって、第１トランジスタＴ１１のバイアス電圧が「ＶＧＨ−（ＶＧＬ−Ｖｔｈ）」の電圧レベルとなり、リーク電流の防止および安定した動作が可能である。

【0080】

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

【符号の説明】

【0081】

１００ 表示部
２００ 走査駆動部
３００ データ駆動部
４００ 信号制御部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】